DE102012222439A1 - Halbleiterbauelement und dieses verwendende Leistungsumwandlungsausstattung - Google Patents

Halbleiterbauelement und dieses verwendende Leistungsumwandlungsausstattung Download PDF

Info

Publication number
DE102012222439A1
DE102012222439A1 DE102012222439A DE102012222439A DE102012222439A1 DE 102012222439 A1 DE102012222439 A1 DE 102012222439A1 DE 102012222439 A DE102012222439 A DE 102012222439A DE 102012222439 A DE102012222439 A DE 102012222439A DE 102012222439 A1 DE102012222439 A1 DE 102012222439A1
Authority
DE
Germany
Prior art keywords
semiconductor layer
zone
trench gate
gate
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102012222439A
Other languages
English (en)
Other versions
DE102012222439B4 (de
Inventor
Masatoshi Wakagi
Yoshiaki Toyota
Junichi Sakano
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Power Semiconductor Device Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of DE102012222439A1 publication Critical patent/DE102012222439A1/de
Application granted granted Critical
Publication of DE102012222439B4 publication Critical patent/DE102012222439B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Es wird ein Halbleiterbauelement bereitgestellt, das ein Schaltrauschen reduzieren und eine Ausbeuteminderung abbauen kann. Ein Blind-Gate DG auf einem festgelegten Potenzial ist zwischen einer ersten Zone, die mit einem Graben-Gate versehen ist, und einer zweiten Zone, die mit einer p-Typ-Senkenschicht PW versehen ist, ausgebildet.

Description

  • HINTERGRUND DER ERFINDUNG
  • Beschreibung der verwandten Technik
  • Die vorliegende Erfindung betrifft ein Halbleiterbauelement und eine das Bauelement verwendende Leistungsumwandlungsausstattung und betrifft insbesondere einen Halbleiterbauelementaufbau, der für einen stabilen Betrieb eines Leistungshalbleiterbauelements bevorzugt ist.
  • Ein Bipolartransistor mit isoliertem Gate (IGBT) ist ein Schaltbauelement, das einen Strom steuert, der zwischen der Kollektorelektrode und der Emitterelektrode durch eine Spannung fließt, die an die Gate-Elektrode angelegt ist. Die steuerbare Leistung reicht von mehreren zehn Watt bis mehrere hunderttausend Watt und die Schaltfrequenz reicht breit von mehreren zehn Hertz bis mehr als hundert Hertz. Durch Nutzen der Eigenschaften werden die Transistoren in breitem Umfang genutzt, angefangen von leistungsfähiger Haushaltsausstattung, wie etwa Klimaanlagen und Mikrowellenherden, bis hin zu Wechselrichtern für Elektrofahrzeuge, Züge und Eisenmühlen.
  • 19 zeigt einen IGBT-Abschnittsaufbau des Standes der Technik, der im Patentdokument 1 ( JP-A-2004-153112 ) offenbart ist. Eine Lochemitterschicht PE ist im Kontakt mit einer Kollektorelektrode COL ausgebildet und ferner sind nacheinander eine n-Typ-Pufferschicht NB und eine n-Typ-Driftschicht ausgebildet. Graben-Gates TG sind in der n-Typ-Driftschicht ND ausgebildet und eine Hauptzelle MR und Blindzellen DR sind durch die Graben-Gates TG geteilt. Eine p-Typ-Basisschicht PB ist im Kontakt mit einer Emitterelektrode EMT zwischen den Graben-Gates der Hauptzelle MR ausgebildet und p-Typ-Senkenschichten PW sind zwischen den Graben-Gates der Blindzellen ausgebildet. Ihre Oberflächen sind mit Isolierdünnschichten beschichtet, um jedoch die Potenziale der p-Typ-Senkenschichten PW festzulegen, sind auch Emitterelektroden EMT in den p-Typ-Senkenschichten PW an Stellen vorgesehen, die in 19 nicht gezeigt sind. Es ist zu beachten, dass die Dichte der Emitterelektroden EMT, die auf den p-Typ-Senkenschichten PW vorgesehen sind, ausreichend klein und der Widerstand zwischen der p-Typ-Senkenschicht PW und der Emitterelektrode EMT äquivalent und ausreichend groß ist. Im IGBT bildet die Hauptzelle MR einen ausreichend schmalen Stromweg für die Löcher, die sich von der Kollektorelektrode COL zur Emitterelektrode EMT bewegen. Dementsprechend ist der Ausstoß von Löchern zur Emitterelektrode EMT beschränkt und dadurch kann die Injektionseffizienz von Elektronen von der Emitterelektrode EMT zur n-Typ-Driftschicht ND verbessert, die Leitfähigkeitsmodulation der n-Typ-Driftschicht ND kann gefördert und die niedrige On-Spannung kann realisiert werden.
  • 20 zeigt einen IGBT-Abschnittsaufbau, der im Patentdokument 2 ( JP-A-2009-277792 ) offenbart ist. Der IGBT ist dadurch gekennzeichnet, dass ein Graben-Gate TG und Blind-Gates DG in einer n-Typ-Driftschicht ausgebildet sind und eine Emitterelektrode EMT an die Blind-Gates DG angeschlossen ist. In den Aufbau sind Schwankungen der Ausgangskapazität und Kollektor-Feedback-Kapazität verringert.
  • In dem in 19 gezeigten IGBT variieren die Potenziale der p-Typ-Senkenschichten PW aufgrund von Löchern, die sich beim Schalten in den p-Typ-Senkenschichten PW ansammeln, und die Änderungsgeschwindigkeit der Spannung (dv/dt) zwischen Kollektor und Emitter ist groß und es entsteht die Unannehmlichkeit, dass ein exzessives Schaltrauschen erzeugt wird. Ferner legen in dem IGBT, der in 20 gezeigt ist, auch wenn die Potenziale der p-Typ-Senkenschichten PW beim Schalten variieren, die Blind-Gates das Potenzial rund um das Graben-Gate TG fest und das Schaltrauschen kann verringert sein, jedoch ist die Anzahl der Blind-Gates DG größer und es entsteht die Unannehmlichkeit, dass die Ausbeute bedeutend geringer wird, wenn Fremdmaterie mitten in der Herstellung erzeugt wird.
  • Die Erfindung ist angesichts der vorstehend beschriebenen Probleme gemacht worden und es ist Aufgabe der Erfindung, ein Halbleiterbauelement bereitzustellen, das ein Schaltrauschen reduzieren und die Verringerung der Ausbeute abbauen kann.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Die Mittel zum Lösen der Probleme wie folgt:
    • (1) Ein Halbleiterbauelement gemäß der Erfindung beinhaltet eine erste Halbleiterschicht eines ersten Leitfähigkeitstyps, die in einem Halbleitersubstrat ausgebildet ist, eine zweite Halbleiterschicht des ersten Leitfähigkeitstyps im Kontakt mit der ersten Halbleiterschicht, eine dritte Halbleiterschicht eines zweiten Leitfähigkeitstyps im Kontakt mit der zweiten Halbleiterschicht und eine erste Zone und eine zweite Zone nebeneinander im Halbleitersubstrat, eine fünfte Halbleiterschicht des ersten Leitfähigkeitstyps, eine sechste Halbleiterschicht des zweiten Leitfähigkeitstyps, die so ausgebildet ist, dass sie die fünfte Halbleiterschicht umgibt, und eine siebte Halbleiterschicht des ersten Leitfähigkeitstyps, die zwischen der ersten Halbleiterschicht und der sechsten Halbleiterschicht in der ersten Zone ausgebildet ist, eine vierte Halbleiterschicht des zweiten Leitfähigkeitstyps im Kontakt mit der ersten Halbleiterschicht in der zweiten Zone, ein erstes Graben-Gate, das auf jeweiligen Oberflächen der fünften Halbleiterschicht, der sechsten Halbleiterschicht und der siebten Halbleiterschicht in der ersten Zone ausgebildet ist, ein zweites Graben-Gate, das zwischen der ersten Zone und der zweiten Zone vorgesehen ist, eine erste Elektrode, die elektrisch an die dritte Halbleiterschicht angeschlossen ist, und eine zweite Elektrode, die elektrisch an die fünfte Halbleiterschicht und die sechste Halbleiterschicht angeschlossen ist, wobei das zweite Graben-Gate elektrisch an die zweite Elektrode angeschlossen ist.
    • (2) In der zweiten Zone in (1) ist das zweite Graben-Gate im Kontakt mit der vierten Halbleiterschicht und die vierte Halbleiterschicht ist tiefer als das zweite Graben-Gate ausgeführt.
    • (3) In der zweiten Zone in (1) ist das zweite Graben-Gate im Kontakt mit der ersten Halbleiterschicht.
    • (4) In (1) ist eine Breite der zweiten Zone breiter als eine Breite der ersten Zone ausgeführt.
    • (5) In (1) ist eine Breite der zweiten Zone schmaler als eine Breite der ersten Zone ausgeführt.
    • (6) In (1) ist eine Breite des zweiten Graben-Gate breiter als eine Breite des ersten Graben-Gate ausgeführt.
    • (7) In (1) ist die vierte Halbleiterschicht in einem unteren Bereich des zweiten Graben-Gate ausgebildet.
    • (8) In (1) ist eine Gateisolierdünnschicht des zweiten Graben-Gate dicker als eine Gateisolierdünnschicht des ersten Graben-Gate ausgeführt.
    • (9) In (1) ist eine Fremdstoffkonzentration der siebten Halbleiterschicht vom zweiten Graben-Gate in Richtung des ersten Graben-Gate niedriger ausgeführt.
    • (10) In (1) erstreckt sich eine Gate-Elektrode des zweiten Graben-Gate auf die zweite Zone und die Gate-Elektrode und die zweite Elektrode sind auf der zweiten Zone elektrisch angeschlossen.
    • (11) In (1) ist das zweite Graben-Gate tiefer als das erste Graben-Gate ausgeführt.
    • (12) Ein Halbleiterbauelement gemäß der Erfindung beinhaltet eine erste Halbleiterschicht eines ersten Leitfähigkeitstyps, die in einem Halbleitersubstrat ausgebildet ist, eine zweite Halbleiterschicht des ersten Leitfähigkeitstyps im Kontakt mit der ersten Halbleiterschicht, eine dritte Halbleiterschicht eines zweiten Leitfähigkeitstyps im Kontakt mit der zweiten Halbleiterschicht und eine erste Zone und eine zweite Zone nebeneinander im Halbleitersubstrat, eine fünfte Halbleiterschicht des ersten Leitfähigkeitstyps und eine sechste Halbleiterschicht des zweiten Leitfähigkeitstyps, die so ausgebildet ist, dass sie die fünfte Halbleiterschicht in der ersten Zone umgibt, eine vierte Halbleiterschicht des zweiten Leitfähigkeitstyps im Kontakt mit der ersten Halbleiterschicht in der zweiten Zone, ein erstes Graben-Gate, das auf jeweiligen Oberflächen der fünften Halbleiterschicht und der sechsten Halbleiterschicht in der ersten Zone vorgesehen ist, ein zweites Graben-Gate, das zwischen der ersten Zone und der zweiten Zone vorgesehen ist, eine erste Elektrode, die elektrisch an die dritte Halbleiterschicht angeschlossen ist, und eine zweite Elektrode, die elektrisch an die fünfte Halbleiterschicht und die sechste Halbleiterschicht angeschlossen ist, wobei das zweite Graben-Gate elektrisch an die zweite Elektrode angeschlossen und eine Breite der sechsten Halbleiterschicht gleich oder kleiner 1,5 μm ist.
    • (13) Ein Halbleiterbauelement gemäß der Erfindung beinhaltet eine erste Halbleiterschicht eines ersten Leitfähigkeitstyps, die in einem Halbleitersubstrat ausgebildet ist, eine zweite Halbleiterschicht des ersten Leitfähigkeitstyps im Kontakt mit der ersten Halbleiterschicht, eine dritte Halbleiterschicht eines zweiten Leitfähigkeitstyps im Kontakt mit der zweiten Halbleiterschicht und eine erste Zone und eine zweite Zone nebeneinander im Halbleitersubstrat, eine fünfte Halbleiterschicht des ersten Leitfähigkeitstyps, eine sechste Halbleiterschicht des zweiten Leitfähigkeitstyps, die so ausgebildet ist, dass sie die fünfte Halbleiterschicht umgibt, und eine siebte Halbleiterschicht des ersten Leitfähigkeitstyps, die zwischen der ersten Halbleiterschicht und der sechsten Halbleiterschicht in der ersten Zone ausgebildet ist, eine vierte Halbleiterschicht des zweiten Leitfähigkeitstyps im Kontakt mit der ersten Halbleiterschicht in der zweiten Zone, ein Paar erster Graben-Gates, die auf jeweiligen Oberflächen der fünften Halbleiterschicht, der sechsten Halbleiterschicht und der siebten Halbleiterschicht in der ersten Zone ausgebildet sind, ein zweites Graben-Gate, das zwischen der ersten Zone und der zweiten Zone vorgesehen ist, eine erste Elektrode, die elektrisch an die dritte Halbleiterschicht angeschlossen ist, und eine zweite Elektrode, die elektrisch an die fünfte Halbleiterschicht und die sechste Halbleiterschicht angeschlossen ist, wobei das zweite Graben-Gate an einem Potenzial befestigt ist, das höher als dasjenige der zweiten Elektrode ist.
    • (14) In (13) befindet sich zumindest ein Teil der ersten Halbleiterschicht zwischen den ersten Graben-Gates und dem zweiten Graben-Gate.
  • Es ist zu beachten, dass die anderen Eigenschaften der Erfindung als diejenigen, die vorstehend beschrieben sind, aus der Beschreibung der gesamten Spezifikation oder den Zeichnungen deutlich wird.
  • Gemäß der Erfindung legt das zweite Graben-Gate als das Blind-Gate das Potenzial rund um das erste Graben-Gate fest und somit kann das Schaltrauschen verringert werden. Ferner kann die Anzahl von Blind-Gates reduziert und somit die Minderung der Herstellungsausbeute abgebaut werden.
  • Weitere Vorteile der Erfindung werden aus der Beschreibung der gesamten Spezifikation deutlich.
  • KURE BESCHREIBUNG DER ZEICHNUNGEN
  • 1 ist eine Schnittansicht, die eine Hauptteilkonfiguration eines Halbleiterbauelements gemäß Ausführungsform 1 der Erfindung zeigt.
  • 2 ist eine Draufsicht auf das Halbleiterbauelement gemäß Ausführungsform 1 der Erfindung.
  • 3A bis 3D sind Schnittansichten, die einen Herstellungsvorgang des Halbleiterbauelements gemäß Ausführungsform 1 der Erfindung zeigen.
  • 4 ist eine Schnittansicht, die eine Hauptteilkonfiguration eines Halbleiterbauelements gemäß Ausführungsform 2 der Erfindung zeigt.
  • 5 ist eine Schnittansicht, die eine Hauptteilkonfiguration eines Halbleiterbauelements gemäß Ausführungsform 3 der Erfindung zeigt.
  • 6 ist eine Schnittansicht, die eine Hauptteilkonfiguration eines Halbleiterbauelements gemäß Ausführungsform 4 der Erfindung zeigt.
  • 7 ist eine Kurve, die ein Beispiel einer Fremdstoffkonzentrationsverteilung des Halbleiterbauelements gemäß Ausführungsform 4 der Erfindung zeigt.
  • 8A bis 8D sind Schnittansichten, die einen Herstellungsvorgang des Halbleiterbauelements gemäß Ausführungsform 4 der Erfindung zeigen.
  • 9 ist eine Schnittansicht, die eine Hauptteilkonfiguration eines Halbleiterbauelements gemäß Ausführungsform 5 der Erfindung zeigt.
  • 10 ist eine Schnittansicht, die eine Hauptteilkonfiguration eines Halbleiterbauelements gemäß Ausführungsform 6 der Erfindung zeigt.
  • 11 ist eine Schnittansicht, die einen Herstellungsvorgang des Halbleiterbauelements gemäß Ausführungsform 6 der Erfindung zeigt.
  • 12 ist eine Draufsicht auf ein Halbleiterbauelement gemäß Ausführungsform 7 der Erfindung.
  • 13 ist eine Schnittansicht, die eine Hauptteilkonfiguration des Halbleiterbauelements gemäß Ausführungsform 7 der Erfindung zeigt.
  • 14 ist eine Draufsicht auf ein Halbleiterbauelement gemäß Ausführungsform 8 der Erfindung.
  • 15 ist eine Schnittansicht, die eine Hauptteilkonfiguration des Halbleiterbauelements gemäß Ausführungsform 8 der Erfindung zeigt.
  • 16 ist eine Schnittansicht, die einen Herstellungsvorgang des Halbleiterbauelements gemäß Ausführungsform 8 der Erfindung zeigt.
  • 17 ist ein Schaltungskonfigurationsdiagramm der Leistungsumwandlungsausstattung gemäß Ausführungsform 9 der Erfindung.
  • 18 ist eine Schnittansicht, die eine Hauptteilkonfiguration eines Halbleiterbauelements gemäß Ausführungsform 10 der Erfindung zeigt.
  • 19 ist eine Schnittansicht, die eine Hauptteilkonfiguration eines ersten Halbleiterbauelements des Standes der Technik zeigt.
  • 20 ist eine Schnittansicht, die eine Hauptteilkonfiguration eines zweiten Halbleiterbauelements des Standes der Technik zeigt.
  • DETAILLIERTE BESCHREIBUNG DER AUSFÜHRUNGSFORMEN
  • Es werden Ausführungsformen der Erfindung unter Bezugnahme auf die Zeichnungen erläutert. Es ist zu beachten, dass dieselben oder ähnliche Komponentenelemente in den jeweiligen Zeichnungen und den jeweiligen Ausführungsformen dieselben Bezugszeichen aufweisen und auf ihre Erläuterung verzichtet wird.
  • Ausführungsform 1
  • 2 ist eine Draufsicht auf ein Halbleiterbauelement (IGBT) gemäß Ausführungsform 1 der Erfindung. Ein-Zellen-CELs sind in vertikaler und horizontaler Richtung in regelmäßigen Abständen angeordnet, und ein Graben-Gate TG und ein Paar Blind-Gates DG, die das Gra- ben-Gate TG sandwichartig einschließen, sind in der Zelle ausgebildet. Eine Zelle ist durch die Blind-Gates DG in zwei Zonen geteilt, d. h. eine erste Zone, die das Graben-Gate TG einschließt, und eine zweite Zone, die das Graben-Gate TG nicht einschließt, und wenn man bedenkt, dass die Breite der ersten Zone WM und die Breite der zweiten Zone WD ist, gilt die Beziehung WM < WD. Das Graben-Gate TG ist mit einer Gate-Leitung GL verbunden und die Blind-Gates DG sind über Kontaktlöcher CNT am oberen und unteren Ende der Zelle an eine Emitterelektrode angeschlossen.
  • 1 zeigt eine Schnittansicht längs A-A' in 2. Eine Lochemitterschicht PE ist im Kontakt mit einer Kollektorelektrode COL ausgebildet und ferner sind eine n-Typ-Pufferschicht NB mit der niedrigeren Fremdstoffkonzentration als derjenigen der Lochemitterschicht PE und eine n-Typ-Driftschicht ND mit der niedrigeren Fremdstoffkonzentration als derjenigen der n-Typ-Pufferschicht NB aufeinanderfolgend ausgebildet. In der n-Typ-Driftschicht ND sind das Graben-Gate TG und das Paar von Blind-Gates DG zum sandwichartigen Einschließen des Graben-Gate TG ausgebildet und eine Gate-Elektrode ist über ein Gate-Oxid GOX eingebettet. Eine Zelle ist durch die Blind-Gates DG in die erste Zone und die zweite Zone geteilt. In der ersten Zone sind eine p-Typ-Basisschicht PB mit der höheren Fremdstoffkonzentration als derjenigen der n-Typ-Driftschicht ND und eine n-Typ-Sourceschicht NS mit der höheren Fremdstoffkonzentration als derjenigen der p-Typ-Basisschicht PB im Kontakt mit der Emitterelektrode EMT zwischen dem Graben-Gate TG und dem Blind-Gate DG ausgebildet. Ferner ist eine n-Typ-Ladungsbarriereschicht HB mit der höheren Fremdstoffkonzentration als derjenigen der n-Typ-Driftschicht ND mit der niedrigeren Fremdstoffkonzentration als derjenigen der p-Typ-Basisschicht PB zwischen der p-Typ-Basisschicht PB und der n-Typ-Driftschicht ND ausgebildet. In der zweiten Zone ist eine p-Typ-Senkenschicht PW mit der höheren Fremdstoffkonzentration als derjenigen der n-Typ-Driftschicht ND zwischen den Blind-Gates DG ausgebildet und von der Emitterelektrode EMT durch eine Zwischenschicht-Isolierdünnschicht INT isoliert. Dabei unterdrückt die n-Typ-Ladungsbarriereschicht HB den Ausstoß von Löchern, die von der Lochemitterschicht PE zur n-Typ-Driftschicht ND durch die p-Typ-Basisschicht PB zur Emitterelektrode EMT injiziert werden, und fördert die Ansammlung der Löcher in der n-Typ-Driftschicht ND. Dadurch wird die On-Spannung des IGBT reduziert.
  • Es wird ein Herstellungsverfahren des Halbleiterbauelements der Ausführungsform 1 unter Verwendung von 3A bis 3D erläutert. Zunächst werden Phosphorionen in eine Oberfläche eines Si-Substrats (mit einer Dicke von ungefähr 350 nm) implantiert, um die n-Typ-Pufferschicht NB mit einer Tiefe von ungefähr 20 μm zu bilden, und Borionen werden in die andere Oberfläche des Si-Substrats implantiert, um die p-Typ-Senkenschicht PW mit einer Tiefe von ungefähr 10 μm unter Anwendung einer bekannten Ionenimplantation zu implantieren (3A). Dann wird eine Nut mit einer Tiefe von ungefähr 5 μm unter Anwendung eines bekannten Trockenätzens gebildet und eine Gateisolierdünnschicht (mit einer Dicke von ungefähr 100 nm) wird unter Anwendung eines bekannten Ofenglühens angewendet. Dann wird eine polykristalline Siliciumdünnschicht unter Anwendung einer bekannten CVD (Chemical Vapor Deposition, chemische Dampfabscheidung) eingebettet, um das Graben-Gate TG und die Blind-Gates DG (3B) auszubilden. Phosphorionen und Borionen werden nacheinander implantiert, um die n-Typ-Ladungsbarriereschicht HB (mit einer Dicke von ungefähr 2 μm) und die p-Typ-Basisschicht PB (mit einer Dicke von ungefähr 3 μm) zu bilden, und ferner werden Arsenionen implantiert, um die n-Typ-Sourceschicht NS mit einer Tiefe von ungefähr 1 μm unter Anwendung einer bekannten Ionenimplantation (3C) zu bilden. Die Zwischenschicht-Isolierdünnschicht INT (mit einer Dicke von ungefähr 1 μm) einer Siliciumoxiddünnschicht wird gebildet, und dann werden die Kontaktlöcher unter Anwendung eines bekannten Fotoätzens gebildet (3D). Die Lochemitterschicht PE wird unter Anwendung einer bekannten Ionenimplantation gebildet, dann werden die Emitterelektrode EMT und die Kollektorelektrode COL gebildet und dadurch wird der in 1 gezeigte Aufbau erhalten.
  • Gemäß der Ausführungsform werden die Blind-Gates DG ausgebildet, um das Graben-Gate TG sandwichartig einzuschließen, selbst wenn das Potenzial der p-Typ-Senkenschicht PW beim Schalten variiert, legen die Blind-Gates DG das Potenzial rund um das Graben-Gate TG fest und dadurch kann ein Schaltrauschen reduziert werden. Ferner beträgt die Anzahl der Gates pro Zelle nur drei des Graben-Gate und der Blind-Gates insgesamt und eine Ausbeuteverminderung aufgrund von Fremdmaterie mitten in der Herstellung kann abgebaut werden. Gemäß der Ausführungsform ist die Breite WM der ersten Zone schmaler als die Breite WD der zweiten Zone, und somit kann der Sättigungsstrom reduziert und eine ausreichende Kurzschlussrobustheit gesichert werden. Ferner ist in der Ausführungsform die p-Typ-Senkenschicht PW mit der Tiefe von ungefähr 10 μm für das Blind-Gate DG mit der Tiefe von ungefähr 5 μm ausgebildet, und somit kann die elektrische Feldkonzentration im unteren Teil des Blind-Gate entspannt werden. Dadurch können die Blockierspannung, die Zuverlässigkeit des Gate-Oxids und die Unempfindlichkeit gegen kosmische Strahlung verbessert werden.
  • Ausführungsform 2
  • Eine Draufsicht auf ein Halbleiterbauelement (IGBT) in der zweiten Ausführungsform der Erfindung ist die gleiche wie 2. 4 zeigt eine Schnittansicht längs A-A' in 2 in der Ausführungsform. 4 unterscheidet sich von 1 darin, dass die p-Typ-Senkenschicht PW vom Blind-Gate DG getrennt ist, um die Blockierspannung nicht groß zu reduzieren, und die Seitenfläche des Blind-Gate DG ist hauptsächlich im Kontakt mit der n-Typ-Driftschicht ND. Gemäß der Ausführungsform wird es, da die p-Typ-Senkenschicht PW vom Blind-Gate DG getrennt ist, schwer, das Potenzial des Blind-Gate DG durch das Potenzial der p-Typ-Senkenschicht PW zu beeinträchtigen, das Potenzial des Graben-Gate TG wird stabil und das Schaltrauschen kann weiter reduziert werden. Ferner wird gemäß der Ausführungsform, da die Seitenfläche des Blind-Gate DG hauptsächlich im Kontakt mit der n-Typ-Driftschicht ND ist, die Kapazität zwischen dem Blind-Gate DG und der Kollektorelektrode COL größer. Dementsprechend wird, wenn beim Schalten ein Nachschwingen auftritt, die Stromkomponente größer, die von der Kollektorelektrode COL über das Blind-Gate DG zur Emitterelektrode EMT fließt. Das Blind-Gate DG wird unter Verwendung von polykristallinem Silicium ausgebildet und somit kann die Dämpfungszeit des Nachschwingens durch den Widerstand verkürzt werden.
  • Ausführungsform 3
  • Eine Draufsicht auf ein Halbleiterbauelement (IGBT) in der dritten Ausführungsform der Erfindung ist die gleiche wie 2. 5 zeigt eine Schnittansicht längs A-A' in 2 in der Ausführungsform. In 5 ist der Abstand zwischen dem Graben-Gate TG und dem Blind-Gate DG schmaler ausgeführt als derjenige in 1. Dadurch kann die Leitfähigkeitsmodulation der n-Typ-Driftschicht ND gefördert werden, wenn die n-Typ-Ladungsbarriereschicht HB nicht ausgebildet wird, und die niedrige On-Spannung kann realisiert werden. Zur Förderung der Leitfähigkeitsmodulation ist es gewünscht, den Abstand zwischen dem Graben-Gate TG und dem Blind-Gate DG auf höchstens 1,5 μm einzustellen. Dadurch wird, wie bei der n-Typ-Ladungsbarriereschicht HB, das Ansammeln von Löchern gefördert. Ferner wird in der Ausführungsform die n-Typ-Ladungsbarriereschicht HB nicht ausgebildet und somit wird die Steuerung der Fremdstoffkonzentration der p-Typ-Basisschicht PB leichter und Schwankungen der Schwellenspannung können reduziert werden.
  • Ausführungsform 4
  • Eine Draufsicht auf ein Halbleiterbauelement (IGBT) in der vierten Ausführungsform der Erfindung ist die gleiche wie 2. 6 zeigt eine Schnittansicht längs A-A' in 2 in der Ausführungsform. 6 unterscheidet sich von 1 darin, dass die Breite des Blind-Gate DG breiter als die Breite des Graben-Gate TG ist und die n-Typ-Ladungsbarriereschicht HB ist durch Diffusion von dem Blind-Gate DG ausgebildet. 7 zeigt eine Fremdstoffkonzentrationsverteilung der n-Typ-Ladungsbarriereschicht HB längs Abschnitt X-X' in 6. Die Fremdstoffkonzentration beträgt 1 × 1018 cm–3 nahe dem Blind-Gate DG und 1 × 1015 cm–3 nahe dem Graben-Gate TG.
  • Es wird ein Herstellungsverfahren des Halbleiterbauelements der Ausführungsform 4 unter Verwendung der 8A bis 8D erläutert. Zuerst werden Phosphorionen in eine Oberfläche eines Si-Substrats (mit einer Dicke von ungefähr 350 nm) implantiert, um die n-Typ-Pufferschicht NB mit einer Tiefe von ungefähr 20 μm zu bilden und Borionen werden in die andere Oberfläche des Si-Substrats implantiert, um die p-Typ-Senkenschicht PW mit einer Tiefe von ungefähr 10 μm unter Anwendung einer bekannten Ionenimplantation zu bilden (8A). Dann wird eine Nut TR mit einer Tiefe von ungefähr 5 μm unter Anwendung eines bekannten Trockenätzens ausgebildet. In dieser Hinsicht wird die Breite des Blind-Gate-Teils breiter ausgeführt als die Breite des Graben-Gate-Teils (8B). Eine Gateisolierdünnschicht (mit einer Dicke von ungefähr 100 nm) wird unter Anwendung eines bekannten Ofenglühens ausgebildet und dann werden Phosphorionen in den unteren Teil der Blind-Gates unter Anwendung einer Ionenimplantation implantiert. Ferner werden Phosphorionen im Graben-Gate-Teil unter Anwendung eines Ofenglühens diffundiert, um die n-Typ-Ladungsbarriereschicht HB zu bilden (8C). Eine polykristalline Siliciumdünnschicht wird unter Anwendung einer bekannten CVD eingebettet, um das Graben-Gate TG und die Blind-Gates DG zu bilden, und dann werden nacheinander Borionen und Arsenionen unter Anwendung einer bekannten Ionenimplantation implantiert, um die p-Typ-Basisschicht PB mit einer Tiefe von ungefähr 3 μm und die n-Typ-Sourceschicht NS mit einer Tiefe von ungefähr 1 μm zu bilden (8D). Dann werden wie bei der Ausführungsform 1 die Zwischenschicht-Isolierdünnschicht INT (mit einer Dicke von ungefähr 1 μm) einer Siliciumoxiddünnschicht, die Lochemitterschicht PE, die Emitterelektrode EMT und die Kollektorelektrode COL gebildet und dadurch wird der in 6 gezeigte Aufbau erhalten.
  • Gemäß der Ausführungsform wird die n-Typ-Ladungsbarriereschicht HB durch Diffusion vom Blind-Gate DG ausgebildet und somit kann die Fremdstoffkonzentration der n-Typ-Ladungsbarriereschicht HB nahe dem Blind-Gate DG höher und die Fremdstoffkonzentration der n-Typ-Ladungsbarriereschicht HB nahe dem Graben-Gate TG niedriger gemacht werden. Dadurch kann die Kollektor-Feedback-Kapazität reduziert werden, ohne der Leitfähigkeitsmodulation zu schaden. Zur Reduzierung der Kollektor-Feedback-Kapazität ist es gewünscht, dass die Fremdstoffkonzentration der n-Typ-Ladungsbarriereschicht HB nahe dem Graben-Gate höchstens 1 × 1016 cm–3 beträgt. Gemäß der Ausführungsform ist die Breite des Blind-Gate DG breiter als die Breite des Graben-Gate TG ausgeführt und die p-Typ-Senkenschicht PW wird leicht mit dem Blind-Gate DG in Kontakt gebracht, selbst wenn eine Fehlausrichtung der Maske auftritt, und die Blockierspannung kann stabil gemacht werden. Ferner wird in der Ausführungsform die p-Typ-Senkenschicht PW ebenfalls im unteren Teil des Blind-Gate DG gebildet und somit kann die Blockierspannung stabiler gemacht werden.
  • Ausführungsform 5
  • Eine Draufsicht auf ein Halbleiterbauelement (IGBT) in der fünften Ausführungsform der Erfindung ist die gleiche wie 2. 9 zeigt eine Schnittansicht längs A-A' in 2 in der Ausführungsform. 9 zeigt einen Aufbau, der ähnlich demjenigen der 6 ist, aber sich darin unterscheidet, dass das Blind-Gate DG tiefer als das Graben-Gate TG ist. Gemäß der Ausführungsform wird, da das Blind-Gate DG tiefer als das Graben-Gate TG ist, die n-Typ-Ladungsbarriereschicht HB unterhalb des Graben-Gate TG ausgebildet. Dementsprechend kann die Kollektor-Feedback-Kapazität kleiner als diejenige in Ausführungsform 4 gemacht werden. Es ist zu beachten, dass in der Ausführungsform die Reduzierungswirkung der Kollektor-Feedback-Kapazität selbst dann erhalten werden kann, wenn die Fremdstoffkonzentration der n-Typ-Ladungsbarriereschicht HB nahe dem Graben-Gate auf höchstens 5 × 1016 cm–3 eingestellt ist.
  • Ausführungsform 6
  • Eine Draufsicht auf ein Halbleiterbauelement (IGBT) in der sechsten Ausführungsform der Erfindung ist die gleiche wie in 2. 10 zeigt eine Schnittansicht längs A-A' in 2 in der Ausführungsform. 10 unterscheidet sich von 1 darin, dass das Gate-Oxid DOX des Blind-Gate dicker als das Gate-Oxid GOX des Graben-Gate ist.
  • Es wird ein Herstellungsverfahren des Halbleiterbauelements der Ausführungsform 6 unter Verwendung der 11A bis 11D erläutert. Zuerst werden Phosphorionen in einer Oberfläche eines Si-Substrats (mit einer Dicke von ungefähr 350 nm) implantiert, um die n-Typ-Pufferschicht NB mit einer Tiefe von ungefähr 20 μm zu bilden, und Borionen werden in der anderen Oberfläche des Si-Substrats implantiert, um die p-Typ-Senkenschicht PW mit einer Tiefe von ungefähr 10 μm unter Anwendung einer bekannten Ionenimplantation zu bilden (11A). Dann wird eine Nut TR mit einer Tiefe von ungefähr 5 μm unter Anwendung eines bekannten Trockenätzens gebildet und eine Gateisolierdünnschicht (mit einer Dicke von ungefähr 100 nm) wird unter Anwendung eines bekannten Ofenglühens gebildet.
  • Ferner wird die Gateisolierdünnschicht im Graben-Gate-Teil unter Anwendung eines bekannten Fotoätzens entfernt (11B). Dann wird das Gate-Oxid GOX mit einer Dicke von ungefähr 100 nm im Graben-Gate-Teil gebildet und das Gate-Oxid DOX mit einer Dicke von ungefähr 200 nm wird im Blind-Gate-Teil unter Anwendung eines bekannten Ofenglühens gebildet (11C). Eine polykristalline Siliciumdünnschicht wird unter Anwendung einer bekannten CVD eingebettet, um das Graben-Gate TG und die Blind-Gates DG zu bilden. Dann werden nacheinander Phosphorionen und Borionen implantiert, um die n-Typ-Ladungsbarriereschicht HB (mit einer Dicke von ungefähr 2 μm) und die p-Typ-Basisschicht PB (mit einer Dicke von ungefähr 3 μm) zu bilden, und ferner werden Arsenionen implantiert, um die n-Typ-Sourceschicht NS mit einer Dicke von ungefähr 1 μm unter Anwendung einer bekannten Ionenimplantation zu bilden (11D). Dann werden wie bei der Ausführungsform 1 die Zwischenschicht-Isolierdünnschicht INT (mit einer Dicke von ungefähr 1 μm) einer Siliciumoxiddünnschicht, die Lochemitterschicht PE, die Emitterelektrode EMT und die Kollektorelektrode COL gebildet und dadurch wird der in 10 gezeigte Aufbau erhalten.
  • Gemäß der Ausführungsform ist das Gate-Oxid DOX des Blind-Gate dicker als das Gate-Oxid GOX des Graben-Gate. Dementsprechend verursacht, selbst wenn das Potenzial der p-Typ-Senkenschicht PW beim Schalten schwankt und die Überspannung an das Gate-Oxid DOX des Blind-Gate angelegt wird, das Gate-Oxid keinen dielektrischen Durchschlag und die Zuverlässigkeit des Halbleiterbauelements kann verbessert werden.
  • Ausführungsform 7
  • 12 zeigt eine Draufsicht auf ein Halbleiterbauelement (IGBT) gemäß Ausführungsform 7 der Erfindung. 12 unterscheidet sich von 2 darin, dass das Kontaktloch CNT zwischen dem Blind-Gate DG und der Emitterelektrode EMT auf der zweiten Zone ausgebildet ist. 13 zeigt eine Schnittansicht längs B-B' in 12 in der Ausführungsform. Die polykristalline Siliciumdünnschicht im Blind-Gate erstreckt sich in die zweite Zone in den Kontakt mit der Emitterelektrode EMT auf der zweiten Zone. Gemäß der Ausführungsform kann der Widerstand der polykristallinen Siliciumdünnschicht niedriger als in dem Fall gemacht werden, in dem das Blind-Gate DG und die Emitterelektrode EMT am oberen und unteren Ende der Zelle angeschlossen sind. Dadurch wird es schwer, das Potenzial des Blind-Gate DG zu variieren, selbst wenn das Potenzial der p-Typ-Senkenschicht PW variiert, das Potenzial des Graben-Gate TG wird stabil und das Schaltrauschen kann reduziert werden.
  • Ausführungsform 8
  • 14 zeigt eine Draufsicht auf ein Halbleiterbauelement gemäß Ausführungsform 8 der Erfindung. Ein-Zellen-CELs sind in vertikaler und horizontaler Richtung in regelmäßigen Abständen angeordnet und ein Paar Graben-Gates TG und ein Paar Blind-Gates DG, die die Graben-Gates sandwichartig einschließen, sind in der Zelle ausgebildet. Eine Zelle ist durch die Blind-Gates DG in zwei Zonen geteilt, d. h. eine erste Zone, die die Graben-Gates TG einschließt, und eine zweite Zone, die die Graben-Gates TG nicht einschließt, und wenn man bedenkt, dass die Breite der ersten Zone WM und die Breite der zweiten Zone WD ist, gilt die Beziehung WM > WD. Die Graben-Gates TG sind über Kontaktlöcher CNT am oberen und unteren Ende der Zelle an eine Emitterelektrode angeschlossen und die Blind-Gates DG sind an eine Gate-Leitung GL angeschlossen und auf ein Potenzial von +15 V festgelegt.
  • 15 zeigt eine Schnittansicht längs C-C in 14. Eine Lochemitterschicht PE ist im Kontakt mit einer Kollektorelektrode COL ausgebildet und ferner sind nacheinander eine n-Typ-Pufferschicht NB und eine n-Typ-Driftschicht ND ausgebildet. In der n-Typ-Driftschicht ND sind das Paar Graben-Gates TG und das Paar Blind-Gates DG zum sandwichartigen Einschließen des Paars Graben-Gates TG ausgebildet und eine Gate-Elektrode ist über ein Gate-Oxid GOX eingebettet. Eine Zelle ist durch die Blind-Gates in die erste Zone und die zweite Zone geteilt. In der ersten Zone sind eine p-Typ-Basisschicht PB und eine n-Typ-Sourceschicht NS im Kontakt mit der Emitterelektrode EMT zwischen dem Paar Graben-Gates TG ausgebildet. In der zweiten Zone ist eine p-Typ-Senkenschicht PW zwischen den Blind-Gates DG ausgebildet und von der Emitterelektrode EMT durch eine Zwischenschicht-Isolierdünnschicht INT isoliert.
  • Es wird ein Herstellungsverfahren des Halbleiterbauelements der Ausführungsform 8 unter Verwendung der 16A bis 16D erläutert. Zuerst werden Phosphorionen in einer Oberfläche eines Si-Substrats (mit einer Dicke von ungefähr 350 nm) implantiert, um die n-Typ-Pufferschicht NB mit einer Tiefe von ungefähr 20 μm zu bilden, und Borionen werden in der anderen Oberfläche des Si-Substrats implantiert, um die p-Typ-Senkenschicht PW mit einer Tiefe von ungefähr 10 μm unter Anwendung einer bekannten Ionenimplantation zu bilden (16A). Dann wird eine Nut mit einer Tiefe von ungefähr 5 μm unter Anwendung eines bekannten Trockenätzens ausgebildet und eine Gateisolierdünnschicht (mit einer Dicke von ungefähr 100 nm) wird unter Anwendung eines bekannten Ofenglühens ausgebildet. Dann wird eine polykristalline Siliciumdünnschicht unter Anwendung einer bekannten CVD eingebettet, um die Graben-Gates TG und die Blind-Gates DG zu bilden (16B). Borionen und Arsenionen werden nacheinander unter Anwendung einer bekannten Ionenimplantation implantiert, um die p-Typ-Basisschicht PB mit einer Tiefe von ungefähr 3 μm und die n-Typ-Sourceschicht NS mit einer Tiefe von ungefähr 1 μm zu bilden (16C). Die Zwischenschicht-Isolierdünnschicht INT (mit einer Dicke von ungefähr 1 μm) einer Siliciumoxiddünnschicht wird gebildet und dann werden Kontaktlöcher unter Anwendung eines bekannten Fotoätzens gebildet (16D). Die Lochemitterschicht PE wird unter Anwendung einer bekannten Ionenimplantation gebildet, dann werden die Emitterelektrode EMT und die Kollektorelektrode COL gebildet und dadurch wird der in 15 gezeigte Aufbau erhalten.
  • Gemäß der Ausführungsform ist das Potenzial des Blind-Gate auf +15 V festgelegt und somit wird, selbst wenn das Potenzial der p-Typ-Senkenschicht PW beim Schalten variiert, die Überspannung nicht an die Gateisolierdünnschicht des Blind-Gate angelegt und die Zuverlässigkeit des Halbleiterbauelements kann verbessert werden. Ferner wird in der Ausführungsform die n-Typ-Driftschicht ND hauptsächlich zwischen den Graben-Gates TG und den Blind-Gates DG gebildet und es ist schwer, die Graben-Gates TG zu beeinträchtigen, selbst wenn das Potenzial der p-Typ-Senkenschicht PW variiert, und somit kann das Schaltrauschen reduziert werden.
  • Ausführungsform 9
  • 17 zeigt ein Beispiel, in welchem das Halbleiterbauelement als irgendeines der Ausführungsformen bei einer Leistungsumwandlungsausstattung eingesetzt wird. Es ist zu beachten, dass die Halbleiterbauelemente der folgenden jeweiligen Ausführungsformen eingesetzt werden können.
  • Die Leistungsumwandlungsausstattung der Ausführungsform hat eine Konfiguration, bei der zwei parallele Schaltkreise jeweils einen P-Anschluss 200 und einen N-Anschluss 201 als paarweise Gleichstromanschlüsse, einen U-Anschluss 210, einen V-Anschluss 211 und einen W-Anschluss 212 als Wechselstromanschlüsse in der gleichen Anzahl wie die Phasenanzahl der Wechselstromausgabe einschließen, IGBTs (101 bis 106) jeweils als Leistungsschaltvorrichtungen zwischen dem Paar Gleichstromanschlüsse verbunden sind und Umkehrpolaritätsdioden (111 bis 116) in Reihe geschaltet sind. In der Ausführungsform können die IGBTs von Ausführungsform 1 bis Ausführungsform 8 eingesetzt werden und es ist schwer, dass der dielektrische Durchschlag des Motors wegen der Reduzierung des Schaltrauschens auftritt und dadurch kann die Leistungsumwandlungsausstattung mit der höheren Zuverlässigkeit vorgesehen werden.
  • Ausführungsform 10
  • In der Ausführungsform 4 kann die n-Typ-Ladungsbarriereschicht HB im unteren Teil des Graben-Gate TG ausgebildet sein, wie in 18 gezeigt. In diesem Fall kann die Ionenimplantation unter Verwendung der Maske durchgeführt werden, die zur Bildung des Graben-Gate TG und des Blind-Gate DG eingesetzt wird, und der Herstellungsvorgang kann vereinfacht werden.
  • Ausführungsform 11
  • Von Ausführungsform 1 zu Ausführungsform 7 ist die Breite WD der zweiten Zone breiter als die Breite WM der ersten Zone gewesen, jedoch kann die Breite WD der zweiten Zone schmaler gemacht werden, um WD < WM zu erfüllen. In diesem Fall kann die Zelldichte des Halbleiterbauelements höher und die On-Spannung niedriger gemacht werden.
  • Ausführungsform 12
  • Von Ausführungsform 1 zu Ausführungsform 7 ist die Dicke des Si-Substrats auf ungefähr 350 nm eingestellt, jedoch nicht darauf beschränkt gewesen. Es kann eine beliebige Dicke als Reaktion auf die Leistungskapazität ausgewählt werden. Ferner kann die n-Typ-Pufferschicht NB tiefer oder flacher als 20 μm ausgeführt werden. Wenn die Schicht tiefer als 20 μm ausgeführt wird, kann eine Oszillation unterdrückt werden, da beim Abschalten mehr Löcher auf der Kollektorseite verbleiben. Ferner kann, wenn die Schicht flacher als 20 μm gemacht wird, die n-Typ-Driftschicht ND dicker ausgeführt und die Blockierspannung verbessert werden.
  • Ausführungsform 13
  • In irgendeiner der Ausführungsformen 1, 2, 6, 7 können die Fremdstoffionen, die die n-Typ-Ladungsbarriereschicht HB bilden, Arsenionen sein. Die Arsenionen haben kürzere Diffusionslängen als diejenigen von Phosphorionen und dadurch kann die Grabentiefe flacher gemacht und der Durchsatz verbessert werden, indem die Verarbeitungszeit der Graben-Gate-Bildung verkürzt wird.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2004-153112 A [0003]
    • JP 2009-277792 A [0004]

Claims (15)

  1. Halbleiterbauelement mit: einer ersten Halbleiterschicht eines ersten Leitfähigkeitstyps, die in einem Halbleitersubstrat ausgebildet ist, einer zweiten Halbleiterschicht des ersten Leitfähigkeitstyps im Kontakt mit der ersten Halbleiterschicht, einer dritten Halbleiterschicht eines zweiten Leitfähigkeitstyps im Kontakt mit der zweiten Halbleiterschicht und einer ersten Zone und einer zweiten Zone nebeneinander im Halbleitersubstrat; einer fünften Halbleiterschicht des ersten Leitfähigkeitstyps, einer sechsten Halbleiterschicht des zweiten Leitfähigkeitstyps, die so ausgebildet ist, dass sie die fünfte Halbleiterschicht umgibt, und einer siebten Halbleiterschicht des ersten Leitfähigkeitstyps, die zwischen der ersten Halbleiterschicht und der sechsten Halbleiterschicht in der ersten Zone ausgebildet ist; einer vierten Halbleiterschicht des zweiten Leitfähigkeitstyps im Kontakt mit der ersten Halbleiterschicht in der zweiten Zone; einem ersten Graben-Gate, das auf jeweiligen Oberflächen der fünften Halbleiterschicht, der sechsten Halbleiterschicht und der siebten Halbleiterschicht in der ersten Zone ausgebildet ist; einem zweiten Graben-Gate, das zwischen der ersten Zone und der zweiten Zone vorgesehen ist; einer ersten Elektrode, die elektrisch an die dritte Halbleiterschicht angeschlossen ist; und einer zweiten Elektrode, die elektrisch an die fünfte Halbleiterschicht und die sechste Halbleiterschicht angeschlossen ist, wobei das zweite Graben-Gate elektrisch an die zweite Elektrode angeschlossen ist.
  2. Halbleiterbauelement nach Anspruch 1, wobei das zweite Graben-Gate im Kontakt mit der vierten Halbleiterschicht ist und die vierte Halbleiterschicht tiefer als das zweite Graben-Gate in der zweiten Zone ist.
  3. Halbleiterbauelement nach Anspruch 1, wobei das zweite Graben-Gate im Kontakt mit der ersten Halbleiterschicht in der zweiten Zone ist.
  4. Halbleiterbauelement nach Anspruch 1, wobei eine Breite der zweiten Zone breiter als eine Breite der ersten Zone ist.
  5. Halbleiterbauelement nach Anspruch 1, wobei eine Breite der zweiten Zone schmaler als eine Breite der ersten Zone ist.
  6. Halbleiterbauelement nach Anspruch 1, wobei eine Breite des zweiten Graben-Gate breiter als eine Breite des Graben-Gate ist.
  7. Halbleiterbauelement nach Anspruch 1, wobei die vierte Halbleiterschicht in einem unteren Bereich des zweiten Graben-Gate ausgebildet ist.
  8. Halbleiterbauelement nach Anspruch 1, wobei eine Gateisolierdünnschicht des zweiten Graben-Gate dicker als eine Gateisolierdünnschicht des ersten Graben-Gate ist.
  9. Halbleiterbauelement nach Anspruch 1, wobei eine Fremdstoffkonzentration der siebten Halbleiterschicht vom zweiten Graben-Gate in Richtung des ersten Graben-Gate niedriger ist.
  10. Halbleiterbauelement nach Anspruch 1, wobei sich eine Gate-Elektrode des zweiten Graben-Gate auf die zweite Zone erstreckt und die Gate-Elektrode und die zweite Elektrode auf der zweiten Zone elektrisch angeschlossen sind.
  11. Halbleiterbauelement nach Anspruch 1, wobei das zweite Graben-Gate tiefer als das erste Graben-Gate ist.
  12. Halbleiterbauelement mit: einer ersten Halbleiterschicht eines ersten Leitfähigkeitstyps, die in einem Halbleitersubstrat ausgebildet ist, einer zweiten Halbleiterschicht des ersten Leitfähigkeitstyps im Kontakt mit der ersten Halbleiterschicht, einer dritten Halbleiterschicht eines zweiten Leitfähigkeitstyps im Kontakt mit der zweiten Halbleiterschicht und einer ersten Zone und einer zweiten Zone nebeneinander im Halbleitersubstrat; einer fünften Halbleiterschicht des ersten Leitfähigkeitstyps und einer sechsten Halbleiterschicht des zweiten Leitfähigkeitstyps, die so ausgebildet ist, dass sie die fünfte Halbleiterschicht in der ersten Zone umgibt; einer vierten Halbleiterschicht des zweiten Leitfähigkeitstyps im Kontakt mit der ersten Halbleiterschicht in der zweiten Zone; einem ersten Graben-Gate, das auf jeweiligen Oberflächen der fünften Halbleiterschicht und der sechsten Halbleiterschicht in der ersten Zone vorgesehen ist; einem zweiten Graben-Gate, das zwischen der ersten Zone und der zweiten Zone vorgesehen ist; einer ersten Elektrode, die elektrisch an die dritte Halbleiterschicht angeschlossen ist; und einer zweiten Elektrode, die elektrisch an die fünfte Halbleiterschicht und die sechste Halbleiterschicht angeschlossen ist, wobei das zweite Graben-Gate elektrisch an die zweite Elektrode angeschlossen und eine Breite der sechsten Halbleiterschicht gleich oder kleiner 1,5 μm ist.
  13. Halbleiterbauelement mit: einer ersten Halbleiterschicht eines ersten Leitfähigkeitstyps, die in einem Halbleitersubstrat ausgebildet ist, einer zweiten Halbleiterschicht des ersten Leitfähigkeitstyps im Kontakt mit der ersten Halbleiterschicht, einer dritten Halbleiterschicht eines zweiten Leitfähigkeitstyps im Kontakt mit der zweiten Halbleiterschicht und einer ersten Zone und einer zweiten Zone nebeneinander im Halbleitersubstrat; einer fünften Halbleiterschicht des ersten Leitfähigkeitstyps, einer sechsten Halbleiterschicht des zweiten Leitfähigkeitstyps, die so ausgebildet ist, dass sie die fünfte Halbleiterschicht umgibt, und einer siebten Halbleiterschicht des ersten Leitfähigkeitstyps, die zwischen der ersten Halbleiterschicht und der sechsten Halbleiterschicht in der ersten Zone ausgebildet ist; einer vierten Halbleiterschicht des zweiten Leitfähigkeitstyps im Kontakt mit der ersten Halbleiterschicht in der zweiten Zone; einem Paar erster Graben-Gates, die auf jeweiligen Oberflächen der fünften Halbleiterschicht, der sechsten Halbleiterschicht und der siebten Halbleiterschicht in der ersten Zone ausgebildet sind; einem zweiten Graben-Gate, das zwischen der ersten Zone und der zweiten Zone vorgesehen ist; einer ersten Elektrode, die elektrisch an die dritte Halbleiterschicht angeschlossen ist; und einer zweiten Elektrode, die elektrisch an die fünfte Halbleiterschicht und die sechste Halbleiterschicht angeschlossen ist, wobei das zweite Graben-Gate an einem Potenzial befestigt ist, das höher als dasjenige der zweiten Elektrode ist.
  14. Halbleiterbauelement nach Anspruch 13, wobei sich die erste Halbleiterschicht zwischen den ersten Graben-Gates und dem zweiten Graben-Gate befindet.
  15. Leistungsumwandlungsausstattung mit Verbindungspunkten reihengeschalteter Schaltbauelemente als Wechselstromanschlüsse und beiden Enden der Reihenschaltung als Gleichstromanschlüsse, wobei die Schaltbauelemente die Halbleiterbauelemente nach irgendeinem der Ansprüche 1 bis 14 sind.
DE102012222439.4A 2011-12-07 2012-12-06 Halbleiterbauelement und dieses verwendende Leistungsumwandlungsausstattung Active DE102012222439B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-267449 2011-12-07
JP2011267449A JP5891023B2 (ja) 2011-12-07 2011-12-07 半導体装置及びそれを用いた電力変換装置

Publications (2)

Publication Number Publication Date
DE102012222439A1 true DE102012222439A1 (de) 2013-06-13
DE102012222439B4 DE102012222439B4 (de) 2017-01-12

Family

ID=48464979

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102012222439.4A Active DE102012222439B4 (de) 2011-12-07 2012-12-06 Halbleiterbauelement und dieses verwendende Leistungsumwandlungsausstattung

Country Status (2)

Country Link
JP (1) JP5891023B2 (de)
DE (1) DE102012222439B4 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9680005B2 (en) 2013-03-12 2017-06-13 Infineon Technologies Ag Semiconductor device having an active trench and a body trench
EP3678190A4 (de) * 2017-08-29 2021-04-28 Nanjing Sinnopower Technology Co., Ltd. Halbleiterbauelement
DE102020127671B4 (de) 2020-02-06 2024-05-29 Mitsubishi Electric Corporation Halbleitervorrichtung

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6182849B2 (ja) * 2012-11-13 2017-08-23 サンケン電気株式会社 半導体装置の製造方法
JP6211933B2 (ja) * 2014-01-15 2017-10-11 株式会社豊田中央研究所 半導体装置
JP2015138789A (ja) * 2014-01-20 2015-07-30 トヨタ自動車株式会社 半導体装置
JP6199755B2 (ja) * 2014-01-27 2017-09-20 トヨタ自動車株式会社 半導体装置
JP6302767B2 (ja) * 2014-06-27 2018-03-28 株式会社日立製作所 半導体装置及びそれを用いた電力変換装置
JP6495751B2 (ja) * 2015-06-10 2019-04-03 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
JP6584893B2 (ja) * 2015-09-25 2019-10-02 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN105226090B (zh) 2015-11-10 2018-07-13 株洲中车时代电气股份有限公司 一种绝缘栅双极晶体管及其制作方法
WO2017099096A1 (ja) * 2015-12-11 2017-06-15 富士電機株式会社 半導体装置
JP2017120801A (ja) * 2015-12-28 2017-07-06 株式会社日立製作所 半導体装置およびそれを用いる電力変換装置
US10636877B2 (en) * 2016-10-17 2020-04-28 Fuji Electric Co., Ltd. Semiconductor device
WO2018147466A1 (ja) * 2017-02-13 2018-08-16 富士電機株式会社 半導体装置
JP6891560B2 (ja) * 2017-03-15 2021-06-18 富士電機株式会社 半導体装置
JP7056031B2 (ja) 2017-04-03 2022-04-19 富士電機株式会社 半導体装置
CN107634094B (zh) * 2017-08-29 2020-01-21 中山汉臣电子科技有限公司 一种绝缘栅双极性晶体管结构及其制造方法
CN110137249A (zh) * 2018-02-09 2019-08-16 苏州东微半导体有限公司 Igbt功率器件及其制造方法
CN111370481A (zh) * 2020-03-10 2020-07-03 瑞能半导体科技股份有限公司 功率器件及功率器件制备方法
CN114429956A (zh) * 2022-01-24 2022-05-03 上海华虹宏力半导体制造有限公司 一种屏蔽栅沟槽功率器件及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004153112A (ja) 2002-10-31 2004-05-27 Toshiba Corp 電力用半導体装置
JP2009277792A (ja) 2008-05-13 2009-11-26 Mitsubishi Electric Corp 半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3400348B2 (ja) * 1998-05-19 2003-04-28 株式会社東芝 絶縁ゲート型半導体装置
JP4529355B2 (ja) * 2003-01-20 2010-08-25 富士電機システムズ株式会社 半導体装置
JP4575713B2 (ja) * 2004-05-31 2010-11-04 三菱電機株式会社 絶縁ゲート型半導体装置
JP2006245477A (ja) * 2005-03-07 2006-09-14 Toshiba Corp 半導体装置
US8264033B2 (en) * 2009-07-21 2012-09-11 Infineon Technologies Austria Ag Semiconductor device having a floating semiconductor zone
JP5647420B2 (ja) * 2010-02-10 2014-12-24 株式会社豊田中央研究所 半導体装置
JP5216801B2 (ja) * 2010-03-24 2013-06-19 株式会社東芝 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004153112A (ja) 2002-10-31 2004-05-27 Toshiba Corp 電力用半導体装置
JP2009277792A (ja) 2008-05-13 2009-11-26 Mitsubishi Electric Corp 半導体装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9680005B2 (en) 2013-03-12 2017-06-13 Infineon Technologies Ag Semiconductor device having an active trench and a body trench
US10134885B2 (en) 2013-03-12 2018-11-20 Infineon Technologies Ag Semiconductor device having an active trench and a body trench
US10388776B2 (en) 2013-03-12 2019-08-20 Infineon Technologies Ag Semiconductor device having an active trench and a body trench
US10680089B2 (en) 2013-03-12 2020-06-09 Infineon Technologies Ag Semiconductor device having an active trench and a body trench
DE102014103049B4 (de) * 2013-03-12 2020-10-08 Infineon Technologies Ag Halbleitervorrichtung
US11309410B2 (en) 2013-03-12 2022-04-19 Infineon Technologies Ag Semiconductor device having active and inactive semiconductor mesas
EP3678190A4 (de) * 2017-08-29 2021-04-28 Nanjing Sinnopower Technology Co., Ltd. Halbleiterbauelement
US11127829B2 (en) 2017-08-29 2021-09-21 Nanjing Sinnopower Technology Co., Ltd. Semiconductor device
DE102020127671B4 (de) 2020-02-06 2024-05-29 Mitsubishi Electric Corporation Halbleitervorrichtung

Also Published As

Publication number Publication date
DE102012222439B4 (de) 2017-01-12
JP2013120809A (ja) 2013-06-17
JP5891023B2 (ja) 2016-03-22

Similar Documents

Publication Publication Date Title
DE102012222439B4 (de) Halbleiterbauelement und dieses verwendende Leistungsumwandlungsausstattung
DE19848828C2 (de) Halbleiterbauelement mit kleiner Durchlaßspannung und hoher Sperrfähigkeit
DE112014000679B4 (de) Isolierschichtsiliciumcarbidhalbleiterbauteil und Verfahren zu dessen Herstellung
DE102008032547B4 (de) Grabenisoliertes Gate-MOS-Halbleiterbauelement
DE102016205111B4 (de) Halbleiteranordnung mit einem IGBT und einer Freilaufdiode
DE4013643C2 (de) Bipolartransistor mit isolierter Steuerelektrode und Verfahren zu seiner Herstellung
DE102007024113A1 (de) Halbleitervorrichtung mit isoliertem Gate und Verfahren zur Herstellung derselben
DE102008023316A1 (de) Halbleitereinrichtung
DE102014114100B4 (de) Igbt mit reduzierter rückwirkungskapazität
DE112010005271T5 (de) Halbleitervorrichtungen
DE102013212561A1 (de) Halbleitervorrichtung und Leistungsumsetzungsvorrichtung, die sie verwendet
DE112012007207T5 (de) Halbleitervorrichtung
DE112014001296T5 (de) Leistungshalbleitervorrichtung und entsprechendes Modul
DE102007055290B4 (de) Halbleitervorrichtung
DE19528998A1 (de) Bidirektionaler Halbleiterschalter und Verfahren zu seiner Steuerung
DE4039012C2 (de) Mos-Halbleiterbauelement
DE102018200916A1 (de) Halbleiterschaltelement und Verfahren zum Herstellen desselben
EP1092238A1 (de) Universal-halbleiterscheibe für hochvolt-halbleiterbauelemente
DE102015118616B3 (de) Latchup-fester Transistor
DE102006002438A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102004028474B4 (de) Integriertes Bauelement in einer SOI-Scheibe
EP0017980B1 (de) Thyristor mit Steuerung durch Feldeffekttransistor
DE112013006639T5 (de) Halbleitervorrichtung, Treibervorrichtung für eine Halbleiterschaltung und Leistungswandlungsvorrichtung
DE112014006158T5 (de) Leistungshalbleitervorrichtung
DE102009001944A1 (de) Laterale Halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R082 Change of representative

Representative=s name: BEETZ & PARTNER PATENT- UND RECHTSANWAELTE, DE

R081 Change of applicant/patentee

Owner name: HITACHI POWER SEMICONDUCTOR DEVICE, LTD., HITA, JP

Free format text: FORMER OWNER: HITACHI, LTD., TOKYO, JP

Effective date: 20140617

R082 Change of representative

Representative=s name: BEETZ & PARTNER MBB, DE

Effective date: 20140617

Representative=s name: BEETZ & PARTNER MBB PATENTANWAELTE, DE

Effective date: 20140617

Representative=s name: BEETZ & PARTNER MBB PATENT- UND RECHTSANWAELTE, DE

Effective date: 20140617

Representative=s name: BEETZ & PARTNER PATENT- UND RECHTSANWAELTE, DE

Effective date: 20140617

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final