CN114429956A - 一种屏蔽栅沟槽功率器件及其制备方法 - Google Patents

一种屏蔽栅沟槽功率器件及其制备方法 Download PDF

Info

Publication number
CN114429956A
CN114429956A CN202210116017.8A CN202210116017A CN114429956A CN 114429956 A CN114429956 A CN 114429956A CN 202210116017 A CN202210116017 A CN 202210116017A CN 114429956 A CN114429956 A CN 114429956A
Authority
CN
China
Prior art keywords
layer
polycrystalline silicon
source
groove
silicon layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210116017.8A
Other languages
English (en)
Inventor
罗志永
余长敏
刘宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN202210116017.8A priority Critical patent/CN114429956A/zh
Publication of CN114429956A publication Critical patent/CN114429956A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823487—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供一种屏蔽栅沟槽功效器件及其制备方法，包括：衬底，所述衬底具有器件区和电极连接区，所述器件区内具有第一沟槽，所述电极连接区内具有第二沟槽；源极多晶硅层，位于所述第二沟槽内，并充满所述第二沟槽；屏蔽栅，位于所述第一沟槽内，并填充所述第一沟槽的部分深度；栅极多晶硅层，位于所述屏蔽栅上，并填充所述第一沟槽的剩余深度；第一金属布线层，与所述电极连接区的最边缘的所述源极多晶硅层绝缘，并与所述栅极多晶硅层及剩余的所述源极多晶硅层电性连接。将所述电极连接区的最边缘的发生侧向刻蚀的所述源极多晶硅层与剩余的所述源极多晶硅层和所述栅极多晶硅层之间绝缘，从根本上避免了侧向刻蚀可能导致的器件短路现象。

Description

一种屏蔽栅沟槽功率器件及其制备方法
技术领域
本发明涉及半导体制备领域，尤其涉及一种屏蔽栅沟槽功率器件及其制备方法。
背景技术
近年来沟槽MOSFET技术取得了长足的进步，为了进一步实现更大的功率处理速度与更小的功率损耗，业界进一步提出了新的沟槽MOSFET结构，新的沟槽MOSFET结构中，最具有代表性的是屏蔽栅沟槽技术，屏蔽栅沟槽功率器件通常也称SGT器件，可以利用屏蔽栅作为“体内场板”来降低漂移区的电场，从而降低漂移区的电阻，所以屏蔽栅沟槽功率器件通常具有更低的导通电阻和更高的击穿电压。
图1为一种屏蔽栅沟槽功率器件的结构示意图，如图1所示，屏蔽栅沟槽功率器件的器件区100a由多个原胞结构周期性排列组成，所述原胞结构包括：第一导电类型的衬底100及位于所述衬底100上的第一导电类型的外延层102，所述外延层102内形成有第一沟槽103，所述第一沟槽103内设置有屏蔽栅108和栅极多晶硅层114。所述屏蔽栅108与所述第一沟槽103的底部及侧壁之间形成有屏蔽栅介质层106，所述栅极多晶硅层114位于所述屏蔽栅108上方，所述栅极多晶硅层114与所述屏蔽栅108之间形成有栅极隔离层110，所述栅极多晶硅层114与所述第一沟槽103的侧壁之间形成有栅极介质层112。
所述器件区100a以外的区域中电极连接区100b，用于将所述器件区100a内的电极引出。所述电极连接区100b内形成有第二沟槽104，所述第二沟槽104与所述第一沟槽103可以同时形成且相互连通，所述第二沟槽104内填充有源极多晶硅层107，所述源极多晶硅层107与所述第二沟槽104的底部及侧壁之间形成有氧化层105，所述源极多晶硅层107与所述屏蔽栅108接触连接。具体的，所述外延层102中形成有第二导电类型的阱区116，所述第一沟槽103两侧的所述阱区116内分别形成有第一导电类型的第一源区118a和第二源区118b。
所述外延层102上依次形成有第一介质层120和第一金属布线层122，所述第一金属布线层122通过第一介质层120中的开口与所述源极多晶硅层107、所述屏蔽栅108、所述栅极多晶硅层114及靠近所述第二沟槽104的所述第一源区118a接触连接。
如图2所示，所述氧化层105和所述屏蔽栅介质层106通常同时形成，所述源极多晶硅层107与所述屏蔽栅108也可以同时形成，但是对所述源极多晶硅层107不进行回刻处理，从而使所述源极多晶硅层107填充满所述第二沟槽104。但在形成所述栅极多晶硅层114之前需要刻蚀所述第二介质层109以形成所述栅极隔离层106。现有工艺中通常在所述电极连接区10b上形成所述掩模层111，并通过湿法刻蚀的方式除去第一沟槽103内的所述第二介质层109。
采用湿法刻蚀的方式除去所述第二介质层109的刻蚀时间较长，在刻蚀过程中光刻胶浸泡在湿法腐蚀液中，粘附性下降，导致湿法腐蚀液会对所述光刻胶覆盖的电极连接区100b的最边缘的所述第二沟槽104内的所述第二介质层109以及所述氧化层105发生侧向刻蚀并产生缝隙115。图4为图2所示的屏蔽栅沟槽功率器件的第二沟槽的扫描电镜形貌图，如图4所示，所述电极连接区100b最边缘的所述第二沟槽104产生所述缝隙115。
如图3所示，当在所述第一沟槽103中进一步形成所述栅极多晶硅层114时，多晶硅会填充到所述第二沟槽104中的所述缝隙115中，所述缝隙115中的多晶硅难以去除，会导致所述第一介质层120中对应所述源极多晶硅层107的开口的尺寸及位置产生偏差，进而导致所述栅极与所述源极之间短路，造成所述屏蔽栅沟槽功率器件的损坏。
发明内容
本发明的目的在于提供一种屏蔽栅沟槽功率器件及其制备方法，避免侧向刻蚀现象造成的短路问题，提高器件的可靠性。
为了达到上述目的，本发明提供了一种屏蔽栅沟槽器件，包括：
衬底，所述衬底具有器件区和电极连接区，所述器件区内具有第一沟槽，所述电极连接区内具有若干第二沟槽；
源极多晶硅层，位于所述第二沟槽内，并充满所述第二沟槽；
屏蔽栅，位于所述第一沟槽内，并填充所述第一沟槽的部分深度；
栅极多晶硅层，位于所述屏蔽栅上，并填充所述第一沟槽的剩余深度；
第一金属布线层，位于所述衬底上，并与所述电极连接区的最边缘的所述源极多晶硅层绝缘，并与所述栅极多晶硅层及剩余的所述源极多晶硅层电性连接。
可选的，所述屏蔽栅沟槽器件还包括：
第一介质层，位于所述衬底与所述第一金属布线层之间，且覆盖所述衬底、所述栅极多晶硅层及所述源极多晶硅层，所述第一金属布线层穿过所述第一介质层并与所述栅极多晶硅层及剩余的所述源极多晶硅层电性连接。
可选的，所述屏蔽栅沟槽器件还包括：
第二金属布线层，位于所述第一介质层上，并穿过所述第一介质层与所述电极连接区最边缘的所述源极多晶硅层电性连接，且所述第二金属布线层与所述第一金属布线层绝缘。
可选的，所述第一金属布线层与所述第二金属布线层位于同层，且由同一金属层图案化而来。
可选的，所述屏蔽栅沟槽器件还包括：
源区，位于所述第一沟槽两侧的所述衬底内，所述第一金属布线层还与所述源区电性连接。
基于同一种发明构思，本发明还提供一种屏蔽栅沟槽功率器件的制备方法，包括：
提供衬底，所述衬底具有器件区和电极连接区，在所述器件区内形成若干第一沟槽，在所述电极连接区内形成若干第二沟槽；
在所述衬底上形成源极多晶硅层、屏蔽栅及栅极多晶硅层，其中，所述源极多晶硅层位于所述第二沟槽内，并充满所述第二沟槽，所述屏蔽栅位于所述第一沟槽内，并填充所述第一沟槽的部分深度，所述栅极多晶硅层位于所述屏蔽栅上，并填充所述第一沟槽的剩余深度；
在所述衬底上形成第一金属布线层，所述第一金属布线层与所述电极连接区的最边缘的所述源极多晶硅层绝缘，并与所述栅极多晶硅层及剩余的所述源极多晶硅层电性连接。
可选的，在所述衬底上形成所述源极多晶硅层、所述屏蔽栅及所述栅极多晶硅层的步骤包括：
在所述第一沟槽内形成所述屏蔽栅，所述屏蔽栅填充所述第一沟槽的部分深度；
在所述第二沟槽内形成所述源极多晶硅层，所述源极多晶硅层充满所述第二沟槽；
在所述衬底上形成第二介质层，所述第二介质层填充所述第一沟槽的剩余深度并延伸覆盖所述衬底及所述源极多晶硅层；
刻蚀所述第二介质层，以除去所述器件区的所述衬底上的所述第二介质层以及所述第一沟槽内的部分所述第二介质层；
在所述第一沟槽的剩余深度内填充所述栅极多晶硅层。
可选的，在形成所述源极多晶硅层、屏蔽栅及栅极多晶硅层之后，形成所述第一金属布线层之前，还包括：
在所述衬底上形成第一介质层，所述第一介质层覆盖所述衬底、所述栅极多晶硅层及所述源极多晶硅层；
刻蚀所述第一介质层以形成露出所述栅极多晶硅层及剩余的所述源极多晶硅层的第一开口；以及，
形成所述第一金属布线层时，所述第一金属布线层覆盖所述第一介质层并填充所述第一开口以与所述栅极多晶硅层及剩余的所述源极多晶硅层接触。
可选的，刻蚀所述第一介质层时，还形成露出所述电极连接区的最边缘的所述源极多晶硅层的第二开口，形成所述第一金属布线层时，还同步形成与所述第一金属布线层绝缘的第二金属布线层，所述第二金属布线层填充所述第二开口以与所述电极连接区的最边缘的所述源极多晶硅层接触。可选的，所述第一金属布线层及所述第二金属布线层的形成步骤包括：
形成金属层，所述金属层覆盖所述第一介质层；
刻蚀所述金属层，以形成所述第一金属布线层和所述第二金属布线层。
本发明提供一种屏蔽栅沟槽功效器件及其制备方法，包括：衬底，所述衬底具有器件区和电极连接区，所述器件区内具有第一沟槽，所述电极连接区内具有第二沟槽；源极多晶硅层，位于所述第二沟槽内，并充满所述第二沟槽；屏蔽栅，位于所述第一沟槽内，并填充所述第一沟槽的部分深度；栅极多晶硅层，位于所述屏蔽栅上，并填充所述第一沟槽的剩余深度；第一金属布线层，位于所述衬底上，与所述电极连接区的最边缘的所述源极多晶硅层绝缘，并与所述栅极多晶硅层及剩余的所述源极多晶硅层电性连接。通过改变所述第一金属布线层的图案，将所述电极连接区的最边缘的容易发生侧向刻蚀的所述源极多晶硅层与剩余的所述源极多晶硅层和所述栅极多晶硅层之间绝缘，从根本上避免了侧向刻蚀可能导致的器件短路现象。
附图说明
图1为一种屏蔽栅沟槽功率器件的结构示意图；
图2～3为一种屏蔽栅沟槽功率器件的的制备方法的流程图；
图4为图2所示的屏蔽栅沟槽功率器件的第二沟槽的扫描电镜形貌图；
图5为本发明实施例一提供的一种屏蔽栅沟槽功率器件的制备方法的流程图；
图6～15为本发明实施例一提供的一种屏蔽栅沟槽功率器件的制备方法的相应步骤对应的结构示意图；
图16为本发明实施例二提供的一种屏蔽栅沟槽功率器件的结构示意图；
其中，附图说明为：
100、200-衬底；100a、200a-器件区；100b、200b-电极连接区；102、202-外延层；103、203-第一沟槽；104、204-第二沟槽；105、205-氧化层；106、206-屏蔽栅介质层；107、207-源极多晶硅层；108、208-屏蔽栅；109、209-第二介质层；110、210-栅极隔离层；111、211-掩模层；112、212-栅极介质层；114、214-栅极多晶硅层；115、215-缝隙；116、216-阱区；118a、218a-第一源区；118b、218b-第二源区；120、220-第一介质层；122、222-第一金属布线层；226-第二金属布线层。
具体实施方式
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
在下文中，术语“第一”“第二”等用于在类似要素之间进行区分，且未必是用于描述特定次序或时间顺序。要理解，在适当情况下，如此使用的这些术语可替换。类似的，如果本文所述的方法包括一系列步骤，且本文所呈现的这些步骤并非必须是可执行这些步骤的唯一顺序，且一些所述的步骤可被省略和/或一些文本未描述的其它步骤可被添加到该方法。
实施例一
图15为本实施例提供的屏蔽栅沟槽功率器件的结构示意图，如图15所示，本实施例提供一种屏蔽栅沟槽功率器件，包括：衬底200，所述衬底200具有器件区200a和电极连接区200b，所述器件区200a内具有若干第一沟槽203，所述电极连接区200b内具有若干第二沟槽204；源极多晶硅层207，位于所述第二沟槽204内，并充满所述第二沟槽204；屏蔽栅208，位于所述第一沟槽203内，并填充所述第一沟槽203的部分深度；栅极多晶硅层214，位于所述屏蔽栅208上，并填充所述第一沟槽203的剩余深度；第一金属布线层222，与所述电极连接区200b的最边缘的所述源极多晶硅层207绝缘，并与所述栅极多晶硅层214及剩余的所述源极多晶硅层207电性连接。
在形成所述第一金属布线层222时，所述电极连接区200b的最边缘的发生侧向刻蚀的所述第二沟槽204内的所述源极多晶硅层207不作为有效的栅极结构进行连接，舍弃一条所述第二沟槽204，从根本上避免由于所述第二介质层209的侧向刻蚀产生的器件短路的问题。
进一步地，所述屏蔽栅沟槽功率器件还包括第一介质层220，所述第一介质层220位于所述衬底200与所述第一金属布线层222之间，且覆盖所述衬底200、所述栅极多晶硅层214及所述源极多晶硅层207，所述第一金属布线层222穿过所述第一介质层220并与所述栅极多晶硅层214及剩余的所述源极多晶硅层207电性连接。
所述屏蔽栅沟槽功率器件还包括源区，所述源区位于所述第一沟槽203两侧的所述衬底200内，所述源区包括第一源区218a及第二源区218b，相比于所述第二源区218b，所述第一源区218a与所述源极多晶硅层207的距离较近，且所述第一源区218a通过所述第一金属布线层222与所述源极多晶硅层207电性连接。
其中，所述衬底200为第一导电类型硅衬底，所述衬底200表面形成有第一导电类型的外延层202，所述第一沟槽203和所述第二沟槽204形成于所述外延层202中。
基于此，本实施例还提供的一种屏蔽栅沟槽功率器件的制备方法，图5为本实施例提供的一种屏蔽栅沟槽功率器件的制备方法的流程图，如图5所示，本发明提供了一种屏蔽栅沟槽功率器件的制备方法，包括：
步骤S1：提供衬底，所述衬底具有器件区和电极连接区，在所述器件区内形成若干第一沟槽，在所述电极连接区内形成若干第二沟槽；
步骤S2：在所述衬底上形成源极多晶硅层、屏蔽栅及栅极多晶硅层，其中，所述源极多晶硅层位于所述第二沟槽内，并充满所述第二沟槽，所述屏蔽栅位于所述第一沟槽内，并填充所述第一沟槽的部分深度，所述栅极多晶硅层位于所述屏蔽栅上，并填充所述第一沟槽的剩余深度；
步骤S3：在所述衬底上形成第一金属布线层，所述第一金属布线层与所述电极连接区的最边缘的所述源极多晶硅层绝缘，并与所述栅极多晶硅层及剩余的所述源极多晶硅层电性连接。
图6～15为本发明提供的一种屏蔽栅沟槽功率器件的制备方法的相应步骤对应的结构示意图，下面结合附图6～15对本实施例提供的一种屏蔽栅沟槽功率器件的制备方法进行更详细的描述，其中图示了本发明的可选实施例。
如图6和图7所示，提供具有第一导电类型的衬底200，所述衬底200内包括器件区200a和电极连接区200b，在所述衬底200的第一表面形成漏区，在所述衬底200的第二表面形成具有第一导电类型的外延层202，其中，所述衬底200的掺杂浓度高于所述外延层202的掺杂浓度。
刻蚀所述外延层202，在所述器件区200a形成若干第一沟槽203，在所述电极连接区200b形成若干第二沟槽204，所述第一沟槽203与所述第二沟槽204同时形成且相互连通，且所述第一沟槽203的深度与所述第二沟槽204的深度可以是相同的。所述第一沟槽203与所述第二沟槽204底部拐角处的形状可以是圆弧形或直角形，圆弧形的沟槽可以降低后续膜层与所述外延层202之间的应力。本实施例中以所述第一沟槽203与所述第二沟槽204的底部拐角为直角形。
如图8所示，在所述第一沟槽203与所述第二沟槽204的底部及侧壁上形成氧化层205。
如图9所示，在所述衬底200上形成导电层，所述导电层位于所述氧化层205上并充满所述第一沟槽203及所述第二沟槽204，其中，所述导电层可以为多晶硅、铝、钨或钛等导电材料，本实施例中所述导电层的材料为多晶硅。
进一步的，对所述导电层及所述氧化层205进行回刻，刻蚀除去所述第一沟槽203中的部分侧壁上的所述氧化层205，剩余的所述氧化层205形成屏蔽栅介质层206，刻蚀除去所述第一沟槽203中的部分所述导电层，剩余的所述导电层形成屏蔽栅208。同时所述第二沟槽204中的所述导电层形成源极多晶硅层207。所述源极多晶硅层207的上表面可以略低于所述外延层202的上表面，在其它可选实施例中，导电层所述源极多晶硅层207的上表面可以与所述外延层202的上表面平齐。
如图10所示，在所述外延层202上形成第二介质层209，所述第二介质层209充满所述第一沟槽203并延伸覆盖所述外延层202及所述源极多晶硅层207的表面，所述第二介质层209的材料可为氧化硅或氮化硅。
如图11所示，在所述第二介质层209上形成图案化的掩模层211，所述掩模层211可以为光刻胶，所述掩模层211覆盖所述电极连接区200b。利用湿法刻蚀工艺去除暴露出的所述外延层202上的所述第二介质层209，并继续刻蚀除去所述第一沟槽203内的部分所述第二介质层209，所述第一沟槽203中剩余的所述第二介质层209形成栅极隔离层210。
由于刻蚀所述第二介质层209的时间比较长，在刻蚀过程中光刻胶浸泡在湿法腐蚀液中，粘附性下降，导致湿法腐蚀液会对所述掩模层211覆盖的所述电极连接区200b最边缘的所述第二沟槽204内的所述第二介质层209以及所述氧化层205产生侧向刻蚀并形成缝隙215。
如图12和图13所示，形成所述栅极隔离层210之后，除去所述衬底200表面剩余的所述第二介质层209及所述掩模层211。
进一步的，在所述第一沟槽203暴露的侧壁上形成所述栅极介质层212，然后在所述第一沟槽203的剩余部分填充多晶硅以形成栅极多晶硅层214，在所述第一沟槽203中填充多晶硅时会在所述缝隙215中同时填充多晶硅。
如图14所示，对所述外延层202进行第一离子注入工艺，以在所述外延层202内形成阱区216，所述阱区216具有第二导电类型。然后对所述第一沟槽203两侧的所述阱区216进行第二离子注入工艺，在所述阱区216内分别形成第一源区218a与第二源区218b，且所述第一源区218a与所述第二源区218b具有第一导电类型。
如图15所示，在所述外延层202上形成第一介质层220，所述第一介质层220覆盖所述衬底200、所述栅极多晶硅层214及所述源极多晶硅层207，所述第一介质层220的材料可为氮化硅或氧化硅。
然后刻蚀所述第一介质层220，形成与所述栅极多晶硅层214、所述第一源区218a及部分所述源极多晶硅层207对应的第一开口，所述电极连接区200b的最边缘的所述源极多晶硅层207仍然被所述第一介质层220覆盖。
进一步的，在所述衬底200上形成金属层，刻蚀所述金属层以形成图形化的第一金属布线层222，所述第一金属布线层222覆盖所述第一介质层220，且所述第一金属布线层222与所述电极连接区200b的最边缘的所述源极多晶硅层207绝缘，并填充所述第一开口与所述栅极多晶硅层214、剩余的所述源极多晶硅层207及所述第一源区218a电性连接。其中，所述第一源区218a为距离所述源极多晶硅层207距离较近的所述源区，便于所述第一金属布线层222的形成。
在形成金属连接时，所述第一金属布线层222与所述电极连接区200b的最边缘的所述源极多晶硅层207绝缘，产生所述缝隙215的所述第二沟槽204内的所述源极多晶硅层207不作为有效的栅极结构进行金属连接，所述缝隙215不会对所述屏蔽栅沟槽功率器件的性能产生影响，舍弃一条所述第二沟槽203，从根本上避免由于所述第二介质层209的侧向刻蚀产生的器件短路的问题。同时，应当理解的是，舍弃的所述第二沟槽204的条数可根据实际情况中湿法腐蚀液的腐蚀性、湿法刻蚀的时间及形成的缝隙215的宽度进行调节，本实施例中仅展示了舍弃一条所述第二沟槽204的情况。
实施例二
图16为实施例提供的一种屏蔽栅沟槽功率器件的结构示意图，如图16所示，本实施例与实施例一的区别仅在于，本实施例中的所述屏蔽栅沟槽功率器件还包括：第二金属布线层226，位于所述第一介质层220上，并穿过所述第一介质层220与所述电极连接区200b最边缘的所述源极多晶硅层207电性连接，且所述第二金属布线层226与所述第一金属布线层222绝缘。
具体的，刻蚀所述第一介质层220时，还形成露出所述电极连接区200b的最边缘的所述源极多晶硅层207的第二开口，形成第一金属布线层222时，还同步形成了与第一金属布线层222绝缘的第二金属布线层226，所述第二金属布线层226填充所述第二开口以与所述电极连接区200b的最边缘的所述源极多晶硅层207接触。虽然，所述第二金属布线层226将所述电极连接区200b的最边缘的所述源极多晶硅层207引出了，但是由于所述第一金属布线层222与所述第二金属布线层226是绝缘的，因此也避免了侧向刻蚀导致的器件短路问题。
本实施例中，所述第一金属布线层222与所述第二金属布线层226位于同层，且由同一金属层图案化而来。形成所述第一金属布线层222及所述第二金属布线层226的步骤包括：在所述第一介质层220上形成金属层，然后刻蚀所述金属层，以形成图案化的所述第一金属布线层222和所述第二金属布线层226。
综上，本发明提供一种屏蔽栅沟槽功效器件及其制备方法，包括：衬底200，所述衬底200具有器件区200a和电极连接区200b，所述器件区200a内具有第一沟槽203，所述电极连接区200b内具有第二沟槽204；源极多晶硅层207，位于所述第二沟槽204内，并充满所述第二沟槽204；屏蔽栅208，位于所述第一沟槽203内，并填充所述第一沟槽203的部分深度；栅极多晶硅层214，位于所述屏蔽栅208上，并填充所述第一沟槽203的剩余深度；第一金属布线层222，与所述电极连接区200b的最边缘的所述源极多晶硅层207绝缘，并与所述栅极多晶硅层214及剩余的所述源极多晶硅层207电性连接。通过改变所述第一金属布线层222的图案，将所述电极连接区200b的最边缘的容易发生侧向刻蚀的所述源极多晶硅层207与剩余的所述源极多晶硅层207和所述栅极多晶硅层214之间绝缘，从根本上避免了侧向刻蚀可能导致的器件短路现象。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。

Claims (10)

1.一种屏蔽栅沟槽器件，其特征在于，包括：
衬底，所述衬底具有器件区和电极连接区，所述器件区内具有若干第一沟槽，所述电极连接区内具有若干第二沟槽；
源极多晶硅层，位于所述第二沟槽内，并充满所述第二沟槽；
屏蔽栅，位于所述第一沟槽内，并填充所述第一沟槽的部分深度；
栅极多晶硅层，位于所述屏蔽栅上，并填充所述第一沟槽的剩余深度；
第一金属布线层，位于所述衬底上，与所述电极连接区的最边缘的所述源极多晶硅层绝缘，并与所述栅极多晶硅层及剩余的所述源极多晶硅层电性连接。
2.如权利要求1所述的一种屏蔽栅沟槽功率器件，其特征在于，还包括：
第一介质层，位于所述衬底与所述第一金属布线层之间，且覆盖所述衬底、所述栅极多晶硅层及所述源极多晶硅层，所述第一金属布线层穿过所述第一介质层并与所述栅极多晶硅层及剩余的所述源极多晶硅层电性连接。
3.如权利要求2所述的一种屏蔽栅沟槽功率器件，其特征在于，还包括：
第二金属布线层，位于所述第一介质层上，并穿过所述第一介质层与所述电极连接区最边缘的所述源极多晶硅层电性连接，且所述第二金属布线层与所述第一金属布线层绝缘。
4.如权利要求3所述的一种屏蔽栅沟槽功率器件，其特征在于，所述第一金属布线层与所述第二金属布线层位于同层，且由同一金属层图案化而来。
5.如权利要求1所述的一种屏蔽栅沟槽功率器件，其特征在于，还包括：
源区，位于所述第一沟槽两侧的所述衬底内，所述第一金属布线层还与所述源区电性连接。
6.一种屏蔽栅沟槽功率器件的制备方法，其特征在于，包括：
提供衬底，所述衬底具有器件区和电极连接区，在所述器件区内形成若干第一沟槽，在所述电极连接区内形成若干第二沟槽；
在所述衬底上形成源极多晶硅层、屏蔽栅及栅极多晶硅层，其中，所述源极多晶硅层位于所述第二沟槽内，并充满所述第二沟槽，所述屏蔽栅位于所述第一沟槽内，并填充所述第一沟槽的部分深度，所述栅极多晶硅层位于所述屏蔽栅上，并填充所述第一沟槽的剩余深度；
在所述衬底上形成第一金属布线层，所述第一金属布线层与所述电极连接区的最边缘的所述源极多晶硅层绝缘，并与所述栅极多晶硅层及剩余的所述源极多晶硅层电性连接。
7.如权利要求6所述的一种屏蔽栅沟槽功率器件的制备方法，其特征在于，在所述衬底上形成所述源极多晶硅层、所述屏蔽栅及所述栅极多晶硅层的步骤包括：
在所述第一沟槽内形成所述屏蔽栅，所述屏蔽栅填充所述第一沟槽的部分深度；
在所述第二沟槽内形成所述源极多晶硅层，所述源极多晶硅层充满所述第二沟槽；
在所述衬底上形成第二介质层，所述第二介质层填充所述第一沟槽的剩余深度并延伸覆盖所述衬底及所述源极多晶硅层；
刻蚀所述第二介质层，以除去所述器件区的所述衬底上的所述第二介质层以及所述第一沟槽内的部分所述第二介质层；
在所述第一沟槽的剩余深度内填充所述栅极多晶硅层。
8.如权利要求6所述的一种屏蔽栅沟槽功率器件的制备方法，其特征在于，在形成所述源极多晶硅层、所述屏蔽栅及所述栅极多晶硅层之后，形成所述第一金属布线层之前，还包括：
在所述衬底上形成第一介质层，所述第一介质层覆盖所述衬底、所述栅极多晶硅层及所述源极多晶硅层；
刻蚀所述第一介质层以形成露出所述栅极多晶硅层及剩余的所述源极多晶硅层的第一开口；以及，
形成所述第一金属布线层时，所述第一金属布线层覆盖所述第一介质层并填充所述第一开口以与所述栅极多晶硅层及剩余的所述源极多晶硅层接触。
9.如权利要求8所述的一种屏蔽栅沟槽功率器件的制备方法，其特征在于，刻蚀所述第一介质层时，还形成露出所述电极连接区的最边缘的所述源极多晶硅层的第二开口，形成所述第一金属布线层时，还同步形成与所述第一金属布线层绝缘的第二金属布线层，所述第二金属布线层填充所述第二开口以与所述电极连接区的最边缘的所述源极多晶硅层接触。
10.如权利要求9所述的一种屏蔽栅沟槽功率器件的制备方法，其特征在于，所述第一金属布线层及所述第二金属布线层的形成步骤包括：
形成金属层，所述金属层覆盖所述第一介质层；
刻蚀所述金属层，以形成所述第一金属布线层和所述第二金属布线层。
CN202210116017.8A 2022-01-24 2022-01-24 一种屏蔽栅沟槽功率器件及其制备方法 Pending CN114429956A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210116017.8A CN114429956A (zh) 2022-01-24 2022-01-24 一种屏蔽栅沟槽功率器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210116017.8A CN114429956A (zh) 2022-01-24 2022-01-24 一种屏蔽栅沟槽功率器件及其制备方法

Publications (1)

Publication Number Publication Date
CN114429956A true CN114429956A (zh) 2022-05-03

Family

ID=81313891

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210116017.8A Pending CN114429956A (zh) 2022-01-24 2022-01-24 一种屏蔽栅沟槽功率器件及其制备方法

Country Status (1)

Country Link
CN (1) CN114429956A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013120809A (ja) * 2011-12-07 2013-06-17 Hitachi Ltd 半導体装置及びそれを用いた電力変換装置
US20140295632A1 (en) * 2013-03-27 2014-10-02 Samsung Electronics Co., Ltd. Method of fabricating semiconductor device having grooved source contact region
CN110797405A (zh) * 2019-10-22 2020-02-14 上海睿驱微电子科技有限公司 一种沟槽栅igbt半导体器件及其制备方法
CN111725306A (zh) * 2019-03-22 2020-09-29 中山汉臣电子科技有限公司 一种沟槽型功率半导体器件及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013120809A (ja) * 2011-12-07 2013-06-17 Hitachi Ltd 半導体装置及びそれを用いた電力変換装置
US20140295632A1 (en) * 2013-03-27 2014-10-02 Samsung Electronics Co., Ltd. Method of fabricating semiconductor device having grooved source contact region
CN111725306A (zh) * 2019-03-22 2020-09-29 中山汉臣电子科技有限公司 一种沟槽型功率半导体器件及其制造方法
CN110797405A (zh) * 2019-10-22 2020-02-14 上海睿驱微电子科技有限公司 一种沟槽栅igbt半导体器件及其制备方法

Similar Documents

Publication Publication Date Title
CN111081540A (zh) 屏蔽栅沟槽功率器件的制造方法
CN111403292B (zh) 自对准接触孔屏蔽栅功率mosfet器件的制造方法及形成的器件
CN112133759B (zh) 具有屏蔽栅沟槽结构的半导体器件及其制造方法
JP2000252468A (ja) 埋め込みゲートを有するｍｏｓゲート装置およびその製造方法
US6511886B2 (en) Method for manufacturing trench-gate type power semiconductor device
US20220045210A1 (en) Method for fabricating shield gate mosfet
CN112864018A (zh) 沟槽型场效应晶体管结构及其制备方法
CN112509979B (zh) 具有屏蔽栅沟槽结构的半导体器件及其制造方法
CN113130633B (zh) 沟槽型场效应晶体管结构及其制备方法
KR20220136019A (ko) 분할-게이트 트렌치 mosfet
CN115020497A (zh) 半导体器件及其制备方法
CN112509980B (zh) 具有屏蔽栅沟槽结构的半导体器件及其制造方法
JP2002026323A (ja) トレンチ底部に厚いポリシリコン絶縁層を有するトレンチゲート型ｍｉｓデバイスの製造方法
CN114429955A (zh) 一种屏蔽栅沟槽功率器件及其制备方法
US11652170B2 (en) Trench field effect transistor structure free from contact hole
CN117878134A (zh) 分离栅沟槽式元件及其制造方法
CN114023811B (zh) 屏蔽栅沟槽型mosfet器件及其制作方法
CN114429956A (zh) 一种屏蔽栅沟槽功率器件及其制备方法
CN117199118A (zh) 一种屏蔽栅沟槽mosfet及其制备方法
CN115910795B (zh) 一种屏蔽栅功率器件及其制备方法
CN113284953B (zh) 一种屏蔽栅沟槽型mosfet结构及其制造方法
CN117542795B (zh) 半导体器件及其制作方法
JPH0298939A (ja) 半導体装置の製造方法
CN114078704B (zh) Ldmos器件及其形成方法
CN115863411B (zh) 一种屏蔽栅功率器件及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination