DE69829271T2 - Ein vorher angepasster MMIC Transistor hoher Leistung mit verbesserter Erdschlusspotentialkontiniutät - Google Patents

Ein vorher angepasster MMIC Transistor hoher Leistung mit verbesserter Erdschlusspotentialkontiniutät Download PDF

Info

Publication number
DE69829271T2
DE69829271T2 DE69829271T DE69829271T DE69829271T2 DE 69829271 T2 DE69829271 T2 DE 69829271T2 DE 69829271 T DE69829271 T DE 69829271T DE 69829271 T DE69829271 T DE 69829271T DE 69829271 T2 DE69829271 T2 DE 69829271T2
Authority
DE
Germany
Prior art keywords
input
electrode
ground plane
circuit according
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69829271T
Other languages
English (en)
Other versions
DE69829271D1 (de
Inventor
P. Cheng WEN
Peter Chu
R. Michael COLE
S. Wah WONG
F. Robert WANG
D. Liping HOU
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Raytheon Co
Original Assignee
Raytheon Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Raytheon Co filed Critical Raytheon Co
Application granted granted Critical
Publication of DE69829271D1 publication Critical patent/DE69829271D1/de
Publication of DE69829271T2 publication Critical patent/DE69829271T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64Impedance arrangements
    • H01L23/66High-frequency adaptations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64Impedance arrangements
    • H01L2223/66High-frequency adaptations
    • H01L2223/6644Packaging aspects of high-frequency amplifiers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Microwave Amplifiers (AREA)

Description

  • Die vorliegende Erfindung betrifft eine Schaltung mit einer Masseebene für einen Eingangshohlleiter, einem Ausgangshohlleiter und einem Multizellen-Transistor, wobei der Transistor eine Gate-Elektrode, die mit dem Eingangshohlleiter gekoppelt ist, eine Drain-Elektrode, die mit dem Ausgangshohlleiter gekoppelt ist, und eine Source-Elektrode aufweist, die mit der Eingangsmasseebene gekoppelt ist.
  • Eine derartige Schaltung ist aus dem Dokument US-A-5,546,049 bekannt.
  • Die Erfindung betrifft generell Multizellen-Transistoren und betrifft insbesondere monolithische integrierte Mikrowellenschaltungen ("monolithic microwave integrated circuits", MMICs), und betrifft insbesondere Multizellen-Transistorkonfigurationen hoher Leistung hierfür.
  • Bei monolithischen integrierten Mikrowellenschaltungen (MMICs) in Flip-Chip-Bauweise, die Multizellen-Transistoren aufweisen, ist die Kontinuität des Massepotenzials zur Verhinderung der Anregung von unerwünschten Schlitzleitungsmodi ("slot line modes"), die zu einer Signaldämpfung und -verschlechterung führen können, ein kritischer Parameter. Bisherige Versuche, bei bekannten Multizellen-Transistorkonfigurationen eine Kontinuität des Massepotenzials zu erzielen, sind jedoch unzufriedenstellend und/oder unzureichend gewesen. Wie es in 1 gezeigt ist, weist eine herkömmliche Multizellen-Transistorkonfiguration 10 (jede Zelle ist ein separater Feld effekttransistor), die ähnlich ist zu der Multizellen-Transistorkonfiguration, wie sie aus der US-A-5,546,049 bekannt ist, mehrfache Massestreifen oder -brücken 12 zum Koppeln einer Source-Verbindungselektrode 14 mit einem Paar von Eingangsmasseebenen 16 auf, die einem coplanaren Eingangshohlleiter ("coplanar waveguide", CPW) 18 zugeordnet sind. Eine zusätzliche Brücke 20 kann eine Eingangsübertragungsleitung 22 des Eingangs-CPW 18 überbrücken, um die Eingangsmasseebenen 16 miteinander zu verbinden. In ähnlicher Weise kann noch eine weitere Brücke 24 eine Ausgangsübertragungsleitung 26 eines Ausgangs-CPW 28 überbrücken, um ein Paar von Masseebenen 30 miteinander zu koppeln, die diesem zugeordnet sind.
  • Obgleich das Massepotenzial durch die Brücken 12, 20 und 24 bis zu einem gewissen Maß ausgeglichen ist, stellt der herkömmliche Multizellen-Transistor 10 keine geeignete Verbindung zwischen den Eingangsmasseebenen 16 und den Ausgangsmasseebenen 30 bereit. Eine Kontinuität des Massepotenzials zwischen der Eingangs- und der Ausgangsmasseebene 16, 30 kann daher problematisch sein. Ferner ist der Massepfad (d.h. zwischen der Eingangs- und der Ausgangsmasseebene 16, 30) länger als der RF-Signalpfad, der direkt durch den Multizellen-Transistor 10 hindurch verläuft. Im Ergebnis wird effektiv bei Mikrowellenfrequenzen seriell zu dem Multizellen-Transistor 10 eine unerwünschte Induktivität hinzugefügt. Ferner unterscheidet sich der effektive Signalpfad für eine Transistorzelle in der Mitte des Multizellen-Transistors 10 von jenem einer Transistorzelle in der Nähe der Kante des Multizellen-Transistors 10, wodurch die Leistungskombinierungseffizienz des Multizellen-Transistors 10 verringert oder begrenzt wird.
  • Die herkömmliche Multizellen-Transistorkonfiguration 10 ist ebenfalls unerwünscht, weil die Herstellung von jeder Brücke 12, 20 und 24 zu einer Verringerung der Dicke der Übertragungsleitung führt, die die Brücke überkreuzt. Diese Reduktion ist insbesondere für die Übertragungsleitung 26 kritisch, die typischerweise große Gleichströme führt. Die sich daraus ergebende hohe Gleichstromdichte kann zu einer unerwünschten Elektromigration in der Übertragungsleitung 26 führen.
  • Versuche, um das Elektromigrationsproblem herum zu konstruieren, haben zu ungünstigen Konsequenzen geführt. Ein Ansatz beinhaltet das Verbreitern der Übertragungsleitung 26 an dem Überkreuzungspunkt, was die charakteristische Impedanz der Übertragungsleitung modifiziert, es sei denn, die Schlitzbreite (in 1 als "w" gezeigt) wird entsprechend vergrößert. Die vergrößerte Schlitzbreite führt jedoch dazu, dass der Multizellen-Transistor gegenüber Last- bzw. Aufladungseffekten von dem Substrat des Flip-Chip-Moduls empfänglicher ist. Alternativ hierzu kann ein einfaches Vergrößern der Dicke der Metallschichten in universeller Art und Weise ebenfalls unerwünscht sein, da dies drastische und potenziell nicht ausführbare Modifikationen des Herstellungsprozesses und des gesamten MMIC-Designs erfordert.
  • Der herkömmliche Multizellen-Transistor 10, der in 1 gezeigt ist, ist ferner nicht wünschenswert, und zwar auf Grund der Konfiguration eines Paars von Übertragungsleitungen 32, die mit einer Gate-Speiseelektrode 34 verbunden sind, und zwar zum Anpassen der Impedanzen des Eingangs-CPW 18 und der Gate-Speiseelektrode 34. Man sagt dann, dass ein solcher Multizellen-Transistor vorangepasst ist, und die der Gate-Speiseelek trode 34 zugeführte Leistung ist maximiert. Das Paar von Übertragungsleitungen 32 ist typischerweise so konfiguriert worden, dass es bei Mikrowellenfrequenzen induktiv ist, und zwar auf Grund der Kondensatornatur der Gate-Speiseelektrode 34. Zu diesem Zweck beinhaltet jede Übertragungsleitung 32 einen ersten Abschnitt 36, der sich von der Gate-Speiseelektrode 34 erstreckt, und einen zweiten Abschnitt 38, der orthogonal hiermit verbunden ist. Jede Übertragungsleitung 32 beinhaltet ferner einen dritten Abschnitt 40, der ein Ende aufweist, das orthogonal mit dem zweiten Abschnitt 38 verbunden ist, und ein weiteres Ende aufweist, das mit einer jeweiligen Metallschicht 42 gekoppelt ist, die gegenüber der Eingangsmasseebene 16 beabstandet ist, um einen Kondensator zu bilden. Zusätzliche Brücken 44 koppeln die Eingangsmasseebenen 16 mit äußeren Masseebenen 45, und zwar bei jeder der orthogonalen Verbindungen, um die Bildung von unerwünschten Schlitzleitungsmodi zu verhindern.
  • Bei Mikrowellenfrequenzen liefern die jeweiligen Längen der Abschnitte 36, 38 und 40 die Induktivität, die zur Anpassung der Impedanzen notwendig ist. Die durch die Metallschichten 42 und die Eingangsmasseebenen 16 gebildeten Kondensatoren liefern dann einen Kurzschluss gegen Masse lediglich für die höheren (d.h. Mikrowellen-)Frequenzen.
  • Wie es in 1 gezeigt ist, erstreckt sich der erste Abschnitt 36 jeder Übertragungsleitung 32 jedoch ausgehend von der Gate-Speiseelektrode 34 nach außen. Im Ergebnis erfolgt bei dem herkömmlichen Multizellen-Transistor 10 eine Anpassung der Impedanzen auf Kosten einer Zunahme der Gesamtbreite des Multizellen-Transistors 10. Die vergrößerte Gesamtbreite wiederum begrenzt die Anzahl der Transistoren, die in einem parallelen Array an dem MMIC-Chip angeordnet werden können, und begrenzt daher die Leistung des Bauteils, das hieraus hergestellt wird.
  • Ferner offenbart das Dokument US-A-4,034,399 Mittel zum Verbinden eines Arrays von MESFET-Transistoren mit einem Träger. Eine Vielzahl von Gate-Pads sind mittels eines symmetrischen leitfähigen Elementes mit einer gemeinsamen Busschiene verbunden, die an dem Träger angeordnet ist; ferner sind Drain-Pads mittels eines symmetrischen leitfähigen Elementes mit einer weiteren gemeinsamen Busschiene verbunden, die an dem Träger angeordnet ist. Die Länge von jedem leitfähigen Element bestimmt eine Wertzahl einer Induktivität bei der Betriebsfrequenz des Arrays, die von der jeweiligen Busschiene zu jedem angeschlossenen Pad im Wesentlichen die gleiche ist.
  • In Anbetracht des oben Gesagten ist es die Aufgabe der Erfindung, einen verbesserten Multizellen-Transistor anzugeben, insbesondere einen Multizellen-Transistor mit einer verbesserten Kontinuität des Massepotenzials.
  • Die obige Aufgabe wird durch einen Multizellen-Transistor gelöst, wie eingangs erwähnt, wobei die Schaltung eine Ausgangsmasseebene für den Ausgangshohlleiter aufweist und wobei ein Ausgangsmassestreifen von der Drain-Elektrode beabstandet ist und die Ausgangsmasseebene mit der Source-Elektrode koppelt.
  • Der Multizellen-Transistor kann einen Eingangsmassestreifen aufweisen, der von der Gate-Elektrode beabstandet ist und die Eingangsmasseebene mit der Source-Elektrode koppelt. Der Eingangsmassestreifen kann eine erste Brücke aufweisen, die die Gate-Elektrode überkreuzt, und der Ausgangsmassestreifen kann eine zweite Brücke aufweisen, die die Drain-Elektrode überkreuzt. Der Eingangshohlleiter kann eine Eingangsübertragungsleitung aufweisen, und die Gate-Elektrode kann eine damit gekoppelte Gate-Speiseeinrichtung aufweisen. Der Eingangsmassestreifen kann von der Gate-Speiseeinrichtung beabstandet sein.
  • Gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung ist ein Multizellen-Transistor in einer Schaltung mit einem coplanaren Eingangshohlleiter brauchbar. Der Multizellen-Transistor weist eine Gate-Speiseeinrichtung auf, die mit dem coplanaren Eingangshohlleiter gekoppelt ist, und ein Paar von Übertragungsleitungen, die an die Gate-Speiseeinrichtung orthogonal angeschlossen sind und sich hiervon erstrecken. Das Paar von Übertragungsleitungen bildet ein Paar von Induktoren zum Anpassen einer Impedanz der Gate-Speiseeinrichtung an eine Impedanz des coplanaren Eingangshohlleiters.
  • Bei einer weiteren bevorzugten Ausführungsform der vorliegenden Erfindung ist das Paar von Übertragungsleitungen kapazitiv mit einer Masseebene gekoppelt, die dem coplanaren Eingangshohlleiter zugeordnet ist. Die Übertragungsleitung ist vorzugsweise parallel zu dem coplanaren Eingangshohlleiter angeordnet. Die Gate-Speiseeinrichtung kann ein Paar von Enden aufweisen, und jede Übertragungsleitung kann mit der Gate-Speiseeinrichtung in der Nähe ihrer jeweiligen Enden verbunden sein. Der Multizellen-Transistor kann ferner eine Source-Verbindungseinrichtung ("source interconnect") und eine Vielzahl von Massestreifen aufweisen, die ein Paar von Masseebenen, die dem coplanaren Eingangshohlleiter zugeordnet sind, mit der Source-Verbindungseinrichtung koppeln. Die Schaltung kann ferner einen Ausgangshohlleiter beinhalten, der eine Ausgangsmasse aufweist, die diesem zugeordnet ist, und der Multizellen-Transistor kann auch eine weitere Mehrzahl von Massestreifen aufweisen, die die Source-Verbindungseinrichtung mit der Masseebene koppeln, die dem coplanaren Ausgangshohlleiter zugeordnet sind. Jeder Massestreifen kann eine Brücke beinhalten.
  • Gemäß einer weiteren bevorzugten Ausführungsform der vorliegenden Erfindung ist ein Multizellen-Transistor in einer Schaltung brauchbar, die eine Eingangsmasseebene aufweist, und zwar für einen coplanaren Eingangshohlleiter. Der Multizellen-Transistor beinhaltet eine Source-Elektrode, die mit der Eingangsmasseebene gekoppelt ist, eine Gate-Elektrode, die mit dem coplanaren Eingangshohlleiter gekoppelt ist, und ein Paar von Übertragungsleitungen, die mit der Gate-Speiseeinrichtung gekoppelt sind, um ein Paar von Induktoren zu bilden. Die maximale Breite des Multizellen-Transistors wird durch die Breite der Source-Elektrode bestimmt.
  • 1 ist eine schematische perspektivische Ansicht eines Multizellen-Transistors gemäß dem Stand der Technik;
  • 2 ist eine schematische perspektivische Ansicht eines Multizellen-Transistors gemäß der vorliegenden Erfindung;
  • 3 ist eine schematische Draufsicht auf einen Multizellen-Transistor gemäß einer alternativen Ausführungsform der vorliegenden Erfindung;
  • 4 ist eine schematische perspektivische Ansicht eines coplanaren Hohlleiters mit einem überbrückenden Massestreifen; und
  • 5 ist eine schematische perspektivische Ansicht eines coplanaren Hohlleiters mit einem tunnelnden ("under-crossing") Massestreifen.
  • In 2 ist ein Multizellen-Transistor 50 mit einer Konfiguration gemäß der vorliegenden Erfindung in einem herkömmlichen MMIC angeordnet, das coplanare Hohlleiter verwendet (Elemente, die Elementen in 1 gleichen, sind mit gleichen Bezugsziffern angegeben). Das MMIC ist auf einem Halbleitersubstrat (nicht gezeigt) hergestellt, das eine Halbleiter-Heterostruktur mit mehreren Niveaus ("multileveled") oder einen beliebigen anderen Halbleiter aufweist, der für MMICs geeignet ist und vorzugsweise Galliumarsenid oder Indiumphosphid beinhaltet. Die coplanaren Hohlleiter und Elemente des Multizellen-Transistors beinhalten mit Mustern versehene Metallschichten, die an dem Halbleitersubstrat abgeschieden sind. Jedes beliebige, Fachleuten bekannte Metall kann verwendet werden, einschließlich von Legierungen und mehrschichtigen Kombinationen. Vorzugsweise weist die in Verbindung mit den coplanaren Hohlleitern und weiteren Elementen verwendete Metallschicht Gold, Platin und/oder Titan auf.
  • Der Multizellen-Transistor 50 beinhaltet eine Source-Verbindungselektrode 52, eine kollektive Drain-Elektrode 54 und eine Gate-Speiseelektrode 56 zum Verteilen und Sammeln von Signalen an einen Array von Transistorzellen. Jede Transistorzelle beinhaltet eine zelluläre Source-Kontaktelektrode 58 (aus Gründen der Einfachheit als "Source" bezeichnet und teilweise gestrichelt dargestellt), eine zelluläre Drain-Kontaktelektrode 60 (aus Gründen der Einfachheit als "Drain" bezeichnet) und eine zelluläre Gate-Elektrode 62 (aus Gründen der Einfachheit als "Gate" bezeichnet) auf. während die Sources 58, Drains 60 und Gates 62, wie in 2 gezeigt, angeordnet sind, um sechs individuelle Feldeffekttransistorzellen ("field effect transistor", FET) bereitzustellen, versteht sich, dass die vorliegende Erfindung nicht auf eine Multizellen-Transistorkonfiguration mit einer bestimmten Anzahl von FETs beschränkt ist.
  • Der Multizellen-Transistor 50 ist angeordnet in einem MMIC gezeigt, wobei die Source-Verbindungselektrode 52 und demgemäß jede Source 58 mit Masse verbunden sind. Während die vorliegende Erfindung nicht auf die Art und Weise beschränkt ist, auf die der Multizellen-Transistor 50 in dem MMIC angeordnet ist, ist bei der in 2 gezeigten Ausführungsform die Source-Verbindungselektrode 52 mit einem Paar von Masseebenen 70 benachbart zu dem Multizellen-Transistor 50 gekoppelt, und zwar mittels eines Paars von Metallträgern 72. Das Paar von Metallträgern 72 beabstandet die Source-Verbindungselektrode 52 von den Drains 60 und den Gates 62 und stellt ferner einen Kontakt zu den äußersten Sources 58 in dem Array von Transistorzellen bereit. Die Source-Verbindungselektrode 52 ist ferner durch jede individuelle Source 58 abgestützt.
  • Gemäß der vorliegenden Erfindung ist die Source-Verbindungselektrode 52 ferner über eine Vielzahl von Massestreifen 74 mit Masse gekoppelt. Bei der in 2 gezeigten Ausführungsform beinhaltet die Vielzahl von Massestreifen 74 vier Brücken, kann jedoch je nach Notwendigkeit eine unterschiedli che Anzahl beinhalten. Jeder Massestreifen 74 oder jede Brücke ist von der Gate-Speiseelektrode 56 beabstandet, um die Source-Verbindungselektrode 52 mit der Eingangsmasseebene 16 oder der äußeren Masseebene 45 zu koppeln und um eine Kontinuität des Massepotenzials dazwischen bereitzustellen. Die Source-Verbindungselektrode 52 ist ferner mit Masse gekoppelt über eine weitere Vielzahl von Massestreifen 76, die von der kollektiven Drain-Elektrode 54 beabstandet sind. Die Massestreifen 74 und 76 und die Source-Verbindungselektrode 52 stellen eine verbesserte Kontinuität des Massepotenzials zwischen den Eingangsmasseebenen 16, den äußeren Masseebenen 45 und den Ausgangsmasseebenen 30 bereit. Darüber hinaus bilden die Massestreifen 74 und 76 und die Source-Verbindungseinrichtung 52 einen Massepfad mit einer Länge, die gleich groß ist wie die Länge des RF-Signalpfades für den Multizellen-Transistor 50, wodurch die serielle Induktivität entfernt wird, die bei bekannten Transistorkonfigurationen inhärent vorhanden ist. Als eine weitere Konsequenz wird eine Gleichförmigkeit auch zwischen Transistorzellen nahe der Mitte des Multizellen-Transistors 50 und jenen in der Nähe der benachbarten Masseebenen 70 (d.h. den äußersten Transistorzellen) erzielt.
  • Die kollektive Drain-Elektrode 54 weist ein Paar von Armen 80 auf, die ein oder mehrere der Drains 60 mit der Übertragungsleitung 26 koppeln. Die Drain-Elektrodenarme 80 erstrecken sich von dem Bereich, bei dem sich die Übertragungsleitung 26 und die kollektive Drain-Elektrode 54 treffen, nach außen. Bei der in 2 gezeigten Ausführungsform der vorliegenden Erfindung kreuzen die zwei Massestreifen 76 die kollektive Drain-Elektrode 54 so nahe wie möglich bei jenem Bereich bzw. jener Fläche. Im Ergebnis stellen die Massestreifen 76 und die Sour ce-Verbindungselektrode 52 eine relativ kurze Verbindung zwischen den Ausgangsmasseebenen 30 bereit, um das Massepotenzial dazwischen auszugleichen. Als weiteres Ergebnis ist die Brücke 24 des herkömmlichen Multizellen-Transistors 10, der in 1 gezeigt ist, nicht länger notwendig, und daher weisen lediglich die Drain-Elektrodenarme Abschnitte auf, die durch die Bildung von Massestreifen dünner ausgebildet sind. Bei der in 2 gezeigten Ausführungsform begrenzt die Positionierung der Massestreifen 76 den Drain-Gleichstrom, der durch die dünner ausgebildeten Abschnitte der Drain-Elektrodenarme 80 fließen muss, auf lediglich ein Drittel des Drain-Gleichstromes, der von der Übertragungsleitung 26 geführt wird. Im Gegensatz hierzu muss bei dem herkömmlichen Multizellen-Transistor der 1 ein Anteil von 100 % des Drain-Gleichstromes durch einen solchen dünner ausgebildeten Abschnitt fließen. Demzufolge wird der Multizellen-Transistor 50 gemäß der vorliegenden Erfindung dünner ausgebildete Abschnitte mit einer niedrigeren Gleichstromdichte beinhalten, wodurch Elektromigrationsprobleme verringert werden, und zwar ohne jegliche Kompromisse hinsichtlich der Kontinuität des Massepotenzials.
  • Unter fortgesetzter Bezugnahme auf 2 koppelt die Gate-Speiseelektrode 56 die Übertragungsleitung 22 und das durch diese geführte Eingangssignal mit den Gates 62 von jeder der Transistorzellen. Da jede Transistorzelle ein Feldeffekttransistor ist, ist die Impedanz der Gate-Speiseelektrode 56 (wie sie von der Übertragungsleitung 22 gesehen wird) kapazitiv. Im Interesse einer Anpassung der Impedanz der Gate-Speiseelektrode 56 an die Impedanz der Übertragungsleitung 22 ist ein Paar von Übertragungsleitungen 82 orthogonal mit der Gate-Speiseelektrode 56 verbunden, und zwar in der Nähe von ihren Enden. Jede Übertragungsleitung 82 ist über eine jeweilige Brücke 84 mit einer jeweiligen Metallschicht 86 gekoppelt, die gegenüber den Eingangsmasseebenen 16 beabstandet ist, und zwar mittels einer dielektrischen Abstandsschicht 88, die beispielsweise Siliziumnitrid, Siliziumdioxid oder ein anderes beliebiges Dielektrikum aufweist, das Fachleuten als leicht auf einer metallischen Oberfläche abscheidbar bekannt ist. Die dielektrische Abstandsschicht 88 kann eine beliebige Größe oder Form besitzen, ist jedoch hinsichtlich der Größe vorzugsweise vergleichbar groß wie die Metallschicht 86 und bedeckt am bevorzugtesten eine Fläche, die etwas größer ist als die Metallschicht 86.
  • Jede Metallschicht 86 und die jeweiligen Abschnitte der Eingangsmasseebenen 16 bilden ein Paar von Kondensatoren 90, die für beliebige Mikrowellenfrequenzkomponenten des Signals auf den Übertragungsleitungen 82 einen Kurzschluss gegen Masse bereitstellen. Die Metallschicht 86 kann im Interesse einer Optimierung der Kapazität von jedem Kondensator 90 eine Vielzahl an Formen annehmen. Auf Grund dieses Hochfrequenzkurzschlusses gegen Masse und der orthogonalen Verbindung zwischen dem Paar von Übertragungsleitungen 82 und der Gate-Speiseelektrode 56 kann die Länge der Übertragungsleitungen 82 so eingestellt werden, dass ein Paar von Induktoren gebildet wird, und zwar parallel zu der Kapazität der Gate-Speiseelektrode 56. Wie es Fachleuten bekannt ist, bestimmt die Wellenlänge der dem Multizellen-Transistor 50 bereitzustellenden Mikrowellensignale und die Kapazität zwischen der Gate-Speiseelektrode 56 und der Source-Verbindungselektrode 58 die Länge der Übertragungsleitungen 82.
  • Jede Übertragungsleitung 82 erstreckt sich ferner orthogonal von der Gate-Speiseelektrode 56, und zwar zwischen einer Eingangsmasseebene 16 und einer äußeren Masseebene 45, und zwar als ein coplanarer Hohlleiter. Auf diese Art und Weise verläuft jede Übertragungsleitung 82 parallel zu der Übertragungsleitung 22 und vergrößert nicht die maximale Breite des Multizellen-Transistors 50, die durch die Breite der Source-Verbindungselektrode 52 bestimmt ist (d.h. die Breite des Arrays von Transistorzellen). Auf ähnliche Art und Weise werden die Form und Größe der Metallschicht 86 so ausgewählt, dass die Kondensatoren 90 die Breite des Multizellen-Transistors 50 nicht vergrößern. Da kein zusätzlicher Raum von den Übertragungsleitungen 82 eingenommen wird, die zur Voranpassung von jedem Multizellen-Transistor 50 verwendet werden, kann die Anzahl von Transistoren an dem MMIC-Chip maximiert werden.
  • Unter Bezugnahme auf 3 beinhaltet ein Multizellen-Transistor 100 gemäß einer weiteren Ausführungsform der vorliegenden Erfindung eine vergrößerte Anzahl von Transistorzellen und zusätzliche Massestreifen zur weiteren Verbesserung der Kontinuität des Massepotenzials. Elemente, die gleich jenen in 2 sind, sind mit gleichen Bezugsziffern versehen, und die Source-Verbindungselektrode 52 ist entfernt worden, um die darunterliegenden Source-, Drain- und Gate-Elemente zu enthüllen, die entweder mit der Bezugsziffer (z.B. jedes Gate mit 62 und die Gate-Speiseelektrode 56) oder mit einem repräsentativen Buchstaben (z.B. "S" für Source und "D" für Drain) versehen sind.
  • Genauer gesagt weist der Multizellen-Transistor 100 eine Vielzahl von Massestreifen 102 auf, die gegenüber der Gate- Speiseelektrode 56 beabstandet sind und diese überkreuzen, um die Source-Verbindungselektrode 52 mit den Eingangsmasseebenen 16 zu koppeln. Die Eingangsmasseebenen 16 sind gleichfalls mit den äußeren Masseebenen 45 gekoppelt, und zwar mittels eines Paars von Massestreifen 104, die gegenüber den Übertragungsleitungen 82 beabstandet sind und diese überkreuzen. Ein Massestreifen 106 koppelt das Paar von Eingangsmasseebenen 16 miteinander, die durch den Eingangs-CPW 18 voneinander getrennt sind. Jeder der Massestreifen 102, 104 und 106 hilft dabei, irgendwelche Schlitzleitungsmodi oder andere Modi höherer Ordnung zu reduzieren (d.h. zu dämpfen), die von orthogonalen Verbindungen zwischen dem Eingangs-CPW 18 und der Gate-Speiseelektrode 56 und zwischen den Übertragungsleitungen 82 und der Gate-Speiseelektrode 56 erzeugt werden.
  • Die Massestreifen 76 des Multizellen-Transistors 100 sind von jedem Arm 80 der kollektiven Drain-Elektrode 54 beabstandet und sind, wie bei der vorherigen Ausführungsform (2), so nahe wie möglich an der Übertragungsleitung 26 angeordnet, um eine Kontinuität des Massepotenzials zwischen dem Paar von Ausgangsmasseebenen 30 zu erzielen. Bei dieser Ausführungsform liefern jedoch nur vier (4) von neun (9) Drains 60 Strom an die Drain-Elektrodenarme 80, der durch die dünner ausgebildeten Abschnitte hiervon fließen muss. Im Ergebnis muss weniger als ein Viertel (22,2 %) des durch die Übertragungsleitung 26 fließenden Drain-Gleichstromes durch die jeweiligen dünner ausgebildeten Abschnitte der Drain-Elektrodenarme 80 fließen.
  • Nunmehr wird Bezug genommen auf die 4 und 5, wobei jeder oben erwähnte Massestreifen einen überbrückenden ("overcrossing") Massestreifen 110 (4) zum Koppeln eines Paars von Masseebenen 112 aufweisen kann. Der überbrückende Massestreifen 110 bildet eine Brücke über einer Übertragungsleitung 114 des CPW oder einer anderen Elektrode, die das Paar von Masseebenen 112 voneinander trennt. Alternativ hierzu kann jeder oben erwähnte Massestreifen einen unterkreuzenden bzw. tunnelnden ("under-crossing") Massestreifen 116 (5) zum Koppeln des Paars von Masseebenen 112 aufweisen. In diesem Fall beinhaltet die Übertragungsleitung 114 einen Brückenabschnitt 118, der gegenüber dem tunnelnden Massestreifen 116 beabstandet ist.
  • Es versteht sich, dass die Erfindung nicht auf die besonderen Formen der Elektroden, Übertragungsleitungen und Massestreifen beschränkt ist, wie sie oben beschrieben und in den 25 gezeigt sind, es sei denn, es ist speziell anderes angemerkt. Die in den 25 dargestellten Elemente sind nicht notwendigerweise maßstabsgerecht gezeigt. Ferner können die Multizellen-Transistoren der vorliegenden Erfindung gemäß jedem beliebigen Prozess hergestellt werden, der Fachleuten bekannt ist. Insbesondere können die oben beschriebenen Massestreifen und weitere Metallelemente oder -schichten gemäß herkömmlicher Techniken gebildet werden, einschließlich elektrolytischem Goldplatieren, Metalldampfabscheidung, Metallsputtern oder jede beliebige Kombination hiervon in Verbindung mit jeglichen notwendigen Fotolithographiemethoden. Schließlich sind die tatsächlichen Abmessungen der Elemente der oben beschriebenen Multizellen-Transistoren, einschließlich der Dicken jeglicher Schichten hiervon, für den Schutzbereich der vorliegenden Erfindung nicht maßgeblich bzw. pertinent, und sollten nicht auf irgendeine Art und Weise beschränkend wirken. Die Gesamtdicke der Metallisierungsschicht (die Dicke der Massestreifen ist ein Bruchteil hiervon) liegt jedoch vorzugsweise in der Größenordnung des Dreifachen der Skin-Tiefe bei der RF-Signalfrequenz.
  • Verschiedene weitere Modifikationen und alternative Ausführungsformen der Erfindung ergeben sich für Fachleute im Hinblick auf die vorstehende Beschreibung. Demgemäß soll diese Beschreibung lediglich illustrativ bzw. beispielgebend ausgelegt werden. Die Details der Struktur können substanziell variiert werden, ohne die Erfindung zu verlassen, wie sie durch die beigefügten Ansprüche definiert ist.

Claims (16)

  1. Schaltung mit einer Eingangsmasseebene (16) für einen Eingangshohlleiter (18), einem Ausgangshohlleiter (28) und einem Multizellen-Transistor (50; 100), wobei der Transistor aufweist: eine Gate-Elektrode (56, 62), die mit dem Eingangshohlleiter (18) gekoppelt ist; eine Drain-Elektrode (54, 60), die mit dem Ausgangshohlleiter (28) gekoppelt ist; und eine Source-Elektrode (52, 58), die mit der Eingangsmasseebene (16) gekoppelt ist; gekennzeichnet durch die Tatsache, dass die Schaltung eine Ausgangsmasseebene (30) für den Ausgangshohlleiter aufweist, und durch einen Ausgangsmassestreifen (76; 110; 116), der von der Drain-Elektrode (54, 60) beabstandet ist und die Ausgangsmasseebene (30) mit der Source-Elektrode (52) koppelt.
  2. Schaltung nach Anspruch 1, gekennzeichnet durch einen Eingangsmassestreifen (74; 102; 110; 116), der von der Gate-Elektrode (56) beabstandet ist und die Eingangsmasseebene (16) mit der Source-Elektrode (52) koppelt.
  3. Schaltung nach Anspruch 2, dadurch gekennzeichnet, dass: der Eingangsmassestreifen (74; 102; 110) eine erste Brücke aufweist, die die Gate-Elektrode (56, 62) überkreuzt; und der Ausgangsmassestreifen (76; 110) eine zweite Brücke aufweist, der die Drain-Elektrode (54, 60) überkreuzt.
  4. Schaltung nach Anspruch 2 oder 3, gekennzeichnet durch einen Array von Transistorzellen, wobei: jede Transistorzelle eine Zell-Source-Elektrode (58), eine Zell-Drain-Elektrode (60) und eine Zell-Gate-Elektrode (62) aufweist; die Source-Elektrode (52, 58) eine Source-Elektrodenverbindung (52; 72) aufweist, die jede Zell-Source-Elektrode (58) mit einem Paar von Masseebenen (70) benachbart zu jeweiligen Enden des Transistorzellen-Arrays koppelt; der Eingangshohlleiter (18) eine Eingangsübertragungsleitung (22) aufweist; und die Gate-Elektrode (56, 62) eine Gate-Speiseeinrichtung (56) aufweist, die mit der Eingangsübertragungsleitung (22) gekoppelt und ferner mit jeder jeweiligen Zell-Gate-Elektrode (62) gekoppelt ist.
  5. Schaltung nach Anspruch 4, gekennzeichnet durch ein Paar von Induktoren (82), wobei jeder Induktor (82) eine Übertragungsleitung aufweist, die orthogonal mit der Gate-Speiseeinrichtung (56) verbunden und mit Masse über einen jeweiligen Kondensator (90) gekoppelt ist, wobei jeder Kondensator (90) eine Metallschicht (86) aufweist, die von der jeweiligen Eingangsmasseebene (16) beabstandet ist.
  6. Schaltung nach Anspruch 1, dadurch gekennzeichnet, dass der Eingangs- und der Ausgangshohlleiter (18, 28) coplanare Hohlleiter sind, wobei der Multizellen-Transistor (50) aufweist: eine Source-Verbindungseinrichtung (52); einen Array von Transistorzellen, wobei jede Transistorzelle eine Source (58), die mit der Source-Verbindungseinrichtung (52) gekoppelt ist, und einen jeweiligen Drain (60) aufweist; eine Gate-Speiseeinrichtung (56), die mit dem coplanaren Eingangshohlleiter (18) gekoppelt ist; eine kollektive Drain-Elektrode (54), die mit dem coplanaren Ausgangshohlleiter (28) gekoppelt und ferner mit jedem jeweiligen Drain (60) gekoppelt ist; und eine Vielzahl von Eingangsmassestreifen (74), wobei jeder Eingangsmassestreifen (74) von der Gate-Speiseeinrichtung (56) beabstandet ist und die Eingangsmasseebene (16) mit der Source-Verbindungseinrichtung (52) koppelt; gekennzeichnet durch eine Vielzahl von Ausgangsmassestreifen (76), wobei jeder Ausgangsmassestreifen (76) von der kollektiven Drain-Elektrode (54) beabstandet ist und die Ausgangsmasseebene (30) mit der Source-Verbindungseinrichtung (52) koppelt.
  7. Schaltung nach Anspruch 6, dadurch gekennzeichnet, dass die kollektive Drain-Elektrode (54) einen jeweiligen dünner ausgebildeten Abschnitt aufweist, der jedem Ausgangsmassestreifen (76) zugeordnet ist, und wobei weniger als ein Viertel der Drains (60) Ströme bereitstellt, die durch irgendeinen jeweiligen dünner ausgebildeten Abschnitt strömen.
  8. Schaltung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass der Multizellen-Transistor (50; 100) aufweist: eine Gate-Speiseeinrichtung (56), die mit dem coplanaren Eingangshohlleiter (18) gekoppelt ist; und ein Paar von Übertragungsleitungen (82), die mit der Gate-Speiseeinrichtung (56) gekoppelt sind, um ein Paar von Induktoren zum Anpassen einer Impedanz der Gate-Speiseeinrichtung (56) an eine Impedanz des coplanaren Eingangshohlleiters (18) zu bilden, wobei die Übertragungsleitungen (82) orthogonal verbunden sind mit und sich erstrecken von der Gate-Speiseeinrichtung (56).
  9. Schaltung nach Anspruch 8, dadurch gekennzeichnet, dass das Paar von Übertragungsleitungen (82) kapazitiv mit einer Masseebene (16) gekoppelt ist, die dem coplanaren Eingangshohlleiter (18) zugeordnet ist.
  10. Schaltung nach Anspruch 8 oder 9, gekennzeichnet durch eine Source-Verbindungseinrichtung (52); und eine Vielzahl von Massestreifen (74), die ein Paar von Masseebenen (16), die dem coplanaren Eingangshohlleiter (18) zugeordnet sind, mit der Source-Verbindungseinrichtung (52) koppeln.
  11. Schaltung nach Anspruch 10, dadurch gekennzeichnet, dass die Schaltung ferner einen Ausgangshohlleiter (28) mit einer Ausgangsmasseebene (30) aufweist, die diesem zugeordnet ist, wobei der Multizellen-Transistor (50) ferner eine weitere Vielzahl von Massestreifen (76) aufweist, die die Source-Verbindungseinrichtung (52) mit der Ausgangsmasseebene (30) koppeln.
  12. Schaltung nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, dass der Multizellen-Transistor (50) aufweist: die Source-Elektrode (52), die mit der Eingangsmasseebene (16) gekoppelt ist, wobei die Source-Elektrode (52) eine Breite aufweist; und ein Paar von Übertragungsleitungen (82), die mit der Gate-Elektrode (56) gekoppelt sind, um ein Paar von Induktoren zu bilden; wobei der Multizellen-Transistor (50; 100) eine maximale Breite aufweist, die durch die Breite der Source-Elektrode bestimmt ist.
  13. Schaltung nach Anspruch 12, dadurch gekennzeichnet, dass das Paar von Übertragungsleitungen (82) orthogonal verbunden ist mit und sich erstreckt von der Gate-Elektrode (56).
  14. Schaltung nach Anspruch 12 oder 13, gekennzeichnet durch ein Paar von Kondensatoren (90), die das Paar von Übertragungsleitungen (82) jeweils mit der Eingangsmasseebene (16) koppeln.
  15. Schaltung nach einem der Ansprüche 8, 9, 12, 13 oder 14, dadurch gekennzeichnet, dass jede Übertragungsleitung (82) parallel ist zu dem coplanaren Eingangshohlleiter (18).
  16. Schaltung nach einem der Ansprüche 12 bis 15, gekennzeichnet durch eine Drain-Elektrode (54), die mit einer Ausgangsübertragungsleitung (28) gekoppelt ist, die eine Ausgangsmasseebene (30) aufweist, die dieser zugeordnet ist; einen Eingangsmassestreifen (74), der von der Gate-Elektrode (56) beabstandet ist und die Source-Elektrode (52) mit der Eingangsmasseebene (16) koppelt; und einem Ausgangsmassestreifen (76), der von der Drain-Elektrode (54) beabstandet ist und die Source-Elektrode (52) mit der Ausgangsmasseebene (30) koppelt.
DE69829271T 1997-11-03 1998-11-03 Ein vorher angepasster MMIC Transistor hoher Leistung mit verbesserter Erdschlusspotentialkontiniutät Expired - Lifetime DE69829271T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US963529 1997-11-03
US08/963,529 US5998817A (en) 1997-11-03 1997-11-03 High power prematched MMIC transistor with improved ground potential continuity
PCT/US1998/023300 WO1999023701A1 (en) 1997-11-03 1998-11-03 A high power prematched mmic transistor with improved ground potential continuity

Publications (2)

Publication Number Publication Date
DE69829271D1 DE69829271D1 (de) 2005-04-14
DE69829271T2 true DE69829271T2 (de) 2006-02-09

Family

ID=25507356

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69829271T Expired - Lifetime DE69829271T2 (de) 1997-11-03 1998-11-03 Ein vorher angepasster MMIC Transistor hoher Leistung mit verbesserter Erdschlusspotentialkontiniutät

Country Status (7)

Country Link
US (1) US5998817A (de)
EP (1) EP0950263B1 (de)
JP (1) JP3115611B2 (de)
DE (1) DE69829271T2 (de)
ES (1) ES2235379T3 (de)
IL (1) IL130755A (de)
WO (1) WO1999023701A1 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6507110B1 (en) 2000-03-08 2003-01-14 Teledyne Technologies Incorporated Microwave device and method for making same
US6933603B2 (en) * 2002-07-11 2005-08-23 Teledyne Technologies Incorporated Multi-substrate layer semiconductor packages and method for making same
US7656236B2 (en) 2007-05-15 2010-02-02 Teledyne Wireless, Llc Noise canceling technique for frequency synthesizer
US8179045B2 (en) 2008-04-22 2012-05-15 Teledyne Wireless, Llc Slow wave structure having offset projections comprised of a metal-dielectric composite stack
JP5195192B2 (ja) * 2008-09-11 2013-05-08 沖電気工業株式会社 コプレーナ線路及びその製造方法
KR200463209Y1 (ko) 2010-01-21 2012-10-24 김동룡 접지 스트랩
US9202660B2 (en) 2013-03-13 2015-12-01 Teledyne Wireless, Llc Asymmetrical slow wave structures to eliminate backward wave oscillations in wideband traveling wave tubes
WO2019172332A1 (en) * 2018-03-07 2019-09-12 Sumitomo Electric Device Innovations, Inc. Semiconductor device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4034399A (en) * 1976-02-27 1977-07-05 Rca Corporation Interconnection means for an array of majority carrier microwave devices
JPS55130178A (en) * 1979-03-30 1980-10-08 Fujitsu Ltd Semiconductor device
US4587541A (en) * 1983-07-28 1986-05-06 Cornell Research Foundation, Inc. Monolithic coplanar waveguide travelling wave transistor amplifier
US5760650A (en) * 1994-09-26 1998-06-02 Endgate Corporation Coplanar waveguide amplifier
US5546049A (en) * 1995-03-31 1996-08-13 Hughes Aircraft Company Frequency scalable pre-matched transistor

Also Published As

Publication number Publication date
IL130755A (en) 2002-11-10
ES2235379T3 (es) 2005-07-01
US5998817A (en) 1999-12-07
JP3115611B2 (ja) 2000-12-11
DE69829271D1 (de) 2005-04-14
IL130755A0 (en) 2001-01-28
EP0950263B1 (de) 2005-03-09
EP0950263A1 (de) 1999-10-20
WO1999023701A1 (en) 1999-05-14
JP2000508124A (ja) 2000-06-27

Similar Documents

Publication Publication Date Title
DE19823069B4 (de) Halbleiterbauelement
DE10250832B4 (de) MOS-Transistor auf SOI-Substrat mit Source-Durchkontaktierung und Verfahren zur Herstellung eines solchen Transistors
EP0750352B1 (de) Halbleiter-Bauelement-Konfiguration
DE102016216702B4 (de) Verstärker
DE2542518B2 (de) Stromversorgungssystem fuer hochintegrierte halbleiterschaltungen
DE2800304A1 (de) Halbleiter-baugruppe
DE19534382B4 (de) Monolithisch integrierte Schaltung mit einem Mikrowellen-Leistungsverstärker mit einer Anpassungsschaltung unter Verwendung verteilter Leitungen
DE19953178B4 (de) Millimeterband-Halbleiterschaltkreis
DE69026427T2 (de) Stetig veränderlicher analoger Phasenschieber
DE102010021164B4 (de) Balanced/Unbalanced arbeitendes SAW Filter
DE69829271T2 (de) Ein vorher angepasster MMIC Transistor hoher Leistung mit verbesserter Erdschlusspotentialkontiniutät
DE10102891A1 (de) Hochleistungsverstärker mit Verstärkerelement, dazugehörige Funkübertragungseinrichtung und Meßeinrichtung dafür
DE3340566C2 (de)
DE3338895A1 (de) Digitales phasenglied fuer mikrowellenbetrieb
DE69227797T2 (de) Vorrichtung und Verfahren zur Teilung bzw. Kombination von Mikrowellenenergie einer ungeraden Anzahl von Transistor-Chips
DE69022332T2 (de) Anpassungsnetzwerk für Hochfrequenz-Transistor.
DE60223479T2 (de) Angepasste Breitband-Schaltmatrix mit aktiver Diode Isolation
DE60101089T2 (de) Multifunktionelle integrierte schaltungsanordnung hoher frequenz
DE60118087T2 (de) Hochfrequenzleistungsverstärker
DE102005056906B4 (de) Integrierte Schaltungsanordnung mit in Reihe geschalteten Kondensatoren und Verwendung
DE69529040T2 (de) Monolitische integrierte Schaltung hoher Frequenz
DE60019021T2 (de) Gegentaktverstärker mit dualer koplanarer Übertragungsleitung
DE102009049609B4 (de) Streifenleiter-Balun
DE19749912A1 (de) Lange-Koppler
EP1001464B1 (de) Monolithisch integrierte Schaltung mit mehreren Kapazitäten

Legal Events

Date Code Title Description
8364 No opposition during term of opposition