JP5195192B2 - コプレーナ線路及びその製造方法 - Google Patents

コプレーナ線路及びその製造方法 Download PDF

Info

Publication number
JP5195192B2
JP5195192B2 JP2008233399A JP2008233399A JP5195192B2 JP 5195192 B2 JP5195192 B2 JP 5195192B2 JP 2008233399 A JP2008233399 A JP 2008233399A JP 2008233399 A JP2008233399 A JP 2008233399A JP 5195192 B2 JP5195192 B2 JP 5195192B2
Authority
JP
Japan
Prior art keywords
film
signal line
substrate
insulating film
coplanar
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008233399A
Other languages
English (en)
Other versions
JP2010068313A (ja
Inventor
毅彦 槇田
功 玉井
真一 星
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2008233399A priority Critical patent/JP5195192B2/ja
Priority to US12/461,610 priority patent/US20100059896A1/en
Publication of JP2010068313A publication Critical patent/JP2010068313A/ja
Application granted granted Critical
Publication of JP5195192B2 publication Critical patent/JP5195192B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G02B6/136—Integrated optical circuits characterised by the manufacturing method by etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12035—Materials
    • G02B2006/12061—Silicon
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12083—Constructional arrangements
    • G02B2006/12097—Ridge, rib or the like
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/06—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 integrated waveguide
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1903—Structure including wave guides
    • H01L2924/19033—Structure including wave guides being a coplanar line type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Waveguides (AREA)
  • Structure Of Printed Boards (AREA)

Description

この発明は、ミリ波の周波数帯域で動作する集積回路チップ間の接続、又は、集積回路チップとパッケージのコネクタとの接続に用いられるコプレーナ線路と、その製造方法に関する。
ミリ波の周波数帯域で用いられるコプレーナ線路は、一般にＧａＡｓあるいはＩｎＰ等の化合物半導体結晶基板に、金属配線パターンが形成されて構成される。これら化合物半導体結晶基板は、１０７Ωｃｍ程度の高い抵抗率を有するため、化合物半導体結晶基板に、コプレーナ線路を形成すれば、基板への電磁波の漏れを低減できる。
従って、化合物半導体結晶基板を用いることにより、周波数が１０ＧＨｚ以上の高周波数帯域におけるＭＭＩＣ（Ｍｏｎｏｌｉｔｈｉｃ Ｍｉｃｒｏｗａｖｅ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）を作成することが可能である。すなわち、化合物半導体結晶基板にトランジスタ又はミキサ等の能動デバイスや、能動デバイスの入出力側にインピーダンス整合回路としての伝送線路、あるいは、フィルタ又はインダクタ等の受動素子を形成することができる。
しかしながら、化合物半導体結晶基板は、シリコン結晶基板と比較して高価格である。また、これら化合物半導体結晶基板の市場におけるサイズの主流は、直径３〜４インチである。一方、シリコン結晶基板のサイズの主流は、直径６インチ以上である。このように、化合物半導体結晶基板は、高価格である上、サイズも小さいので、化合物半導体結晶基板に形成されるコプレーナ線路は、製造コストが高くなる。
一方、抵抗率が１ｋΩ・ｃｍ〜１０ｋΩ・ｃｍ程度のシリコン単結晶基板に膜厚が１０μｍ以上のシリコン酸化膜、シリコン窒化膜又はポリイミド膜などの絶縁膜を形成し、この絶縁膜上に信号線路と接地導体を形成したコプレーナ線路が知られている（例えば、特許文献１参照）。このコプレーナ線路によれば、基板として シリコン単結晶基板を用いる場合であっても、基板への電磁波の漏れを低減でき、周波数が１０ＧＨｚ以上の高周波帯域のＭＭＩＣを製造することが可能である。
特開２０００−６８７１４号公報
しかしながら、上述の特許文献１に開示されているコプレーナ線路では、絶縁膜の膜厚が１０μｍ以上である。絶縁膜としてシリコン酸化膜又はシリコン窒化膜を、発明者が使用できるプラズマＣＶＤ装置を用いて形成する場合、シリコン酸化膜及びシリコン窒化膜の成長レートは、それぞれ４０ｎｍ／分及び１４ｎｍ／分である。従って、膜厚１０μｍの絶縁膜を形成するのに、それぞれ２５０分及び７２０分程度かかることになり、プラズマＣＶＤ法による絶縁膜の形成は、非現実的である。
なお、成膜条件を変更することによって、成長速度を増大させることは可能であるが、その場合、膜質の劣化を改善する工夫も必要となる。さらに、膜厚増に応じたウエハのそりも問題となり、後のフォトリソグラフィ工程による現像不具合についても考慮しなければならない。
また、ポリイミド膜のようにスピンコートを利用した塗布系の膜材料であれば、膜厚２〜８μｍで形成可能な製品も市販されている。
しかし、ポリイミド膜で絶縁膜を形成する場合、通常の半導体プロセスと異なる工程を採用するため、例えば、金属の密着力を高めるための表面処理を行うなど、追加処理を導入することになり、結果的にコスト増につながる恐れがある。また、市販品の塗布系の膜材料は、１回の塗布工程で膜厚を１０μｍ以上にすることが困難であることが多い。このため、膜厚を１０μｍ以上にするには、２回以上の塗布工程が必要になる。
この場合、焼成時間が３０分から１時間程度の焼成工程が、各塗布工程後に必要となり、製造時間増につながる。また、２回目の塗布工程では、膜にひび割れが発生する場合がある。
この発明は、上述の問題点に鑑みてなされたものであり、この発明の目的は、シリコン単結晶基板に膜厚が１０μｍ以上であるような厚い絶縁膜を形成することなく、ミリ波帯域での基板への電磁波の漏れによる減衰が小さいコプレーナ線路及びその製造方法を提供することである。
上述した目的を達成するために、この発明のコプレーナ線路は、抵抗率が１ｋΩ・ｃｍ〜１０ｋΩ・ｃｍであるシリコン製の基板と、基板上に形成された信号線路と、基板上の、信号線路を挟む位置に形成された１対の接地導体と、基板と信号線路の間に設けられた信号線路用絶縁膜と、基板と接地導体の間に、信号線路用絶縁膜と離間して設けられた接地導体用絶縁膜と、１対の接地導体を接続するエアブリッジ配線とを有して構成される。ここで、エアブリッジ配線が、基板の、信号線路と接地導体との間の領域に形成された凹部、及び信号線路を被覆し、基板との界面に低抵抗層が形成される絶縁性の保護膜と、保護膜の上側に、保護膜との間に間隔を空けて形成された金属配線とを有する。このとき、凹部の深さを、少なくとも２００ｎｍとするのが良い。
上述したコプレーナ線路の好適な実施形態によれば、信号線路用絶縁膜及び接地導体用絶縁膜の厚みが２００ｎｍ〜２μｍであるのが良い。
また、信号線路用絶縁膜及び接地導体用絶縁膜が、シリコン酸化膜、シリコン窒化膜及びシリコン酸窒化膜のいずれか１つであるのが良い。また、信号線路用絶縁膜及び接地導体用絶縁膜を、シリコン酸化膜及びシリコン酸窒化膜のいずれか一方と、シリコン窒化膜との積層構造としても良い。
また、エアブリッジ配線を、伝搬する電磁波の波長の１／４の間隔で設けることが良い。
また、この発明のコプレーナ線路の製造方法は、以下の工程を有している。
先ず、抵抗率が１ｋΩ・ｃｍ〜１０ｋΩ・ｃｍであるシリコン製の基板の１の主表面上に絶縁膜を形成する。次に、絶縁膜上に信号線路、及び、該信号線路を挟む位置に１対の接地導体を形成する。次に、信号線路及び接地導体をマスクとして、絶縁膜の、信号線路及び接地導体間の部分を除去する。そして、基板の、信号線路と接地導体との間の領域に凹部を形成し、続いて、凹部、及び信号線路を、基板との界面に低抵抗層が形成される絶縁性の保護膜で被覆する。最後に、保護膜の上側に、保護膜との間に間隔を空けて１対の接地導体を接続する金属配線を備えるエアブリッジ配線を形成する。このとき、凹部の深さを、少なくとも２００ｎｍに形成するのが良い。
このとき、絶縁膜を２００ｎｍ〜２μｍの厚みで形成するのが良い。
この発明のコプレーナ線路の製造方法の好適な実施形態によれば、絶縁膜を、シリコン酸化膜、シリコン窒化膜及びシリコン酸窒化膜のいずれか１つで形成するのが良い。また、絶縁膜を、シリコン酸化膜及びシリコン酸窒化膜のいずれか一方と、シリコン窒化膜との積層構造として形成しても良い。
これらのシリコン酸化膜、シリコン窒化膜及びシリコン酸窒化膜をプラズマＣＶＤ法により形成するのが良い。
また、この発明のコプレーナ線路の製造方法の好適な実施形態によれば、絶縁膜の、信号線路及び接地導体間の部分を除去した後、以下の工程を行うのが良い。
また、エアブリッジ配線を、伝搬する電磁波の波長の１／４の間隔で設けることが好ましい。
この発明のコプレーナ線路及びその製造方法によれば、信号線路及び接地導体間の部分の絶縁膜が除去されている。高抵抗シリコン基板上に絶縁膜を形成することによりシリコン基板と絶縁膜との境界付近に低抵抗層が生じるが、信号線路及び接地導体間の部分の絶縁膜が除去されているので、この低抵抗層が消失する。
このことから、信号線路用絶縁膜及び接地導体用絶縁膜の膜厚は、信号線路及び接地導体と基板とを絶縁できる程度の厚みで良く、例えば２００ｎｍ程度にすることができる。この結果、絶縁膜を通常のプラズマＣＶＤ法で形成することが可能となり、コプレーナ線路を安価かつ容易に提供することができる。
以下、図を参照して、この発明の実施の形態について説明するが、各構成要素の形状、大きさ及び配置関係については、この発明が理解できる程度に概略的に示したものに過ぎない。また、以下、この発明の好適な構成例につき説明するが、各構成要素の材質及び数値的条件などは、単なる好適例にすぎない。従って、この発明は以下の実施の形態に限定されるものではなく、この発明の構成の範囲を逸脱せずにこの発明の効果を達成できる多くの変更又は変形を行うことができる。
（コプレーナ線路）
図１（Ａ）及び（Ｂ）を参照して、この発明のコプレーナ線路について説明する。
図１（Ａ）は、コプレーナ線路の一構成例の主要部の切断端面を示す図である。
コプレーナ線路１０は、基板２０と、基板２０上に形成された信号線路４２と、基板２０上の、信号線路４２を挟む位置に形成された１対の接地導体４４とを備えている。信号線路４２及び接地導体４４は、基板２０の一方の主表面２０ａ上に形成された絶縁膜上に、形成されている。ここで、基板２０と信号線路４２の間に設けられた絶縁膜を信号線路用絶縁膜３２と称し、また、基板２０と接地導体４４の間に、信号線路用絶縁膜３２と離間して設けられた絶縁膜を接地導体用絶縁膜３４と称する。すなわち、このコプレーナ線路１０は、信号線路４２と接地導体４４の間の領域には、絶縁膜が設けられておらず、基板と信号線路４２の間、及び、基板２０と接地導体４４の間にのみ絶縁膜が設けられている。
基板２０として、高抵抗のシリコン単結晶基板（以下、高抵抗シリコン基板と称する
こともある。）が用いられる。ここでは、高抵抗シリコン基板の抵抗率は、１ｋΩ・ｃｍ以上１０ｋΩ・ｃｍ以下とする。
信号線路用絶縁膜３２及び接地導体用絶縁膜３４は、例えば、シリコン酸化膜（ＳｉＯ２膜）、シリコン窒化膜（ＳｉＮ膜）及びシリコン酸窒化膜（ＳｉＯＮ膜）のいずれか１つにすることができる。これらＳｉＯ２膜、ＳｉＮ膜及びＳｉＯＮ膜は、任意好適な従来周知の方法で形成することができ、例えば、プラズマＣＶＤ法で形成すればよい。
信号線路用絶縁膜３２及び接地導体用絶縁膜３４の膜厚は、基板２０と、信号線路４２及び接地導体４４との間で絶縁される程度の厚みであれば良く、２００ｎｍ以上であるのが良い。
また、信号線路用絶縁膜３２及び接地導体用絶縁膜３４の膜厚が大きくなると、応力の影響が大きくなるので、２μｍ以下にするのが良い。
なお、信号線路用絶縁膜３２及び接地導体用絶縁膜３４をＳｉＯ２膜又はＳｉＯＮ膜で形成する場合、信号線路及び接地導体との密着力を高めるため、ＳｉＯ２膜又はＳｉＯＮ膜上に、ＳｉＮ膜を設けた積層構造にするのが良い。
図１（Ａ）は、基板２０の主表面２０ａが平坦な場合を示しているが、この例に限定されない。
図１（Ｂ）は、この発明のコプレーナ線路の他の構成例の主要部の切断端面を示す図である。
この構成例のコプレーナ線路１２は、基板２２の、信号線路４２と接地導体４４の間の領域、すなわち、絶縁膜が形成されていない領域の、基板２２の主表面２２ａに凹部２４を有している。この凹部２４の深さは、少なくとも２００ｎｍ程度の深さに形成するのが良い。これは、通常、コプレーナ線路では、伝播する電磁波の波長の４分の１程度の間隔で、信号線路の両側にある接地導体を同電位にするためのエアブリッジを形成することによる。
このエアブリッジを形成するには、信号線路４２と接地導体４４の間の、絶縁膜が形成されていない領域に、保護膜が形成される。この保護膜をＳｉＯ２膜やＳｉＯＮ膜などで形成すると、この保護膜と基板との界面に低抵抗層が発生し、基板への電磁波の漏れが大きくなる。
これに対し、この構成例では、基板２２の主表面２２ａに少なくとも２００ｎｍの深さの凹部２４が設けられている。このため、基板２２と保護膜との界面に低抵抗層が発生したとしても、信号線路４２からの距離が凹部２４の深さの分だけ離れるので、その影響を受けない。
なお、保護膜として、感光性低誘電率コーティング樹脂であるＡＬ−Ｐｏｌｙｍｅｒ（旭硝子株式会社製：商品名）を用いる場合は、低抵抗層が発生しないため、必ずしも凹部を設けなくてもよい。
図２を参照してエアブリッジ構造について説明する。図２は、エアブリッジ構造の主要部の切断端面を示す図である。
ここでは、図１（Ｂ）を参照して説明した、基板２２に凹部を有するコプレーナ線路の場合について説明する。
コプレーナ線路には、保護膜５０が設けられている。保護膜５０は、信号線路４２及び接地導体４４の上側表面及び側面上と、信号線路用絶縁膜３２及び接地導体用絶縁膜３４の側面上と、基板２２に形成された凹部２４の底面及び側面上に設けられている。
保護膜５０には、１対の接地導体４４の部分をそれぞれ露出する開口部５２が設けられていて、この１対の接地導体４４間を金属配線で接続する、エアブリッジが形成されている。この金属配線は、例えば、カレントフィルム６２及びめっきにより形成された任意好適な金属６４で構成されている。なお、カレントフィルム６２は、例えば、それぞれ膜厚が５０ｎｍと１００ｎｍのチタン（Ｔｉ）と金（Ａｕ）の積層膜とすることができる。
（コプレーナ線路の製造方法）
図３（Ａ）〜（Ｅ）を参照して、コプレーナ線路の製造方法について説明する。図３（Ａ）〜（Ｅ）は、コプレーナ線路の製造方法を説明するための工程図である。
先ず、基板２０として、抵抗率が、１ｋΩ・ｃｍ以上１０ｋΩ・ｃｍ以下であるような、高抵抗シリコン基板を用意する（図３（Ａ））。この基板２０は、任意好適な従来周知の方法により洗浄されて、自然酸化膜が除去される。
次に、基板２０の１の主表面２０ａ上に絶縁膜３０を形成する。絶縁膜３０の形成は、例えば、任意好適な従来周知のプラズマＣＶＤ法や熱ＣＶＤ法により行われ、絶縁膜３０として、ＳｉＯ２膜、ＳｉＮ膜、又は、ＳｉＯＮ膜が形成される（図３（Ｂ））。
この絶縁膜３０の膜厚は、後の工程で形成される信号線路及び接地導体と、基板とが絶縁される程度の膜厚であれば良く、２００ｎｍ以上の厚みで形成される。一方、絶縁膜３０の膜厚が大きくなると、応力の影響が大きくなるので、絶縁膜３０の膜厚を２μｍ以下にするのが良い。
ここで、絶縁膜３０をＳｉＯ２膜又はＳｉＯＮ膜で形成する場合、後の工程で形成される信号線路及び接地導体との密着力を高めるために、ＳｉＯ２膜又はＳｉＯＮ膜上に、膜厚が２０ｎｍ程度のごく薄いＳｉＮ膜を形成するのが良い。すなわち、絶縁膜３０を、ＳｉＯ２膜及びＳｉＯＮ膜のいずれか一方と、ＳｉＮ膜との積層構造として形成するのが良い。
次に、絶縁膜３０上に、信号線路と、信号線路を挟む位置に１対の接地導体を形成する。信号線路及び接地導体は、例えば、従来周知のフォトリソグラフィ法及び蒸着により形成される。
この場合、先ず、絶縁膜３０上にレジストを塗布する。その後、露光及び現像を行い、信号線路が形成される領域７２、及び、接地導体が形成される領域７４のレジストを除去して、コプレーナ線路用のレジストパターン７０を形成する。その後、例えば、蒸着又はめっきにより金属膜４０を形成する。金属膜４０の材質として、例えば金（Ａｕ）を用いることができる（図３（Ｃ））。
その後、有機溶剤等を用いて、レジストパターン７０を除去すると、信号線路４２及び接地導体４４が得られる（図３（Ｄ））。
次に、信号線路４２及び接地導体４４をマスクとして用いたエッチングを行い、信号線路４２及び接地導体４４間の領域部分７３の絶縁膜３０を除去する。このエッチングは、例えば、ＳＦ６ガス又はＣＦ４ガスを用いた反応性イオンエッチング（ＲＩＥ：Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）によって行うことができる。ここで用いられる、ＳＦ６ガス又はＣＦ４ガスは、金属とは反応しないので、前の工程で形成された信号線路４２及び接地導体４４を、そのままマスクとして用いることができる。また、ウェットエッチングによりエッチングを行っても良い（図３（Ｅ））。
なお、このエッチングの際には、絶縁膜３０とともに、基板２０の部分をオーバーエッチングして、基板２０の主表面側に凹部を形成しても良い。
（エアブリッジの製造方法）
図４及び図５を参照して、エアブリッジ構造の製造方法について説明する。図４及び５は、エアブリッジ構造の製造方法を説明するための工程図である。
このエアブリッジの製造方法は、図３を参照して説明した、コプレーナ線路の製造工程に引き続いて行われる。
図３（Ｅ）に示されるコプレーナ線路を形成した後、さらに、基板２０のオーバーエッチングを行い、基板２２の主表面２２ａ側に凹部２４を形成する。この凹部２４は、２００ｎｍ以上の深さで形成される（図４（Ａ））。
次に、コプレーナ線路上に、保護膜５０を形成する。保護膜５０の形成は、例えば、任意好適な従来周知のプラズマＣＶＤ法や熱ＣＶＤ法により行われ、保護膜５０として、ＳｉＯ２膜又はＳｉＮ膜が２００ｎｍ程度の膜厚で形成される。その後、保護膜５０の接地導体４４上の部分に開口部５２を形成する。この開口部５２の形成は、任意好適なフォトリソグラフィ法及びエッチング工程により行われる（図４（Ｂ））。
次に、保護膜５０上に、エアブリッジ用のレジストパターン７５を形成する。このレジストパターン７５は、保護膜５０に形成された開口部５２に対応する部分に、開口部７６を有している（図４（Ｃ））。
次に、レジストパターン７５上に、カレントフィルム６２を蒸着する。カレントフィルム６２は、例えばチタン（Ｔｉ）と金（Ａｕ）の積層膜で、それぞれ膜厚が５０ｎｍと１００ｎｍである(図５（Ａ）)。
次に、めっき用のレジストパターン７８を形成する。このレジストパターン７８は、エアブリッジ配線を形成する部分を露出し、他の部分を覆うように形成されている。めっき用のレジストパターン７８を形成した後、めっき用のレジストパターン７８から露出したカレントフィルム６２上に、例えば金めっきを行い金属６４を形成し、エアブリッジ配線を得る（図５（Ｂ））。
その後、めっき用のレジストパターン７８、エアブリッジ配線の非形成領域のカレントフィルム６２、及びエアブリッジ用のレジストパターン７５を順に除去すると、エアブリッジ構造が得られる（図５（Ｃ））。
（コプレーナ線路の動作）
図６（Ａ）及び（Ｂ）を参照して、コプレーナ線路の動作の評価方法を説明する。図６（Ａ）は、図１（Ａ）を参照して説明した一構成例のコプレーナ線路の概略的な上面図である。なお、図６（Ａ）中、構成要素にハッチングを施してあるが、このハッチングは断面を表示するのではなく、各構成要素の領域を強調して示してあるに過ぎない。図１（Ａ）は、図６（Ａ）のＩ−Ｉ´線に沿って取った断面図に相当する。
図６（Ｂ）は、コプレーナ線路の小信号特性としてＳパラメータを求めるための評価装置の模式図である。
コプレーナ線路のパターンでは、基板表面に、信号線路４２と、信号線路４２を挟む位置に１対の接地導体４４−１及び４４−２とが配置されている。信号線路４２の両端には、第１ポートＰ１と第２ポートＰ２である電極パッドが形成されている。また、接地導体４４の両端にも、それぞれ、接地ポートＱである電極パッドが形成されている。
図６（Ａ）に示す構成例では、信号線路４２と、１対の接地導体４４−１及び４４−２の対向辺は互いに平行となっている。また、信号線路４２と、１対の接地導体４４−１及び４４−２との距離は、同一となっている。また、信号線路４２の長手方向に対して対称なパターンとなっている。
図６（Ｂ）に示す、Ｓパラメータを求めるための評価装置は、ネットワークアナライザ１２４、パーソナルコンピュータ１２６、基板搭載ステージ１２８、及び、プローブヘッド１３２−１及び１３２−２を備えている。コプレーナ線路が形成された被測定基板１１０は、基板搭載ステージ１２８に設置される。接地導体４４−１及び４４−２の両端の接地ポートＱと、信号線路４２の第１ポートＰ１及び第２ポートＰ２は、従来周知のコプレーナ形状を有するプローブヘッド１３２−１及び１３２−２を介して、ネットワークアナライザ１２４に接続される。コプレーナ形状を有するプローブヘッド１３２−１及び１３２−２は、信号線路４２の第１ポートＰ１及び第２ポートＰ２と、接地導体４４−１及び４４−２の接地ポートＱに、同時に接触可能である形状に形成されている。すなわち、この構成例では、一方のプローブヘッド１３２−１は、図６（Ａ）中の信号線路４２及び接地導体４４−１及び４４−２の左側の電極パッドに接続され、他方のプローブヘッド１３２−２は、右側の電極パッドに接続される。
このプローブヘッド１３２−１及び１３２−２として、例えば、カスケードマイクロテック社が提供しているエアコプレーナプローブヘッドを用いることができる。また、ネットワークアナライザには、アジレント・テクノロジー株式会社やアンリツ株式会社等から提供されている、測定周波数帯域に応じたネットワークアナライザを適宜利用することができる。
高周波数帯域における小信号特性を示す指標として、Ｓパラメータを行列要素とするＳ行列が利用されている。Ｓパラメータは、入力信号に対する、透過出力電気信号及び反射出力電力成分の比として表現されるパラメータであるため、高周波数帯域においても、測定することが可能なパラメータである。Ｓ行列は次式(１)によって定義される２行２列の行列である。
Figure 0005195192
ここで、ａ１及びａ２は入力信号の電力を与える縦ベクトル成分である。また、ｂ１、ｂ２は出力信号の電力を与える縦ベクトル成分である。
信号線路４２の両端をそれぞれ第１ポートＰ１及び第２ポートＰ２とした場合、第１ポートＰ１に入力信号ａ１を入力して、第１ポートＰ１から出力される反射信号ｂ１及び第２ポートＰ２から出力される透過信号ｂ２を観測することによって、第１ポートＰ１に入力された入力信号ａ１に対する反射係数及び透過係数を求めそれぞれをＳ行列のｓ１１及びｓ２１成分とする。そして、第２ポートＰ２に入力信号ａ２を入力して、第２ポートＰ２から出力される反射信号ｂ２及び第１ポートＰ１から出力される透過信号ｂ１を観測することによって、第２ポートＰ２に入力された入力信号ａ２に対する反射係数及び透過係数を求めそれぞれをＳ行列のｓ２２及びｓ１２成分とすることにより、コプレーナ線路のＳ行列が確定される。
すなわち、Ｓ行列の行列要素ｓ１１やｓ２２は、第１ポートＰ１あるいは第２ポートＰ２側で観測される反射係数である。一方、Ｓ行列の行列要素ｓ１２やｓ２１は、第１ポートＰ１から第２ポートＰ２への透過係数、あるいは第２ポートＰ２から第１ポートＰ１への透過係数である。
図６（Ａ）に示したコプレーナ線路の場合には、第１ポートＰ１と第２ポートＰ２とに対して、そのパターン形状が左右対称の形をしているから、測定誤差、あるいは外部環境の擾乱による影響を除けば、ｓ１１＝ｓ２２、かつｓ１２＝ｓ２１となるはずである。外部環境の擾乱とは、温度変化あるいは雑音等を指す。
ここで、小信号（入力信号）の周波数帯域を必要とする周波数帯域に設定して、Ｓパラメータの計測を実行する。減衰定数αｍは、計測されたＳパラメータのうちｓ２１（又はＳ１２）を用いて、次式（２）で与えられる。
Figure 0005195192
ここで、Ｈはコプレーナ線路を形成する信号線路の両端の間隔（第１ポートＰ１と第２ポートＰ２の間の間隔）であり、伝送線路の長さに該当する。
上述した方法で得られた減衰定数を図７に示す。図７は、減衰定数の周波数依存性を示す特性図である。図７では、横軸に周波数（ＧＨｚ）を取って示し、縦軸に、減衰定数αｍ（ｄＢ／ｍ）を取って示している。図７は、図１（Ａ）を参照して説明した本発明のコプレーナ線路についての測定結果であり、基板の抵抗率が１０ｋΩ・ｃｍの減衰定数を○で示し、基板の抵抗率が１ｋΩ・ｃｍの減衰定数を×で示している。また、従来のコプレーナ線路について基板をＩｎＰ基板とした場合について、□で示している。
図７に示されるように、本発明の構成によれば、基板に安価なシリコン基板を用いた場合でも、化合物半導体基板を用いた場合と、同等の減衰定数を有するコプレーナ線路が形成されていることがわかる。
図８を参照して、コプレーナ線路の等価回路について説明する。図８（Ａ）及び（Ｂ）はコプレーナ線路の等価回路を示す図である。図８（Ｂ）は、特に図８（Ａ）のＧｓ、Ｃｓ、Ｃａ、及びＣｉが関っている箇所を抜き出した等価回路である。
図８に示すＬ及びＲは、それぞれ信号線路４２の単位長さ当たりのインダクタンスと抵抗である。Ｃｓ及びＧｓはそれぞれ基板とコプレーナ線路とによって形成される単位長さ当たりのキャパシタンス及びコンダクタンスの値である。Ｃｉは、基板と、信号線路の間に設けられた信号線路用絶縁膜のキャパシタンスの値である。また、Ｃａは、コプレーナ線路と、上方の空気とによって形成される単位長さ当たりのキャパシタンスの値である。基板の比誘電率をεｒ、真空の誘電率をε０、絶縁膜の比誘電率をεｉ、真空中の光速をｃ０とする。また、長さの単位はメートルであり、単位長さとは、ここでは１（ｍ）を意味する。
信号線路４２の抵抗Ｒは、信号線路の材質と形状から計算することができる。例えば、信号線路を構成する導体金属の抵抗率をρ、信号線路の幅をｗ、信号線路の厚みをｄとすると、信号線路の単位長さあたりの抵抗Ｒは、次式（３）で与えられる。
Figure 0005195192
また、表皮効果の影響が現れる周波数帯域のＳパラメータを求める場合には、以下の手順に従って抵抗Ｒの値を算出する。表皮効果とは、高周波信号が導体金属薄膜等の導体線を流れる時、電流密度が導体線の表面で高く、表面から離れると低くなる現象のことである。すなわち、周波数が高くなるほど電流が表面へ集中するという効果である表皮効果によって、周波数が高くなるほど導体線の交流抵抗値は、見かけ上大きくなる。
電磁場の強度が導体金属薄膜表面における値の１／ｅ（ｅは自然対数の底の値である。）倍の値まで減衰する距離δを表皮厚さ(ｓｋｉｎ ｄｅｐｔｈ)といい、次式（４）で与えられる。
Figure 0005195192
ここで、σは導体金属のコンダクタンス、ωは角周波数、μは導体金属の透磁率であり通常は真空の透磁率μ０に等しい。
いま、信号線路４２の幅ｗと薄膜の厚さｄとの関係が、ｗ＞ｄであると仮定する。この幅ｗは、信号線路４２の延在方向に直交し、かつ基板２０の表面に平行な方向にとった長さであり、厚さｄは、基板２０の表面に直交する方向の長さである。一般に蒸着法で形成される金属膜の膜厚ｄは１００ｎｍのオーダーである。一方、信号線路４２の幅ｗは数μｍ〜数十μｍ程度に形成される。したがって、上述の仮定ｗ＞ｄは十分に成り立っている。
表皮効果が顕著に発現するのは、距離δがｄ／２以下となる角周波数ωにおいてである。このときの周波数fは、式(４)において、δ＝ｄ／２、ω＝２πｆの関係を代入して、次式(５)で与えられる。
Figure 0005195192
図９を参照して表皮効果を考慮した抵抗値を求める。図９は抵抗値を算出するための金属直方体モデルを示す斜視図である。この金属直方体モデルは、高さがｄ［ｍ］、幅がｗ（＞ｄ）［ｍ］、長さがＨ［ｍ］の金属の直方体である。この金属の直方体を、信号が伝播する導体線とみなすことができる。すなわち、後述する金属薄膜、好ましくはＡｕ薄膜、で形成される信号線路の一部とみなすことができる。
表面からの距離ｘ〜（ｘ＋ｄｘ）の範囲の領域での微小コンダクタンスｄσは、図９に斜線を施して示してある領域の面積がｄｘ×２{（ｗ−２ｘ）＋（ｄ−２ｘ）}であるから、次式(６)で与えられる。
Figure 0005195192
この式をｘについて０〜ｄ／２まで積分してその逆数をとれば、次式(７)で与えられるように、この導体線の抵抗値Ｒ（＝１／Ｇ）が求まる。
Figure 0005195192
以上説明した計算結果をまとめると、以下のとおり式(８−１)及び式(８−２)として表すことができる。
Figure 0005195192
上述の式(８−１)及び式(８−２)において、周波数ｆの値が４／(πμσｄ２)の前後において抵抗値Ｒの値は不連続となる。しかしながら、実際の導体線においては、周波数ｆの値の全てに対して抵抗値Ｒが式(８−２)で与えられるものとして扱っても、特段の問題は生じない。
基板とコプレーナ線路とによって形成される単位長さ当たりのキャパシタンス成分の値Cs、及びコンダクタンスの値Gsは、等角写像法によって求めることができる（例えば、論文：C.P.Wen, "Coplanar Waveguide: A Surface Strip Transmission Line Suitable for Nonreciprocal Gyromagnetic Device Applications", IEEE Transactions on Microwave Theory and Techniques, vol.MTT-17, No.12, pp.1087-1090 (1969)を参照）。
図１０(Ａ)及び（Ｂ）を参照して、キャパシタンス成分の値Ｃｓ、及びコンダクタンスの値Ｇｓを導出する。図１０（Ａ）は、コプレーナ線路の、基板２０の表面に垂直であり、かつ信号線路の長さ方向に対しても垂直な平面による切り口断面を示す図である。図１０(Ｂ)は、等角写像によって得られるコプレーナ線路の写像を示す図である。
図１０（Ａ）の紙面内において、信号線路４２の幅方向の線対称中心を原点０とし、基板２０の表面上であって、信号線路４２の幅方向にx軸、このｘ軸と被測定基板とに垂直にｙ軸を取る。信号線路４２の両端のｘ座標を−ａ１及びａ１とすると、信号線路４２の幅ｗは２ａ１で与えられる。また、接地導体４４−１及び４４−２の信号線路４２に対する側の端のｘ座標をそれぞれ−ｂ１及びｂ１とすれば、信号線路４２から接地導体４４−１及び４４−２までのそれぞれの距離ｇは、ｂ１−ａ１で与えられる。
基板２０は、ｙ軸の負の方向に半無限大の大きさを有しているものとする。C.P.Wenの上述の論文によれば、図１０（Ａ）に示すコプレーナ線路を等角写像することによって、図１０（Ｂ）に示す写像が得られる。すなわち図１０（Ｂ）に示す写像において、誘電体である半無限大の基板２０が、等角写像を表す複素平面上での４点（−ａ＋ｊｂ）、（ａ＋ｊｂ）、（−ａ）、（ａ）を頂点とする長方形で囲まれた図形として写像される。
写像前の信号線路４２、接地導体４４−１及び４４−４のそれぞれは、写像後は図１０（Ｂ）に示すように、等角写像を表す複素平面上で（−ａ＋ｊｂ）、（ａ＋ｊｂ）、（−ａ）及び（ａ）で与えられる４点を頂点とする長方形を構成する４辺にそれぞれ写像される。信号線路４２から接地導体４４−１及び４４−２までのそれぞれの距離ｇは、写像によって、距離ｂに変換され、等角写像を表す複素平面上での長方形の上下の辺の長さは２ａとなる。
このように写像することによって、コプレーナ線路を構成する導体部分と、基板と、コプレーナ線路を構成する導体部分、及び周囲の真空によって形成されるキャパシタの容量が計算可能となる。
写像後のａ及びｂの具体的な値は得られないが、上述のC.P.Wenの論文に開示された公式を用いれば、ａとｂとの比（ａ／ｂ）を得ることができる。比（ａ／ｂ）の値の求め方は後述するが、この比（ａ／ｂ）の値を用いて、コプレーナ線路を構成する導体部分と被測定基板とによって形成されるキャパシタンス成分の値Ｃｓ、及びコプレーナ線路を構成する導体部分及び被測定基板の双方以外の領域によって形成されるキャパシタンスの値Ｃａは、それぞれ次式(９−１)及び(９−２)で与えられる。ここで、εrは基板２０の比誘電率、ε0は真空の誘電率である。
Figure 0005195192
次に、信号線路４２のインダクタンスLを求める。コプレーナ線路を一体と見なす系全体のキャパシタンスＣは、Ｃｓ＋Ｃａで与えられる。すなわち、Ｃ＝Ｃｓ＋Ｃａである。
コプレーナ線路を伝播する電磁波の位相速度ｖｐは、次式(１０)で与えられる。
Figure 0005195192
従って、コプレーナ線路を一体と見なす系全体の特性インピーダンスＺ０は、次式(１１)で与えられる。
Figure 0005195192
無線通信システムにおいては、特性インピーダンスは５０Ωに設定される場合が多いので、式(１１)で与えられる特性インピーダンスの値が５０Ωとなるよう設定するのがよい。
以上説明した内容を整理すると、信号線路４２のインダクタンスＬの値は、次式(１２)で与えられる。
Figure 0005195192
最後に、コンダクタンスＧｓは、誘電損失に係わるパラメータである。結晶基板の供給メーカからは、結晶基板についての、直流（ＤＣ）信号に対するコンダクタンスσｐあるいは抵抗率ρ０が提供される。上述のC.P.Wenの論文で開示されている等角写像法によって、結晶基板に形成されるコプレーナ線路の直流信号に対するコンダクタンスＧｓが求められ、Ｇｓ＝σ０×（ａ／ｂ）で与えられる。
次に、図１１を参照して、基本的な分布定数回路として平面上に平行に配置された２本の平行導体線を考える。図１１は、平面上に平行に配置された２本の平行導体線からなる分布定数回路の等価回路を示す図である。
図１１において、平行導体線の長さ方向に沿った方向にｘ軸が設定されている。
図１１に示す等価回路の単位長さ（１ｍ）当たりの抵抗、インダクタンス、コンダクタンス及びキャパシタンスを、それぞれＲ０、Ｌ０、Ｇ０及びＣ０とする。図１１に示す分布定数回路の微小区間に対してキルヒホッフの法則を適用する。
ｘ軸上での点ｘにおける電圧、電流をそれぞれＶ、Ｉとして、点（ｘ＋ｄｘ）における電圧、電流をそれぞれ（Ｖ＋ｄＶ）、（Ｉ＋ｄＩ）とすると、電圧及び電流に対して、次式（１３−１）および式(１３−２)がそれぞれ成立する。
Figure 0005195192
式(１３−１)及び式(１３−２)を整理して、次式(１４−１)及び式(１４−２)が得られる。
Figure 0005195192
電圧Ｖ、電流Ｉに対してそれぞれ、Ｖ＝Ｖ（ｘ）・ｅｘｐ（ｊωｔ）、Ｉ＝Ｉ（ｘ）・ｅｘｐ（ｊωｔ）として、式(１４−１)及び式(１４−２)に代入して、次式(１５−１)及び(１５−２)が得られる。
Figure 0005195192
式(１５−１)及び(１５-2)をｘで微分すると、次式(１６−１)及び(１６−２)が得られる。
Figure 0005195192
式(１６−１)及び(１６−２)に式(１５−１)及び(１５−２)を代入すると、次式(１７−１)及び(１７−２)が得られる。
Figure 0005195192
式(１７−１)及び(１７−２)で与えられる微分方程式の解Ｖ（ｘ）及びＩ（ｘ）は、それぞれ次式(１８−１)及び(１８−２)で与えられる。
Figure 0005195192
ここで、Ａ及びＢの値は境界条件によって確定する積分定数であり、Ｗ及びγは、それぞれ次式(１９−１)及び(１９−２)で与えられる。
Figure 0005195192
ここで、γは伝播係数と呼ばれ、γの実数部α及び虚数部βは、それぞれ減衰定数及び位相定数と呼ばれる。
γの実数部αについては、次式(２０)で与えられる。
Figure 0005195192
この発明の構成要素であるコプレーナ線路に対するγの実数部αは、式(２０)のＲ０およびＬ０に、それぞれ式(８-２）及び式(１２)で与えられるＲ及びＬを代入することによって求められる。また、この発明の対象であるコプレーナ線路のコンダクタンスＧ０及びキャパシタンスＣ０については、図８を参照して説明したＧｓ、Ｃｓ、Ｃｉ及びＣａが関っている。
図８（Ｂ）に示した、Ｇｓ、Ｃｓ、Ｃｉ及びＣａが関っている部分を、並列アドミッタンスとして表現し、その実部をＧ０、虚部をＣ０として代入すれば良い。
Ｃｉはアドミッタンスとして、ｊωＣｉとなる。また、Ｇｓ，Ｃｓが関っている部分は、Ｇｓ＋ｊωＣｓとなる。よって、全体のアドミッタンスは、ｊωＣｉ（Ｇｓ＋ｊωＣｓ）／｛Ｇｓ＋ｊω（Ｃｓ＋Ｃｉ）｝となる。
Ｃａは、ｊωＣａとなるから、図８（Ｂ）全体の並列アドミッタンスは、次式（２１）で与えられる。
Figure 0005195192
従って、式（２０）におけるＧ０及びＣ０はそれぞれ、次式（２２−１）及び（２２−２）となる。
Figure 0005195192
また、式(２０)で与えられるγの実数部αｃの値は、Ｎｐ／ｍ（ネーパー／ｍ）で表される値であるので、ｄＢ／ｍで表すためには、２０／ｌｎ（１０）を乗ずればよい。
以上説明した様に、分布定数回路の等価回路に基づいてコプレーナ線路の減衰定数αcを求めることが可能である。
以上のように導出して計算した減衰定数の周波数依存性を図１２（Ａ）に示す。ここでは、シリコン基板上にＳｉＮ膜を積層し、この上に、Ａｕによってコプレーナ線路を形成した場合について計算している。
ここでは、Ａｕの抵抗率をρ＝２．４×１０−８Ω・ｍ、信号線路の幅をｗ＝１６μｍ、信号線路と接地導体の距離をＧ＝１２μｍ、信号線路の膜厚を４μｍ、Ｓｉの比誘電率を１１．９、ＳｉＮの比誘電率を６．５、ＳｉＮの膜厚を２００ｎｍとしている。
また、シリコン基板の抵抗率については、１０ｋΩ・ｃｍ（○）、１ｋΩ・ｃｍ（×）、１００Ω・ｃｍ（◇）、１０Ω・ｃｍ（●）、１Ω・ｃｍ（■）の場合についてそれぞれ計算している。また、比較のため、ＩｎＰ基板（□）の場合について、ＩｎＰ基板の抵抗率を１×１０７Ω・ｃｍとして計算している。
この結果から、ＩｎＰ基板と同程度の低い減衰定数を示すのは、シリコン基板の抵抗率が１ｋ〜１０ｋΩ・ｃｍであることが分かる。例えば、周波数が１ＧＨｚの場合、１０ｋΩ・ｃｍ、１ｋΩ・ｃｍ及びＩｎＰの場合は、いずれも減衰定数が１００（ｄＢ／ｍ）以下であるのに対し、１Ω・ｃｍ、１０Ω・ｃｍ，１００Ω・ｃｍの場合は、減衰定数が３００（ｄＢ／ｍ）より大きい値である。また、周波数が１０ＧＨｚの場合、ＩｎＰが７０（ｄＢ／ｍ）程度であるのに対し、１０ｋΩ・ｃｍ、１ｋΩ・ｃｍの場合は、減衰定数がおよそ１００（ｄＢ／ｍ）とＩｎＰと同程度の値であるが、１００Ω・ｃｍの場合は、４００程度となり、１０Ω・ｃｍ、１Ω・ｃｍの場合は、２０００以上と１桁以上大きい値となっている。
上記の計算条件と同様の条件で製造したコプレーナ線路について測定した結果を、図１２（Ｂ）に示す。図１２（Ｂ）に示されるように、抵抗率が１０ｋΩ・ｃｍ、１ｋΩ・ｃｍの場合、周波数が１ＧＨｚのときに減衰定数が１０００（ｄＢ／ｍ）を超えており、１０ＧＨｚのときは減衰定数が２０００（ｄＢ／ｍ）になるなど、減衰定数は、計算値より遥かに大きい値となっている。なお、上記の計算には、ｔａｎδとして知られる誘電損失の影響は考慮していないが、この誘電損失によるもの以上の劣化が見られる。これは、絶縁膜をＳｉＯ２膜とした場合も同様である。
この原因を説明するため、ＳｉＮ絶縁膜とＳｉ基板との界面に低抵抗層の存在を仮定した。図１３に低抵抗層の存在を仮定した場合の等価回路を示す。この低抵抗層の抵抗成分ＲＬは、図１３に示すように、コンダクタンスＧｓに対して並列に接続される。
この低抵抗層を仮定して減衰定数を計算した結果を図１４（Ａ）に示す。この結果、１０ｋΩ・ｃｍ、１ｋΩ・ｃｍの場合に、周波数が１ＧＨｚのときに１０００（ｄＢ／ｍ）程度となり、１０ＧＨｚのときに２７００（ｄＢ／ｍ）程度になるなど、図１２（Ｂ）に示した実験結果を再現する。
この減衰定数の増大は、コプレーナ線路を伝播する電磁波がこの低抵抗層を通じて接地導体に漏れることによるものと考えられる。この低抵抗層を仮定した場合、絶縁膜の膜厚を１０μｍ程度まで厚くすると、低抵抗層の影響を低減することができる。図１４（Ｂ）は、低抵抗層を仮定して、絶縁膜の膜厚を１０μｍにした場合の減衰定数の計算結果を示している。
以上、説明したように、高抵抗シリコン基板と絶縁膜の界面に低抵抗層があると減衰定数が増大する。そこで、本発明のコプレーナ線路のように絶縁膜をエッチングにより除去すると、低抵抗層が消失するので、ミリ波の周波数帯域で用いるコプレーナ線路が実現できる。
コプレーナ線路の切断端面を示す図である。 エアブリッジ構造の切断端面を示す図である。 コプレーナ線路の製造方法を説明するための工程図である。 エアブリッジ構造の製造方法を説明するための工程図（１）である。 エアブリッジ構造の製造方法を説明するための工程図（２）である。 コプレーナ線路の評価方法を説明するための模式図である。 減衰定数の周波数依存性を示す特性図である。 コプレーナ線路の等価回路である。 抵抗値を算出するための金属直方体モデルを示す模式図である。 キャパシタンス及びコンダクタンスの値の導出に用いる写像を示す図である。 分布定数回路の等価回路を示す図である。 減衰定数の周波数依存性を示す特性図である。 低抵抗層の存在を仮定した場合の等価回路である。 減衰定数の周波数依存性を示す特性図である。
符号の説明
１０、１２ コプレーナ線路
２０、２２ 基板
２４ 凹部
３０ 絶縁膜
３２ 信号線路用絶縁膜
３４ 接地導体用絶縁膜
４０ 金属膜
４２ 信号線路
４４ 接地導体
５０ 保護膜
５２、７６ 開口部
６２ カレントフィルム
６４ 金属
７０、７５、７８ レジストパターン
１２４ ネットワークアナライザ
１２６ パーソナルコンピュータ
１２８ 基板搭載ステージ
１３１−１、１３１−２ プローブヘッド

Claims (13)

  1. 抵抗率が１ｋΩ・ｃｍ〜１０ｋΩ・ｃｍであるシリコン製の基板と、
    該基板上に形成された信号線路と、
    前記基板上の、前記信号線路を挟む位置に形成された１対の接地導体と、
    前記基板と前記信号線路の間に設けられた信号線路用絶縁膜と、
    前記基板と前記接地導体の間に、前記信号線路用絶縁膜と離間して設けられた接地導体用絶縁膜と、
    前記１対の接地導体を接続するエアブリッジ配線と
    を有し、
    該エアブリッジ配線が、
    前記基板の、前記信号線路と前記接地導体との間の領域に形成された凹部、及び前記信号線路を被覆し、前記基板との界面に低抵抗層が形成される絶縁性の保護膜と、
    該保護膜の上側に、該保護膜との間に間隔を空けて形成された金属配線と
    を有することを特徴とするコプレーナ線路。
  2. 前記凹部の深さが、少なくとも２００ｎｍである
    ことを特徴とする請求項１に記載のコプレーナ線路。
  3. 前記信号線路用絶縁膜及び前記接地導体用絶縁膜の厚みが２００ｎｍ〜２μｍである
    ことを特徴とする請求項１又は２に記載のコプレーナ線路。
  4. 前記信号線路用絶縁膜及び前記接地導体用絶縁膜が、シリコン酸化膜、シリコン窒化膜及びシリコン酸窒化膜のいずれか１つである
    ことを特徴とする請求項１〜３のいずれか一項に記載のコプレーナ線路。
  5. 前記信号線路用絶縁膜及び前記接地導体用絶縁膜が、シリコン酸化膜及びシリコン酸窒化膜のいずれか一方と、シリコン窒化膜との積層構造である
    ことを特徴とする請求項１〜３のいずれか一項に記載のコプレーナ線路。
  6. 前記エアブリッジ配線を、伝播する電磁波の波長の１／４の間隔で設けることを特徴とする請求項１〜５のいずれか一項に記載のコプレーナ線路。
  7. 抵抗率が１ｋΩ・ｃｍ〜１０ｋΩ・ｃｍであるシリコン製の基板の１の主表面上に絶縁膜を形成する工程と、
    前記絶縁膜上に信号線路、及び、該信号線路を挟む位置に１対の接地導体を形成する工程と、
    前記信号線路及び前記接地導体をマスクとして、前記信号線路及び前記接地導体間の部分の前記絶縁膜を除去する工程と、
    前記基板の、前記信号線路と前記接地導体との間の領域に凹部を形成する工程と、
    該凹部、及び前記信号線路を、前記基板との界面に低抵抗層が形成される絶縁性の保護膜で被覆する工程と、
    該保護膜の上側に、該保護膜との間に間隔を空けて前記１対の接地導体を接続する金属配線を備えるエアブリッジ配線を形成する工程と
    を備えることを特徴とするコプレーナ線路の製造方法。
  8. 前記凹部の深さを、少なくとも２００ｎｍにする
    ことを特徴とする請求項７に記載のコプレーナ線路の製造方法。
  9. 前記絶縁膜を２００ｎｍ〜２μｍの厚みで形成する
    ことを特徴とする請求項７又は８に記載のコプレーナ線路の製造方法。
  10. 前記絶縁膜を、シリコン酸化膜、シリコン窒化膜及びシリコン酸窒化膜のいずれか１つで形成する
    ことを特徴とする請求項７〜９のいずれか一項に記載のコプレーナ線路の製造方法。
  11. 前記絶縁膜を、シリコン酸化膜及びシリコン酸窒化膜のいずれか一方と、シリコン窒化膜との積層構造として形成する
    ことを特徴とする請求項７〜９のいずれか一項に記載のコプレーナ線路の製造方法。
  12. 前記シリコン酸化膜、前記シリコン窒化膜及び前記シリコン酸窒化膜をプラズマＣＶＤ法により形成することを特徴とする請求項１０又は１１に記載のコプレーナ線路の製造方法。
  13. 前記エアブリッジ配線を、伝播する電磁波の波長の１／４の間隔で形成することを特徴とする請求項７〜１２のいずれか一項に記載のコプレーナ線路の製造方法。
JP2008233399A 2008-09-11 2008-09-11 コプレーナ線路及びその製造方法 Expired - Fee Related JP5195192B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008233399A JP5195192B2 (ja) 2008-09-11 2008-09-11 コプレーナ線路及びその製造方法
US12/461,610 US20100059896A1 (en) 2008-09-11 2009-08-18 Coplaner waveguide and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008233399A JP5195192B2 (ja) 2008-09-11 2008-09-11 コプレーナ線路及びその製造方法

Publications (2)

Publication Number Publication Date
JP2010068313A JP2010068313A (ja) 2010-03-25
JP5195192B2 true JP5195192B2 (ja) 2013-05-08

Family

ID=41798518

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008233399A Expired - Fee Related JP5195192B2 (ja) 2008-09-11 2008-09-11 コプレーナ線路及びその製造方法

Country Status (2)

Country Link
US (1) US20100059896A1 (ja)
JP (1) JP5195192B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010205904A (ja) * 2009-03-03 2010-09-16 Toshiba Corp 不揮発性半導体記憶装置の製造方法及び不揮発性半導体記憶装置
JP5476854B2 (ja) * 2009-08-20 2014-04-23 沖電気工業株式会社 コプレーナ線路及びその製造方法
US20120250285A1 (en) * 2011-03-28 2012-10-04 Pei-Yang Lin Electronic apparatus
US8680689B1 (en) * 2012-10-04 2014-03-25 International Business Machines Corporation Coplanar waveguide for stacked multi-chip systems
JP5880508B2 (ja) 2013-09-24 2016-03-09 日本電気株式会社 配線基板およびその製造方法
JP7436631B2 (ja) * 2019-08-05 2024-02-21 グーグル エルエルシー 量子ビット用パラメトリック増幅器
CN219981148U (zh) * 2020-12-07 2023-11-07 株式会社村田制作所 电路基板
CN113191036B (zh) * 2021-03-19 2023-03-14 西安电子科技大学 一种共面波导等效电路结构及其参数提取方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3587884B2 (ja) * 1994-07-21 2004-11-10 富士通株式会社 多層回路基板の製造方法
US5998817A (en) * 1997-11-03 1999-12-07 Raytheon Company High power prematched MMIC transistor with improved ground potential continuity
JPH11176989A (ja) * 1997-12-08 1999-07-02 Ricoh Co Ltd 誘電体基板および誘電体基板を用いた高周波回路
JP4108817B2 (ja) * 1998-03-20 2008-06-25 富士通株式会社 マイクロ波・ミリ波回路装置とその製造方法
JP3352626B2 (ja) * 1998-04-24 2002-12-03 松下電器産業株式会社 高周波半導体装置
JP3611728B2 (ja) * 1998-08-19 2005-01-19 シャープ株式会社 ミリ波用ミキサ回路基板
JP2001077606A (ja) * 1999-09-08 2001-03-23 Denso Corp 高周波伝送線路の構造および製造方法
JP3457589B2 (ja) * 1999-10-01 2003-10-20 日本電信電話株式会社 高周波伝送線路の製造方法
JP2002090702A (ja) * 2000-09-18 2002-03-27 Sumitomo Osaka Cement Co Ltd 導波路型光変調器およびその製造方法
US6490379B2 (en) * 2001-05-07 2002-12-03 Corning Incorporated Electrical transmission frequency of SiOB
JP2005236956A (ja) * 2004-01-20 2005-09-02 Matsushita Electric Ind Co Ltd マイクロ波伝送線路
JP2005223468A (ja) * 2004-02-04 2005-08-18 National Institute Of Advanced Industrial & Technology 準平面型マイクロ波伝送線路

Also Published As

Publication number Publication date
JP2010068313A (ja) 2010-03-25
US20100059896A1 (en) 2010-03-11

Similar Documents

Publication Publication Date Title
JP5195192B2 (ja) コプレーナ線路及びその製造方法
JP5476854B2 (ja) コプレーナ線路及びその製造方法
JP2010081487A (ja) コプレーナ線路及びその製造方法
TW201643909A (zh) 薄膜電容器
JP2013126099A5 (ja)
JPH08125412A (ja) 伝送線路，及びその製造方法
EP1604424B1 (en) Impedance-matching coupler
CN111308221A (zh) 一种提取微波介质基板宽带连续介电特性的表征方法
Sayag et al. Compact modeling and comparative analysis of silicon-chip slow-wave transmission lines with slotted bottom metal ground planes
WO2022241815A1 (zh) 面向5g通信的高阻带抑制低通滤波器的制备封装工艺
US8008930B2 (en) Characterization technique for dielectric properties of polymers
JP2001102820A (ja) 高周波回路
US6490379B2 (en) Electrical transmission frequency of SiOB
Wentworth et al. The high-frequency characteristics of tape automated bonding (TAB) interconnects
JP2021515496A (ja) 薄膜表面実装可能高周波数結合器
JP2010226410A (ja) コプレーナ線路
JP3111990B2 (ja) 平面インダクタの評価方法
CN109585426B (zh) 高电压电容器、包括电容器的系统以及制造电容器的方法
CN113315486B (zh) 面向5g通信的高阻带抑制低通滤波器
Aghamoradi et al. LOW-LOSS GROUNDED ELEVATED COPLANAR WAVE-GUIDE FOR SUB-MILLIMETER WAVE MMIC APPLICATIONS.
WO2024121971A1 (ja) 量子ビットデバイス、量子ビットデバイスの製造方法、および量子ビットデバイスの測定方法
JP5771178B2 (ja) Ｄｃブロック実装基板
JP6907916B2 (ja) 高周波回路
JP2000114641A (ja) 光半導体装置
JP4201257B2 (ja) 高周波信号伝送線路基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110519

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120517

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120612

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120810

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121002

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121203

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130121

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160215

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5195192

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees