JP3457589B2 - 高周波伝送線路の製造方法 - Google Patents

高周波伝送線路の製造方法

Info

Publication number
JP3457589B2
JP3457589B2 JP28103399A JP28103399A JP3457589B2 JP 3457589 B2 JP3457589 B2 JP 3457589B2 JP 28103399 A JP28103399 A JP 28103399A JP 28103399 A JP28103399 A JP 28103399A JP 3457589 B2 JP3457589 B2 JP 3457589B2
Authority
JP
Japan
Prior art keywords
film
transmission line
forming
frequency transmission
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP28103399A
Other languages
English (en)
Other versions
JP2001102815A (ja
Inventor
克之 町田
忠夫 永妻
サーリ ナビル
仁 石井
億 久良木
國夫 斎藤
祥次 八木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP28103399A priority Critical patent/JP3457589B2/ja
Publication of JP2001102815A publication Critical patent/JP2001102815A/ja
Application granted granted Critical
Publication of JP3457589B2 publication Critical patent/JP3457589B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Waveguides (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、半導体基板上に
形成され高周波信号を伝搬する高周波用伝送線路の
造方法に関する。
【0002】
【従来の技術】近年、未使用周波数帯であるミリ波周波
数帯の応用が提唱されている。特に、アンテナやセンサ
への展開が注目を集めている。平面形導波路であるコプ
レーナ線路は、広帯域性や回路素子のマウントの容易
さ、さらに寄生素子の影響が少ないことなどの利点を有
している。このため、ミリ波周波数帯を利用する半導体
デバイスの進歩やマイクロ波回路の集積化の要求に伴
い、各種のコプレーナ伝送線路が提案されている。その
一つとして、文献1(K.J.Herrick,T.A.Schwarz and L.
P.B.Katehi,'Si-Micromachined Copanar Waveguides fo
r Use in High-Freqency Circuits',IEEE Trans.On Mic
rowave Theory and Techniques,Vol.46,No.6,June ,pp7
62-768(1998))がある。
【0003】この文献1の技術では、図7に示すよう
に、高い比抵抗のシリコン基板701上にコプレーナ伝
送線路を形成している。まず、図7(a)に示すよう
に、シリコン基板701上に、金属材料からなる信号線
703とグランド線704とを、膜厚1〜2μm程度に
形成する。この信号線703とグランド線704とでコ
プレーナ伝送線路となる。次に、図7(b)に示すよう
に、その信号線703およびグランド線704をマスク
としてシリコン基板701を選択的にエッチングし、溝
705を形成する。もしくは、図7(c)に示すよう
に、信号線703およびグランド線704をマスクとし
てシリコン基板701を選択的にエッチングし、溝70
6を形成する。
【0004】コプレーナ伝送線路では、シリコン基板7
01の存在により、信号線703を伝搬していく高周波
信号に伝送損失が発生する。このため、上述したように
溝705,706を形成することで、信号線703の周
りをシリコン基板701より誘電率の低い空気の層とす
るようにしている。しかしながら、この文献1の技術で
は、その溝705,706の大きさが配線の寸法により
決定されてしまい、配線の寸法と溝705,706の大
きさとを個別に設計できないため、伝送損失を最小にす
る最適化には限界がある。また、その溝705,706
の形状と大きさとが、伝送線路における高周波信号やそ
の伝送特定に影響を与えるが、溝705,706の形状
と大きさとを均一にすることがプロセス上困難なため、
再現性などに問題がある。
【0005】一方、文献2(M.Hirano, Y.Imai, I.Toyo
da, K.Nishikawa, M.Tokumitsu andK.Asai,'Three Dime
nsional Passive Elements for Compact GaAs MMICs',I
EICE Trans. Electron.,Vol.E76-C,No.6 June pp961-96
7(1993))に記載されているように、信号線とグランド
線とをそれぞれ板状に形成する技術がある。これは、図
8に示すように、高い比抵抗のGaAsからなる基板8
01上に、その基板801主面に直交して板状の信号線
803およびグランド線804を立たせて配置したもの
である。また、信号線803およびグランド線804
は、基板801主面に垂直な方向に平行な状態で延在し
ている。このようにすることで、信号線803の周囲の
ほとんどを空気の層とし、伝送損失がより低くなるよう
にしている。
【0006】
【発明が解決しようとする課題】しかしながら、上述し
た従来の技術では、同一基板に高周波用伝送線路を他の
素子とともにモノリシックに形成することが困難である
という問題があった。まず、文献1の技術では、溝70
5,706の形成の再現性に難があるため、アンテナ素
子などの他の素子を同時に搭載した場合、伝送線路の良
否が装置全体の歩留りに大きく影響してしまう。従っ
て、より高い歩留りで高周波装置を製造しようとすれ
ば、上述したコプレーナ伝送線路と他の素子とを個別に
作成することになる。しかし、このように個別に形成し
ていたのでは、小型化や高性能化の要求を満たすことが
非常に困難である。
【0007】また、一般に能動素子などは、比抵抗の低
い半導体基板上に形成されるため、上述した文献1と文
献2の技術のように、基板に比抵抗の高い材料を用いる
ようにしていると、その基板上に同時に他の素子を形成
することが非常に困難であった。この発明は、以上のよ
うな問題点を解決するためになされたものであり、比抵
抗の低い半導体基板の上であっても、その上に伝送損失
を抑制できる高周波用伝送線路を形成する方法を提供
ることを目的とする。
【0008】
【課題を解決するための手段】この発明の高周波用伝送
線路の製造方法は、所定の間隔をあけて互いに平行に延
在するストライプ状の2つの開口部を備えた酸化膜を半
導体基板上に形成し、この酸化膜をマスクとして半導体
基板をエッチングすることで、半導体基板上に所定の間
隔をあけて互いに平行に延在する2つの溝を形成する第
1の工程と、酸化膜を除去した後で2つの溝を犠牲膜で
充填して半導体基板表面を実質的に平坦な状態とする第
2の工程と、半導体基板表面に絶縁膜を形成する第3の
工程と、絶縁膜上に第1の金属薄膜を形成する第4の工
程と、第1の金属薄膜上の2つの溝に挾まれた領域およ
び溝の外側に隣接する所定の幅の領域に、溝に沿って平
行に延在するストライプ状の第1および第2の開口部を
備えた第1のレジストパターンを形成し、第1のレジス
トパターンの第1および第2の開口部底部に露出した第
1の金属薄膜上にメッキにより第1の金属膜を形成して
第1および第2の開口部を充填し、溝に挾まれた領域に
配置される信号線およびその隣に配置されるグランド線
を形成する第5の工程と、第1のレジストパターンを除
去した後で第1の金属薄膜の露出している領域を除去す
る第6の工程と、信号線およびグランド線をマスクとし
て絶縁膜の露出している領域を除去する第7の工程と、
第7の工程の後で犠牲膜を除去する工程とを少なくとも
備え、第5の工程では、第1および第2の開口部底部の
幅よりそれぞれ第1および第2の開口部を深く形成する
ことを特徴とする。
【0009】れにより、信号線両側の半導体基板に溝
を備えるようにし、信号線およびグランド線と半導体基
板との間に絶縁膜を介在させ、さらに信号線およびグラ
ンド線の断面を半導体基板主面に垂直な方向に縦長な形
状とすることができる。
【0010】また、第5の工程で、第1のレジストパタ
ーンに第3の開口部を同時に形成し、その第3の開口部
底部に露出する第1の金属薄膜上に第1の金属膜を同時
に形成して信号線およびグランド線とともに高周波素子
を形成し、さらに、信号線とグランド線と高周波素子と
を覆って表面が実質的に平坦な状態に犠牲層を形成する
第8の工程と、信号線および高周波素子上の犠牲層の所
定領域にそれぞれ接続口を形成する第9の工程と、接続
口内を含む犠牲層上に第2の金属薄膜を形成し、接続口
それぞれの間にわたる開口領域を備えた第2のレジスト
パターンを形成し、開口領域底部に露出した第2の金属
薄膜上に選択的にメッキにより第2の金属膜を形成して
信号線と高周波素子とを接続する接続部を形成する第1
0の工程と、第2のレジストパターンを除去した後で第
2の金属薄膜の露出している領域を除去する第11の工
程とを備え、第11の工程の後で犠牲層とともに犠牲膜
を除去するようにしてもよい。
【0011】犠牲膜については、2つの溝が形成された
半導体基板上に感光性を有する樹脂膜を形成し、その樹
脂膜に選択的に露光光を照射して現像することで溝上部
に樹脂膜が残るようにパターニングし、その残った樹脂
膜の半導体基板平面上に突出している部分を削除して平
坦化することで形成してもよい。こうすることで、溝上
部に残った樹脂膜のみを削除すればよくなるので、化学
的機械的研磨法により平坦化を行う場合の負担を軽減で
きる。また、樹脂膜として、感光性ポリイミドを用いて
もよい。また、平坦化は、化学的機械的研磨法により行
ってもよい。また、絶縁膜については、電子サイクロト
ロン共鳴法によるプラズマCVD法を用いて形成しても
よい。また、メッキでは、電界メッキ法により金を形成
してもよい。
【0012】
〔第1の実施の形態〕
図1は、この発明により製造される高周波用伝送線路
成を示す斜視断面図である。この図に示す半導体基板
101は、比抵抗が30〜50Ωcmである低抵抗のシリ
コンにより構成されている。その半導体基板101上に
絶縁膜102を介して、信号線103とグランド線10
4とからなる伝送線路が形成されている。図1では、信
号線103の両側に2本のグランド線104が形成され
ている。それら信号線103およびグランド線104
は、絶縁膜102上に、金属薄膜106を介して配置さ
れている。
【0013】また、信号線103の両側の半導体基板1
01、すなわち信号線103と各グランド線104との
間の半導体基板101に溝105が形成されている。そ
の溝105により、信号線103の周囲に存在する空間
が増える。また、信号線103およびグランド線104
は、半導体基板101主面に平行な底面よりも、この底
面に隣接する側面の方が面積が広くなるように形成され
ている。言い換えれば、信号線103の延在している方
向に対して垂直な断面をみると、底辺よりそれに隣接す
る辺(高さ)の方が長い長方形となっている。図1で
は、信号線103は接続部107を介してアンテナ構造
体(高周波素子)108と接続された状態となってい
る。また、半導体基板101の他の領域には、図示して
いないがマイクロ波回路が形成されている。
【0014】次に、図2および図3を参照して、図1に
示した高周波用伝送線路の製造方法を説明する。図2
は、この高周波用伝送線路の製造方法を説明するための
工程図である。また、図3は、図2に引き続く工程図で
ある。まず、図2(a)に示すように、シリコンからな
る半導体基板101上に、熱酸化法により酸化膜201
を形成した。次に、図2(b)に示すように、公知のフ
ォトリソグラフィ技術とエッチング技術により酸化膜2
01をパターニングし、所定の方向に延在するストライ
プ状の開口部201aを形成した。
【0015】次に、図2(c)に示すように、開口部2
01aが形成された酸化膜201をマスクとしたウエッ
トエッチングにより、半導体基板101を選択的にエッ
チングして、深さ10μm程度の溝105を形成した。
このウエットエッチングでは、水酸化カリウム水溶液を
エッチング液として用いた。次に、酸化膜201をHF
(フッ化水素)を用いてエッチング除去して、図2
(d)に示すように、半導体基板101に溝105が形
成された状態とした。なお、図2では、溝105の断面
形状をV字状としたが、これに限るものではなく、空間
が形成できればどのような形状であっても良い。次に、
図2(e)に示すように、溝105を埋め込むようにポ
リイミドからなる犠牲膜202を形成した。ここでは、
ポリイミドを半導体基板101の表面に塗布することで
ポリイミド膜を膜厚10μm程度に形成した後、そのポ
リイミド膜を化学的機械的研磨法により平坦化エッチン
グすることで形成した。
【0016】次に、図2(f)に示すように、溝105
が犠牲膜202で埋め込められた半導体基板101の表
面全面に絶縁膜203を形成した。ここでは、ECRプ
ラズマCVD法(electron cycrotron resonance plasm
a chemical vaper deposition )、すなわち電子サイク
ロトロン共鳴法によるプラズマCVD法を用いて、30
0℃以下で膜厚1μm程度のシリコン酸化膜からなる絶
縁膜203を形成した。なお、絶縁膜203としてシリ
コン窒化膜を形成してもよい。ただし、絶縁膜203の
形成方法は、ECRプラズマCVD法に限られるもので
はなく、300℃以下の低温で成膜できる方法であれば
いかなる形成方法でも良い。また、犠牲膜202をポリ
イミドなどの有機材料ではなく無機材料で形成すれば、
例えば熱酸化法など300℃よりも高い温度で絶縁膜を
形成する方法も利用できる。
【0017】次に、図2(g)に示すように、絶縁膜2
03上にクロムの層と金の層の2層構造とした第1の金
属薄膜204を形成し、その金属薄膜204上に第1の
レジストパターン205を形成した。その金属薄膜20
4は、クロムおよび金を0.1μmずつ蒸着法により形
成した。また、レジストパターン205は、膜厚10μ
m程度に形成し、溝105に平行な方向に延在する第1
の開口部205a、第2の開口部205bおよび第3の
開口部205cが形成されている状態とした。次に、図
2(h)に示すように、開口部205a〜205c底部
に露出している金属薄膜204表面に、電界メッキ法に
より金を膜厚10μm程度メッキし、開口部205a〜
205cが金膜(第1の金属膜)206で充填されてい
る状態とした。
【0018】次に、レジストパターン205を剥離した
後、レジストパターン205下部の金属薄膜204を選
択的に除去した。この工程では、まず、ヨウ素,ヨウ化
アンモニウム,エタノールの水溶液からなるエッチング
液を用いてエッチングすることで、金属薄膜204の上
層である金膜部分を除去した。なお、エッチング速度は
毎分0.05μm程度であった。次いで、金属薄膜20
4の下層であるクロム膜部分をウエットエッチングによ
り除去した。これにより、図3(i)に示すように、絶
縁膜203上に金属薄膜106を介して、信号線10
3、グランド線104およびアンテナ構造体108が形
成された。
【0019】次に、信号線103、グランド線104お
よびアンテナ構造体108をマスクとして、HFを用い
て、絶縁膜203の露出している領域をエッチング除去
した。これにより、図3(j)に示すように、信号線1
03、グランド線104およびアンテナ構造体108と
半導体基板101とが接触しないよう、これらの間に
れぞれ絶縁膜102が介在するようになる。
【0020】次に、図3(k)に示すように、まず、信
号線103、グランド線104およびアンテナ構造体1
08を埋め込むように、絶縁物からなる犠牲層301を
半導体基板101上に形成した。その犠牲層301とし
ては、ポリイミドを膜厚10μm程度に形成することで
構成した。続いて、その犠牲層301の所定箇所に接続
口を形成し、その接続口を介して信号線103とアンテ
ナ構造体108とを接続する接続部107を形成した。
【0021】この接続部107の形成方法は、上述した
信号線103の形成方法と同様である。まず、接続口を
形成した状態で犠牲層301を含む全域に、クロムの層
と金の層の2層構造とした第2の金属薄膜を形成し、そ
の上に、接続部107形成領域に溝(開口領域)のある
第2のレジストパターンを形成した。続いて、その溝底
部に露出している金属薄膜表面に、電界メッキ法により
金を10μm程度メッキし、溝がメッキした金膜(第2
の金属膜)で充填されている状態とした。次いで、レジ
ストパターンを剥離した後、レジストパターン下部の金
属薄膜、すなわちメッキにより形成した金からなる構造
体以外の領域の金属薄膜を選択的に除去して、接続部1
07を形成した。最後に、図3(l)に示すように、犠
牲層301および犠牲膜202を除去した。これは、酸
素プラズマにより犠牲層301,202をアッシングす
ることで行える。以上により、図1に示した高周波用伝
送線路が得られた。
【0022】図1に示した高周波用伝送線路では、ま
ず、信号線103およびグランド線104の断面を半導
体基板101主面に垂直な方向に縦長な形状とし、信号
線103およびグランド線104と半導体基板101と
が接触しないようこれらの間に絶縁膜102を介在さ
せ、信号線103の両側の半導体基板101に溝105
を備えるようにした。信号線103およびグランド線1
04の断面形状を上記のようにして板状に立てた構造に
することにより、電界の集中が板状の信号線103の側
壁に集中するようになる。その信号線などの構造に加え
て、溝105を形成することにより、信号線103の周
囲にはより多くの空間が存在するようになり、信号線1
03の周囲にある半導体基板101の領域が相対的に少
ない状態となる。半導体基板101と比較して高周波的
に高抵抗の絶縁膜102を備えるようにしたので、信号
線103を伝搬する高周波信号が半導体基板101を介
してグランド線104へ漏洩することを抑制できる。こ
の結果、図1に示した高周波用伝送線路によれば、以下
に示すように伝送損失を少なくすることができた。
【0023】図4は、図1に示した高周波用伝送線路の
伝送特性を示す特性図である。この高周波用伝送線路の
半導体基板101は、上述したように、比抵抗が30〜
50Ωcmである低抵抗のシリコンにより構成されてい
る。図4には、図1に示した高周波用伝送線路の他に、
2つの参考例の伝送特性が示されている。図5は、これ
ら2つの参考例の構成を示す断面図である。参考例I
は、図5(a)に示すように、比抵抗が1kΩcmである
高抵抗のシリコン基板501a上に形成された信号線5
03aおよびグランド線504aからなる伝送線路であ
る。この伝送線路は、従来から用いられているコプレー
ナ線路である。また、参考例IIは、図5(b)に示すよ
うに、信号線103およびグランド線104と半導体基
板101との間に絶縁膜102がない点を除いて、図1
に示した高周波用伝送線路と同じ構成を有するものであ
る。
【0024】図4に示した特性図の縦軸は減衰率(単
位:dB/mm)であり、横軸は周波数(単位:GHz )であ
る。減衰率は各伝送線路1mmあたりの減衰率であり、次
式により求めたものである。 (減衰率)=10 log{(入力電力−出力電力)/入力電
力} 図1に示した高周波用伝送線路の場合、信号線103お
よびグランド線104と半導体基板101との間にそれ
ぞれ絶縁膜102が介在しているので、図4からわかる
ように、直流に対しては減衰率がゼロである。また、高
周波領域でも、高抵抗基板上に形成された参考例Iと比
較して遜色ない特性が得られる。なお、絶縁膜102を
有しない参考例IIとの比較から、絶縁膜102を介在さ
せることにより減衰率を小さくすることができることが
わかる。
【0025】このように、図1に示した高周波用伝送線
路では、低抵抗基板を用いても、高抵抗基板を用いた場
合と同程度に伝送損失を抑制することができる。言い換
えれば、LSIなどの機能回路を形成できる半導体基板
101上で、損失が少なく伝搬特性に優れた伝送線路を
構成できる。これにより、同一基板に伝送線路をアンテ
ナ構造体などの他の素子とともにモノリシックに形成で
きるので、より高集積な高周波回路素子の構造を容易に
実現できるようになる。
【0026】〔第2の実施の形態〕次に、図6を参照し
て、図1に示した高周波用伝送線路の他の製造方法を説
明する。図6は、この高周波用伝送線路の製造方法を説
明するための工程図である。この図には、図2および図
3とは異なる工程のみが示されている。る。まず、図2
(a)から図2(d)で説明したことと同様にして、図
6(a)に示すように、基板101に溝105が形成さ
れた状態とする。その溝105の深さは、10μm程度
とした。次に、図6(b)に示すように、感光性ポリイ
ミドからなる樹脂膜601を全面に膜厚10μm程度に
形成した。この感光性ポリイミドは、ポリベンザオキサ
ゾール前駆体からなるベース樹脂に、ポジ型の感光剤を
付加して感光性を持たせている。
【0027】次に、図6(c)に示すように、溝105
上部に遮光体602を配置した状態で、露光光として紫
外線603を照射して、樹脂膜601の溝105上部以
外を露光した。そして、この露光した樹脂膜601をア
ルカリ性の現像液で現像することで、図6(d)に示す
ように、溝105上に現像パターン601aが形成され
た状態とした。次に、この現像パターン601aを加熱
して熱硬化させた後、現像パターン601aの半導体基
板101上に突出している部分を化学的機械的研磨法に
より切削研磨して平坦化することで、図6(e)に示す
ように、溝105を埋め込むようにポリイミドからなる
犠牲膜202を形成した。
【0028】図2(e)で示した方法では、半導体基板
101上に広範囲に形成されたポリイミド膜を化学的機
械研磨法によりエッチングする必要があった。これに対
して、ここで示した方法では、溝105上に形成された
現像パターン601aのみをエッチングすればよいの
で、化学的機械的研磨で厚い膜をエッチングする負担を
軽減することが可能であり、効率良く製造できる利点が
ある。以降の工程は図2(f)〜図2(h)および図3
で説明したことと同様であるから、その説明を省略す
る。なお、上記第1,第2の実施の形態では、信号線1
03を挾むようにグランド線104を2つ形成するよう
にしたが、このグランド線104は1つであっても良
い。
【0029】
【発明の効果】以上説明したように、この発明の高周波
用伝送線路の製造方法は、まず半導体基板上に溝を形成
し、その溝を犠牲膜で充填した後で絶縁膜を形成し、そ
の絶縁膜上にストライプ状の第1および第2の開口部を
備えたレジストパターンを形成し、各開口部に金属膜を
形成して信号線およびグランド線を形成し、レジストパ
ターンを除去した後で信号線およびグランド線をマスク
として絶縁膜の露出している領域を除去し、最後に溝に
充填された犠牲膜を除去する。この際、レジストパター
ンの各開口部底部の幅よりそれぞれ各開口部を深く形成
する。
【0030】これにより、信号線およびグランド線と半
導体基板との間に介在する絶縁膜と、信号線の両側の半
導体基板に形成された溝とを備え、信号線およびグラン
ド線の断面は半導体基板主面に垂直な方向に縦長な形状
とした構成の伝送損失を抑制できる高周波用伝送線路
を、比抵抗の低い半導体基板の上であっても、製造でき
る。
【0031】また、犠牲膜については、溝が形成された
半導体基板上に感光性を有する樹脂膜を形成し、その樹
脂膜を露光・現像して溝上部に樹脂膜が残るようにパタ
ーニングし、その残った樹脂膜の半導体基板平面上に突
出している部分を削除して平坦化することで形成する。
これにより、化学的機械的研磨法により平坦化を行う場
合の負担を軽減できる。
【図面の簡単な説明】
【図1】 この発明により製造される高周波用伝送線路
の構成を示す斜視断面図である。
【図2】 図1に示した高周波用伝送線路の製造方法を
説明するための工程図である。
【図3】 図2に引き続く工程図である。
【図4】 図1に示した高周波用伝送線路の伝送特性を
示す特性図である。
【図5】 図4に伝送特性が示されている2つの参考例
の構成を示す断面図である。
【図6】 図1に示した高周波用伝送線路の他の製造方
法を説明するための工程図である。
【図7】 従来よりある高周波用伝送線路の一形態を示
す断面図である。
【図8】 従来よりある高周波用伝送線路の他の形態を
示す斜視断面図である。
【符号の説明】
101…半導体基板、102,203…絶縁膜、103
…信号線、104…グランド線、105…溝、106,
204…金属薄膜、107…接続部、108…アンテナ
構造体、201…酸化膜、201a,205a〜205
c…開口部、202…犠牲膜、205…レジストパター
ン、206…金膜、301…犠牲層、601…樹脂膜、
601a…現像パターン、602…遮光体、603…紫
外線。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 石井 仁 東京都千代田区大手町二丁目3番1号 日本電信電話株式会社内 (72)発明者 久良木 億 東京都千代田区大手町二丁目3番1号 日本電信電話株式会社内 (72)発明者 斎藤 國夫 東京都千代田区大手町二丁目3番1号 日本電信電話株式会社内 (72)発明者 八木 祥次 東京都千代田区大手町二丁目3番1号 日本電信電話株式会社内 (56)参考文献 特開 平5−22004(JP,A) 特開 平4−368005(JP,A) 特開 平7−135407(JP,A) 特開 平11−176989(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01P 3/02 H01L 21/3205 H01L 21/822 H01L 27/04 H01P 11/00

Claims (7)

    (57)【特許請求の範囲】
  1. 【請求項1】 所定の間隔をあけて互いに平行に延在す
    るストライプ状の2つの開口部を備えた酸化膜を半導体
    基板上に形成し、この酸化膜をマスクとして前記半導体
    基板をエッチングすることで、前記半導体基板上に所定
    の間隔をあけて互いに平行に延在する2つの溝を形成す
    る第1の工程と、 前記酸化膜を除去した後で前記2つの溝を犠牲膜で充填
    して前記半導体基板表面を実質的に平坦な状態とする第
    2の工程と、 前記半導体基板表面に絶縁膜を形成する第3の工程と、 前記絶縁膜上に第1の金属薄膜を形成する第4の工程
    と、 前記第1の金属薄膜上の前記2つの溝に挾まれた領域お
    よび前記溝の外側に隣接する所定の幅の領域に、前記溝
    に沿って平行に延在するストライプ状の第1および第2
    の開口部を備えた第1のレジストパターンを形成し、前
    記第1のレジストパターンの第1および第2の開口部底
    部に露出した前記第1の金属薄膜上にメッキにより第1
    の金属膜を形成して前記第1および第2の開口部を充填
    し、前記溝に挾まれた領域に配置される信号線およびそ
    の隣に配置されるグランド線を形成する第5の工程と、 前記第1のレジストパターンを除去した後で前記第1の
    金属薄膜の露出している領域を除去する第6の工程と、 前記信号線および前記グランド線をマスクとして前記絶
    縁膜の露出している領域を除去する第7の工程と、 前記第7の工程の後で前記犠牲膜を除去する工程とを少
    なくとも備え、 前記第5の工程で、前記第1および第2の開口部底部の
    幅よりそれぞれ前記第1および第2の開口部を深く形成
    することを特徴とする高周波用伝送線路の製造方法。
  2. 【請求項2】 請求項記載の高周波用伝送線路の製造
    方法において、 前記第5の工程で、前記第1のレジストパターンに第3
    の開口部を同時に形成し、その第3の開口部底部に露出
    する前記第1の金属薄膜上に前記第1の金属膜を同時に
    形成して前記信号線および前記グランド線とともに高周
    波素子を形成し、 前記信号線とグランド線と高周波素子とを覆って表面が
    実質的に平坦な状態に犠牲層を形成する第8の工程と、 前記信号線および前記高周波素子上の前記犠牲層の所定
    領域にそれぞれ接続口を形成する第9の工程と、 前記接続口内を含む前記犠牲層上に第2の金属薄膜を形
    成し、前記接続口それぞれの間にわたる開口領域を備え
    た第2のレジストパターンを形成し、前記開口領域底部
    に露出した前記第2の金属薄膜上に選択的にメッキによ
    り第2の金属膜を形成して前記信号線と前記高周波素子
    とを接続する接続部を形成する第10の工程と、 前記第2のレジストパターンを除去した後で前記第2の
    金属薄膜の露出している領域を除去する第11の工程と
    を備え、 前記第11の工程の後で前記犠牲層とともに前記犠牲膜
    を除去することを特徴とする高周波用伝送線路の製造方
    法。
  3. 【請求項3】 請求項またはに記載の高周波用伝送
    線路の製造方法において、 前記第2の工程で、前記2つの溝が形成された前記半導
    体基板上に感光性を有する樹脂膜を形成し、その樹脂膜
    に選択的に露光光を照射して現像することで前記溝上部
    に前記樹脂膜が残るようにパターニングし、その残った
    樹脂膜の前記半導体基板平面上に突出している部分を削
    除して平坦化することで前記犠牲膜を形成することを特
    徴とする高周波用伝送線路の製造方法。
  4. 【請求項4】 請求項記載の高周波用伝送線路の製造
    方法において、 前記樹脂膜は、感光性ポリイミドからなることを特徴と
    する高周波用伝送線路の製造方法。
  5. 【請求項5】 請求項または記載の高周波用伝送線
    路の製造方法において、 前記平坦化は、化学的機械的研磨法により行うことを特
    徴とする高周波用伝送線路の製造方法。
  6. 【請求項6】 請求項からのいずれか1項に記載の
    高周波用伝送線路の製造方法において、 前記第3の工程で、電子サイクロトロン共鳴法によるプ
    ラズマCVD法を用いて300℃以下で前記絶縁膜を形
    成することを特徴とする高周波用伝送線路の製造方法。
  7. 【請求項7】 請求項からのいずれか1項に記載の
    高周波用伝送線路の製造方法において、 前記メッキでは、電界メッキ法により金を形成すること
    を特徴とする高周波用伝送線路の製造方法。
JP28103399A 1999-10-01 1999-10-01 高周波伝送線路の製造方法 Expired - Fee Related JP3457589B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28103399A JP3457589B2 (ja) 1999-10-01 1999-10-01 高周波伝送線路の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28103399A JP3457589B2 (ja) 1999-10-01 1999-10-01 高周波伝送線路の製造方法

Publications (2)

Publication Number Publication Date
JP2001102815A JP2001102815A (ja) 2001-04-13
JP3457589B2 true JP3457589B2 (ja) 2003-10-20

Family

ID=17633365

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28103399A Expired - Fee Related JP3457589B2 (ja) 1999-10-01 1999-10-01 高周波伝送線路の製造方法

Country Status (1)

Country Link
JP (1) JP3457589B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5195192B2 (ja) * 2008-09-11 2013-05-08 沖電気工業株式会社 コプレーナ線路及びその製造方法
JP2010081487A (ja) * 2008-09-29 2010-04-08 Oki Electric Ind Co Ltd コプレーナ線路及びその製造方法
JP2012174884A (ja) * 2011-02-22 2012-09-10 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
JP2001102815A (ja) 2001-04-13

Similar Documents

Publication Publication Date Title
KR100723077B1 (ko) 도파관 구조물 및 그 제조 방법
JP4776618B2 (ja) 半導体装置用のバックエンド工程伝送線路構造(バックエンド工程処理におけるサスペンデッド伝送線路構造の形成方法)
US7763976B2 (en) Integrated circuit module with integrated passive device
JP4159378B2 (ja) 高周波装置とその製造方法
US20060252262A1 (en) Semiconductor structures having via structures between planar frontside and backside surfaces and methods of fabricating the same
US7307497B2 (en) Method for producing a coplanar waveguide system on a substrate, and a component for the transmission of electromagnetic waves fabricated in accordance with such a method
US11276910B2 (en) Substrate integrated waveguide and method for manufacturing the same
US6995457B2 (en) Wiring structure and manufacturing method therefor, semiconductor device including wiring structure and wiring board
US7084058B2 (en) Method of forming low-loss coplanar waveguides
JP5933103B1 (ja) 導波路基板の製造方法
JP3457589B2 (ja) 高周波伝送線路の製造方法
JP4383939B2 (ja) 伝送線路形成方法、伝送線路、半導体チップおよび半導体集積回路ユニット
CN115185038B (zh) 一种半导体器件及其制作方法
JP3679275B2 (ja) 伝送線路の製造方法
JP2938341B2 (ja) 同軸構造の配線の形成方法
JPH0685158A (ja) 電気伝送線路およびその製造方法
JP3862633B2 (ja) 非放射性誘電体線路の製造方法
WO2011058691A1 (ja) 伝送線路、高周波デバイスおよび伝送線路の製造方法
JP2003204129A (ja) プリント配線基板及びその製造方法
US20230145380A1 (en) Waveguide package, method of manufacturing the same, and package housing
JP2004079818A (ja) 配線基板およびその製造方法
US4693783A (en) Method of producing interconnections in a semiconductor integrated circuit structure
JP3166685B2 (ja) 半導体装置の配線構造の製造方法
KR20230012331A (ko) 관통 유리 비아를 갖는 고집적 수동소자 제조방법
KR20030018450A (ko) 공진기의 제조방법

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080801

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080801

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090801

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090801

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100801

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100801

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110801

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120801

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130801

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees