JP4383939B2 - 伝送線路形成方法、伝送線路、半導体チップおよび半導体集積回路ユニット - Google Patents
伝送線路形成方法、伝送線路、半導体チップおよび半導体集積回路ユニット Download PDFInfo
- Publication number
- JP4383939B2 JP4383939B2 JP2004095584A JP2004095584A JP4383939B2 JP 4383939 B2 JP4383939 B2 JP 4383939B2 JP 2004095584 A JP2004095584 A JP 2004095584A JP 2004095584 A JP2004095584 A JP 2004095584A JP 4383939 B2 JP4383939 B2 JP 4383939B2
- Authority
- JP
- Japan
- Prior art keywords
- transmission line
- conductor
- dielectric
- groove
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
Description
半導体基板にこの基板の表面側から基板内に止まる所定の深さをもつ環状の溝を形成して、上記溝で囲まれた基板の材料を上記表面に対して垂直に延びる芯として残す第1の工程と、
上記溝内の内側の周面、外側の周面にそれぞれ導電体を膜状に付着させる第2の工程と、
上記溝内の互いに対向する上記導電体の間の空間に誘電体を充填する第3の工程と、
上記半導体基板の裏面側から上記誘電体が露出するまで研磨を行う第4の工程と、を含み、
上記第1の工程で、互いに平行な複数の芯を残すように、複数の閉ループが接したパターンで上記溝を形成することを特徴とする。
半導体基板に設けられた、この半導体基板の表裏を貫通する中心導電体と、この中心導電体の外周を環状に取り囲む誘電体と、さらにこの誘電体の外周を取り囲む環状導電体との三要素を有し、
上記中心導電体が、上記基板と同一材料からなり、互いに平行に複数設けられた芯と、上記各芯の周りをそれぞれ取り囲む導電体とからなり、
上記誘電体は、上記各中心導電体の外周をそれぞれ環状に取り囲むとともに一体になっていることを特徴とする。
図1は、この発明の基礎となる参考例の伝送線路の概略構成を模式的に示している。この伝送線路は、半導体基板1の表裏1a,1b間を貫通する中心導電体2と、この中心導電体2の外周を環状に取り囲む誘電体4と、さらにこの誘電体4の外周を取り囲む環状導電体としてのシールド3との三要素を有する。中心導電体2は円柱状の外形を有し、半導体基板1の表裏1a,1bに対して垂直に延びている。シールド3は断面円形で、中心導電体2と同軸になっている。詳しくは後述するが、中心導電体2は半導体基板1と同一材料(この例では、シリコン)からなる芯と、その芯の周りを取り囲む金属膜との2層構造になっている。シールド3は半導体基板1に設けられた孔を覆う金属膜からなっている。
この発明の一実施形態の、1つのシールドの中に互いに平行な複数の中心導電体を備えた伝送線路について説明する。
図5A,図5Bを用いて、図1に示した同軸タイプの伝送線路を縦方向に積層接続する応用例について説明する。この応用例は、半導体基板の表面側に積層接続のための突起電極を形成する点に特徴がある。
2 中心導電体
3 シールド
4 誘電体
21 リング状の溝
22,40B,40C 芯
41 日の字状の溝
56A,56B,56C 突起電極
71,72,73,74 半導体チップ
Claims (6)
- 半導体基板にこの基板の表面側から基板内に止まる所定の深さをもつ環状の溝を形成して、上記溝で囲まれた基板の材料を上記表面に対して垂直に延びる芯として残す第1の工程と、
上記溝内の内側の周面、外側の周面にそれぞれ導電体を膜状に付着させる第2の工程と、
上記溝内の互いに対向する上記導電体の間の空間に誘電体を充填する第3の工程と、
上記半導体基板の裏面側から上記誘電体が露出するまで研磨を行う第4の工程と、を含み、
上記第1の工程で、互いに平行な複数の芯を残すように、複数の閉ループが接したパターンで上記溝を形成することを特徴とする伝送線路形成方法。 - 請求項1に記載の伝送線路形成方法において、
上記第2の工程を金属CVD法によって行うことを特徴とする伝送線路形成方法。 - 請求項1に記載の伝送線路形成方法において、
上記第3の工程を、上記溝内の互いに対向する上記導電体の間の空間に流動性をもつ樹脂を充填した後、その充填された樹脂を硬化させることによって行うことを特徴とする伝送線路形成方法。 - 半導体基板に設けられた、この半導体基板の表裏を貫通する中心導電体と、この中心導電体の外周を環状に取り囲む誘電体と、さらにこの誘電体の外周を取り囲む環状導電体との三要素を有し、
上記中心導電体が、上記基板と同一材料からなり、互いに平行に複数設けられた芯と、上記各芯の周りをそれぞれ取り囲む導電体とからなり、
上記誘電体は、上記各中心導電体の外周をそれぞれ環状に取り囲むとともに一体になっていることを特徴とする伝送線路。 - 請求項4に記載の伝送線路を備え、
上記中心導電体と環状導電体の端面にそれぞれ突起電極が設けられていることを特徴とする半導体チップ。 - 請求項5に記載の半導体チップが積層され、積層方向に隣り合う半導体チップの伝送線路同士が上記突起電極を介して接続されていることを特徴とする半導体集積回路ユニット。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004095584A JP4383939B2 (ja) | 2004-03-29 | 2004-03-29 | 伝送線路形成方法、伝送線路、半導体チップおよび半導体集積回路ユニット |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004095584A JP4383939B2 (ja) | 2004-03-29 | 2004-03-29 | 伝送線路形成方法、伝送線路、半導体チップおよび半導体集積回路ユニット |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005285972A JP2005285972A (ja) | 2005-10-13 |
JP4383939B2 true JP4383939B2 (ja) | 2009-12-16 |
Family
ID=35184048
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004095584A Expired - Fee Related JP4383939B2 (ja) | 2004-03-29 | 2004-03-29 | 伝送線路形成方法、伝送線路、半導体チップおよび半導体集積回路ユニット |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4383939B2 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4568039B2 (ja) | 2004-06-30 | 2010-10-27 | ルネサスエレクトロニクス株式会社 | 半導体装置およびそれを用いた半導体モジュール |
EP1922756B1 (en) * | 2005-08-26 | 2013-05-22 | Philips Intellectual Property & Standards GmbH | Electrically shielded through-wafer interconnect |
KR100737162B1 (ko) * | 2006-08-11 | 2007-07-06 | 동부일렉트로닉스 주식회사 | 반도체 소자 및 그 제조방법 |
WO2009050207A1 (en) * | 2007-10-15 | 2009-04-23 | Interuniversitair Microelectronica Centrum Vzw | Method for producing electrical interconnects and devices made thereof |
US7821107B2 (en) * | 2008-04-22 | 2010-10-26 | Micron Technology, Inc. | Die stacking with an annular via having a recessed socket |
US20110139484A1 (en) * | 2009-12-15 | 2011-06-16 | Advanced Bionics, Llc | Hermetic Electrical Feedthrough |
JP5842368B2 (ja) * | 2011-04-11 | 2016-01-13 | ソニー株式会社 | 半導体装置 |
EP2854167B1 (en) * | 2011-11-23 | 2016-01-20 | ams AG | Semiconductor device with through-substrate via covered by a solder ball and related method of production |
EP3969633A4 (en) * | 2019-04-16 | 2023-12-06 | Applied Materials, Inc. | METHOD FOR THIN FILM DEPOSITION IN TRENCHES |
US11629402B2 (en) | 2019-04-16 | 2023-04-18 | Applied Materials, Inc. | Atomic layer deposition on optical structures |
-
2004
- 2004-03-29 JP JP2004095584A patent/JP4383939B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005285972A (ja) | 2005-10-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100723077B1 (ko) | 도파관 구조물 및 그 제조 방법 | |
JP4327644B2 (ja) | 半導体装置の製造方法 | |
KR100637287B1 (ko) | 반도체장치의 제조방법과 이것을 사용한 전자기기 | |
JP4035034B2 (ja) | 半導体装置およびその製造方法 | |
US6388198B1 (en) | Coaxial wiring within SOI semiconductor, PCB to system for high speed operation and signal quality | |
JP4439976B2 (ja) | 半導体装置およびその製造方法 | |
KR101508812B1 (ko) | 코일 부품 제조방법 및 코일 부품 | |
US20090189256A1 (en) | Manufacturing process of semiconductor device and semiconductor device | |
JP2006019455A (ja) | 半導体装置およびその製造方法 | |
JP2007012854A (ja) | 半導体チップ及びその製造方法 | |
KR20030053047A (ko) | 반도체 장치 | |
WO2018003445A1 (ja) | キャパシタ | |
JP4383939B2 (ja) | 伝送線路形成方法、伝送線路、半導体チップおよび半導体集積回路ユニット | |
US9881860B2 (en) | Method for producing waveguide substrate | |
US9184113B1 (en) | Methods of forming coaxial feedthroughs for 3D integrated circuits | |
TWI625994B (zh) | 具有全厚度同軸結構的多層電子結構 | |
JP2007134359A (ja) | 半導体装置およびその製造方法 | |
JP2018160607A (ja) | 貫通電極基板、貫通電極基板を備える実装基板並びに貫通電極基板の製造方法 | |
JP2007081100A (ja) | 配線基板およびその製造方法 | |
TW201413907A (zh) | 具有新型傳輸線的多層電子結構 | |
CN106575623A (zh) | 用于低剖面基板的图案间图案 | |
JP2006049557A (ja) | 半導体装置 | |
KR102102710B1 (ko) | 코일 부품 및 그 제조방법 | |
JP5834563B2 (ja) | 半導体装置の製造方法 | |
US20240128014A1 (en) | Inductor component |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060125 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080827 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090616 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090805 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090825 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090924 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121002 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121002 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131002 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |