JP7076658B1 - デジタル移相器 - Google Patents

Abstract

【課題】接続部による移相動作への影響を低減可能なデジタル移相器を提供する。【解決手段】接続部は、第１のデジタル移相回路の信号線路と、第２のデジタル移相回路の信号線路とを接続する第１の接続線路と、前記第１のデジタル移相回路の内側線路と、前記第２のデジタル移相回路の内側線路とを接続する第２の接続線路と、前記第１の接続線路及び前記第２の接続線路の上方及び下方に配置されるグランド層と、少なくとも前記第２の接続線路と前記グランド層とを接続するビアホールと、を備える。【選択図】図１

Description

本発明は、デジタル移相器に関する。

下記非特許文献１には、マイクロ波、準ミリ波又はミリ波などの高周波信号を対象とするデジタル制御型の移相回路（デジタル移相回路）が開示されている。このデジタル移相回路は、実際には多数が縦続接続された状態で半導体基板上に実装される。すなわち、デジタル移相回路は、実際のデジタル移相器の構成における単位ユニットであり、数十個が縦続接続されることによって所望の機能を発揮する。

デジタル移相器の構成が、上記のデジタル移相回路が一列に繋げられた構成である場合にはデジタル移相器の長さが長くなる。デジタル移相器の長さを短くするためには、デジタル移相器の構成を、折れ曲がりの構造を有するベンド型の線路などの接続部を用いて折り曲げた構成にすることが考えられる。

A Ka-band Digitally-Controlled Phase Shifter with sub-degree Phase Precision (2016,IEEE,RFIC)

ところで、各々のデジタル移相回路の伝達特性は、伝達関数によって記述されるものと考えられるため、前後に接続されている負荷に影響されるものと考えられる。例えば、あるデジタル移相回路の前後に、そのデジタル移相回路と同様の構成を有するデジタル移相回路が接続されている場合には、それらの負荷に応じた伝達特性が実現される。

しかしながら、デジタル移相回路に上述したベンド型の線路が接続されている場合には、ベンド型の線路がデジタル移相回路よりも高インピーダンスであるために、デジタル移相回路とベンド型の線路との間で、同様の構成を有するデジタル移相回路が接続される場合に比べてインピーダンス整合が悪化する。このようにインピーダンスの整合が悪化すると、デジタル移相器の移相動作が影響を受けてしまう。

本発明は、このような事情に鑑みてなされたもので、その目的は、接続部による移相動作への影響を低減可能なデジタル移相器を提供することである。

本発明の一態様は、複数のデジタル移相回路が縦続接続された第１のデジタル移相回路群と、複数のデジタル移相回路が縦続接続された第２のデジタル移相回路群と、前記第１のデジタル移相回路群の端部に位置する第１のデジタル移相回路と、前記第２のデジタル移相回路群の端部に位置する第２のデジタル移相回路 とを接続するベンド型の接続部と、を備え、前記デジタル移相回路は、信号線路、前記信号線路の両側に設けられた一対の内側線路、前記内側線路の外側に設けられた一対の外側線路、前記内側線路及び前記外側線路の各一端に接続された第１の接地導体、前記外側線路の各他端に接続された第２の接地導体、前記内側線路の各他端と前記第２の接地導体との間に各々設けられる一対の電子スイッチ、前記信号線路と前記第１の接地導体及び前記第２の接地導体の少なくとも一方との間に電気的に接続されるコンデンサを少なくとも有し、各々が、前記内側線路にリターン電流が流れる低遅延モード又は前記外側線路にリターン電流が流れる高遅延モードに設定される回路であり、前記接続部は、前記第１のデジタル移相回路の前記信号線路と、前記第２のデジタル移相回路の前記信号線路とを接続する第１の接続線路と、前記第１のデジタル移相回路の前記内側線路と、前記第２のデジタル移相回路の前記内側線路とを接続する第２の接続線路と、前記第１の接続線路及び前記第２の接続線路の上方及び下方に配置されるグランド層と、少なくとも前記第２の接続線路と前記グランド層とを接続するビアホールと、を備える、デジタル移相器である。

このような構成により、ベンド線路のインピーダンスを下げることができ、接続部による移相動作への影響を低減することができる。

また、本発明の一態様によるデジタル移相回路は、前記デジタル移相回路が、前記信号線路と前記第１の接地導体及び前記第２の接地導体の少なくとも一方との間に前記コンデンサを接続するか否かを切り替える電子スイッチを備えてもよい。

また、本発明の一態様によるデジタル移相回路は、前記接続部が、前記第１のデジタル移相回路の前記外側線路と、前記第２のデジタル移相回路の前記外側線路とを接続する第３の接続線路を備えてもよい。

また、本発明の一態様によるデジタル移相回路は、前記第２の接続線路が、前記第１の接続線路の両側において前記第１の接続線路から所定の距離だけ離間して配置され、前記所定の距離は、前記内側線路が前記信号線路から離間している距離よりも短くてもよい。

また、本発明の一態様によるデジタル移相回路は、前記所定の距離が、１０μｍ未満に設定されてもよい。

また、本発明の一態様によるデジタル移相回路は、前記第１の接続線路の幅が、前記信号線路の幅よりも広くてもよい。

また、本発明の一態様によるデジタル移相回路は、前記第１の接続線路が、前記信号線路を形成する導体層とは異なる層に形成され、前記信号線路と前記第１の接続線路とは、ビアホールで接続されてもよい。

また、本発明の一態様によるデジタル移相回路は、前記第１のデジタル移相回路と前記第２のデジタル移相回路とに接続される第３のデジタル移相回路を更に備え、前記接続部が、前記第１のデジタル移相回路と前記第３のデジタル移相回路とを接続する第１接続部と、前記第２のデジタル移相回路と前記第３のデジタル移相回路とを接続する第２接続部と、を有してもよい。

また、本発明の一態様によるデジタル移相回路は、前記第１のデジタル移相回路群と前記第２のデジタル移相回路群とが、離間した状態で並列に配置されてもよい。

以上説明したように、本発明によれば、接続部による移相動作への影響を低減可能なデジタル移相器を提供することができる。

本実施形態に係るデジタル移相器の概略構成図である。 本実施形態に係るデジタル移相回路の斜視図である。 本実施形態に係る高遅延モードを説明する図である。 本実施形態に係る低遅延モードを説明する図である。 本実施形態に係る接続部の第１の断面図である。 本実施形態に係る接続部の第２の断面図である。 本実施形態に係るデジタル移相回路の変形例を示す図である。

以下、本実施形態に係るデジタル移相器を、図面を用いて説明する。尚、図面における要素の形状及び大きさなどはより明確な説明のために誇張されることがある。

図１は、本実施形態に係るデジタル移相器Ａの構成例を示す図である。デジタル移相器Ａは、複数のデジタル移相回路１０及び接続部２０を備える。デジタル移相器Ａは、所定の周波数帯域の信号Ｓを、縦続接続された複数のデジタル移相回路１０によって移相する。信号Ｓは、マイクロ波、 準ミリ波、又はミリ波などの周波数帯域を有する高周波信号である。

複数のデジタル移相回路１０は、電気的に縦続接続されている。図１に示す例では、１２個のデジタル移相回路１０が縦続接続されているが、これに限定されず、２つ以上のデジタル移相回路１０が縦続接続されていればよい。図１に示す例では、説明の便宜上、縦続接続されている１２個のデジタル移相回路１０を、信号Ｓが流れる順番に、デジタル移相回路１０－１，１０－２，…，１０－１２としている。ただし、信号Ｓが流れる方向は逆でもよい。

接続部２０は、ベンド型の形状を有している。図１に示す例では、接続部２０は、１８０°ベンドの形状を有している。ただし、これに限定されず、接続部２０は、９０°ベンドの形状を有してもよいし、４５°ベンドの形状を有してもよい。接続部２０は、第１のデジタル移相回路群３０の端部に位置する第１のデジタル移相回路と、第２のデジタル移相回路群３１の端部に位置する第２のデジタル移相回路とを接続する。

図１に示す例では、縦続接続された１番目から６番目までのデジタル移相回路１０－１～１０－６が第１のデジタル移相回路群３０を構成している。また、縦続接続された７番目から１２番目までのデジタル移相回路１０－７～１０－１２が第２のデジタル移相回路群３１を構成している。換言すれば、デジタル移相器Ａは、複数のデジタル移相回路１０－１～１０－６が縦続接続された第１のデジタル移相回路群３０と、複数のデジタル移相回路１０－７～１０－１２が縦続接続された第２のデジタル移相回路群とを有する。尚、図１に示す例では、デジタル移相回路１０－６が第１のデジタル移相回路の一例であり、デジタル移相回路１０－７が第２のデジタル移相回路の一例である。

デジタル移相器Ａは、複数のデジタル移相回路１０がすべて一例に並んで配置される構造ではなく、接続部２０によって途中で折り曲げられる構造を有する。例えば、第１のデジタル移相回路群３０と第２のデジタル移相回路群３１とが、接続部２０によって接続されることでデジタル移相器Ａが折り曲げられる。これにより、第１のデジタル移相回路群３０と第２のデジタル移相回路群３１とは並列に配置される。

第１のデジタル移相回路群３０と第２のデジタル移相回路群３１とは、距離Ｈだけ離間して配置されている。すなわち、第１のデジタル移相回路群３０と第２のデジタル移相回路群３１とは、離間した状態で並列に配置されている。換言すれば、第１のデジタル移相回路群３０と第２のデジタル移相回路群３１との間において、隣接する外側線路３が距離Ｈだけ離間している。

以下に、本実施形態に係るデジタル移相回路１０の構成について図２を用いて説明する。図２は、本実施形態に係るデジタル移相回路１０の斜視図である。図２に示す通り、デジタル移相回路１０は、信号線路１、２つの内側線路２（第１の内側線路２ａ及び第２の内側線路２ｂ）、２つの外側線路３（第１の外側線路３ａ及び第２の外側線路３ｂ）、２つの接地導体４（第１の接地導体４ａ及び第２の接地導体４ｂ）、平行平板コンデンサ５、複数の接続導体６、４つの電子スイッチ７（第１の電子スイッチ７ａ、第２の電子スイッチ７ｂ、第３の電子スイッチ７ｃ及び第４の電子スイッチ７ｄ）及びスイッチ制御部８を備える。

信号線路１は、所定方向に延在する直線状の帯状導体である。すなわち、信号線路１は、一定幅Ｗ１、一定厚及び所定長さを有する長尺板状の導体である。図２に示す例では、信号線路１には、手前側から奥側に向かって信号Ｓが流れる。

尚、図２に示す前後方向をＸ軸方向とし、左右方向をＹ軸方向とし、上下方向（鉛直方向）をＺ軸方向とする。また、＋Ｘ方向は、Ｘ軸方向を手前側から奥側に向かう方向であり、－Ｘ方向は＋Ｘ方向とは反対方向である。＋Ｙ方向は、Ｙ軸方向を右に進む方向であり、－Ｙ方向は＋Ｙ方向とは反対方向である。＋Ｚ方向は、Ｚ軸方向を上方に進む方向であり、－Ｚ方向は＋Ｚ方向とは反対方向である。

第１の内側線路２ａは、直線状の帯状導体である。すなわち、第１の内側線路２ａは、一定幅、一定厚及び所定長さを有する長尺板状の導体である。第１の内側線路２ａは、信号線路１の延在方向と同一な方向に延在する。第１の内側線路２ａは、信号線路１と平行に設けられており、所定の距離Ｍ１だけ離間している。具体的には、第１の内側線路２ａは、信号線路１の一方側に所定の距離Ｍ１だけ離間して配置されている。換言すれば、第１の内側線路２ａは、信号線路１から＋Ｙ軸方向に所定の距離Ｍ１だけ離間して配置されている。

第２の内側線路２ｂは、直線状の帯状導体である。すなわち、第２の内側線路２ｂは、第１の内側線路２ａと同様に、一定幅、一定厚及び所定長さを有する長尺板状の導体である。第２の内側線路２ｂは、信号線路１の延在方向と同一な方向に延在する。第２の内側線路２ｂは、信号線路１と平行に設けられており、所定の距離Ｍ１だけ離間している。具体的には、第２の内側線路２ｂは、信号線路１の他方側に所定の距離Ｍ１だけ離間して配置されている。換言すれば、第２の内側線路２ｂは、信号線路１から－Ｙ軸方向に所定の距離Ｍ１だけ離間して配置されている。

第１の外側線路３ａは、信号線路１の一方側において、第１の内側線路２ａよりも信号線路１から遠い位置に設けられる直線状の帯状導体である。すなわち、第１の外側線路３ａは、第１の内側線路２ａよりも＋Ｙ方向に配置された直線状の帯状導体である。第１の外側線路３ａは、一定幅、一定厚及び所定長さを有する長尺板状の導体である。第１の外側線路３ａは、信号線路１に対して第１の内側線路２ａを挟んだ状態で信号線路１から所定距離を隔てて平行に設けられている。第１の外側線路３ａは、第１の内側線路２ａ及び第２の内側線路２ｂと同様に、信号線路１の延在方向と同一な方向に延在する。

第２の外側線路３ｂは、信号線路１の他方側において、第２の内側線路２ｂよりも信号線路１から遠い位置に設けられる直線状の帯状導体である。すなわち、第２の外側線路３ｂは、第２の内側線路２ｂよりも－Ｙ方向に配置された直線状の帯状導体である。第２の外側線路３ｂは、第１の外側線路３ａと同様に、一定幅、一定厚及び所定長さを有する長尺板状の導体である。第２の外側線路３ｂは、信号線路１に対して第２の内側線路２ｂを挟んだ状態で信号線路１から所定距離を隔てて平行に設けられている。第２の外側線路３ｂは、第１の内側線路２ａ及び第２の内側線路２ｂと同様に、信号線路１の延在方向と同一な方向に延在する。

第１の接地導体４ａは、第１の内側線路２ａ、第２の内側線路２ｂ、第１の外側線路３ａ及び第２の外側線路３ｂの各一端側に設けられる直線状の帯状導体である。第１の接地導体４ａは、第１の内側線路２ａ、第２の内側線路２ｂ、第１の外側線路３ａ及び第２の外側線路３ｂの各一端に電気的に接続されている。第１の接地導体４ａは、一定幅、一定厚及び所定長さを有する長尺板状の導体である。

第１の接地導体４ａは、同一方向に延在する第１の内側線路２ａ、第２の内側線路２ｂ、第１の外側線路３ａ及び第２の外側線路３ｂに直交するように設けられている。すなわち、第１の接地導体４ａは、Ｙ軸方向に延在するように配置されている。第１の接地導体４ａは、第１の内側線路２ａ、第２の内側線路２ｂ、第１の外側線路３ａ及び第２の外側線路３ｂから所定距離を隔てた下方に設けられている。

図２に示す例では、第１の接地導体４ａは、＋Ｙ方向における端部である一端が、第１の外側線路３ａの右側縁部と略同一位置となるように設定されている。図２に示す例では、第１の接地導体４ａは、－Ｙ方向における端部である他端が、第２の外側線路３ｂの左側縁部と略同一位置となるように設定されている。

第２の接地導体４ｂは、第１の内側線路２ａ、第２の内側線路２ｂ、第１の外側線路３ａ及び第２の外側線路３ｂの各他端側に設けられる直線状の帯状導体である。第２の接地導体４ｂは、第１の接地導体４ａと同様に一定幅、一定厚及び所定長さを有する長尺板状の導体である。

第２の接地導体４ｂは、第１の接地導体４ａに対して平行に配置されており、第１の接地導体４ａと同様に、第１の内側線路２ａ、第２の内側線路２ｂ、第１の外側線路３ａ及び第２の外側線路３ｂに直交するように設けられている。第２の接地導体４ｂは、第１の内側線路２ａ、第２の内側線路２ｂ、第１の外側線路３ａ及び第２の外側線路３ｂから所定距離を隔てた下方に設けられている。

第２の接地導体４ｂは、＋Ｙ方向における端部である一端が、第１の外側線路３ａの右側縁部と略同一位置となるように設定されている。第２の接地導体４ｂは、－Ｙ方向における端部である他端が、第２の外側線路３ｂの左側縁部と略同一位置となるように設定されている。図２に示す例では、第２の接地導体４ｂは、Ｙ軸方向における位置が第１の接地導体４ａと同一である。

平行平板コンデンサ５は、信号線路１の他端及び第２の接地導体４ｂの間に設けられる。例えば、平行平板コンデンサ５は、上部電極が信号線路１に対して接続され、下部電極が第４の電子スイッチ７ｄに対して電気的に接続されている。例えば、平行平板コンデンサ５は、ＭＩＭ（Metal Insulator Metal）構造の薄膜のコンデンサである。尚、デジタル移相回路１０の静電容量値Ｃは、平行平板コンデンサ５の静電容量値Ｃａを含む。また、平行平板コンデンサ５に替えて、櫛歯型コンデンサを用いてもよい。

複数の接続導体６は、少なくとも接続導体６ａ～６ｆを含む。接続導体６ａは、第１の内側線路２ａの一端と第１の接地導体４ａとを電気的かつ機械的に接続する導体である。例えば、接続導体６ａは、Ｚ軸方向に延在する導体であり、一端（上端）が第１の内側線路２ａの下面に接続し、他端（下端）が第１の接地導体４ａの上面に接続する。

接続導体６ｂは、第２の内側線路２ｂの一端と第１の接地導体４ａとを電気的かつ機械的に接続する導体である。例えば、接続導体６ｂは、接続導体６ａと同様にＺ軸方向に延在する導体であり、一端（上端）が第２の内側線路２ｂの下面に接続し、他端（下端）が第１の接地導体４ａの上面に接続する。

接続導体６ｃは、第１の外側線路３ａの一端と第１の接地導体４ａとを電気的かつ機械的に接続する導体である。例えば、接続導体６ｃは、Ｚ軸方向に延在する導体であり、一端（上端）が第１の外側線路３ａの一端における下面に接続し、他端（下端）が第１の接地導体４ａの上面に接続する。

接続導体６ｄは、第１の外側線路３ａの他端と第２の接地導体４ｂとを電気的かつ機械的に接続する導体である。例えば、接続導体６ｄは、Ｚ軸方向に延在する導体であり、一端（上端）が第１の外側線路３ａの他端における下面に接続し、他端（下端）が第２の接地導体４ｂの上面に接続する。

接続導体６ｅは、第２の外側線路３ｂの一端と第１の接地導体４ａとを電気的かつ機械的に接続する導体である。例えば、接続導体６ｅは、Ｚ軸方向に延在する導体であり、一端（上端）が第２の外側線路３ｂの一端における下面に接続し、他端（下端）が第１の接地導体４ａの上面に接続する。

接続導体６ｆは、第２の外側線路３ｂの他端と第２の接地導体４ｂとを電気的かつ機械的に接続する導体である。例えば、接続導体６ｆは、Ｚ軸方向に延在する導体であり、一端（上端）が第２の外側線路３ｂの他端における下面に接続し、他端（下端）が第２の接地導体４ｂの上面に接続する。

接続導体６ｇは、信号線路１の他端と平行平板コンデンサ５の上部電極とを電気的かつ機械的に接続する導体である。例えば、接続導体６ｇは、Ｚ軸方向に延在する導体であり、一端（上端）が信号線路１の他端における下面に接続し、他端（下端）が平行平板コンデンサ５の上部電極に接続する。

第１の電子スイッチ７ａは、第１の内側線路２ａの他端と第２の接地導体４ｂとの間に接続される。第１の電子スイッチ７ａは、例えばＭＯＳ型ＦＥＴ（電界効果トランジスタ）であり、ドレイン端子が第１の内側線路２ａの他端に電気的に接続され、ソース端子が第２の接地導体４ｂに電気的に接続され、ゲート端子がスイッチ制御部８に電気的に接続されている。

第１の電子スイッチ７ａは、スイッチ制御部８からゲート端子に入力されるゲート信号に基づいて閉状態又は開状態に制御される。閉状態とは、ドレイン端子及びソース端子が導通している状態である。開状態とは、ドレイン端子及びソース端子が導通しておらず、電気的な接続が遮断している状態である。第１の電子スイッチ７ａは、スイッチ制御部８の制御によって、第１の内側線路２ａの他端及び第２の接地導体４ｂを電気的に接続した導通状態又はその電気的な接続を遮断した遮断状態にする。

第２の電子スイッチ７ｂは、第２の内側線路２ｂの他端と第２の接地導体４ｂとの間に接続される。第２の電子スイッチ７ｂは、例えばＭＯＳ型ＦＥＴであり、ドレイン端子が第２の内側線路２ｂの他端に接続され、ソース端子が第２の接地導体４ｂに接続され、ゲート端子がスイッチ制御部８に接続されている。例えば、第２の電子スイッチ７ｂのサイズは、第２の接地導体４ｂの幅以上である。

第２の電子スイッチ７ｂは、スイッチ制御部８からゲート端子に入力されるゲート信号に基づいて閉状態又は開状態に制御される。第２の電子スイッチ７ｂは、スイッチ制御部８の制御によって、第２の内側線路２ｂの他端及び第２の接地導体４ｂを電気的に接続した導通状態又はその電気的な接続を遮断した遮断状態にする。

第３の電子スイッチ７ｃは、信号線路１の他端と第２の接地導体４ｂとの間に接続される。第３の電子スイッチ７ｃは、例えばＭＯＳ型ＦＥＴであり、ドレイン端子が信号線路１の他端に接続され、ソース端子が第２の接地導体４ｂに接続され、ゲート端子がスイッチ制御部８に接続されている。尚、図２に示す例では、第３の電子スイッチ７ｃは、信号線路１の他端側に設けられているが、これに限定されず、信号線路１の一端側に設けられてもよい。尚、第３の電子スイッチ７ｃは、必要がなければ使用しなくてもよい。

第３の電子スイッチ７ｃは、スイッチ制御部８からゲート端子に入力されるゲート信号に基づいて閉状態又は開状態に制御される。第３の電子スイッチ７ｃは、スイッチ制御部８の制御によって、信号線路１の他端及び第２の接地導体４ｂを電気的に接続した導通状態又はその電気的な接続を遮断した遮断状態にする。

第４の電子スイッチ７ｄは、信号線路１の他端と第２の接地導体４ｂとの間において、平行平板コンデンサ５に対して直列に接続される。第４の電子スイッチ７ｄは、例えばＭＯＳ型ＦＥＴである。図２に示す例では、第４の電子スイッチ７ｄは、ドレイン端子が平行平板コンデンサ５の下部電極に接続され、ソース端子が第２の接地導体４ｂに接続され、ゲート端子がスイッチ制御部８に接続されている。

第４の電子スイッチ７ｄは、スイッチ制御部８からゲート端子に入力されるゲート信号に基づいて閉状態又は開状態に制御される。第４の電子スイッチ７ｄは、スイッチ制御部８の制御によって、平行平板コンデンサ５の下部電極及び第２の接地導体４ｂを電気的に接続した導通状態又はその電気的な接続を遮断した遮断状態にする。

スイッチ制御部８は、複数の電子スイッチ７である第１の電子スイッチ７ａ、第２の電子スイッチ７ｂ、第３の電子スイッチ７ｃ及び第４の電子スイッチ７ｄを制御する制御回路である。例えば、スイッチ制御部８は、４つの出力ポートを備えている。スイッチ制御部８は、各出力ポートから個別のゲート信号を出力して複数の電子スイッチ７の各ゲート端子に供給することにより複数の電子スイッチ７のそれぞれを個別に開状態又は閉状態に制御する。

図２ではデジタル移相回路１０の機械的構造が解り易いようにデジタル移相回路１０を斜視した模式図を示しているが、実際のデジタル移相回路１０は、半導体製造技術を利用することにより、多層構造物として形成される。

一例として、デジタル移相回路１０は、信号線路１、第１の内側線路２ａ、第２の内側線路２ｂ、第１の外側線路３ａ及び第２の外側線路３ｂが第１の導電層に形成されている。第１の接地導体４ａ及び第２の接地導体４ｂは、絶縁層を挟んで第１の導電層と対向する第２の導電層に形成されている。第１の導電層に形成された構成要素と第２の導電層に形成された構成要素とは、ビアホール（via hole）によって相互に接続される。複数の接続導体６は、絶縁層内に埋設されたビアホールに相当する。

次に、本実施形態に係るデジタル移相回路１０の動作について、図３及び図４を参照して説明する。デジタル移相回路１０は、動作モードとして、高遅延モード及び低遅延モードを有する。デジタル移相回路１０は、高遅延モード又は低遅延モードで動作する。

（高遅延モード）
高遅延モードでは、信号Ｓに第１の位相差を発生させるモードである。高遅延モードでは、図３に示すように、第１の電子スイッチ７ａ及び第２の電子スイッチ７ｂが開状態に制御され、第４の電子スイッチ７ｄが閉状態に制御される。

第１の電子スイッチ７ａが開状態に制御されることにより、第１の内側線路２ａの他端及び第２の接地導体４ｂの電気的な接続が遮断された状態となる。第２の電子スイッチ７ｂが開状態に制御されることにより、第２の内側線路２ｂの他端及び第２の接地導体４ｂの電気的な接続が遮断された状態となる。第４の電子スイッチ７ｄが閉状態に制御されることにより、信号線路１の他端は、平行平板コンデンサ５を介して第２の接地導体４ｂに接続された状態となる。

信号線路１に入力端（他端）から出力端（一端）に向かって信号Ｓが伝搬すると、信号Ｓとは逆方向である一端から他端に向かってリターン電流Ｒ１が流れる。すなわち、リターン電流Ｒ１は、＋Ｘ方向に流れる信号Ｓとは逆方向である－Ｘ方向に向かって流れる電流である。高遅延モードでは、第１の電子スイッチ７ａ及び第２の電子スイッチ７ｂが開状態であるため、リターン電流Ｒ１は、主として、図３に示すように、第１の外側線路３ａ及び第２の外側線路３ｂを－Ｘ方向に流れる。

高遅延モードでは、リターン電流Ｒ１が第１の外側線路３ａ及び第２の外側線路３ｂを流れるため、低遅延モードと比較して、インダクタンス値Ｌが高い。高遅延モードでは、低遅延モードよりも高い遅延量を得ることができる。また、第４の電子スイッチ７ｄが閉状態になることで、信号線路１の他端と第２の接地導体４ｂとが平行平板コンデンサ５で電気的に接続されるため、静電容量値Ｃも高い。よって、高遅延モードでは、低遅延モードよりもさらに高い遅延量を得ることができる。

（低遅延モード）
低遅延モードでは、信号Ｓに第１の位相差よりも小さい第２の位相差を発生させるモードである。低遅延モードでは、図４に示すように、第１の電子スイッチ７ａ及び第２の電子スイッチ７ｂが閉状態に制御され、第４の電子スイッチ７ｄが開状態に制御される。

第１の電子スイッチ７ａが閉状態に制御されることにより、第１の内側線路２ａの他端と第２の接地導体４ｂとが電気的に接続された状態となる。第２の電子スイッチ７ｂが閉状態に制御されることにより、第２の内側線路２ｂの他端と第２の接地導体４ｂとが電気的に接続された状態となる。

低遅延モードでは、第１の電子スイッチ７ａ及び第２の電子スイッチ７ｂが閉状態であるため、リターン電流Ｒ２は、主として、図４に示すように、第１の内側線路２ａ及び第２の内側線路２ｂを－Ｘ方向に流れる。低遅延モードでは、リターン電流Ｒ２が第１の内側線路２ａ及び第２の内側線路２ｂを流れるため、高遅延モードと比較して、インダクタンス値Ｌが低い。低遅延モードでの遅延量は、高遅延モードでの遅延量よりも低くなる。また、信号線路１の他端には平行平板コンデンサ５が接続されているが、第４の電子スイッチ７ｄが開状態であるため、平行平板コンデンサ５の静電容量は機能せず（信号線路１からは見えず）平行平板コンデンサ５の静電容量に比べて極めて小さな寄生容量が存在するのみである。よって、低遅延モードでは、高遅延モードよりもさらに低い遅延量を得ることができる。

ここで、低遅延モードでは、第３の電子スイッチ７ｃが閉状態に制御されることにより、信号線路１の損失を意図的に増加させることも可能である。これは、低遅延モードにおける高周波信号の損失を高遅延モードにおける高周波信号の損失と同程度とするためのものである。

すなわち、低遅延モードにおける高周波信号の損失は、高遅延モードにおける高周波信号の損失よりも明確に小さい。この損失差は、動作モードを低遅延モードと高遅延モードとに切り替えた場合にデジタル移相回路１０から出力される高周波信号の振幅差を招来させるものである。このような事情に対して、デジタル移相回路１０では、低遅延モードで第３の電子スイッチ７ｃを閉状態に制御することにより、上記振幅差を解消することもある。

以下に、本実施形態に係る接続部２０の構成について図５を用いて説明する。図５は、図１に示した接続部２０のＴ－Ｔ線の断面図である。図５に示す通り、接続部２０は、第１の接続線路２１、第２の接続線路２２、第３の接続線路２３、第１のグランド層２４、及び第２のグランド層２５を備える。

第１の接続線路２１は、例えば一定幅Ｗ２、一定厚及び所定長さを有する長尺板状の導体である。第１の接続線路２１は、第１のデジタル移相回路の信号線路１と、第２のデジタル移相回路の信号線路１とを接続する。図１に示す例では、第１の接続線路２１は、一端がデジタル移相回路１０－６の信号線路１に接続され、他端がデジタル移相回路１０－７の信号線路１に接続される。デジタル移相回路１０－６の信号線路１から出力される信号Ｓは、第１の接続線路２１を介してデジタル移相回路１０－７の信号線路１に入力される。尚、第１の接続線路２１の幅Ｗ２は、信号線路１の幅Ｗ１と同様であってもよいし、幅Ｗ１よりも広くてもよい。

第２の接続線路２２は、一定幅、一定厚及び所定長さを有する長尺板状の導体である。第２の接続線路２２は、信号線路１の延在方向と同一な方向に延在する。第２の接続線路２２は、第１の接続線路２１と平行に設けられており、所定の距離Ｍ２だけ離間している。具体的には、第２の接続線路２２は、第１の接続線路２１の両側において第１の接続線路２１から所定の距離Ｍ２だけ離間して配置されている。尚、以下の説明において、第１の接続線路２１の一方側に配置された第２の接続線路２２を、「第２の接続線路２２ａ」と称し、第１の接続線路２１の他方側に配置された第２の接続線路２２を、「第２の接続線路２２ｂ」と称する場合がある。

所定の距離Ｍ２は、所定の距離Ｍ１と同等であってもよいし、所定の距離Ｍ１よりも短い距離であってもよい。例えば、所定の距離Ｍ１が従来と同様に１０μｍである場合には、所定の距離Ｍ２は、１０μｍ未満に設定されてもよい。より好ましくは、所定の距離Ｍ２は、例えば２．５μｍ又は２μｍ以下であり、第１の接続線路２１に対して第２の接続線路２２を可能な限り接近させることが望ましい。本実施形態において、第１の接続線路２１に対し第２の接続線路２２を製造限界又は製造限界近くまで接近させてもよい。

第２の接続線路２２は、第１のデジタル移相回路の内側線路２と、第２のデジタル移相回路の内側線路２とを接続する。図１に示す例では、第２の接続線路２２ａは、一端がデジタル移相回路１０－６の第１の内側線路２ａに接続され、他端がデジタル移相回路１０－７の第１の内側線路２ａに接続される。第２の接続線路２２ｂは、一端がデジタル移相回路１０－６の第２の内側線路２ｂに接続され、他端がデジタル移相回路１０－７の第２の内側線路２ｂに接続される。

第３の接続線路２３は、第１の接続線路２１の一方側及び他方側の両側において、第２の接続線路２２よりも第１の接続線路２１から遠い位置に設けられる帯状導体である。第３の接続線路２３は、第１の接続線路２１に対して第２の接続線路２２を挟んだ状態で第１の接続線路２１から所定距離を隔てて平行に設けられている。尚、以下の説明において、第１の接続線路２１の一方側に配置された第３の接続線路２３を、「第３の接続線路２３ａ」と称し、第１の接続線路２１の他方側に配置された第３の接続線路２３を、「第３の接続線路２３ｂ」と称する場合がある。

第３の接続線路２３は、第１のデジタル移相回路の外側線路３と、第２のデジタル移相回路の外側線路３とを接続する。図１に示す例では、第３の接続線路２３ａは、一端がデジタル移相回路１０－６の第１の外側線路３ａに接続され、他端がデジタル移相回路１０－７の第１の外側線路３ａに接続される。第３の接続線路２３ｂは、一端がデジタル移相回路１０－６の第２の外側線路３ｂに接続され、他端がデジタル移相回路１０－７の第２の外側線路３ｂに接続される。

第１のグランド層２４は、第１の接続線路２１の上方に配置される。図５に示す例では、第１のグランド層２４は、第１の接続線路２１及び第２の接続線路２２から所定距離を隔てた上方に設けられている。第１のグランド層２４は、第１の接続線路２１の上方に配置されており、且つ、第１のグランド層２４の幅が少なくとも各第２の接続線路２２の一方側の側面２２０まで延在していることが好ましい。側面２２０とは、第１の接続線路２１が配置されている側とは反対の側面である。尚、第１のグランド層２４は、第１の接続線路２１及び第２の接続線路２２の上方のみならず、第３の接続線路２３の上方まで延在していてもよい。

第１のグランド層２４は、各第２の接続線路２２に対してビアホール４０を介して接続されている。すなわち、第１のグランド層２４は、第２の接続線路２２ａ及び第２の接続線路２２ｂのそれぞれに対してビアホール４０を介して接続されている。ビアホール４０は、図１に示す通り、第２の接続線路２２ａに沿って複数配列されているとともに、第２の接続線路２２ｂに沿って複数配列されている。

第１のグランド層２４が第３の接続線路２３の上方まで延在している場合には、第１のグランド層２４は、図６に例示するように、各第２の接続線路２２に対してビアホール４０を介して接続され、且つ、各第３の接続線路２３に対してビアホール４１を介して接続されてもよい。すなわち、第１のグランド層２４は、第２の接続線路２２ａ及び第２の接続線路２２ｂのそれぞれに対してビアホール４０を介して接続され、第３の接続線路２３ａ及び第３の接続線路２３ｂのそれぞれに対してビアホール４１を介して接続されてもよい。尚、図６に例示される構成では、ビアホール４１は、第３の接続線路２３ａに沿って複数配列されるとともに、第３の接続線路２３ｂに沿って複数配列される。

第２のグランド層２５は、第１の接続線路２１の下方に配置される。図５に示す例では、第２のグランド層２５は、第１の接続線路２１及び第２の接続線路２２から所定距離を隔てた下方に設けられている。第２のグランド層２５は、第１の接続線路２１の下方に配置されており、且つ、第２のグランド層２５の幅が少なくとも各第２の接続線路２２の一方側の側面２２０まで延在していることが好ましい。尚、第２のグランド層２５は、第１の接続線路２１及び第２の接続線路２２の下方のみならず、第３の接続線路２３の下方まで延在していてもよい。

第２のグランド層２５は、各第２の接続線路２２に対してビアホール４２を介して接続されている。すなわち、第２のグランド層２５は、第２の接続線路２２ａ及び第２の接続線路２２ｂのそれぞれに対してビアホール４２を介して接続されている。ビアホール４２は、ビアホール４０と同様に、第２の接続線路２２ａに沿って複数配列されているとともに、第２の接続線路２２ｂに沿って複数配列されている。

第２のグランド層２５が第３の接続線路２３の下方まで延在している場合には、第２のグランド層２５は、図６に例示するように、各第２の接続線路２２に対してビアホール４２を介して接続され、且つ、各第３の接続線路２３に対してビアホール４３を介して接続されてもよい。すなわち、第２のグランド層２５は、第２の接続線路２２ａ及び第２の接続線路２２ｂのそれぞれに対してビアホール４２を介して接続され、第３の接続線路２３ａ及び第３の接続線路２３ｂのそれぞれに対してビアホール４３を介して接続されてもよい。尚、図６に例示される構成では、ビアホール４３は、ビアホール４１と同様に、第３の接続線路２３ａに沿って複数配列されるとともに、第３の接続線路２３ｂに沿って複数配列される。

図５及び図６に示す例では、接続部２０は、第１のグランド層２４と第２のグランド層２５とを有しているが、これに限定されず、第１のグランド層２４と第２のグランド層２５との少なくとも一方を備えていればよい。すなわち、第１の接続線路２１の上方及び下方の少なくとも一方にグランド層が配置されていればよい。

以下に、本実施形態に係るデジタル移相器Ａの特徴の一つについて説明する。ベンド型の線路を用いてデジタル移相回路の間をつなぐ構造では、ベンド型の線路のインピーダンスがデジタル移相回路と整合する最適な負荷よりも高い値となる場合があり、デジタル移相器の移相動作が影響を受けてしまう場合がある。

本実施形態に係るデジタル移相器Ａは、第１の接続線路２１及び第２の接続線路２２の上方及び下方にグランド層が配置されている。このような構成により、第１の接続線路２１がグランド層で挟まれたトリプレート線路構造を形成することができ、ベンド型の接続部２０のインピーダンスを下げ、移相動作への影響を軽減することができる。

また、第１の接続線路２１と第２の接続線路２２との間の距離（所定の距離Ｍ２）は、信号線路１と内側線路２との間の距離（所定の距離Ｍ１）よりも短くてもよい。このような構成により、接続部２０のインピーダンスをさらに下げることができる。

第１の接続線路２１の幅Ｗ２は、信号線路１の幅Ｗ１よりも広くてもよい。このような構成により、接続部２０のインピーダンスをさらに下げることができる。尚、デジタル移相器Ａでは、所定の距離Ｍ２が所定の距離Ｍ１よりも短く、且つ、幅Ｗ２が幅Ｗ１よりも広くてもよい。

第１の接続線路２１は、信号線路１を形成する導体層とは異なる層に形成されてもよい。この場合には、信号線路１と第１の接続線路２１とは、ビアホールで接続されてもよい。

以上、本発明を好適な実施形態に基づいて説明してきたが、本発明は上述の実施形態に限定されず、本発明の要旨を逸脱しない範囲で種々の改変が可能である。例えば、図１では、デジタル移相器Ａが１８０°ベンドの接続部２０を有する場合として説明したが、これに限定されず、図７に例示するように、９０°ベンド型である２つの接続部２０（接続部２０ａ及び接続部２０ｂ）を備えてもよい。

図７は、本実施形態に係るデジタル移相器Ａの変形例である。図７に示すデジタル移相器Ａは、複数のデジタル移相回路１０－１～１０－１３を備える。図７に示す例では、縦続接続された１番目から６番目までのデジタル移相回路１０－１～１０－６が第１のデジタル移相回路群３０を構成している。また、縦続接続された８番目から１３番目までのデジタル移相回路１０－８～１０－１３が第２のデジタル移相回路群３１を構成している。図７に示す例では、デジタル移相回路１０－６が第１のデジタル移相回路の一例であり、デジタル移相回路１０－８が第２のデジタル移相回路の一例である。

図７に示すデジタル移相器Ａは、第１のデジタル移相回路と第２のデジタル移相回路とに接続される第３のデジタル移相回路を更に備える。図７では、デジタル移相回路１０－７が第３のデジタル移相回路の一例である。図７に示す接続部２０ａ（第１接続部）は、デジタル移相回路１０－６とデジタル移相回路１０－７とを接続する接続部２０である。図７に示す接続部２０ｂ（第２接続部）は、デジタル移相回路１０－８とデジタル移相回路１０－７とを接続する接続部２０である。

接続部２０ａの第１の接続線路２１は、デジタル移相回路１０－６の信号線路１とデジタル移相回路１０－７の信号線路１とを接続する。接続部２０ａの第２の接続線路２２は、デジタル移相回路１０－６の内側線路２と、デジタル移相回路１０－７の内側線路２とを接続する。接続部２０ａの第３の接続線路２３は、デジタル移相回路１０－６の外側線路３と、デジタル移相回路１０－７の外側線路３とを接続する。

接続部２０ｂの第１の接続線路２１は、デジタル移相回路１０－８の信号線路１とデジタル移相回路１０－７の信号線路１とを接続する。接続部２０ｂの第２の接続線路２２は、デジタル移相回路１０－８の内側線路２と、デジタル移相回路１０－７の内側線路２とを接続する。接続部２０ｂの第３の接続線路２３は、デジタル移相回路１０－８の外側線路３と、デジタル移相回路１０－７の外側線路３とを接続する。尚、図７に示す例では、デジタル移相回路１０－６の第１の外側線路３ａと、デジタル移相回路１０－７の第１の外側線路３ａとが接続され、デジタル移相回路１０－８の第１の外側線路３ａと、デジタル移相回路１０－７の第１の外側線路３ａとが接続されている。そのため、接続部２０ａ，２０ｂは、第３の接続線路２３ａを備えなくてもよい。

１…信号線路、２…内側線路、２ａ…第１の内側線路、２ｂ…第２の内側線路、３…外側線路、３ａ…第１の外側線路、３ｂ…第２の外側線路、４…接地導体，４ａ…第１の接地導体、４ｂ…第２の接地導体、５…平行平板コンデンサ、６…接続導体、７…電子スイッチ，７ａ…第１の電子スイッチ、７ｂ…第２の電子スイッチ、７ｃ…第３の電子スイッチ、７ｄ…第４の電子スイッチ、８…スイッチ制御部、１０…デジタル移相回路、２０…接続部、２１…第１の接続線路、２２…第２の接続線路、２３…第３の接続線路、２４…第１のグランド層、２５…第２のグランド層、２６…接地導体、Ａ……デジタル移相器

Claims (9)

1. 複数のデジタル移相回路が縦続接続された第１のデジタル移相回路群と、
   複数のデジタル移相回路が縦続接続された第２のデジタル移相回路群と、
   前記第１のデジタル移相回路群の端部に位置する第１のデジタル移相回路と、前記第２のデジタル移相回路群の端部に位置する第２のデジタル移相回路 とを接続するベンド型の接続部と、
   を備え、
   前記デジタル移相回路は、信号線路、前記信号線路の両側に設けられた一対の内側線路、前記内側線路の外側に設けられた一対の外側線路、前記内側線路及び前記外側線路の各一端に接続された第１の接地導体、前記外側線路の各他端に接続された第２の接地導体、前記内側線路の各他端と前記第２の接地導体との間に各々設けられる一対の電子スイッチ、前記信号線路と前記第１の接地導体及び前記第２の接地導体の少なくとも一方との間に電気的に接続されるコンデンサを少なくとも有し、各々が、前記内側線路にリターン電流が流れる低遅延モード又は前記外側線路にリターン電流が流れる高遅延モードに設定される回路であり、
   前記接続部は、
   前記第１のデジタル移相回路の前記信号線路と、前記第２のデジタル移相回路の前記信号線路とを接続する第１の接続線路と、
   前記第１のデジタル移相回路の前記内側線路と、前記第２のデジタル移相回路の前記内側線路とを接続する第２の接続線路と、
   前記第１の接続線路及び前記第２の接続線路の上方及び下方に配置されるグランド層と、
   少なくとも前記第２の接続線路と前記グランド層とを接続するビアホールと、
   を備える、
   デジタル移相器。
2. 前記デジタル移相回路は、前記信号線路と前記第１の接地導体及び前記第２の接地導体の少なくとも一方との間に前記コンデンサを接続するか否かを切り替える電子スイッチを備える、請求項１に記載のデジタル移相器。
3. 前記接続部は、前記第１のデジタル移相回路の前記外側線路と、前記第２のデジタル移相回路の前記外側線路とを接続する第３の接続線路を備える、請求項１又は請求項２に記載のデジタル移相器。
4. 前記第２の接続線路は、前記第１の接続線路の両側において前記第１の接続線路から所定の距離だけ離間して配置され、
   前記所定の距離は、前記内側線路が前記信号線路から離間している距離よりも短い、
   請求項１から請求項３のいずれか一項に記載のデジタル移相器。
5. 前記所定の距離は、１０μｍ未満に設定されている、
   請求項４に記載のデジタル移相器。
6. 前記第１の接続線路の幅は、前記信号線路の幅よりも広い、
   請求項１から請求項５のいずれか一項に記載のデジタル移相器。
7. 前記第１の接続線路は、前記信号線路を形成する導体層とは異なる層に形成され、
   前記信号線路と前記第１の接続線路とは、ビアホールで接続されている、
   請求項１から請求項６のいずれか一項に記載のデジタル移相器。
8. 前記第１のデジタル移相回路と前記第２のデジタル移相回路とに接続される第３のデジタル移相回路を更に備え、
   前記接続部は、
   前記第１のデジタル移相回路と前記第３のデジタル移相回路とを接続する第１接続部と、
   前記第２のデジタル移相回路と前記第３のデジタル移相回路とを接続する第２接続部と、
   を有する、
   請求項１から請求項７のいずれか一項に記載のデジタル移相器。
9. 前記第１のデジタル移相回路群と前記第２のデジタル移相回路群とは、離間した状態で並列に配置されている、
   請求項１から請求項８のいずれか一項に記載のデジタル移相器。

Images