JP7111923B1 - デジタル移相回路及びデジタル移相器 - Google Patents

Abstract

【課題】従来よりも小型化が可能なデジタル移相回路及びデジタル移相器を提供する。【解決手段】所定方向に延在する信号線路と、信号線路の一方側に離間配置される第１の内側線路と、信号線路の他方側に離間配置される第２の内側線路と、一方側または他方側において第１の内側線路または第２の内側線路よりも信号線路から遠い位置に設けられる外側線路と、第１の内側線路、第２の内側線路及び外側線路の各一端に接続される第１の接地導体と、外側線路の他端に接続される第２の接地導体と、第１の内側線路の他端と第２の接地導体との間に設けられる第１の電子スイッチと、第２の内側線路の他端と第２の接地導体との間に設けられる第２の電子スイッチとを備える。【選択図】図１

Description

本発明は、デジタル移相回路及びデジタル移相器に関する。

下記非特許文献１には、マイクロ波、 準ミリ波あるいはミリ波を対象とするデジタル制御型の移相回路（デジタル移相回路）が開示されている。このデジタル移相回路は、非特許文献１の図２に示されているように、直線状の信号線路（signal line）の両側に当該信号線路と平行な直線状の内側接地線路（inner lines）、当該一対の内側接地線路において信号線路の反対側つまり信号線路から遠い側に内側接地線路と平行な直線状の外側接地線路（outer lines）、一対の内側接地線路及び一対の外側接地線路の各一端に接続された直線状の第１接地バー、一対の外側接地線路の各他端に接続される直線状の第２接地バー、一対の内側接地線路の各他端と第２接地バーとの間に各々設けられる一対のＮＭＯＳスイッチ等を備える。

このようなデジタル移相回路は、信号線路における信号波の伝送に起因して一対の内側接地線路あるいは一対の外側接地線路に流れるリターン電流を一対のＮＭＯＳスイッチの開／閉に応じて切り替えることにより、動作モードを低遅延モードと高遅延モードとに切り替える。すなわち、デジタル移相回路は、一対の内側接地線路にリターン電流が流れる場合に動作モードが低遅延モードとなり、一対の外側接地線路にリターン電流が流れる場合に動作モードが高遅延モードとなる。

A Ka-band Digitally-Controlled Phase Shifter with sub-degree Phase Precision (2016,IEEE,RFIC)

ところで、上述したデジタル移相回路は、例えばフェイズドアレイアンテナ等を用いた基地局等に適用されるものであり、実際には多数が縦続接続された状態で半導体基板上に実装される。すなわち、上記デジタル移相回路は、実際の位相器の構成における単位ユニットであり、数十個が縦続接続されることによって所望の機能を発揮する。

上述した携帯通信端末では、デジタル移相回路（単位ユニット）の個数分だけ実装面積が必要になるので、デジタル移相回路（単位ユニット）の実装面積を極力小さくすることにより実装面積を抑制したいという技術課題がある。すなわち、デジタル移相回路の実用性を向上させるためには、小型化が重要な技術課題である。

本発明は、上述した事情に鑑みてなされたものであり、従来よりも小型化が可能なデジタル移相回路及びデジタル移相器の提供を目的とするものである。

上記目的を達成するために、本発明では、デジタル移相回路に係る第１の解決手段として、所定方向に延在する信号線路と、前記信号線路の一方側に離間配置される第１の内側線路と、前記信号線路の他方側に離間配置される第２の内側線路と、前記一方側または前記他方側において前記第１の内側線路または前記第２の内側線路よりも前記信号線路から遠い位置に設けられる外側線路と、前記第１の内側線路、前記第２の内側線路及び前記外側線路の各一端側に設けられる第１の接地導体と、前記外側線路の他端側に設けられる第２の接地導体と、前記第１の内側線路の一端と前記第１の接地導体とを接続する第１の接続導体と、前記第２の内側線路の一端と前記第１の接地導体とを接続する第２の接続導体と、前記外側線路の一端と前記第１の接地導体とを接続する第３の接続導体と、前記外側線路の他端と前記第２の接地導体とを接続する第４の接続導体と、前記第１の内側線路の他端と前記第２の接地導体とを開閉自在に接続する第１の電子スイッチと、前記第２の内側線路の他端と前記第２の接地導体とを開閉自在に接続する第２の電子スイッチとを備える、という手段を採用する。

本発明では、デジタル移相回路に係る第２の解決手段として、上記第１の解決手段において、前記第１の接地導体及び前記第２の接地導体は、前記第１の内側線路及び前記第２の内側線路の外側において多層に形成されている、という手段を採用する。

本発明では、デジタル移相回路に係る第３の解決手段として、上記第１の解決手段において、前記外側線路は、幅が前記第１の内側線路の幅及び前記第２の内側線路の幅よりも広く、かつ多層に形成されている、という手段を採用する。

本発明では、デジタル移相回路に係る第４の解決手段として、上記第１の解決手段において、前記第１の接地導体及び前記第２の接地導体は、前記第１の内側線路及び前記第２の内側線路の外側において多層に形成され、前記外側線路は、幅が前記第１の内側線路の幅及び前記第２の内側線路の幅よりも広く、かつ多層に形成されている、という手段を採用する。

本発明では、デジタル移相回路に係る第５の解決手段として、上記第１～第４のいずれかの解決手段において、前記第１の内側線路、前記第２の内側線路及び前記外側線路は、第１の導電層に形成され、前記第１の接地導体及び前記第２の接地導体は、絶縁層を挟んで前記第１の導電層と対向する第２の導電層に形成される、という手段を採用する。

本発明では、デジタル移相回路に係る第６の解決手段として、上記第１～第５のいずれかの解決手段において、前記第１の電子スイッチ及び前記第２の電子スイッチは、低遅延モードにおいて同時に閉状態に設定され、高遅延モードにおいて同時に開状態に設定される、という手段を採用する。

本発明では、デジタル移相回路に係る第７の解決手段として、上記第１～第６のいずれかの解決手段において、前記第１の電子スイッチ及び前記第２の電子スイッチは、電界効果トランジスタであり、前記電界効果トランジスタのサイズは、前記第１の接地導体の幅と前記第２の接地導体の幅とを合わせた長さ以上である、という手段を採用する。

本発明では、デジタル移相回路に係る第８の解決手段として、上記第１～第７のいずれかの解決手段において、上部電極が前記信号線路に接続され、下部電極が前記第１の接地導体及び前記第２の接地導体の少なくとも一方に接続されるコンデンサをさらに備える、という手段を採用する。

本発明では、デジタル移相回路に係る第９の解決手段として、上記第８の解決手段において、前記コンデンサの下部電極と前記第１の接地導体及び前記第２の接地導体の少なくとも一方との間にコンデンサ用電子スイッチをさらに備える、という手段を採用する。

本発明では、デジタル移相回路に係る第１０の解決手段として、上記第９の解決手段において、前記コンデンサ用電子スイッチは、低遅延モードにおいて開状態に設定され、高遅延モードにおいて閉状態に設定される、という手段を採用する。

また、本発明では、デジタル移相器に係る解決手段として、上記第１～第１０のいずれかの解決手段に係るデジタル移相回路が複数縦続接続されてなる、という手段を採用する。

本発明によれば、従来よりも小型化が可能なデジタル移相回路及びデジタル移相器を提供することが可能である。

本発明の一実施形態に係るデジタル移相回路Ａの機能構成を示す概念図である。 本発明の一実施形態に係るデジタル移相回路Ａの実装形態を示す正面図である。 本発明の一実施形態に係るデジタル移相回路Ａの低遅延モードを示す概念図（ａ）及び高遅延モードを示す概念図（ｂ）である。 本発明の一実施形態に係るデジタル移相器Ｂの機能構成を示す概念図である。

以下、図面を参照して、本発明の一実施形態について説明する。
本実施形態に係るデジタル移相回路Ａは、図１に示すように信号線路１、第１の内側線路２ａ、第２の内側線路２ｂ、外側線路３、第１の接地導体４ａ、第２の接地導体４ｂ、コンデンサ５、第１の接続導体６ａ、第２の接続導体６ｂ、第３の接続導体６ｃ、第４の接続導体６ｄ、第５の接続導体６ｅ、第１の電子スイッチ７ａ、第２の電子スイッチ７ｂ、第３の電子スイッチ７ｃ、第４の電子スイッチ７ｄ及びスイッチ制御部８を備える。

信号線路１は、所定方向に延在する直線状の帯状導体である。すなわち、この信号線路１は、一定幅、一定厚及び所定長さを有する長尺板状の導体である。このような信号線路１には、手前側から奥側に向かって、つまり手前側の他端（入力端）から奥側の一端（出力端）に向かって信号電流が流れる。この信号電流は、マイクロ波、 準ミリ波あるいはミリ波の波長域を有する高周波信号である。

このような信号線路１は、電気的には分布回路定数としてのインダクタンスＬ１を有する。このインダクタンスＬ１は、信号線路１の長さ等、信号線路１の形状に応じた大きさの寄生インダクタンスである。また、この信号線路１は、電気的には分布回路定数としての静電容量Ｃ１をも有する。この静電容量Ｃ１は、信号線－内側、外側線路間あるいはシリコン基板間の寄生容量である。

第１の内側線路２ａは、このような信号線路１の一方側（図１における右側）に離間配置される直線状の帯状導体である。この第１の内側線路２ａは、一定幅、一定厚及び所定長さを有する長尺板状の導体である。また、この第１の内側線路２ａは、信号線路１と所定距離を隔てて平行に設けられている。すなわち、第１の内側線路２ａは、信号線路１の延在方向と同一な方向に延在する。

第２の内側線路２ｂは、上記信号線路１の他方側（図１における左側）に離間配置される直線状の帯状導体である。この第２の内側線路２ｂは、第１の内側線路２ａと同様に一定幅、一定厚及び所定長さを有する長尺板状の導体である。また、この第２の内側線路２ｂは、信号線路１に対して第１の内側線路２ａと同様な距離を隔てて平行に設けられている。すなわち、第２の内側線路２ｂは、第１の内側線路２ａと同様に信号線路１の延在方向と同一な方向に延在する。

外側線路３は、上述した信号線路１の一方側において、第１の内側線路２ａよりも信号線路１から遠い位置に設けられる直線状の帯状導体である。この外側線路３は、一定幅、一定厚及び所定長さを有する長尺板状の導体である。また、この外側線路３は、第１の内側線路２ａを挟んだ状態で信号線路１から所定距離を隔てて平行に設けられている。このような外側線路３は、第１の内側線路２ａ及び第２の内側線路２ｂと同様に信号線路１の延在方向と同一な方向に延在する。

なお、外側線路３については、信号線路１の一方側ではなく、信号線路１の他方側つまり第２の内側線路２ｂよりも信号線路１から遠い位置に設けてもよい。すなわち、この外側線路３は、信号線路１の一方側または他方側において第１の内側線路２ａまたは第２の内側線路２ｂよりも信号線路１から遠い位置に設けられる。

第１の接地導体４ａは、第１の内側線路２ａ、第２の内側線路２ｂ及び外側線路３の各一端側に設けられる直線状の帯状導体である。この第１の接地導体４ａは、一定幅、一定厚及び所定長さを有する長尺板状の導体であり、電気的に接地されている。

このような第１の接地導体４ａは、同一方向に延在する第１の内側線路２ａ、第２の内側線路２ｂ及び外側線路３に直交するように設けられている。また、このような第１の接地導体４ａは、第１の内側線路２ａ、第２の内側線路２ｂ及び外側線路３の各一端側において、左右方向に延在するように第１の内側線路２ａ、第２の内側線路２ｂ及び外側線路３から所定距離を隔てた下方に設けられている。

ここで、第１の接地導体４ａは、左右方向における一端（図１における右端）が外側線路３の右側縁部と略同一位置となるように設定されている。また、この第１の接地導体４ａは、左右方向における他端（図１における左端）が第２の内側線路２ｂの左側縁部と略同一位置となるように設定されている。

第２の接地導体４ｂは、第１の内側線路２ａ、第２の内側線路２ｂ及び外側線路３の各他端側に設けられる直線状の帯状導体である。この第２の接地導体４ｂは、第１の接地導体４ａと同様に一定幅、一定厚及び所定長さを有する長尺板状の導体であり、第１の接地導体４ａと同様に電気的に接地されている。

このような第２の接地導体４ｂは、第１の接地導体４ａと同様に、同一方向に延在する第１の内側線路２ａ、第２の内側線路２ｂ及び外側線路３に直交するように設けられている。また、このような第２の接地導体４ｂは、第１の内側線路２ａ、第２の内側線路２ｂ及び外側線路３の各他端側において、左右方向に延在するように第１の内側線路２ａ、第２の内側線路２ｂ及び外側線路３から所定距離を隔てた下方に設けられている。

ここで、このような第２の接地導体４ｂは、左右方向における一端（図１における右端）が外側線路３の右側縁部と略同一位置となるように設定されている。また、第２の接地導体４ｂは、左右方向における他端（図１における左端）が第２の内側線路２ｂの左側縁部と略同一位置となるように設定されている。すなわち、第２の接地導体４ｂは、左右方向における位置が第１の接地導体４ａと同一である。

コンデンサ５は、一端が第５の接続導体６ｅを介して信号線路１に接続され、他端が第４の電子スイッチ７ｄを介して第２の接地導体４ｂに接続される平行平板である。このコンデンサ５は、平行平板の対向面積に応じた静電容量Ｃａを有する。すなわち、この静電容量Ｃａは、信号線路１と第２の接地導体４ｂとの間に設けられる回路定数である。

第１の接続導体６ａは、第１の内側線路２ａの一端と第１の接地導体４ａとを電気的かつ機械的に接続する導体である。すなわち、この第１の接続導体６ａは、上下方向に延在する導体であり、一端（上端）が第１の内側線路２ａの下面に接続し、他端（下端）が第１の接地導体４ａの上面に接続する。

第２の接続導体６ｂは、第２の内側線路２ｂの一端と第１の接地導体４ａとを電気的かつ機械的に接続する導体である。すなわち、この第２の接続導体６ｂは、第１の接続導体６ａと同様に上下方向に延在する導体であり、一端（上端）が第２の内側線路２ｂの下面に接続し、他端（下端）が第１の接地導体４ａの上面に接続する。

第３の接続導体６ｃは、外側線路３の一端と第１の接地導体４ａとを電気的かつ機械的に接続する導体である。すなわち、この第３の接続導体６ｃは、上下方向に延在する導体であり、一端（上端）が外側線路３の一端における下面に接続し、他端（下端）が第１の接地導体４ａの上面に接続する。

第４の接続導体６ｄは、外側線路３の他端と第２の接地導体４ｂとを電気的かつ機械的に接続する導体である。すなわち、この第４の接続導体６ｄは、上下方向に延在する導体であり、一端（上端）が外側線路３の他端における下面に接続し、他端（下端）が第２の接地導体４ｂの上面に接続する。

第５の接続導体６ｅは、信号線路１の他端とコンデンサ５の上部電極とを電気的かつ機械的に接続する導体である。すなわち、第５の接続導体６ｅは、上下方向に延在する導体であり、一端（上端）が信号線路１の一端の下面に接続し、他端（下端）がコンデンサ５の上部電極に接続する。

第１の電子スイッチ７ａは、第１の内側線路２ａの他端と第２の接地導体４ｂとを開閉自在に接続するトランジスタ（電界効果トランジスタ）である。この第１の電子スイッチ７ａは、図示するように例えばＭＯＳ型ＦＥＴであり、ドレイン端子が第１の内側線路２ａの他端に接続され、ソース端子が第２の接地導体４ｂに接続され、またゲート端子がスイッチ制御部８に接続されている。

このような第１の電子スイッチ７ａは、スイッチ制御部８からゲート端子に入力されるゲート信号に基づいてドレイン端子とソース端子との導通状態を開状態あるいは閉状態に切替える。すなわち、第１の電子スイッチ７ａは、スイッチ制御部８によって第１の内側線路２ａの他端と第２の接地導体４ｂとの接続をＯＮ／ＯＦＦする。

第２の電子スイッチ７ｂは、第２の内側線路２ｂの他端と第２の接地導体４ｂとを開閉自在に接続するトランジスタである。この第２の電子スイッチ７ｂは、第１の電子スイッチ７ａと同様にＭＯＳ型ＦＥＴであり、ドレイン端子が第２の内側線路２ｂの他端に接続され、ソース端子が第２の接地導体４ｂに接続され、またゲート端子がスイッチ制御部８に接続されている。

このような第２の電子スイッチ７ｂは、スイッチ制御部８からゲート端子に入力されるゲート信号に基づいてドレイン端子とソース端子との導通状態を開状態あるいは閉状態に切替える。すなわち、第２の電子スイッチ７ｂは、スイッチ制御部８によって第２の内側線路２ｂの他端と第２の接地導体４ｂとの接続をＯＮ／ＯＦＦする。

第３の電子スイッチ７ｃは、信号線路１の一端と第１の接地導体４ａとを開閉自在に接続するトランジスタである。この第３の電子スイッチ７ｃは、上述した第１の電子スイッチ７ａ及び第２の電子スイッチ７ｂと同様にＭＯＳ型ＦＥＴであり、ドレイン端子が信号線路１の一端に接続され、ソース端子が第１の接地導体４ａに接続され、またゲート端子がスイッチ制御部８に接続されている。なお、第３の電子スイッチ７ｃについては、信号線路１の一端と第１の接地導体４ａとの間ではなく、信号線路１の他端と第２の接地導体４ｂとの間に設けてもよい（図１参照）。

このような第３の電子スイッチ７ｃは、スイッチ制御部８からゲート端子に入力されるゲート信号に基づいてドレイン端子とソース端子との導通状態を開状態あるいは閉状態に切替える。すなわち、第３の電子スイッチ７ｃは、スイッチ制御部８によって信号線路１の一端と第１の接地導体４ａとの接続をＯＮ／ＯＦＦする。

第４の電子スイッチ７ｄは、コンデンサ５の下部電極と第２の接地導体４ｂとを開閉自在に接続するトランジスタである。この第４の電子スイッチ７ｄは、上述した第１の電子スイッチ７ａ、第２の電子スイッチ７ｂ及び第３の電子スイッチ７ｃと同様にＭＯＳ型ＦＥＴであり、ドレイン端子がコンデンサ５の他端に接続され、ソース端子が第２の接地導体４ｂに接続され、またゲート端子がスイッチ制御部８に接続されている。

このような第４の電子スイッチ７ｄは、スイッチ制御部８からゲート端子に入力されるゲート信号に基づいてドレイン端子とソース端子との導通状態を開状態あるいは閉状態に切替える。すなわち、第４の電子スイッチ７ｄは、スイッチ制御部８によってコンデンサ５の他端と第２の接地導体４ｂとの接続をＯＮ／ＯＦＦする。なお、第４の電子スイッチ７ｄは、本発明のコンデンサ用電子スイッチに相当する。

スイッチ制御部８は、上述した第１の電子スイッチ７ａ、第２の電子スイッチ７ｂ、第３の電子スイッチ７ｃ及び第４の電子スイッチ７ｄを制御する制御回路である。すなわち、このスイッチ制御部８は、４つの出力ポートを備えており、各出力ポートから個別のゲート信号を出力して第１の電子スイッチ７ａ、第２の電子スイッチ７ｂ、第３の電子スイッチ７ｃ及び第４の電子スイッチ７ｄの各ゲート端子に供給することにより第１の電子スイッチ７ａ、第２の電子スイッチ７ｂ、第３の電子スイッチ７ｃ及び第４の電子スイッチ７ｄのＯＮ／ＯＦＦ動作を制御する。

ここで、図１ではデジタル移相回路Ａの機械的構造が解り易いようにデジタル移相回路Ａを斜視した模式図を示しているが、実際のデジタル移相回路Ａは、半導体製造技術を利用することにより、図２に示すように多層構造物として形成される。

すなわち、デジタル移相回路Ａは、信号線路１、第１の内側線路２ａ、第２の内側線路２ｂ及び外側線路３が第１の導電層Ｒ１に形成され、第１の接地導体４ａ及び第２の接地導体４ｂは、絶縁層Ｉを挟んで第１の導電層Ｒ１と対向する第２の導電層Ｒ２に形成される。第１の導電層Ｒ１の構成要素、第２の導電層Ｒ２の構成要素、コンデンサ５並びに第１～第４の電子スイッチ７ａ～７ｄは、ビア（スルーホール）によって相互に接続される。すなわち、このビアは、絶縁層Ｉ内に埋設され、上述した第１の接続導体６ａ、第２の接続導体６ｂ、第３の接続導体６ｃ及び第４の接続導体６ｄとして機能する。

このような多層構造のデジタル移相回路Ａにおいて、例えば第１の接地導体４ａ及び第２の接地導体４ｂは、第１の内側線路２ａ及び第２の内側線路２ｂの外側の領域において多層に形成されている。これら第１の接地導体４ａ及び第２の接地導体４ｂの多層化は、第１の接地導体４ａ及び第２の接地導体４ｂのインピーダンスの低下を狙うものであり、デジタル移相回路Ａの全体的な損失の低減を図るものである。

また、外側線路３は、図示するように幅（図２における上下方向の寸法）が第１の内側線路２ａの幅及び第２の内側線路２ｂの幅よりも広く形成されている。また、外側線路３は、多層に形成されている。この外側線路３の幅広化及び多層化は、外側線路３のインピーダンスの低下を狙うものである。外側線路３のインピーダンスを低下させることにより、低遅延モードにおけるデジタル移相回路Ａの損失と高遅延モードにおけるデジタル移相回路Ａの損失差の縮小を図ることができる。

なお、上述した第１の接地導体４ａ及び第２の接地導体４ｂの多層化と外側線路３の幅広化及び多層化とは、必要に応じていずれか一方のみを満足すればよい。すなわち、第１の接地導体４ａ及び第２の接地導体４ｂの多層化のみを行ってもよく、あるいは外側線路３の幅広化及び多層化のみを行ってもよい。

次に、本実施形態に係るデジタル移相回路Ａの動作について、図３を参照して詳しく説明する。

このデジタル移相回路Ａは、第１～第４の電子スイッチ７ａ～７ｄの導通状態に応じて動作モードが切替えられる。すなわち、デジタル移相回路Ａの動作モードには、スイッチ制御部８によって第１の電子スイッチ７ａ及び第２の電子スイッチ７ｂのみがＯＮ状態に設定される低遅延モードと、同じくスイッチ制御部８によって第４の電子スイッチ７ｄのみがＯＮ状態に設定される高遅延モードとがある。

低遅延モードにおいて、スイッチ制御部８は、第１の電子スイッチ７ａ及び第２の電子スイッチ７ｂをＯＮ状態に設定し、また第４の電子スイッチ７ｄをＯＦＦ状態に設定する。すなわち、低遅延モードでは、高周波信号が信号線路１の入力端（他端）から出力端（一端）まで伝搬するまで第１の伝搬遅延時間Ｔ_Ｌによって、高遅延モードにおける第２の位相差θ_Ｈよりも小さな第１の位相差θ_Ｌが発生する。

この低遅延モードについてさらに詳しく説明すると、第１の内側線路２ａは、第１の電子スイッチ７ａがＯＮ状態に設定されることにより、他端が第２の接地導体４ｂと接続された状態となる。すなわち、第１の内側線路２ａは、一端が第１の接続導体６ａを介して第１の接地導体４ａに常時接続されており、他端が第１の電子スイッチ７ａを介して第２の接地導体４ｂと接続されることによって一端と他端との間に電流が流れ得る第１の通電経路を形成する。

一方、第２の内側線路２ｂは、第２の電子スイッチ７ｂがＯＮ状態に設定されることにより、他端が第２の接地導体４ｂと接続された状態となる。すなわち、第２の内側線路２ｂは、一端が第２の接続導体６ｂを介して第１の接地導体４ａに常時接続されており、他端が第２の電子スイッチ７ｂを介して第２の接地導体４ｂと接続されることによって一端と他端との間に電流が流れ得る第２の通電経路を形成する。

そして、このような第１の内側線路２ａの両端接続状態において、信号線路１に入力端から出力端に向かって信号電流が流れると、当該伝搬に起因して第１の内側線路２ａ及び第２の内側線路２ｂには、図３（ａ）に示すように一端から他端に向かって信号電流のリターン電流が流れる。

すなわち、第１の通電経路を形成する第１の内側線路２ａには、信号線路１における信号電流の通電によって信号電流の通電方向とは逆方向の第１のリターン電流Ｄ１が流れる。また、第２の通電経路を形成する第２の内側線路２ｂには、信号線路１における信号電流の通電によって信号電流の通電方向とは逆方向、つまり第１のリターン電流Ｄ１と同方向に第２のリターン電流Ｄ２が流れる。

ここで、第１の内側線路２ａに流れる第１のリターン電流Ｄ１及び第２の内側線路２ｂに流れる第２のリターン電流Ｄ２は、いずれも信号電流の通電方向に対して逆方向である。したがって、第１のリターン電流Ｄ１及び第２のリターン電流Ｄ２は、信号線路１と第１の内側線路２ａ及び第２の内側線路２ｂとの電磁気的な結合に起因して、信号線路１のインダクタンスＬ１を減少させるように作用する。このインダクタンスＬ１の低減量をΔＬｓとすると、信号線路１の実効的なインダクタンスＬｍは（Ｌ１－ΔＬｓ）となる。

また、信号線路１は、上述したように寄生容量としての静電容量Ｃ１を有している。低遅延モードでは、第４の電子スイッチ７ｄがＯＦＦ状態に設定されるので、コンデンサ５は、信号線路１と第２の接地導体４ｂとの間に接続されていない状態である。すなわち、コンデンサ５の静電容量Ｃａは、信号線路１を伝搬する高周波信号に影響を与えない。したがって、信号線路１を伝搬する高周波信号には、（Ｌｍ×Ｃ１）^１／２に比例した第１の伝搬遅延時間Ｔ_Ｌが作用する。

そして、信号線路１の出力端（一端）における高周波信号は、このような第１の伝搬遅延時間Ｔ_Ｌに起因して信号線路１の入力端（他端）における高周波信号より位相が第１の位相差θ_Ｌだけ遅れたものとなる。すなわち、低遅延モードでは、第１のリターン電流Ｄ１及び第２のリターン電流Ｄ２によって信号線路１のインダクタンスＬ１がインダクタンスＬｍに低減されることによって、信号線路１が有する本来の伝搬遅延時間が減少し、この結果として信号線路１が本来有する位相差よりも小さな第１の位相差θ_Ｌが実現される。

ここで、低遅延モードでは、第３の電子スイッチ７ｃがＯＮ状態に設定されることにより、信号線路１の損失を意図的に増加させている。この損失付与は、低遅延モードにおいて高周波信号に与える損失を高遅延モードにおいて高周波信号に与える損失と同程度にしようとするためのものである。

すなわち、低遅延モードにおける高周波信号の損失は、高遅延モードにおける高周波信号の損失よりも明確に小さい。この損失差は、動作モードを低遅延モードと高遅延モードとに切り替えた場合にデジタル移相回路Ａから出力される高周波信号の振幅差を招来させるものである。このような事情に対して、デジタル移相回路Ａでは、低遅延モードで第３の電子スイッチ７ｃをＯＮ状態に設定することにより、上記振幅差を解消している。

一方、高遅延モードにおいて、スイッチ制御部８は、第１の電子スイッチ７ａ、第２の電子スイッチ７ｂ、第３の電子スイッチ７ｃをＯＦＦ状態に設定し、また第４の電子スイッチ７ｄをＯＮ状態に設定する。すなわち、高遅延モードでは、高周波信号が信号線路１の入力端（他端）から出力端（一端）まで伝搬するまで第２の伝搬遅延時間Ｔ_Ｈによって、低遅延モードにおける第１の位相差θ_Ｌよりも大きな第２の位相差θ_Ｈが発生する。

この高遅延モードでは、第１の電子スイッチ７ａ及び第２の電子スイッチ７ｂがＯＦＦ状態に設定されるので、第１の内側線路２ａには第１の通電経路が形成されず、また第２の内側線路２ｂには第２の通電経路が形成されない。したがって、第１の内側線路２ａに流れる第１のリターン電流Ｄ１は極めて小さくなり、また第２の内側線路２ｂに流れる第２のリターン電流Ｄ２は極めて小さくなる。

これに対して、外側線路３は、一端が第３の接続導体６ｃを介して第１の接地導体４ａに接続され、また他端が第４の接続導体６ｄを介して第２の接地導体４ｂに接続されている。すなわち、外側線路３には一端と他端との間に電流が流れ得る第３の通電経路が予め形成されている。したがって、高遅延モードでは、信号線路１における信号電流に起因して、図３（ｂ）に示すように外側線路３の一端から他端に向かって第３のリターン電流Ｄ３が流れる。

この第３のリターン電流Ｄ３は、信号線路１における信号電流の通電方向に対して逆方向である。したがって、第３のリターン電流Ｄ３は、信号線路１と外側線路３との電磁気的な結合に起因して信号線路１のインダクタンスＬ１を減少させ得る。

しかしながら、信号線路１と外側線路３との距離は、信号線路１と第１の内側線路２ａ及び第２の内側線路２ｂとの距離よりも大きい。したがって、第３のリターン電流Ｄ３は、第１のリターン電流Ｄ１及び第２のリターン電流Ｄ２よりもインダクタンスＬ１を減少させる作用が小さい。第３のリターン電流Ｄ３に起因するインダクタンスＬ１の低減量をΔＬｈとすると、信号線路１の実効的なインダクタンスＬｐは（Ｌ１－ΔＬｈ）となる。また、外側線路３が信号線路１の片側にしかないので、外側線路３が信号線路１の両側ある場合と比較してインダクタンスＬ１を減少させる作用が小さい。

一方、信号線路１は寄生容量としての静電容量Ｃ１を有している。また、高遅延モードでは、第４の電子スイッチ７ｄがＯＮ状態に設定されるので、信号線路１と第２の接地導体４ｂとの間にはコンデンサ５が接続されている。すなわち、信号線路１は、コンデンサ５の静電容量Ｃａと静電容量Ｃ１（寄生容量）とを合算した静電容量Ｃｂを有する。したがって、信号線路１を伝搬する高周波信号には、（Ｌｐ×Ｃｂ）^１／２に比例した第２の伝搬遅延時間Ｔ_Ｈが作用する。

そして、信号線路１の出力端（一端）における高周波信号は、このような第２の伝搬遅延時間Ｔ_Ｈに起因して信号線路１の入力端における高周波信号より位相が第２の位相差θ_Ｈだけ遅れたものとなる。すなわち、高遅延モードでは、第３のリターン電流Ｄ３によって信号線路１のインダクタンスＬ１がインダクタンスＬｐに低減されることによって、また第４の電子スイッチ７ｄがＯＮ状態に設定されることによって、低遅延モードの第１の位相差θ_Ｌよりも大きな第２の位相差θ_Ｈが実現される。

ここで、高遅延モードでは、第３の電子スイッチ７ｃがＯＦＦ状態に設定される。すなわち、高遅延モードでは、信号線路１の損失を意図的に増加させる処置は施されない。この結果、高遅延モードにおける高周波信号の出力振幅は、低遅延モードにおける出力振幅に近づく。なお、第３の電子スイッチ７ｃについては必ずしも必要なものではなく、削除してもよい。

以上が本実施形態に係るデジタル移相回路Ａの全体的な動作であるが、このようなデジタル移相回路Ａは、以下のような効果を奏する。

すなわち、本実施形態に係るデジタル移相回路Ａは、第１の内側線路２ａまたは第２の内側線路２ｂの外側のみに外側線路３を備える。これに対して、非特許文献１に開示された従来のデジタル制御型の移相回路は、一対の内側接地線路の各々について外側接地線路を備える構成を採用する。したがって、本実施形態によれば、第１の内側線路２ａの外側のみに外側線路３を備えるので、従来よりも小型化が可能なデジタル移相回路Ａを提供することができる。

また、本実施形態に係るデジタル移相回路Ａは、半導体製造技術を用いることにより第１の内側線路２ａ、第２の内側線路２ｂ及び外側線路３が第１の導電層Ｒ１に形成され、また第１の接地導体４ａ及び第２の接地導体４ｂが絶縁層Ｉを挟んで第１の導電層Ｒ１と対向する第２の導電層Ｒ２に形成される。

このような本実施形態によれば、デジタル移相回路Ａが形成される半導体チップにおける専有容積を従来よりも小さくすることが可能であり、この結果として例えば半導体チップの小型化を実現することが可能である。また、外側線路３が信号線路１の片側にしかないので、外側線路３が信号線路１の両側ある場合と比較してインダクタンスＬ１を減少させる作用が小さい。

また、本実施形態に係るデジタル移相回路Ａは、第１の電子スイッチ７ａ及び第２の電子スイッチ７ｂが低遅延モードにおいて同時にＯＮ状態（閉状態）に設定され、また第１の電子スイッチ７ａ及び第２の電子スイッチ７ｂが高遅延モードにおいて同時にＯＦＦ状態（開状態）に設定される。

このような本実施形態によれば、低遅延モードにおいて第１の電子スイッチ７ａ及び第２の電子スイッチ７ｂのいずれか一方のみをＯＮ状態（閉状態）に設定した場合よりも、位相差を大きくすることが可能である。すなわち、本実施形態によれば、低遅延モードにおいて第１の電子スイッチ７ａ及び第２の電子スイッチ７ｂのいずれか一方のみをＯＮ状態（閉状態）に設定した場合よりも高遅延モードに対する位相差を大きく設定することが可能である。

また、本実施形態に係るデジタル移相回路Ａは、一端が信号線路１に接続され、他端が第２の接地導体４ｂに接続されるコンデンサ５をさらに備える。このような本実施形態によれば、コンデンサ５を設けない場合に比較して低遅延モードにおける第１の位相差θ_Ｌ及び高遅延モードにおける第２の位相差θ_Ｈをより大きく設定することができる。

ここで、本実施形態に係るデジタル移相回路Ａは、コンデンサ５の他端を第２の接地導体４ｂに接続したが、これに代えてコンデンサ５の他端を第１の接地導体４ａに接続してもよく、あるいはコンデンサ５の他端を第１の接地導体４ａ及び第２の接地導体４ｂの両方に接続してもよい。すなわち、本実施形態におけるコンデンサ５は、一端が信号線路１に接続され、他端が第１の接地導体４ａ及び第２の接地導体４ｂの少なくとも一方に接続されていればよい。

さらに、本実施形態に係るデジタル移相回路Ａは、コンデンサ５の他端と第２の接地導体４ｂとの間に第４の電子スイッチ７ｄ（コンデンサ用電子スイッチ）をさらに備える。このような本実施形態によれば、低遅延モードと高遅延モードとでコンデンサ５の接続／非接続を切替えることができるので、低遅延モードにおける第１の位相差θ_Ｌと高遅延モードにおける第２の位相差θ_Ｈとの差異を大きく設定することができる。

最後に、このような本実施形態に係るデジタル移相回路Ａを複数用いたデジタル移相器Ｂについて説明する。

このデジタル移相器Ｂは、図４に示すように、本実施形態に係るデジタル移相回路Ａが複数縦続接続されてなるものである。すなわち、このデジタル移相器Ｂは、第１のデジタル移相回路Ａ_１、第２のデジタル移相回路Ａ_２、（中略）、第ｎのデジタル移相回路Ａ_ｎ、つまりｎ個のデジタル移相回路Ａが直線状に縦続接続された移相回路である。

このような本実施形態によれば、第１のデジタル移相回路Ａ_１、第２のデジタル移相回路Ａ_２、（中略）、第ｎのデジタル移相回路Ａ_ｎの各々が従来のデジタル制御型の移相回路よりも小型なので、従来よりも小型化が可能なデジタル移相器Ｂを提供することが可能である。

なお、本実施形態のデジタル移相回路Ａにおいて、第１の電子スイッチ７ａ及び第２の電子スイッチ７ｂの各サイズが、第２の接地導体４ｂの幅と第１の接地導体４ａの幅とを合わせた幅Ｈ１（図４参照）以上に設定されてもよい。より好ましくは、第１の電子スイッチ７ａ及び第２の電子スイッチ７ｂの各サイズは、幅Ｈ１と同等か幅Ｈ１よりも多少はみ出る程度に設定される。これによって第１の電子スイッチ７ａ及び第２の電子スイッチ７ｂにおける損失を低減することができる。

Ａ…デジタル移相回路、Ｂ…デジタル移相器、Ｉ…絶縁層、Ｒ１…第１の導電層、Ｒ２…第２の導電層、１…信号線路、２ａ…第１の内側線路、２ｂ…第２の内側線路、３…外側線路、４ａ…第１の接地導体、４ｂ…第２の接地導体、５…コンデンサ、６ａ…第１の接続導体、６ｂ…第２の接続導体、６ｃ…第３の接続導体、６ｄ…第４の接続導体、７ａ…第１の電子スイッチ、７ｂ…第２の電子スイッチ、７ｃ…第３の電子スイッチ、７ｄ…第４の電子スイッチ（コンデンサ用電子スイッチ）、８…スイッチ制御部

Claims (11)

1. 所定方向に延在する信号線路と、
   前記信号線路の一方側に離間配置される第１の内側線路と、
   前記信号線路の他方側に離間配置される第２の内側線路と、
   前記一方側において前記第１の内側線路よりも前記信号線路から遠い位置と前記他方側において前記第２の内側線路よりも前記信号線路から遠い位置のうちの、いずれか一方のみに設けられる外側線路と、
   前記第１の内側線路、前記第２の内側線路及び前記外側線路の各一端側に設けられる第１の接地導体と、
   前記外側線路の他端側に設けられる第２の接地導体と、
   前記第１の内側線路の一端と前記第１の接地導体とを接続する第１の接続導体と、
   前記第２の内側線路の一端と前記第１の接地導体とを接続する第２の接続導体と、
   前記外側線路の一端と前記第１の接地導体とを接続する第３の接続導体と、
   前記外側線路の他端と前記第２の接地導体とを接続する第４の接続導体と、
   前記第１の内側線路の他端と前記第２の接地導体とを開閉自在に接続する第１の電子スイッチと、
   前記第２の内側線路の他端と前記第２の接地導体とを開閉自在に接続する第２の電子スイッチと
   を備えることを特徴とするデジタル移相回路。
2. 前記第１の接地導体及び前記第２の接地導体は、前記第１の内側線路及び前記第２の内側線路の外側において多層に形成されている請求項１に記載のデジタル移相回路。
3. 前記外側線路は、幅が前記第１の内側線路の幅及び前記第２の内側線路の幅よりも広く、かつ多層に形成されている請求項１に記載のデジタル移相回路。
4. 前記第１の接地導体及び前記第２の接地導体は、前記第１の内側線路及び前記第２の内側線路の外側において多層に形成され、前記外側線路は、幅が前記第１の内側線路の幅及び前記第２の内側線路の幅よりも広く、かつ多層に形成されている請求項１に記載のデジタル移相回路。
5. 前記第１の内側線路、前記第２の内側線路及び前記外側線路は、第１の導電層に形成され、
   前記第１の接地導体及び前記第２の接地導体は、絶縁層を挟んで前記第１の導電層と対向する第２の導電層に形成されることを特徴とする請求項１～４のいずれか一項に記載のデジタル移相回路。
6. 前記第１の電子スイッチ及び前記第２の電子スイッチは、低遅延モードにおいて同時に閉状態に設定され、高遅延モードにおいて同時に開状態に設定されることを特徴とする請求項１～５のいずれか一項に記載のデジタル移相回路。
7. 前記第１の電子スイッチ及び前記第２の電子スイッチは、電界効果トランジスタであり、
   前記電界効果トランジスタのサイズは、前記第１の接地導体の幅と前記第２の接地導体の幅とを合わせた長さ以上である、
   請求項１～６のいずれか一項に記載のデジタル移相回路。
8. 上部電極が前記信号線路に接続され、下部電極が前記第１の接地導体及び前記第２の接地導体の少なくとも一方に接続されるコンデンサをさらに備えることを特徴とする請求項１～７のいずれか一項に記載のデジタル移相回路。
9. 前記コンデンサの下部電極と前記第１の接地導体及び前記第２の接地導体の少なくとも一方との間にコンデンサ用電子スイッチをさらに備えることを特徴とする請求項８に記載のデジタル移相回路。
10. 前記コンデンサ用電子スイッチは、低遅延モードにおいて開状態に設定され、高遅延モードにおいて閉状態に設定されることを特徴とする請求項９に記載のデジタル移相回路。
11. 請求項１～１０のいずれか一項に記載のデジタル移相回路が複数縦続接続されてなることを特徴とするデジタル移相器。

Images