JP2024033180A - デジタル移相器 - Google Patents

Abstract

【課題】高遅延モード時のインダクタンス値を従来よりも増大させることが可能なデジタル移相器を提供する。【解決手段】デジタル移相器は、第１列と、前記第１列と平行に延びる第２列と、前記第１列の一端と前記第２列の一端とを電気的に接続する接続部と、を備え、前記第１列及び前記第２列の各々は、外側線路等を備えた複数のデジタル移相回路が縦続接続されてなり、前記第１列及び前記第２列の各々において互いに隣り合う前記デジタル移相回路について、隣り合う前記外側線路は離間し、かつ、隣り合う前記第１の接地導体と前記第２の接地導体とが離間し、かつ、前記外側線路が前記信号線路に対して位置関係が逆となり、前記第１列が有する複数の前記外側線路と、前記第２列が有する複数の前記外側線路とは、隣接していない。【選択図】図１０

Description

本発明は、デジタル移相器に関する。

下記非特許文献１には、マイクロ波、 準ミリ波あるいはミリ波を対象とするデジタル制御型の移相回路（デジタル移相回路）が開示されている。このデジタル移相回路は、非特許文献１の図２に示されているように、信号線路（signal line）、当該信号線路の両側に設けられた一対の内側線路（inner lines）、一対の内側線路の外側に各々設けられた一対の外側線路（outer lines）、一対の内側線路及び一対の外側線路の各一端に接続された第１接地バー、一対の外側線路の各他端に接続された第２接地バー、一対の内側線路の各他端と第２接地バーとの間に各々設けられる一対のＮＭＯＳスイッチ等を備える。

このようなデジタル移相回路は、信号線路における信号波の伝送に起因して一対の内側線路あるいは一対の外側線路に流れるリターン電流を一対のＮＭＯＳスイッチの開／閉に応じて切り替えることにより、動作モードを低遅延モードと高遅延モードとに切り替える。すなわち、デジタル移相回路は、一対の内側線路にリターン電流が流れる場合に動作モードが低遅延モードとなり、一対の外側線路にリターン電流が流れる場合に動作モードが高遅延モードとなる。

A Ka-band Digitally-Controlled Phase Shifter with sub-degree Phase Precision (2016,IEEE,RFIC)

ところで、上述したデジタル移相回路は、例えばフェイズドアレイアンテナ等を用いた５Ｇ通信網の基地局に適用されるものであり、実際には多数が縦続接続された状態で半導体基板上に実装される。すなわち、上記デジタル移相回路は、実際の移相器の構成における単位ユニットであり、数十個が縦続接続されることによって所望の機能を発揮するデジタル移相器を構成する。

しかしながら、このようなデジタル移相器では、回路定数の１つであるインダクタンスについて、高遅延モード時の値（インダクタンス値）を低遅延モード時のインダクタンス値に対して十分に大きくすることが望ましいが、インダクタンス値を大きくするとサイズが大きくなるという問題があった。この結果、従来のデジタル移相器では、低遅延モードの位相と高遅延モードの位相との差（移相量）を十分に確保することが特に低い周波数において難しい。

本発明は、上述した事情に鑑みてなされたものであり、高遅延モード時のインダクタンス値を従来よりも増大させることが可能なデジタル移相器の提供を目的とするものである。

上記目的を達成するために、本発明では、デジタル移相器に係る第１の解決手段として、第１列と、前記第１列と平行に延び、前記第１列が延びる方向と直交する方向から見て前記第１列と重なるように配置される第２列と、前記第１列の一端と前記第２列の一端とを電気的に接続する接続部と、を備え、前記第１列及び前記第２列の各々は、信号線路、当該信号線路の両側に設けられた一対の内側線路、当該一対の内側線路の一方の外側または当該一対の内側線路の他方の外側に設けられた外側線路、前記内側線路及び前記外側線路の各一端に接続された第１の接地導体、前記外側線路の各他端に接続された第２の接地導体、前記内側線路の各他端と前記第２の接地導体との間に各々設けられる一対の電子スイッチを少なくとも備えた複数のデジタル移相回路が縦続接続されてなり、前記第１列において互いに隣り合う前記デジタル移相回路について、隣り合う前記外側線路は離間し、かつ、隣り合う前記第１の接地導体と前記第２の接地導体とが離間しており、前記第１列において互いに隣り合う前記デジタル移相回路について、前記外側線路が前記信号線路に対して位置関係が逆となり、前記第２列において互いに隣り合う前記デジタル移相回路について、隣り合う前記外側線路は離間し、かつ、隣り合う前記第１の接地導体と前記第２の接地導体とが離間しており、前記第２列において互いに隣り合う前記デジタル移相回路について、前記外側線路が前記信号線路に対して位置関係が逆となり、前記第１列が有する複数の前記外側線路と、前記第２列が有する複数の前記外側線路とは、前記第１列及び前記第２列が延びる方向と直交する方向において隣接していない、という手段を採用する。

本発明では、デジタル移相器に係る第２の解決手段として、上記第１の解決手段において、前記内側線路と前記外側線路とは、同一の導電層に形成される、という手段を採用する。

また、上記目的を達成するために、本発明では、デジタル移相器に係る第３の解決手段として、複数のデジタル移相回路と複数の変形デジタル移相回路とが交互に縦続接続されてなるデジタル移相器であって、前記デジタル移相回路は、信号線路、当該信号線路の両側に設けられた一対の内側線路、当該内側線路の外側に各々設けられた一対の外側線路、前記内側線路及び前記外側線路の各一端に接続された第１の接地導体、前記外側線路の各他端に接続された第２の接地導体、前記内側線路の各他端と前記第２の接地導体との間に各々設けられる一対の電子スイッチを少なくとも備え、前記変形デジタル移相回路は、信号線路、当該信号線路の両側に設けられた一対の内側線路、一端が、当該内側線路の各一端に接続されて前記内側線路の外側に向けて突出したＵ字状の形状を各々有する一対のループ接地導体、前記内側線路の各他端と前記ループ接地導体の各他端との間に各々設けられる一対の電子スイッチを少なくとも備える、という手段を採用する。

本発明では、デジタル移相器に係る第４の解決手段として、上記第３の解決手段において、前記複数のデジタル移相回路の各々において、前記一対の外側線路の一方が削除されており、前記複数の変形デジタル移相回路の各々において、前記一対のループ接地導体の一方が削除されている、という手段を採用する。

本発明によれば、高遅延モード時のインダクタンス値を従来よりも増大させることが可能なデジタル移相器を提供することが可能である。

本発明の第１実施形態に係るデジタル移相器Ａ１の構成を示す正面図である。 本発明の実施形態における基本デジタル移相回路Ｂの機能構成を示す概念図である。 本発明の第１実施形態に係るデジタル移相器Ａ１の移相特性を示すグラフである。 本発明の第２実施形態に係るデジタル移相器Ａ２の構成を示す正面図である。 本発明の第３実施形態に係るデジタル移相器Ａ３の構成を示す正面図である。 本発明の第４実施形態に係るデジタル移相器Ａ４の構成を示す正面図である。 本発明の第５実施形態に係るデジタル移相器Ａ５の構成を示す正面図である。 本発明の第６実施形態に係るデジタル移相器Ａ６の構成を示す正面図である。 本発明の第７実施形態に係るデジタル移相器Ａ７の構成を示す正面図である。 本発明の第８実施形態に係るデジタル移相器Ａ８の構成を示す正面図である。 本発明の第９実施形態に係るデジタル移相器Ａ９の構成を示す正面図である。 本発明の第１０実施形態に係るデジタル移相器Ａ１０の構成を示す正面図である。

以下、図面を参照して、本発明の実施形態について説明する。
〔第１実施形態〕
最初に、本発明の第１実施形態について説明する。第１実施形態に係るデジタル移相器Ａ１は、マイクロ波、 準ミリ波あるいはミリ波等の高周波信号を入力とし、所定の移相量だけ位相シフトした複数の高周波信号を外部に出力する高周波回路である。

このデジタル移相器Ａ１は、図１に示すように、ｎ個（複数）のデジタル移相回路Ｂ_１～Ｂ_ｎを縦続接続したものである。すなわち、このデジタル移相器Ａ１は、第１のデジタル移相回路Ｂ_１、第２のデジタル移相回路Ｂ_２、（中略）、第ｎのデジタル移相回路Ｂ_ｎが直線状に縦続接続されてなる。このようなデジタル移相器Ａ１は、第１のデジタル移相回路Ｂ_１または第ｎのデジタル移相回路Ｂ_ｎから高周波信号を外部に出力する。

ここで、第１～第ｎのデジタル移相回路Ｂ_１～Ｂ_ｎは、デジタル移相器Ａ１を構成する単位ユニットであり、直線状に縦続接続されることによって互いに隣り合う関係にある。このような第１～第ｎのデジタル移相回路Ｂ_１～Ｂ_ｎは、非特許文献１に開示されたデジタル制御型の移相回路と略同様な機能を備える。

すなわち、第１～第ｎのデジタル移相回路Ｂ_１～Ｂ_ｎは、図２に代表符号Ｂとして示すように、信号線路１、一対の内側線路２ａ，２ｂ、一対の外側線路３ａ，３ｂ、一対の接地導体４ａ，４ｂ、コンデンサ５、７つの接続導体６ａ～６ｇ、４つの電子スイッチ７ａ～７ｄ及びスイッチ制御部８を備える。以下では、第１～第ｎのデジタル移相回路Ｂ_１～Ｂ_ｎを総称して基本デジタル移相回路Ｂという。

信号線路１は、図２に示すように所定方向に延在する直線状の帯状導体である。すなわち、この信号線路１は、一定幅、一定厚及び所定長さを有する長尺板状の導体である。このような信号線路１には、手前側から奥側に向かって、つまり手前側の端部（入力端）から奥側の端部（出力端）に向かって信号電流が流れる。この信号電流は、上述したマイクロ波、 準ミリ波あるいはミリ波の波長域を有する高周波信号である。

このような信号線路１は、電気的には分布回路定数としてのインダクタンスＬ１を有する。このインダクタンスＬ１は、信号線路１の長さ等、信号線路１の形状に応じた大きさの寄生インダクタンスである。また、この信号線路１は、電気的には分布回路定数としての静電容量Ｃ１をも有する。この静電容量Ｃ１は、信号線－内側、外側線路間あるいはシリコン基板間の寄生容量である。

一対の内側線路２ａ，２ｂは、上記信号線路１の両側に設けられた直線状の帯状導体である。このような一対の内側線路２ａ，２ｂのうち、第１の内側線路２ａは、信号線路１の一方側（図２における右側）に離間配置され、一定幅、一定厚及び所定長さを有する長尺板状の導体である。すなわち、この第１の内側線路２ａは、信号線路１と所定距離を隔てて平行に設けられており、信号線路１の延在方向と同一な方向に延在する。

第２の内側線路２ｂは、上記信号線路１の他方側（図２における左側）に離間配置され、第１の内側線路２ａと同様に一定幅、一定厚及び所定長さを有する長尺板状の導体である。この第２の内側線路２ｂは、信号線路１に対して第１の内側線路２ａと同様な距離を隔てて平行に設けられており、第１の内側線路２ａと同様に信号線路１の延在方向と同一な方向に延在する。

第１の外側線路３ａは、上述した信号線路１の一方側において第１の内側線路２ａの外側に設けられた直線状の帯状導体である。すなわち、第１の外側線路３ａは、一定幅、一定厚及び所定長さを有する長尺板状の導体であり、信号線路１の一方側において第１の内側線路２ａよりも信号線路１から遠い位置に設けられている。

また、第１の外側線路３ａは、図示するように第１の内側線路２ａを挟んだ状態で信号線路１から所定距離を隔てて平行に設けられている。すなわち、第１の外側線路３ａは、上述した第１の内側線路２ａ及び第２の内側線路２ｂと同様に信号線路１の延在方向と同一な方向に延在する。

第２の外側線路３ｂは、上述した信号線路１の他方側つまり第１の外側線路３ａとは異なる側において、第２の内側線路２ｂの外側に設けられた直線状の帯状導体である。すなわち、第２の外側線路３ｂは、一定幅、一定厚及び所定長さを有する長尺板状の導体であり、信号線路１の他方側において第２の内側線路２ｂよりも信号線路１から遠い位置に設けられている。

また、第２の外側線路３ｂは、図示するように第２の内側線路２ｂを挟んだ状態で信号線路１から所定距離を隔てて平行に設けられている。すなわち、第２の外側線路３ｂは、上述した第１の内側線路２ａ及び第２の内側線路２ｂ並びに第１の外側線路３ａと同様に、信号線路１の延在方向と同一な方向に延在する。

第１の接地導体４ａは、第１の内側線路２ａ、第２の内側線路２ｂ、第１の外側線路３ａ及び第２の外側線路３ｂの各一端側に設けられる直線状の帯状導体である。すなわち、第１の接地導体４ａは、一定幅、一定厚及び所定長さを有する長尺板状の導体であり、電気的に接地されている。

また、第１の接地導体４ａは、同一方向に延在する第１の内側線路２ａ、第２の内側線路２ｂ、第１の外側線路３ａ及び第２の外側線路３ｂに対して直交するように設けられている。すなわち、第１の接地導体４ａは、第１の内側線路２ａ、第２の内側線路２ｂ、第１の外側線路３ａ及び第２の外側線路３ｂの各一端側において、左右方向に延在するように設けられている。

さらに、第１の接地導体４ａは、第１の内側線路２ａ、第２の内側線路２ｂ、第１の外側線路３ａ及び第２の外側線路３ｂから所定距離を隔てた下方に設けられている。すなわち、第１の接地導体４ａと第１の内側線路２ａ、第２の内側線路２ｂ、第１の外側線路３ａ及び第２の外側線路３ｂの各端部との間には、上下方向に一定の距離が設けられている。

ここで、第１の接地導体４ａは、左右方向における一端（図２における右端）が第１の外側線路３ａの右側縁部と略同一位置となるように長さ設定されている。また、この第１の接地導体４ａは、左右方向における他端（図２における左端）が第２の外側線路３ｂの左側縁部と略同一位置となるように長さ設定されている。

第２の接地導体４ｂは、第１の内側線路２ａ、第２の内側線路２ｂ、第１の外側線路３ａ及び第２の外側線路３ｂの各他端側に設けられる直線状の帯状導体である。すなわち、第２の接地導体４ｂは、一定幅、一定厚及び所定長さを有する長尺板状の導体であり、電気的に接地されている。

また、第２の接地導体４ｂは、同一方向に延在する第１の内側線路２ａ、第２の内側線路２ｂ、第１の外側線路３ａ及び第２の外側線路３ｂに対して直交するように設けられている。すなわち、第２の接地導体４ｂは、第１の内側線路２ａ、第２の内側線路２ｂ、第１の外側線路３ａ及び第２の外側線路３ｂの各他端側において、左右方向に延在するように設けられている。

さらに、第２の接地導体４ｂは、第１の内側線路２ａ、第２の内側線路２ｂ、第１の外側線路３ａ及び第２の外側線路３ｂから所定距離を隔てた下方に設けられている。すなわち、第２の接地導体４ｂと第１の内側線路２ａ、第２の内側線路２ｂ、第１の外側線路３ａ及び第２の外側線路３ｂの各端部との間には、上下方向に一定の距離が設けられている。

ここで、第２の接地導体４ｂは、左右方向における一端（図２における右端）が第１の外側線路３ａの右側縁部と略同一位置となるように長さ設定されている。また、第２の接地導体４ｂは、左右方向における他端（図２における左端）が第２の外側線路３ｂの左側縁部と略同一位置となるように長さ設定されている。すなわち、第２の接地導体４ｂは、左右方向における位置が第１の接地導体４ａと同一である。

コンデンサ５は、上部電極が第７の接続導体６ｇを介して信号線路１に接続され、下部電極が第４の電子スイッチ７ｄを介して第２の接地導体４ｂに接続される平行平板である。このコンデンサ５は、平行平板の対向面積に応じた静電容量Ｃａを有する。すなわち、この静電容量Ｃａは、信号線路１と第２の接地導体４ｂとの間に設けられる回路定数である。

第１の接続導体６ａは、第１の内側線路２ａの一端と第１の接地導体４ａとを電気的かつ機械的に接続する導体である。すなわち、この第１の接続導体６ａは、上下方向に延在する導体であり、一端（上端）が第１の内側線路２ａの下面に接続し、他端（下端）が第１の接地導体４ａの上面に接続する。

第２の接続導体６ｂは、第２の内側線路２ｂの一端と第１の接地導体４ａとを電気的かつ機械的に接続する導体である。すなわち、この第２の接続導体６ｂは、第１の接続導体６ａと同様に上下方向に延在する導体であり、一端（上端）が第２の内側線路２ｂの下面に接続し、他端（下端）が第１の接地導体４ａの上面に接続する。

第３の接続導体６ｃは、第１の外側線路３ａの一端と第１の接地導体４ａとを電気的かつ機械的に接続する導体である。すなわち、この第３の接続導体６ｃは、上下方向に延在する導体であり、一端（上端）が第１の外側線路３ａの一端における下面に接続し、他端（下端）が第１の接地導体４ａの上面に接続する。

第４の接続導体６ｄは、第１の外側線路３ａの他端と第２の接地導体４ｂとを電気的かつ機械的に接続する導体である。すなわち、この第４の接続導体６ｄは、上下方向に延在する導体であり、一端（上端）が第１の外側線路３ａの他端における下面に接続し、他端（下端）が第２の接地導体４ｂの上面に接続する。

第５の接続導体６ｅは、第２の外側線路３ｂの一端と第１の接地導体４ａとを電気的かつ機械的に接続する導体である。すなわち、この第５の接続導体６ｅは、上下方向に延在する導体であり、一端（上端）が第２の外側線路３ｂの一端における下面に接続し、他端（下端）が第１の接地導体４ａの上面に接続する。

第６の接続導体６ｆは、第２の外側線路３ｂの他端と第２の接地導体４ｂとを電気的かつ機械的に接続する導体である。すなわち、この第６の接続導体６ｆは、上下方向に延在する導体であり、一端（上端）が第２の外側線路３ｂの他端における下面に接続し、他端（下端）が第２の接地導体４ｂの上面に接続する。

第７の接続導体６ｇは、信号線路１とコンデンサ５の一端とを電気的かつ機械的に接続する導体である。すなわち、第７の接続導体６ｇは、上下方向に延在する導体であり、一端（上端）が信号線路１の下面に接続し、他端（下端）がコンデンサ５の一端（上面）に接続する。

第１の電子スイッチ７ａは、第１の内側線路２ａの他端と第２の接地導体４ｂとを開閉自在に接続するトランジスタである。この第１の電子スイッチ７ａは、図示するように例えばＭＯＳ型ＦＥＴであり、ドレイン端子が第１の内側線路２ａの他端に接続され、ソース端子が第２の接地導体４ｂに接続され、またゲート端子がスイッチ制御部８に接続されている。

このような第１の電子スイッチ７ａは、スイッチ制御部８からゲート端子に入力されるゲート信号に基づいてドレイン端子とソース端子との導通状態を開状態あるいは閉状態に切替える。すなわち、第１の電子スイッチ７ａは、スイッチ制御部８によって第１の内側線路２ａの他端と第２の接地導体４ｂとの接続をＯＮ／ＯＦＦする。

第２の電子スイッチ７ｂは、第２の内側線路２ｂの他端と第２の接地導体４ｂとを開閉自在に接続するトランジスタである。この第２の電子スイッチ７ｂは、第１の電子スイッチ７ａと同様にＭＯＳ型ＦＥＴであり、ドレイン端子が第２の内側線路２ｂの他端に接続され、ソース端子が第２の接地導体４ｂに接続され、またゲート端子がスイッチ制御部８に接続されている。

このような第２の電子スイッチ７ｂは、スイッチ制御部８からゲート端子に入力されるゲート信号に基づいてドレイン端子とソース端子との導通状態を開状態あるいは閉状態に切替える。すなわち、第２の電子スイッチ７ｂは、スイッチ制御部８によって第２の内側線路２ｂの他端と第２の接地導体４ｂとの接続をＯＮ／ＯＦＦする。

第３の電子スイッチ７ｃは、信号線路１の一端と第１の接地導体４ａとを開閉自在に接続するトランジスタである。この第３の電子スイッチ７ｃは、上述した第１の電子スイッチ７ａ及び第２の電子スイッチ７ｂと同様にＭＯＳ型ＦＥＴであり、ドレイン端子が信号線路１に接続され、ソース端子が第１の接地導体４ａに接続され、またゲート端子がスイッチ制御部８に接続されている。なお、第３の電子スイッチ７ｃについては、信号線路１の一端と第１の接地導体４ａとの間ではなく、信号線路１の他端と第２の接地導体４ｂとの間に設けてもよい（図２参照）。

このような第３の電子スイッチ７ｃは、スイッチ制御部８からゲート端子に入力されるゲート信号に基づいてドレイン端子とソース端子との導通状態を開状態あるいは閉状態に切替える。すなわち、第３の電子スイッチ７ｃは、スイッチ制御部８によって信号線路１の一端と第１の接地導体４ａとの接続をＯＮ／ＯＦＦする。

第４の電子スイッチ７ｄは、コンデンサ５の他端と第２の接地導体４ｂとを開閉自在に接続するトランジスタである。この第４の電子スイッチ７ｄは、上述した第１の電子スイッチ７ａ、第２の電子スイッチ７ｂ及び第３の電子スイッチ７ｃと同様にＭＯＳ型ＦＥＴであり、ドレイン端子がコンデンサ５の他端に接続され、ソース端子が第２の接地導体４ｂに接続され、またゲート端子がスイッチ制御部８に接続されている。

このような第４の電子スイッチ７ｄは、スイッチ制御部８からゲート端子に入力されるゲート信号に基づいてドレイン端子とソース端子との導通状態を開状態あるいは閉状態に切替える。すなわち、第４の電子スイッチ７ｄは、スイッチ制御部８によってコンデンサ５の他端と第２の接地導体４ｂとの接続をＯＮ／ＯＦＦする。なお、第４の電子スイッチ７ｄは、本発明のコンデンサ用電子スイッチに相当する。

スイッチ制御部８は、上述した第１の電子スイッチ７ａ、第２の電子スイッチ７ｂ、第３の電子スイッチ７ｃ及び第４の電子スイッチ７ｄを制御する制御回路である。このスイッチ制御部８は、４つの出力ポートを備えており、各出力ポートから第１の電子スイッチ７ａ、第２の電子スイッチ７ｂ、第３の電子スイッチ７ｃ及び第４の電子スイッチ７ｄの各ゲート端子にゲート信号を個別に出力する。すなわち、このスイッチ制御部８は、上記ゲート信号によって第１の電子スイッチ７ａ、第２の電子スイッチ７ｂ、第３の電子スイッチ７ｃ及び第４の電子スイッチ７ｄのＯＮ／ＯＦＦ動作を制御する。

ここで、図２では基本デジタル移相回路Ｂ（つまり第１～第ｎのデジタル移相回路Ｂ_１～Ｂ_ｎ）の機械的構造が解り易いように基本デジタル移相回路Ｂを斜視した模式図を示しているが、実際の基本デジタル移相回路Ｂは、半導体製造技術を利用することにより、絶縁層を挟んで複数の導電層が積層された積層構造物として形成される。

例えば、基本デジタル移相回路Ｂは、信号線路１、第１の内側線路２ａ、第２の内側線路２ｂ、第１の外側線路３ａ及び第２の外側線路３ｂが第１の導電層に形成され、第１の接地導体４ａ及び第２の接地導体４ｂは、絶縁層を挟んで第１の導電層と対向する第２の導電層に形成される。

第１の導電層の構成要素、第２の導電層の構成要素、コンデンサ５並びに第１～第４の電子スイッチ７ａ～７ｄは、ビア（スルーホール）によって接続される。すなわち、これらビアは、絶縁層内に埋設され、上述した第１の接続導体６ａ、第２の接続導体６ｂ、第３の接続導体６ｃ、第４の接続導体６ｄ、第５の接続導体６ｅ、第６の接続導体６ｆ及び第７の接続導体６ｇとして機能する。

このような基本デジタル移相回路Ｂ（第１～第ｎのデジタル移相回路Ｂ_１～Ｂ_ｎ）からなるデジタル移相器Ａ１は、図１に示すように複数のデジタル移相回路Ｂ_１～Ｂ_ｎが第１の接地導体４ａと第２の接地導体４ｂとが所定距離を隔てて対峙するように配置されたものである。すなわち、第１実施形態に係るデジタル移相器Ａ１において、互いに隣り合うデジタル移相回路Ｂ_１～Ｂ_ｎは、対峙関係にある第１の接地導体４ａと第２の接地導体４ｂとの間に隙間Ｐが形成されている。

続いて、第１実施形態に係るデジタル移相器Ａ１の動作について詳しく説明する。

この基本デジタル移相回路Ｂは、第１～第４の電子スイッチ７ａ，７ｂ，７ｄの導通状態に応じて動作モードが切替えられる。すなわち、基本デジタル移相回路Ｂの動作モードには、スイッチ制御部８によって第１の電子スイッチ７ａ及び第２の電子スイッチ７ｂのみがＯＮ状態に設定される低遅延モードと、スイッチ制御部８によって第４の電子スイッチ７ｄのみがＯＮ状態に設定される高遅延モードとがある。

低遅延モードにおいて、スイッチ制御部８は、第１の電子スイッチ７ａ及び第２の電子スイッチ７ｂをＯＮ状態に設定し、また第４の電子スイッチ７ｄをＯＦＦ状態に設定する。すなわち、低遅延モードでは、高周波信号が信号線路１の入力端（他端）から出力端（一端）まで伝搬するまで第１の伝搬遅延時間Ｔ_Ｌによって、高遅延モードにおける第２の位相差θ_Ｈよりも小さな第１の位相差θ_Ｌが発生する。

この低遅延モードについてさらに詳しく説明すると、第１の内側線路２ａは、第１の電子スイッチ７ａがＯＮ状態に設定されることにより、他端が第２の接地導体４ｂと接続された状態となる。すなわち、第１の内側線路２ａは、一端が第１の接続導体６ａを介して第１の接地導体４ａに常時接続されており、他端が第１の電子スイッチ７ａを介して第２の接地導体４ｂと接続されることによって一端と他端との間に電流が流れ得る第１の通電経路を形成する。

一方、第２の内側線路２ｂは、第２の電子スイッチ７ｂがＯＮ状態に設定されることにより、他端が第２の接地導体４ｂと接続された状態となる。すなわち、第２の内側線路２ｂは、一端が第２の接続導体６ｂを介して第１の接地導体４ａに常時接続されており、他端が第２の電子スイッチ７ｂを介して第２の接地導体４ｂと接続されることによって一端と他端との間に電流が流れ得る第２の通電経路を形成する。

そして、このような第１の内側線路２ａ及び第２の内側線路２ｂの両端接続状態において、信号線路１に入力端から出力端に向かって信号電流が流れると、当該伝搬に起因して第１の内側線路２ａ及び第２の内側線路２ｂには、一端から他端に向かって信号電流のリターン電流が流れる。

すなわち、第１の通電経路を形成する第１の内側線路２ａには、信号線路１における信号電流の通電によって信号電流の通電方向とは逆方向の第１のリターン電流が流れる。また、第２の通電経路を形成する第２の内側線路２ｂには、信号線路１における信号電流の通電によって信号電流の通電方向とは逆方向、つまり第１のリターン電流と同方向に第２のリターン電流が流れる。

ここで、第１の内側線路２ａに流れる第１のリターン電流及び第２の内側線路２ｂに流れる第２のリターン電流は、いずれも信号電流の通電方向に対して逆方向である。したがって、第１のリターン電流及び第２のリターン電流は、信号線路１と第１の内側線路２ａ及び第２の内側線路２ｂとの電磁気的な結合に起因して、信号線路１のインダクタンスＬ１を減少させるように作用する。このインダクタンスＬ１の低減量をΔＬｓとすると、信号線路１の実効的なインダクタンスＬｍは（Ｌ１－ΔＬｓ）となる。

また、信号線路１は、上述したように寄生容量としての静電容量Ｃ１を有している。低遅延モードでは、第４の電子スイッチ７ｄがＯＦＦ状態に設定されるので、コンデンサ５は、信号線路１と第２の接地導体４ｂとの間に接続されていない状態である。すなわち、コンデンサ５の静電容量Ｃａは、信号線路１を伝搬する高周波信号に影響を与えない。したがって、信号線路１を伝搬する高周波信号には、（Ｌｍ×Ｃ１）^１／２に比例した第１の伝搬遅延時間Ｔ_Ｌが作用する。

そして、信号線路１の出力端（一端）における高周波信号は、このような第１の伝搬遅延時間Ｔ_Ｌに起因して信号線路１の入力端（他端）における高周波信号より位相が第１の位相差θ_Ｌだけ遅れたものとなる。すなわち、低遅延モードでは、第１のリターン電流及び第２のリターン電流によって信号線路１のインダクタンスＬ１がインダクタンスＬｍに低減されることによって、信号線路１が有する本来の伝搬遅延時間が減少し、この結果として信号線路１が本来有する位相差よりも小さな第１の位相差θ_Ｌが実現される。

ここで、低遅延モードでは、第３の電子スイッチ７ｃがＯＮ状態に設定されることにより、信号線路１の損失を意図的に増加させている。この損失付与は、低遅延モードにおける高周波信号の出力振幅を高遅延モードにおける出力振幅に近付けるためのものである。

すなわち、低遅延モードにおける高周波信号の損失は、高遅延モードにおける高周波信号の損失よりも明確に小さい。この損失差は、動作モードを低遅延モードと高遅延モードとに切り替えた場合に基本デジタル移相回路Ｂから出力される高周波信号の振幅差を招来させるものである。このような事情に対して、基本デジタル移相回路Ｂでは、低遅延モードで第３の電子スイッチ７ｃをＯＮ状態に設定することにより、上記振幅差を解消している。

一方、高遅延モードにおいて、スイッチ制御部８は、第１の電子スイッチ７ａ、第２の電子スイッチ７ｂ、第３の電子スイッチ７ｃをＯＦＦ状態に設定し、また第４の電子スイッチ７ｄをＯＮ状態に設定する。すなわち、高遅延モードでは、高周波信号が信号線路１の入力端（他端）から出力端（一端）まで伝搬するまで第２の伝搬遅延時間Ｔ_Ｈによって、低遅延モードにおける第１の位相差θ_Ｌよりも大きな第２の位相差θ_Ｈが発生する。

この高遅延モードでは、第１の電子スイッチ７ａ及び第２の電子スイッチ７ｂがＯＦＦ状態に設定されるので、第１の内側線路２ａには第１の通電経路が形成されず、また第２の内側線路２ｂには第２の通電経路が形成されない。したがって、第１の内側線路２ａに流れる第１のリターン電流は極めて小さくなり、また第２の内側線路２ｂに流れる第２のリターン電流は極めて小さくなる。

これに対して、第１の外側線路３ａは、一端が第３の接続導体６ｃを介して第１の接地導体４ａに接続され、また他端が第４の接続導体６ｄを介して第２の接地導体４ｂに接続されている。すなわち、第１の外側線路３ａには一端と他端との間に電流が流れ得る第３の通電経路が予め形成されている。したがって、高遅延モードでは、信号線路１における信号電流に起因して、第１の外側線路３ａの一端から他端に向かって第３のリターン電流が流れる。この第３のリターン電流は、信号線路１における信号電流の通電方向に対して逆方向である。したがって、第３のリターン電流は、信号線路１と第１の外側線路３ａとの電磁気的な結合に起因して信号線路１のインダクタンスＬ１を減少させ得る。

また、第２の外側線路３ｂは、一端が第５の接続導体６ｅを介して第１の接地導体４ａに接続され、また他端が第６の接続導体６ｆを介して第２の接地導体４ｂに接続されている。すなわち、第２の外側線路３ｂには一端と他端との間に電流が流れ得る第４の通電経路が予め形成されている。したがって、高遅延モードでは、信号線路１における信号電流に起因して、第２の外側線路３ｂの一端から他端に向かって第４のリターン電流が流れる。この第４のリターン電流は、信号線路１における信号電流の通電方向に対して逆方向である。したがって、第４のリターン電流は、信号線路１と第２の外側線路３ｂとの電磁気的な結合に起因して信号線路１のインダクタンスＬ１を減少させ得る。

ここで、信号線路１と第１の外側線路３ａ及び第２の外側線路３ｂとの距離は、信号線路１と第１の内側線路２ａ及び第２の内側線路２ｂとの距離よりも大きい。したがって、第３のリターン電流及び第４のリターン電流は、第１のリターン電流及び第２のリターン電流よりもインダクタンスＬ１を減少させる作用が小さい。第３のリターン電流及び第４のリターン電流に起因するインダクタンスＬ１の低減量をΔＬｈとすると、信号線路１の実効的なインダクタンスＬｐは（Ｌ１－ΔＬｈ）となる。

一方、信号線路１は寄生容量としての静電容量Ｃ１を有している。また、高遅延モードでは、第４の電子スイッチ７ｄがＯＮ状態に設定されるので、信号線路１と第２の接地導体４ｂとの間にはコンデンサ５が接続されている。すなわち、信号線路１は、コンデンサ５の静電容量Ｃａと静電容量Ｃ１（寄生容量）とを合算した静電容量Ｃｂを有する。したがって、信号線路１を伝搬する高周波信号には、（Ｌｐ×Ｃｂ）^１／２に比例した第２の伝搬遅延時間Ｔ_Ｈが作用する。

そして、信号線路１の出力端における高周波信号は、このような第２の伝搬遅延時間Ｔ_Ｈに起因して信号線路１の入力端における高周波信号より位相が第２の位相差θ_Ｈだけ遅れたものとなる。すなわち、高遅延モードでは、第３のリターン電流及び第４のリターン電流によって信号線路１のインダクタンスＬ１がインダクタンスＬｎに弱く低減されることによって、また第４の電子スイッチ７ｄがＯＮ状態に設定されることによって、低遅延モードの第１の位相差θ_Ｌよりも大きな第２の位相差θ_Ｈが実現される。

なお、高遅延モードでは、第３の電子スイッチ７ｃがＯＦＦ状態に設定される。すなわち、高遅延モードでは、信号線路１の損失を意図的に増加させる処置は施されない。この結果、高遅延モードにおける高周波信号の出力振幅は、低遅延モードにおける出力振幅に近づく。

このような第１実施形態に係るデジタル移相器Ａ１では、直線状に縦続接続されることによって互いに隣り合うデジタル移相回路Ｂ_１～Ｂ_ｎにおいて、互いに隣り合う外側線路３ａと外側線路３ａとが隙間Ｐを持って対峙し、互いに隣り合う第２の外側線路３ｂと第２の外側線路３ｂとが隙間Ｐを持って対峙する。また、このデジタル移相回路Ｂ_１では、互いに隣り合う第１の接地導体４ａと第２の接地導体４ｂとが隙間Ｐを持って配置されている。

すなわち、このデジタル移相回路Ｂ_１では、互いに隣り合う２つの第１の外側線路３ａ，３ａ及び互いに隣り合う２つの第２の外側線路３ｂ，３ｂは、直接接触することなく隙間Ｓを持って配置されている。また、互いに隣り合う第１の接地導体４ａと第２の接地導体４ｂとは、直接接触することなく隙間Ｓを持って配置されている。

例えば、図１に示す第１のデジタル移相回路Ｂ_１、第２のデジタル移相回路Ｂ_２及び第３のデジタル移相回路Ｂ_３に着目すると、第１のデジタル移相回路Ｂ_１における第１の外側線路３ａと第２のデジタル移相回路Ｂ_２における第１の外側線路３ａとは互いに隣り合う関係にある。また、第１のデジタル移相回路Ｂ_１における第２の外側線路３ｂと第２のデジタル移相回路Ｂ_２における第２の外側線路３ｂとは互いに隣り合う関係にある。

さらに、第１のデジタル移相回路Ｂ_１の第１の接地導体４ａと第２のデジタル移相回路Ｂ_２の第２の接地導体４ｂとは互いに隣り合う関係にある。これら第１のデジタル移相回路Ｂ_１及び第２のデジタル移相回路Ｂ_２について、２つの第１の外側線路３ａ，３ａ、２つの第２の外側線路３ｂ，３ｂ並びに第１の接地導体４ａ及び第２の接地導体４ｂは、接触することなく隙間Ｓを持って配置されている。

また、第２のデジタル移相回路Ｂ_２における第１の外側線路３ａと第３のデジタル移相回路Ｂ_３における第１の外側線路３ａとは、互いに隣り合う関係にある。また、第２のデジタル移相回路Ｂ_２における第２の外側線路３ｂと第３のデジタル移相回路Ｂ_３における第２の外側線路３ｂとは、互いに隣り合う関係にある。

さらに、第２のデジタル移相回路Ｂ_２の第１の接地導体４ａと第３のデジタル移相回路Ｂ_３の第２の接地導体４ｂとは、互いに隣り合う関係にある。これら第２のデジタル移相回路Ｂ_２及び第３のデジタル移相回路Ｂ_３についても、２つの第１の外側線路３ａ，３ａ、２つの第２の外側線路３ｂ，３ｂ並びに第１の接地導体４ａ及び第２の接地導体４ｂは、接触することなく隙間Ｓを持って配置されている。

このようなデジタル移相器Ａ１では、互いに隣り合う２つの第１の外側線路３ａ，３ａ、２つの第２の外側線路３ｂ，３ｂ並びに第１の接地導体４ａ及び第２の接地導体４ｂが直接接触していないので、高遅延時の１ユニットあたりの正味のリターンパス合計(４ｂ，３ｂ，４ｂの合計)を長くすることができ、インダクタンス値を高くすることができる。直接接触していれば高遅延時の隣りあう第２の接地導体４ｂに流れる逆方向のリターン電流が互いに打ち消され、第２の接地導体４ｂの正味のリターンパス長は０（ゼロ）となる。

したがって、第１実施形態によれば、高遅延モード時のインダクタンス値を従来よりも増大させることが可能なデジタル移相器Ａ１の提供が可能である。したがって、第１実施形態によれば、高遅延モード時の位相と低遅延モード時の位相との差異（移相量）を従来よりも増大させることが可能である。

ここで、図３の実線は、第１実施形態に係るデジタル移相器Ａ１の移相特性を示すグラフである。この図３に示すように、第１実施形態に係るデジタル移相器Ａ１によれば、周波数が高くなる程に大きな移相量を確保することが可能である。また、第１実施形態に係るデジタル移相器Ａ１によれば、高遅延モード時の位相と低遅延モード時の位相との差異（移相量）を十分に確保することが可能である。

なお、図３の点線は、比較例として示すものであり、導電層を変えた場合の移相特性である。すなわち、この点線は、第１の接地導体４ａを第２の接地導体４ｂとは違う層に形成した場合の移相特性であり、移相量を実線よりもさらに大きくすることができる。

〔第２実施形態〕
次に、本発明の第２実施形態について図４を参照して説明する。第２実施形態に係るデジタル移相器Ａ２は、図４に示すように、互いに隣り合うデジタル移相回路Ｂ_１～Ｂ_ｎにおいて、信号線路１に対する第１の外側線路３ａ及び第２の外側線路３ｂの距離が異なる。

第１実施形態に係るデジタル移相器Ａ１は、図１に示すように互いに隣り合うデジタル移相回路Ｂ_１～Ｂ_ｎにおいて、信号線路１に対する第１の外側線路３ａ及び第２の外側線路３ｂの距離が同一である。これに対して、第２実施形態に係るデジタル移相器Ａ２は、信号線路１に対する第１の外側線路３ａ及び第２の外側線路３ｂの距離が基本デジタル移相回路Ｂとは異なる第１変形デジタル移相回路ａＢを採用し、基本デジタル移相回路Ｂ及び第１変形デジタル移相回路ａＢを交互に配置したものである。

すなわち、第２実施形態に係るデジタル移相器Ａ２は、図４に示すように、基本デジタル移相回路Ｂを第１のデジタル移相回路Ｂ_１，第３のデジタル移相回路Ｂ_３，（中略）、第ｎのデジタル移相回路Ｂ_ｎに採用する。また、このデジタル移相器Ａ２は、信号線路１に対する第１の外側線路３ａ及び第２の外側線路３ｂの位置が基本デジタル移相回路Ｂとは異なる第１変形デジタル移相回路ａＢを第２のデジタル移相回路Ｂ_２，（中略）、第ｎ－１のデジタル移相回路Ｂ_ｎ－１に採用する。

より具体的には、第１変形デジタル移相回路ａＢは、図４に示すように、第１の外側線路３ａ及び第２の外側線路３ｂの位置が基本デジタル移相回路Ｂの第１の外側線路３ａ及び第２の外側線路３ｂよりも信号線路１に近い。すなわち、第１変形デジタル移相回路ａＢは、第１の接地導体４ａ及び第２の接地導体４ｂの長さが基本デジタル移相回路Ｂの第１の接地導体４ａ及び第２の接地導体４ｂよりも短い。

このようなデジタル移相器Ａ２では、互いに隣り合う第１の外側線路３ａと第１の外側線路３ａとの距離、及び、互いに隣り合う第２の外側線路３ｂと第２の外側線路３ｂとの距離が第１実施形態に係るデジタル移相器Ａ１よりも長い。

このようなデジタル移相器Ａ２では、互いに隣り合う２つの第１の外側線路３ａ，３ａ、２つの第２の外側線路３ｂ，３ｂ並びに第１の接地導体４ａ及び第２の接地導体４ｂが直接接触せず、しかも、第１実施形態に係るデジタル移相器Ａ１よりもさらに離間しているので、高遅延モード時のインダクタンス値をさらに高くすることができる。

したがって、第２実施形態によれば、高遅延モード時のインダクタンス値をさらに増大させることが可能なデジタル移相器Ａ２の提供が可能である。したがって、第２実施形態によれば、高遅延モード時の位相と低遅延モード時の位相との差異（移相量）をさらに増大させることが可能である。

〔第３実施形態〕
次に、本発明の第３実施形態について図５を参照して説明する。第３実施形態に係るデジタル移相器Ａ３は、図５に示すように、互いに隣り合うデジタル移相回路Ｂ_１～Ｂ_ｎにおいて、第１の外側線路３ａ及び第２の外側線路３ｂ並びに第１の接地導体４ａ及び第２の接地導体４ｂが異なる導電層に形成される。

第１実施形態で説明したように、基本デジタル移相回路Ｂは、実際には絶縁層を挟んで複数の導電層が積層された積層構造物として形成される。例えば、基本デジタル移相回路Ｂは、信号線路１、第１の内側線路２ａ、第２の内側線路２ｂ、第１の外側線路３ａ及び第２の外側線路３ｂが第１の導電層に形成され、第１の接地導体４ａ及び第２の接地導体４ｂが絶縁層を挟んで第１の導電層と対向する第２の導電層に形成される。

これに対して、第３実施形態に係るデジタル移相器Ａ３は、基本デジタル移相回路Ｂに加えて、導電層が基本デジタル移相回路Ｂとは異なる第２変形デジタル移相回路ｂＢを採用し、また基本デジタル移相回路Ｂ及び第２変形デジタル移相回路ｂＢを交互に配置したものである。

すなわち、第３実施形態に係るデジタル移相器Ａ３は、図５に示すように、基本デジタル移相回路Ｂを第１のデジタル移相回路Ｂ_１，第３のデジタル移相回路Ｂ_３，（中略）、第ｎのデジタル移相回路Ｂ_ｎに採用する。また、このデジタル移相器Ａ３は、導電層が基本デジタル移相回路Ｂとは異なる第２変形デジタル移相回路ｂＢを第２のデジタル移相回路Ｂ_２，（中略）、第ｎ－１のデジタル移相回路Ｂ_ｎ－１に採用する。

第２変形デジタル移相回路ｂＢは、より具体的には、第１の外側線路３ａ及び第２の外側線路３ｂが基本デジタル移相回路Ｂの第１の外側線路３ａ及び第２の外側線路３ｂとは異なる導電層に形成される。また、第２変形デジタル移相回路ｂＢは、第１の接地導体４ａ及び第２の接地導体４ｂが基本デジタル移相回路Ｂの第１の接地導体４ａ及び第２の接地導体４ｂとは異なる導電層に形成される。

このようなデジタル移相器Ａ３では、互いに隣り合う２つの第１の外側線路３ａ，３ａ、２つの第２の外側線路３ｂ，３ｂ並びに第１の接地導体４ａ及び第２の接地導体４ｂが直接接触せず、しかも、第１実施形態に係るデジタル移相器Ａ１よりもさらに離間しているので、高遅延モード時のインダクタンス値をさらに高くすることができる。

したがって、第３実施形態によれば、高遅延モード時のインダクタンス値を第１実施形態に係るデジタル移相器Ａ１よりも増大させることが可能である。そして、この結果として、高遅延モード時の位相と低遅延モード時の位相との差異（移相量）をデジタル移相器Ａ１よりも増大させることが可能である。

〔第４実施形態〕
次に、本発明の第４実施形態について図６を参照して説明する。第４実施形態に係るデジタル移相器Ａ４は、図６に示すように、第２実施形態に係るデジタル移相器Ａ２の構造上の特徴と第３実施形態に係るデジタル移相器Ａ３の構造上の特徴とを併せ持つものである。

このデジタル移相器Ａ４は、基本デジタル移相回路Ｂに加えて、信号線路１に対する第１の外側線路３ａ及び第２の外側線路３ｂの距離が異なり、かつ、第１の外側線路３ａ及び第２の外側線路３ｂ並びに第１の接地導体４ａ及び第２の接地導体４ｂが異なる導電層に形成された第３変形デジタル移相回路ｃＢを採用する。また、このデジタル移相器Ａ４は、基本デジタル移相回路Ｂ及び第３変形デジタル移相回路ｃＢを交互に配置したものである。

すなわち、第４実施形態に係るデジタル移相器Ａ４は、図６に示すように、基本デジタル移相回路Ｂを第１のデジタル移相回路Ｂ_１，第３のデジタル移相回路Ｂ_３，（中略）、第ｎのデジタル移相回路Ｂ_ｎに採用する。また、このデジタル移相器Ａ４は、第３変形デジタル移相回路ｃＢを第２のデジタル移相回路Ｂ_２，（中略）、第ｎ－１のデジタル移相回路Ｂ_ｎ－１に採用する。

このようなデジタル移相器Ａ４では、互いに隣り合う２つの第１の外側線路３ａ，３ａ、２つの第２の外側線路３ｂ，３ｂ並びに第１の接地導体４ａ及び第２の接地導体４ｂが直接接触せず、しかも、第２実施形態に係るデジタル移相器Ａ２及び第３実施形態に係るデジタル移相器Ａ３よりもさらに離間しているので、高遅延モード時のインダクタンス値をさらに高くすることができる。

したがって、第４実施形態によれば、高遅延モード時のインダクタンス値をさらに増大させることが可能なデジタル移相器Ａ４の提供が可能である。したがって、第４実施形態によれば、高遅延モード時の位相と低遅延モード時の位相との差異（移相量）をさらに増大させることが可能である。

〔第５実施形態〕
次に、本発明の第５実施形態について図７を参照して説明する。第５実施形態に係るデジタル移相器Ａ５は、図７に示すように、互いに隣り合うデジタル移相回路Ｂ_１～Ｂ_ｎは、信号線路１に対する位置関係が逆となるように第１の外側線路３ａ及び第２の外側線路３ｂ（一対の外側線路）の一方を削除したものである。また、このデジタル移相器Ａ５は、上記第１の外側線路３ａ及び第２の外側線路３ｂの一方の削除に伴って、第１の接地導体４ａ及び第２の接地導体４ｂの長さが短く設定されたものである。

このデジタル移相器Ａ５は、図７に示すように、第４変形デジタル移相回路ｄＢと第５変形デジタル移相回路ｅＢとを採用し、第４変形デジタル移相回路ｄＢと第５変形デジタル移相回路ｅＢとを交互に配置したものである。すなわち、デジタル移相器Ａ５は、第４変形デジタル移相回路ｄＢを第１のデジタル移相回路Ｂ_１，第３のデジタル移相回路Ｂ3，（中略）、第ｎのデジタル移相回路Ｂ_ｎに採用する。また、このデジタル移相器Ａ５は、第５変形デジタル移相回路ｅＢを第２のデジタル移相回路Ｂ_２，（中略）、第ｎ－１のデジタル移相回路Ｂ_ｎ－１に採用する。

第４変形デジタル移相回路ｄＢは、基本デジタル移相回路Ｂにおける第１の外側線路３ａ及び第２の外側線路３ｂのうち、第１の外側線路３ａを削除したものである。また、この第４変形デジタル移相回路ｄＢは、第１の外側線路３ａの削除に伴って、基本デジタル移相回路Ｂにおける第１の接地導体４ａ及び第２の接地導体４ｂよりも短い第１の接地導体４ａ’及び第２の接地導体４ｂ’を備える。これら第１の接地導体４ａ’及び第２の接地導体４ｂ’は、図示するように第２の外側線路３ｂの外側縁部と第１の内側線路２ａの外側縁部とに亘って延在する。

第５変形デジタル移相回路ｅＢは、基本デジタル移相回路Ｂにおける第１の外側線路３ａ及び第２の外側線路３ｂのうち、第２の外側線路３ｂを削除したものである。また、この第５変形デジタル移相回路ｅＢは、第２の外側線路３ｂの削除に伴って、基本デジタル移相回路Ｂにおける第１の接地導体４ａ及び第２の接地導体４ｂよりも短い第１の接地導体４ａ”及び第２の接地導体４ｂ”を備える。これら第１の接地導体４ａ”及び第２の接地導体４ｂ”は、図示するように第１の外側線路３ａの外側縁部と第２の内側線路２ｂの外側縁部とに亘って延在する。

このようなデジタル移相器Ａ５では、互いに隣り合う２つの第１の外側線路３ａ，３ａ、２つの第２の外側線路３ｂ，３ｂは存在しない。また、互いに隣り合う第１の接地導体４ａ及び第２の接地導体４ｂは、第１の内側線路２ａと第２の内側線路２ｂとの間にしか存在しない。したがって、高遅延モード時のインダクタンス値を高くすることができる。

したがって、第５実施形態によれば、高遅延モード時のインダクタンス値を第２実施形態に係るデジタル移相器Ａ２よりも増大させることが可能である。そして、この結果として、第５実施形態によれば、高遅延モード時の位相と低遅延モード時の位相との差異（移相量）をデジタル移相器Ａ１よりも増大させることが可能である。

〔第６実施形態〕
次に、本発明の第６実施形態について図８を参照して説明する。第６実施形態に係るデジタル移相器Ａ６は、図８に示すように、互いに隣り合うデジタル移相回路Ｂ_１～Ｂ_ｎの一方が信号線路１に対する距離が異なる複数の個別線路３ｃ～３ｈを連接した第１の外側線路３ａ’及び第２の外側線路３ｂ’を備える。

すなわち、このデジタル移相器Ａ６は、基本デジタル移相回路Ａに加えて、信号線路１に対する距離が異なる複数の個別線路３ｃ～３ｈが連接された第１の外側線路３ａ’及び第２の外側線路３ｂ’を備える第６変形デジタル移相回路ｆＢを採用する。また、このデジタル移相器Ａ６は、基本デジタル移相回路Ｂ及び第３変形デジタル移相回路ｃＢを交互に配置したものである。

第６実施形態に係るデジタル移相器Ａ６は、図８に示すように、基本デジタル移相回路Ｂを第１のデジタル移相回路Ｂ_１，第３のデジタル移相回路Ｂ_３，（中略）、第ｎのデジタル移相回路Ｂ_ｎに採用する。また、このデジタル移相器Ａ６は、第６変形デジタル移相回路ｆＢを第２のデジタル移相回路Ｂ_２，（中略）、第ｎ－１のデジタル移相回路Ｂ_ｎ－１に採用する。

第６変形デジタル移相回路ｆＢにおいて、第１の外側線路３ａ’は、３つの個別線路３ｃ～３ｅを２つの接続線路９ａ，９ｂを用いて連接したものである。３つの個別線路３ｃ～３ｅは、信号線路１と同一方向に延在する直線状の帯状導体である。

３つの個別線路３ｃ～３ｅのうち、一対の個別線路３ｃ，３ｅは、図示するように信号線路１に対して同一距離に配置されている。また、一対の個別線路３ｃ，３ｅのうち、一方の個別線路３ｃは、一端が第１の接地導体４ａに接続され、他端が一方の接続線路９ａの一端に接続されている。また、他方の個別線路３ｅは、一端が第２の接地導体４ｂに接続され、他端が他方の接続線路９ｂの一端に接続されている。

残りの個別線路３ｄは、一対の個別線路３ｃ，３ｅよりも信号線路１から遠い位置に配置されており、一端が一方の接続線路９ａの他端に接続され、他端が他方の接続線路９ｂの一端に接続されている。２つの接続線路９ａ，９ｂは、第１の接地導体４ａ及び第２の接地導体４ｂと同一方向に延在する直線状の帯状導体である。

すなわち、第１の外側線路３ａ’は、３つの個別線路３ｃ～３ｅ及び２つの接続線路９ａ，９ｂが個別線路３ｃ→接続線路９ａ→個別線路３ｄ→接続線路９ｂ→個別線路３ｅの順に連接されたものである。

一方、第２の外側線路３ｂ’は、３つの個別線路３ｆ～３ｈを２つの接続線路９ｃ，９ｄを用いて連接したものである。３つの個別線路３ｆ～３ｈは、信号線路１と同一方向に延在する直線状の帯状導体である。

３つの個別線路３ｆ～３ｈのうち、一対の個別線路３ｆ，３ｈは、図示するように信号線路１に対して同一距離に配置されている。また、一対の個別線路３ｆ，３ｈのうち、一方の個別線路３ｆは、一端が第１の接地導体４ａに接続され、他端が一方の接続線路９ｃの一端に接続されている。また、他方の個別線路３ｈは、一端が第２の接地導体４ｂに接続され、他端が他方の接続線路９ｄの一端に接続されている。

残りの個別線路３ｇは、一対の個別線路３ｆ，３ｈよりも信号線路１から遠い位置に配置されており、一端が一方の接続線路９ｃの他端に接続され、他端が他方の接続線路９ｄの他端に接続されている。２つの接続線路９ｃ，９ｄは、第１の接地導体４ａ及び第２の接地導体４ｂと同一方向に延在する直線状の帯状導体である。

すなわち、第２の外側線路３ｂ’は、３つの個別線路３ｆ～３ｈ及び２つの接続線路９ｃ，９ｄが個別線路３ｆ→接続線路９ｃ→個別線路３ｇ→接続線路９ｄ→個別線路３ｈの順に連接されたものである。

このようなデジタル移相器Ａ６では、互いに隣り合う２つの第１の外側線路３ａ，３ａ、２つの第２の外側線路３ｂ，３ｂの距離は、第１実施形態のデジタル移相器Ａ１より長い。また、互いに隣り合う第１の接地導体４ａ及び第２の接地導体４ｂにおいても、第６変形デジタル移相回路ｆＢの第１の接地導体及び第２の接地導体が、基本デジタル移相回路Ｂの第１の接地導体及び第２の接地導体より短いので、第１実施形態のデジタル移相器Ａ１よりも隣接部分が少ない。したがって、高遅延モード時のインダクタンス値を高くすることができる。

したがって、第６実施形態によれば、高遅延モード時のインダクタンス値を増大させることが可能なデジタル移相器Ａ６の提供が可能である。したがって、第６実施形態によれば、高遅延モード時の位相と低遅延モード時の位相との差異（移相量）をさらに増大させることが可能である。

〔第７実施形態〕
次に、本発明の第７実施形態について図９を参照して説明する。第７実施形態に係るデジタル移相器Ａ７は、第３実施形態の変形例と言えるものである。

上述したように第３実施形態に係るデジタル移相器Ａ３は、互いに隣り合うデジタル移相回路Ｂ_１～Ｂ_ｎにおいて、第１の接地導体４ａ及び第２の接地導体４ｂに加えて第１の外側線路３ａ及び第２の外側線路３ｂを異なる導電層に形成した。これに対して、第７実施形態に係るデジタル移相器Ａ７は、互いに隣り合うデジタル移相回路Ｂ_１～Ｂ_ｎにおいて、第１の接地導体４ａ及び第２の接地導体４ｂのみを異なる導電層に形成したものである。

このデジタル移相器Ａ７は、図９に示すように、基本デジタル移相回路Ｂと第７変形デジタル移相回路ｇＢとを採用し、基本デジタル移相回路Ｂ及び第７変形デジタル移相回路ｇＢを交互に配置したものである。すなわち、デジタル移相器Ａ７は、基本デジタル移相回路Ｂを第１のデジタル移相回路Ｂ_１，第３のデジタル移相回路Ｂ_３，（中略）、第ｎのデジタル移相回路Ｂ_ｎに採用する。また、このデジタル移相器Ａ７は、第７変形デジタル移相回路ｇＢを第２のデジタル移相回路Ｂ_２，（中略）、第ｎ－１のデジタル移相回路Ｂ_ｎ－１に採用する。

第７変形デジタル移相回路ｇＢは、信号線路１、第１の内側線路２ａ、第２の内側線路２ｂ、第１の外側線路３ａ及び第２の外側線路３ｂが第１の導電層に形成される。また、この第７変形デジタル移相回路ｇＢは、第１の接地導体４ａ及び第２の接地導体４ｂが絶縁層を挟んで第１の導電層と対向する第２の導電層に形成される。

このような第７実施形態に係るデジタル移相器Ａ７によれば、互いに隣り合う第１の接地導体４ａ及び第２の接地導体４ｂが異なる導電層に形成されているので、第３実施形態に係るデジタル移相器Ａ３と略同様に、高遅延モード時のインダクタンス値をさらに高くすることができる。

したがって、第７実施形態によれば、高遅延モード時の位相と低遅延モード時の位相との差異（移相量）を第１実施形態のデジタル移相器Ａ１よりも増大させることが可能である。

〔第８実施形態〕
次に、本発明の第８実施形態について図１０を参照して説明する。第８実施形態に係るデジタル移相器Ａ８は、第５実施形態の変形例と言えるものである。

このデジタル移相器Ａ８は、第５実施形態に係るデジタル移相器Ａ５を２つ平行に並べ、その一端同士を接続部１０によって電気的に接続したものである。なお、第８実施形態においては、平行に並べられた２つのデジタル移相器Ａ５のうち一方を第１列Ｒ１といい、他方を第２列Ｒ２という。第２列Ｒ２は、第１列Ｒ１が延びる方向と直交する方向（紙面上下方向）から見て第１列Ｒ１と重なるように配置される。

接続部１０は、第１列Ｒ１及び第２列Ｒ２が延びる方向に凸となるＵ字状の形状を有し、第１列Ｒ１が有する第ｎのデジタル移相回路ｄＢ_ｎと、第２列Ｒ２が有する第ｎのデジタル移相回路ｄＢ_ｎとを接続している。具体的に、この接続部１０は、いわゆるコプレナ線路を構成しており、信号線接続路１０ａと、信号線接続路１０ａの両側に間隔を空けて配された一対の接地線接続路１０ｂ１、１０ｂ２と、を含む。

信号線接続路１０ａは、第１列Ｒ１が有する信号線路１と第２列Ｒ２が有する信号線路１とを接続する。第１の接地線接続路１０ｂ１は、第１列Ｒ１の第ｎのデジタル移相回路ｄＢ_ｎが有する第１の内側線路２ａと、第２列Ｒ２の第ｎのデジタル移相回路ｄＢ_ｎが有する第２の内側線路２ｂとを接続する。第２の接地線接続路１０ｂ２は、第１列Ｒ１の第ｎのデジタル移相回路ｄＢ_ｎが有する第２の内側線路２ｂと、第２列Ｒ２の第ｎのデジタル移相回路ｄＢ_ｎが有する第１の内側線路２ａとを接続する。なお、接続部１０はいわゆるグランドつきコプレナ線路またはマイクロストリップ線路を構成していてもよい。

また、第８実施形態に係るデジタル移相器Ａ８において、第１列Ｒ１及び第２列Ｒ２は、第１列Ｒ１が有する複数の外側線路３ａ、３ｂと、第２列Ｒ２が有する複数の外側線路３ａ、３ｂとが、第１列Ｒ１及び第２列Ｒ２が延びる方向と直交する方向（紙面上下方向）において隣接しない（対向しない）ように、配置されている。例えば、第２列Ｒ２の第１のデジタル移相回路ｄＢ_１が有する第２の外側線路３ｂと、第１列Ｒ１の第２のデジタル移相回路ｅＢ_２が有する第１の外側線路３ａとは、第１列Ｒ１及び第２列Ｒ２が延びる方向（紙面左右方向）においてずれている。また、第１列Ｒ１の第２のデジタル移相回路ｅＢ_２が有する第１の外側線路３ａと、第２列Ｒ２の第３のデジタル移相回路ｄＢ_３が有する第２の外側線路３ｂとは、第１列Ｒ１及び第２列Ｒ２が延びる方向（紙面左右方向）においてずれている。

このような第８実施形態に係るデジタル移相器Ａ８によれば、第５実施形態に係るデジタル移相器Ａ５が２つ連結されているので、高遅延モード時のインダクタンス値をさらに高くすることができる。また、第１列Ｒ１と第２列Ｒ２とで外側線路３ａ、３ｂが隣接せず離間しているため、外側線路同士の電磁気的干渉を緩和し、移相量への影響を緩和することができる。

したがって、第８実施形態によれば、高遅延モード時の位相と低遅延モード時の位相との差異（移相量）を第１実施形態のデジタル移相器Ａ１よりもさらに増大させることが可能である。

なお、第８実施形態に係るＡ８において、各外側線路３ａ、３ｂは、内側線路２ａ、２ｂと同一の導電層に形成されていてもよいし、内側線路２ａ、２ｂとは異なる導電層に形成されていてもよい。

〔第９実施形態〕
次に、本発明の第９実施形態について図１１を参照して説明する。第９実施形態に係るデジタル移相器Ａ９は、基本デジタル移相回路Ｂに加えて、一対の外側線路３ａ、３ｂ及び一対の接地導体４ａ、４ｂを一対のループ接地導体１１ａ、１１ｂに置き換えた第８変形デジタル移相回路ｈＢを採用する。このデジタル移相器Ａ９は、基本デジタル移相回路Ｂ及び第８変形デジタル移相回路ｈＢを交互に配置したものである。

すなわち、第９実施形態に係るデジタル移相器Ａ９は、図１１に示すように、基本デジタル移相回路Ｂを第１のデジタル移相回路Ｂ_１，第３のデジタル移相回路Ｂ_３，（中略）、第ｎのデジタル移相回路Ｂ_ｎに採用する。また、このデジタル移相器Ａ９は、一対のループ接地導体１１ａ、１１ｂを有する第８変形デジタル移相回路ｈＢを第２のデジタル移相回路Ｂ_２，（中略）、第ｎ－１のデジタル移相回路Ｂ_ｎ－１に採用する。

第８変形デジタル移相回路ｈＢにおいて、第１のループ接地導体１１ａは、曲線状に延びる帯状導体である。第１のループ接地導体１１ａの一端は、第１の内側線路２ａの一端に接続される。すなわち、第１のループ接地導体１１ａは、一定幅、一定厚及び所定長さを有する長尺板状の導体であり、第１の内側線路２ａの外側（紙面下側）に突出したＵ字状の形状を有する。また、第１のループ接地導体１１ａは、電気的に接地されている。

第２のループ接地導体１１ｂは、曲線状に延びる帯状導体である。第２のループ接地導体１１ｂの一端は、第２の内側線路２ｂの一端に接続される。すなわち、第２のループ接地導体１１ｂは、一定幅、一定厚及び所定長さを有する長尺板状の導体であり、第２の内側線路２ｂの外側（紙面上側）に突出したＵ字状の形状を有する。また、第２のループ接地導体１１ｂは、電気的に接地されている。

第１のループ接地導体１１ａの他端と第１の内側線路２ａの他端との間には、第５の電子スイッチ７ｅ（不図示）が設けられている。この第５の電子スイッチ７ｅは、第１のループ接地導体１１ａの他端と第１の内側線路２ａの他端とを開閉自在に接続するトランジスタである。この電子スイッチは、上述した第１～第４の電子スイッチ７ａ～７ｄと同様にＭＯＳ型ＦＥＴであり、ドレイン端子が第１の内側線路２ａの他端に接続され、ソース端子が第１のループ接地導体１１ａの他端に接続され、またゲート端子がスイッチ制御部８に接続されている。

このような第５の電子スイッチ７ｅは、スイッチ制御部８からゲート端子に入力されるゲート信号に基づいてドレイン端子とソース端子との導通状態を開状態あるいは閉状態に切替える。すなわち、第５の電子スイッチ７ｅは、スイッチ制御部８によって第１の内側線路２ａの他端と第１のループ接地導体１１ａの他端との接続をＯＮ／ＯＦＦする。

第２のループ接地導体１１ｂの他端と第２の内側線路２ｂの他端との間には、第６の電子スイッチ７ｆ（不図示）が設けられている。この第６の電子スイッチ７ｆは、第２のループ接地導体１１ｂの他端と第２の内側線路２ｂの他端とを開閉自在に接続するトランジスタである。この電子スイッチは、上述した第１～第５の電子スイッチ７ａ～７ｅと同様にＭＯＳ型ＦＥＴであり、ドレイン端子が第２の内側線路２ｂの他端に接続され、ソース端子が第２のループ接地導体１１ｂの他端に接続され、またゲート端子がスイッチ制御部８に接続されている。

このような第６の電子スイッチ７ｆは、スイッチ制御部８からゲート端子に入力されるゲート信号に基づいてドレイン端子とソース端子との導通状態を開状態あるいは閉状態に切替える。すなわち、第６の電子スイッチ７ｆは、スイッチ制御部８によって第２の内側線路２ｂの他端と第２のループ接地導体１１ｂの他端との接続をＯＮ／ＯＦＦする。

このような第８変形デジタル移相回路ｈＢは、基本デジタル移相回路Ｂと同様に、第５の電子スイッチ７ｅ及び第６の電子スイッチ７ｆの導通状態に応じて動作モードが切替えられる。すなわち、第８変形デジタル移相回路ｈＢの動作モードには、スイッチ制御部８によって第５の電子スイッチ７ｅ及び第６の電子スイッチ７ｆの双方がＯＮ状態に設定される低遅延モードと、スイッチ制御部８によって第５の電子スイッチ７ｅ及び第６の電子スイッチ７ｆの双方がＯＦＦ状態に設定される高遅延モードとがある。

つまり、低遅延モード時においては、基本デジタル移相回路Ｂと同様に、第１の内側線路２ａに第１のリターン電流が流れ、第２の内側線路２ｂに第２のリターン電流が流れる。一方、高遅延モード時においては、第１のループ接地導体１１ａに第３のリターン電流が流れ、第２のループ接地導体１１ｂに第４のリターン電流が流れる。第１のリターン電流及び第２のリターン電流に起因するインダクタンスＬ１の変化と、第３のリターン電流及び第４のリターン電流に起因するインダクタンスＬ１の変化との差等により、高遅延モード時の位相と低遅延モード時の位相とに差異（移相量）が生じる。

また、第９実施形態に係るデジタル移相器Ａ９では、直線状に縦続接続されることによって互いに隣り合う基本デジタル移相回路Ｂと第８変形デジタル移相回路ｈＢとにおいて、互いに隣り合う第１の外側線路３ａと第１のループ接地導体１１ａとは離間しており、第２の外側線路３ｂと第２のループ接地導体１１ｂとは離間している。また、このデジタル移相器Ａ９では、互いに隣り合う第１の接地導体４ａとループ接地導体１１a、１１ｂとが離間しており、互いに隣り合う第２の接地導体４ｂとループ接地導体１１a、１１ｂとが離間している。これは第８変形デジタル移相回路ｈＢのループ接地導体がＵ字型を有しているからである。

このようなデジタル移相器Ａ９によれば、ループ接地導体１１ａ、１１ｂと外側線路３ａ、３ｂとの距離及びループ接地導体１１ａ、１１ｂと接地導体４ａ、４ｂとの距離を各々確保し、高遅延モード時のインダクタンス値を高くすることができる。

なお、第９実施形態に係るＡ９において、各ループ接地導体１１ａ、１１ｂは、内側線路２ａ、２ｂと同一の導電層に形成されていてもよいし、内側線路２ａ、２ｂとは異なる導電層に形成されていてもよい。各ループ接地導体１１ａ、１１ｂが内側線路２ａ、２ｂとは異なる導電層に形成される場合、内側線路２ａ、２ｂの各一端とループ接地導体１１ａ、１１ｂの各一端とは、第１～第７の接続導体６ａ～６ｇと同様に上下方向に延在する接続導体によって接続されていてもよい。

また、各ループ接地導体１１ａ、１１ｂは、曲線状に延びていなくてもよく、直線状に延びる導体が複数連結された形状を有していてもよい。あるいは、曲線状に延びる導体と直線状に延びる導体とを適宜組み合わせて連結した形状を有していてもよい。

〔第１０実施形態〕
次に、本発明の第１０実施形態について図１２を参照して説明する。第１０実施形態に係るデジタル移相器Ａ１０は、第９実施形態に係るデジタル移相器Ａ１０において、各基本デジタル移相回路Ｂが有する一対の外側線路３ａ、３ｂの一方が削除され、各第８変形デジタル移相回路ｈＢが有する一対のループ接地導体１１ａ、１１ｂの一方が削除されたものである。

このデジタル移相器Ａ１０は、図１２に示すように、第４変形デジタル移相回路ｄＢと第９変形デジタル移相回路ｉＢとを交互に配置したものである。すなわち、このデジタル移相器Ａ１０は、第４変形デジタル移相回路ｄＢを第１のデジタル移相回路Ｂ_１，第３のデジタル移相回路Ｂ_３，（中略）、第ｎのデジタル移相回路Ｂ_ｎに採用する。また、このデジタル移相器Ａ１０は、第９変形デジタル移相回路ｉＢを第２のデジタル移相回路Ｂ_２，（中略）、第ｎ－１のデジタル移相回路Ｂ_ｎ－１に採用する。

第４変形デジタル移相回路ｄＢは、第５実施形態において採用したものと同一である。第９変形デジタル移相回路ｉＢは、第８変形デジタル移相回路ｈＢにおける第１のループ接地導体１１ａ及び第２のループ接地導体１１ｂのうち、第１のループ接地導体１１ａを削除したものである。

このようなデジタル移相器Ａ１０によっても、第９実施形態に係るデジタル移相器Ａ９と同様に、高遅延モード時のインダクタンス値を高くすることができる。また、第１の接地導体４ａ及び第１のループ接地導体１１ａが削除されているため、デジタル移相器Ａ９に比べて小型化を図るとともに、低遅延モード時の位相と高遅延モード時の位相との差異（移相量）を大きくすることができる。

したがって、第１０実施形態によれば、高遅延モード時の位相と低遅延モード時の位相との差異（移相量）を第１実施形態のデジタル移相器Ａ１よりもさらに増大させることが可能である。また、第１０実施形態によれば、デジタル移相器Ａ１０の小型化を図ることができる。

なお、第１０実施形態に係るデジタル移相器Ａ１０において、各基本デジタル移相回路Ｂが有する一対の外側線路３ａ、３ｂのうち第１の外側線路３ａではなく第２の外側線路３ｂが削除されていてもよい。言い換えれば、第１０実施形態に係るデジタル移相器Ａ１０において、各第４変形デジタル移相回路ｄＢを、第５実施形態で説明した第５変形デジタル移相回路ｅＢに置き換えてもよい。また、各第８変形デジタル移相回路ｈＢが有する一対のループ接地導体１１ａ、１１ｂのうち第１のループ接地導体１１ａではなく第２のループ接地導体１１ｂが削除されていてもよい。

Ａ１～Ａ１０…デジタル移相器、Ｂ，Ｂ_１～Ｂ_ｎ…基本デジタル移相回路、ａＢ，ａＢ_１～ａＢ_ｎ－１…第１変形デジタル移相回路、ｂＢ，ｂＢ_１～ｂＢ_ｎ－１…第２変形デジタル移相回路、ｃＢ，ｃＢ_２～ｃＢ_ｎ－１…第３変形デジタル移相回路、ｄＢ，ｄＢ_２～ｄＢ_ｎ－１…第４変形デジタル移相回路、ｅＢ，ｅＢ_２～ｅＢ_ｎ－１…第５変形デジタル移相回路、ｆＢ，ｆＢ_２～ｆＢ_ｎ－１…第６変形デジタル移相回路、ｇＢ，ｇＢ_２～ｇＢ_ｎ－１…第７変形デジタル移相回路、ｈＢ，ｈＢ_２～ｈＢ_ｎ－１…第８変形デジタル移相回路（変形デジタル移相回路）、ｉＢ，ｉＢ_２～ｉＢ_ｎ－１…第９変形デジタル移相回路、１…信号線路、２ａ…第１の内側線路、２ｂ…第２の内側線路、３ａ…第１の外側線路、３ｂ…第２の外側線路、４ａ…第１の接地導体、４ｂ…第２の接地導体、５…コンデンサ、６ａ…第１の接続導体、６ｂ…第２の接続導体、６ｃ…第３の接続導体、６ｄ…第４の接続導体、６ｅ…第５の接続導体、６ｆ…第６の接続導体、６ｇ…第７の接続導体、７ａ…第１の電子スイッチ、７ｂ…第２の電子スイッチ、７ｃ…第３の電子スイッチ、７ｄ…第４の電子スイッチ（コンデンサ用電子スイッチ）、８…スイッチ制御部、１０…接続部、１１ａ…第１のループ接地導体、１１ｂ…第２のループ接地導体

Claims (4)

1. 第１列と、
   前記第１列と平行に延び、前記第１列が延びる方向と直交する方向から見て前記第１列と重なるように配置される第２列と、
   前記第１列の一端と前記第２列の一端とを電気的に接続する接続部と、を備え、
   前記第１列及び前記第２列の各々は、信号線路、当該信号線路の両側に設けられた一対の内側線路、当該一対の内側線路の一方の外側または当該一対の内側線路の他方の外側に設けられた外側線路、前記内側線路及び前記外側線路の各一端に接続された第１の接地導体、前記外側線路の各他端に接続された第２の接地導体、前記内側線路の各他端と前記第２の接地導体との間に各々設けられる一対の電子スイッチを少なくとも備えた複数のデジタル移相回路が縦続接続されてなり、
   前記第１列において互いに隣り合う前記デジタル移相回路について、隣り合う前記外側線路は離間し、かつ、隣り合う前記第１の接地導体と前記第２の接地導体とが離間しており、
   前記第１列において互いに隣り合う前記デジタル移相回路について、前記外側線路が前記信号線路に対して位置関係が逆となり、
   前記第２列において互いに隣り合う前記デジタル移相回路について、隣り合う前記外側線路は離間し、かつ、隣り合う前記第１の接地導体と前記第２の接地導体とが離間しており、
   前記第２列において互いに隣り合う前記デジタル移相回路について、前記外側線路が前記信号線路に対して位置関係が逆となり、
   前記第１列が有する複数の前記外側線路と、前記第２列が有する複数の前記外側線路とは、前記第１列及び前記第２列が延びる方向と直交する方向において隣接していない、
   デジタル移相器。
2. 前記内側線路と前記外側線路とは、同一の導電層に形成される、
   請求項１に記載のデジタル移相器。
3. 複数のデジタル移相回路と複数の変形デジタル移相回路とが交互に縦続接続されてなるデジタル移相器であって、
   前記デジタル移相回路は、信号線路、当該信号線路の両側に設けられた一対の内側線路、当該内側線路の外側に各々設けられた一対の外側線路、前記内側線路及び前記外側線路の各一端に接続された第１の接地導体、前記外側線路の各他端に接続された第２の接地導体、前記内側線路の各他端と前記第２の接地導体との間に各々設けられる一対の電子スイッチを少なくとも備え、
   前記変形デジタル移相回路は、信号線路、当該信号線路の両側に設けられた一対の内側線路、一端が、当該内側線路の各一端に接続されて前記内側線路の外側に向けて突出したＵ字状の形状を各々有する一対のループ接地導体、前記内側線路の各他端と前記ループ接地導体の各他端との間に各々設けられる一対の電子スイッチを少なくとも備える、
   デジタル移相器。
4. 前記複数のデジタル移相回路の各々において、前記一対の外側線路の一方が削除されており、
   前記複数の変形デジタル移相回路の各々において、前記一対のループ接地導体の一方が削除されている、
   請求項３に記載のデジタル移相器。

Images