JP7150223B2 - 移相器及びフェーズドアレーアンテナ装置 - Google Patents

移相器及びフェーズドアレーアンテナ装置 Download PDF

Info

Publication number
JP7150223B2
JP7150223B2 JP2022543816A JP2022543816A JP7150223B2 JP 7150223 B2 JP7150223 B2 JP 7150223B2 JP 2022543816 A JP2022543816 A JP 2022543816A JP 2022543816 A JP2022543816 A JP 2022543816A JP 7150223 B2 JP7150223 B2 JP 7150223B2
Authority
JP
Japan
Prior art keywords
capacitor
inductor
pass filter
phase
pass
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022543816A
Other languages
English (en)
Other versions
JPWO2022038646A1 (ja
JPWO2022038646A5 (ja
Inventor
啓 福永
政毅 半谷
竜太 幸丸
由文 河村
真太郎 新庄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2022038646A1 publication Critical patent/JPWO2022038646A1/ja
Publication of JPWO2022038646A5 publication Critical patent/JPWO2022038646A5/ja
Application granted granted Critical
Publication of JP7150223B2 publication Critical patent/JP7150223B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01QANTENNAS, i.e. RADIO AERIALS
    • H01Q3/00Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system
    • H01Q3/24Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system varying the orientation by switching energy from one active radiating element to another, e.g. for beam switching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00Auxiliary devices
    • H01P1/18Phase-shifters
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/18Networks for phase shifting
    • H03H7/19Two-port phase shifters providing a predetermined phase shift, e.g. "all-pass" filters

Landscapes

  • Filters And Equalizers (AREA)
  • Networks Using Active Elements (AREA)
  • Waveguide Switches, Polarizers, And Phase Shifters (AREA)

Description

本開示は、移相器と、移相器を備えるフェーズドアレーアンテナ装置とに関するものである。
フェーズドアレーアンテナ装置には、一般的に、信号の位相を変化させることが可能な移相器が実装される。当該移相器は、フェーズドアレーアンテナ装置に含まれているアンテナ素子と接続される。
以下の非特許文献1には、第1の経路の通過位相と、第2の経路の通過位相との位相差が、移相量となる移相器が開示されている。第1の経路には、複数の第1の全域通過フィルタが直列に接続されている回路が挿入され、第2の経路には、複数の第2の全域通過フィルタが直列に接続されている回路が挿入されている。第1の全域通過フィルタは、集中定数素子として、2つのインダクタ及び2つのキャパシタを含んでいる。また、第2の全域通過フィルタは、集中定数素子として、2つのインダクタ及び2つのキャパシタを含んでいる。
Xinyi Tang, et al, "Large Bandwidth Digital Phase Shifters with All-pass, High-pass, and Low-pass Networks", IEEE Transactions on MTTS, Vol61, pp. 2325-2331 June 2013.
非特許文献1に開示されている移相器では、移相量と整合条件とを実現する集中定数素子の組み合わせが一意に決定され、移相量の周波数特性も一意に決定される。このため、所望の周波数帯域において、移相誤差が一意に決定され、所望の移相量が得られないことがあるという課題があった。
本開示は、上記のような課題を解決するためになされたもので、所望の周波数帯域において、所望の移相量の周波数特性を実現することができる移相器を得ることを目的とする。
本開示に係る移相器は、複数の素子を含んでいる第1の全域通過フィルタと、複数の素子を含んでいる第2の全域通過フィルタと、第1の全域通過フィルタ、又は、第2の全域通過フィルタのいずれか一方に信号を与える第1の切替スイッチと、第1の全域通過フィルタを通過してきた信号、又は、第2の全域通過フィルタを通過してきた信号を選択する第2の切替スイッチとを備え、第1の全域通過フィルタは、複数の素子として、第1のインダクタ、第2のインダクタ、第1のキャパシタ、第2のキャパシタ及び第3のキャパシタを含んでおり、第2の全域通過フィルタは、複数の素子として、第3のインダクタ、第4のインダクタ、第4のキャパシタ、第5のキャパシタ及び第6のキャパシタを含んでおり、第1のインダクタは、第1の切替スイッチと第2の切替スイッチとを結ぶ第1の経路に挿入されており、第1のキャパシタの一端は、第1のインダクタの一端と接続されており、第2のキャパシタの一端は、第1のインダクタの他端と接続されており、第2のインダクタの一端は、第1のキャパシタ及び第2のキャパシタにおけるそれぞれの他端と接続されており、第3のキャパシタの一端は、第2のインダクタの他端と接続され、第3のキャパシタの他端は、接地されており、第3のインダクタは、第1の切替スイッチと第2の切替スイッチとを結ぶ第2の経路に挿入されており、第4のキャパシタの一端は、第3のインダクタの一端と接続されており、第5のキャパシタの一端は、第3のインダクタの他端と接続されており、第4のインダクタの一端は、第4のキャパシタ及び第5のキャパシタにおけるそれぞれの他端と接続されており、第6のキャパシタの一端は、第4のインダクタの他端と接続され、第6のキャパシタの他端は、接地されており、第1の全域通過フィルタに含まれている複数の素子の素子値及び第2の全域通過フィルタに含まれている複数の素子の素子値が、インピーダンス整合を実現するインピーダンス、信号の周波数及び変数によって決定されているものである。
本開示によれば、所望の周波数帯域において、所望の移相量の周波数特性を実現することができる。
実施の形態1に係る移相器1を示す構成図である。 図1に示す移相器1の移相量Φのシミュレーション結果を示す説明図である。 実施の形態2に係る移相器1を示す構成図である。 実施の形態3に係る移相器1を示す構成図である。 位相基準回路61が、1つの第1の全域通過フィルタ11のみを備え、位相遅延回路62が、1つの第2の全域通過フィルタ12のみを備えているときの移相量Φのシミュレーション結果を示す説明図である。 図4に示す移相器1の移相量Φのシミュレーション結果を示す説明図である。 実施の形態4に係る移相器1を示す構成図である。 実施の形態5に係るフェーズドアレーアンテナ装置を示す構成図である。
以下、本開示をより詳細に説明するために、本開示を実施するための形態について、添付の図面に従って説明する。
実施の形態1.
図1は、実施の形態1に係る移相器1を示す構成図である。
移相器1は、第1の全域通過フィルタ11、第2の全域通過フィルタ12、第1の切替スイッチ13及び第2の切替スイッチ14を備えている。
第1の全域通過フィルタ11は、複数の素子として、2つのインダクタ及び3つのキャパシタを含んでいる。
即ち、第1の全域通過フィルタ11は、複数の素子として、第1のインダクタ21、第2のインダクタ24、第1のキャパシタ22、第2のキャパシタ23及び第3のキャパシタ25を含んでいる。
第1の全域通過フィルタ11の通過位相Φは、第1のインダクタ21、第2のインダクタ24、第1のキャパシタ22、第2のキャパシタ23及び第3のキャパシタ25におけるそれぞれの素子値によって決まる。
第2の全域通過フィルタ12は、複数の素子として、2つのインダクタ及び3つのキャパシタを含んでいる。
即ち、第2の全域通過フィルタ12は、複数の素子として、第3のインダクタ31、第4のインダクタ34、第4のキャパシタ32、第5のキャパシタ33及び第6のキャパシタ35を含んでいる。
第2の全域通過フィルタ12の通過位相Φは、第3のインダクタ31、第4のインダクタ34、第4のキャパシタ32、第5のキャパシタ33及び第6のキャパシタ35におけるそれぞれの素子値によって決まる。
第1の切替スイッチ13の接続端子13aは、第1の経路20の一端20a、又は、第2の経路30の一端30aのうちのいずれかに接続される。
第1の切替スイッチ13は、第1の全域通過フィルタ11、又は、第2の全域通過フィルタ12のいずれか一方に信号を与える。
即ち、第1の切替スイッチ13は、接続端子13aが第1の経路20の一端20aに接続されたとき、第1の全域通過フィルタ11に信号を与える。
第1の切替スイッチ13は、接続端子13aが第2の経路30の一端30aに接続されたとき、第2の全域通過フィルタ12に信号を与える。
第2の切替スイッチ14の接続端子14aは、第1の経路20の他端20b、又は、第2の経路30の他端30bのうちのいずれかに接続される。
第2の切替スイッチ14は、第1の全域通過フィルタ11を通過してきた信号、又は、第2の全域通過フィルタ12を通過してきた信号を選択する。
即ち、第2の切替スイッチ14は、第1の切替スイッチ13の接続端子13aが第1の経路20の一端20aと接続されて、接続端子14aが第1の経路20の他端20bに接続されたとき、第1の全域通過フィルタ11を通過してきた信号を選択する。
第2の切替スイッチ14は、第1の切替スイッチ13の接続端子13aが第の経路30の一端30aに接続されて、接続端子14aが第2の経路30の他端30bに接続されたとき、第2の全域通過フィルタ12を通過してきた信号を選択する。
第1の経路20は、第1の切替スイッチ13と第2の切替スイッチ14とを結ぶ経路である。第1の経路20には、第1のインダクタ21が挿入されている。
第2の経路30は、第1の切替スイッチ13と第2の切替スイッチ14とを結ぶ経路である。第2の経路30には、第3のインダクタ31が挿入されている。
第1の経路20の一端20a、又は、第2の経路30の一端30aが、第1の切替スイッチ13の接続端子13aと接続される。
第1の経路20の他端20b、又は、第2の経路30の他端30bが、第2の切替スイッチ14の接続端子14aと接続される。
第1のインダクタ21は、第1の経路20に挿入されている。
第1のインダクタ21の素子値は、L1rである。
第1のキャパシタ22の一端は、第1のインダクタ21の一端と接続されている。
第1のキャパシタ22の他端は、第2のキャパシタ23の他端及び第2のインダクタ24の一端のそれぞれと接続されている。
第1のキャパシタ22の素子値は、C1rである。
第2のキャパシタ23の一端は、第1のインダクタ21の他端と接続されている。
第2のキャパシタ23の他端は、第1のキャパシタ22の他端及び第2のインダクタ24の一端のそれぞれと接続されている。
第2のキャパシタ23の素子値は、C1rである。
第2のインダクタ24の一端は、第1のキャパシタ22及び第2のキャパシタ23におけるそれぞれの他端と接続されている。
第2のインダクタ24の他端は、第3のキャパシタ25の一端と接続されている。
第2のインダクタ24の素子値は、L2rである。
第3のキャパシタ25の一端は、第2のインダクタ24の他端と接続されている。
第3のキャパシタ25の他端は、接地されている。
第3のキャパシタ25の素子値は、C2rである。
第3のインダクタ31は、第2の経路30に挿入されている。
第3のインダクタ31の素子値は、L1pである。
第4のキャパシタ32の一端は、第3のインダクタ31の一端と接続されている。
第4のキャパシタ32の他端は、第5のキャパシタ33の他端及び第4のインダクタ34の一端のそれぞれと接続されている。
第4のキャパシタ32の素子値は、C1pである。
第5のキャパシタ33の一端は、第3のインダクタ31の他端と接続されている。
第5のキャパシタ33の他端は、第4のキャパシタ32の他端及び第4のインダクタ34の一端のそれぞれと接続されている。
第5のキャパシタ33の素子値は、C1pである。
第4のインダクタ34の一端は、第4のキャパシタ32及び第5のキャパシタ33におけるそれぞれの他端と接続されている。
第4のインダクタ34の他端は、第6のキャパシタ35の一端と接続されている。
第4のインダクタ34の素子値は、L2pである。
第6のキャパシタ35の一端は、第4のインダクタ34の他端と接続されている。
第6のキャパシタ35の他端は、接地されている。
第6のキャパシタ35の素子値は、C2pである。
次に、図1に示す移相器1の動作について説明する。
第1の全域通過フィルタ11は、位相基準回路を構成しており、第2の全域通過フィルタ12は、位相遅延回路を構成している。
図1に示す移相器1の移相量Φは、第1の全域通過フィルタ11の通過位相Φと、第2の全域通過フィルタ12の通過位相Φとの位相差によって決まる。
第1の切替スイッチ13の接続端子13aが、第1の経路20の一端20aに接続されたとき、例えば、図示せぬ送信器から、第1の切替スイッチ13を介して、第1の全域通過フィルタ11に信号が与えられる。
第2の切替スイッチ14の接続端子14aが、第1の経路20の他端20bに接続されたとき、第1の全域通過フィルタ11を通過してきた信号が、第2の切替スイッチ14を介して、例えば図示せぬアンテナ素子に出力される。
第1の切替スイッチ13の接続端子13aが、第2の経路30の一端30aに接続されたとき、例えば、図示せぬ送信器から、第1の切替スイッチ13を介して、第2の全域通過フィルタ12に信号が与えられる。
第2の切替スイッチ14の接続端子14aが、第2の経路30の他端30bに接続されたとき、第2の全域通過フィルタ12を通過してきた信号が、第2の切替スイッチ14を介して、例えば図示せぬアンテナ素子に出力される。
アンテナ素子及び送信器におけるそれぞれのインピーダンスがZであり、移相器1が、アンテナ素子とのインピーダンス整合及び送信器とのインピーダンス整合の双方を実現するものとする。
移相器1は、第1の全域通過フィルタ11に含まれている複数の素子の素子値及び第2の全域通過フィルタ12に含まれている複数の素子の素子値が、以下の式(1)を満足していれば、全周波数において、インピーダンス整合を実現することができる。

Figure 0007150223000001
式(1)において、ωは、第1の全域通過フィルタ11及び第2の全域通過フィルタ12におけるそれぞれの周波数帯域の中心角周波数であり、ω及びGは、それぞれの素子値に係る共通の変数である。
図1に示す移相器1の移相量Φは、第1の全域通過フィルタ11の通過位相Φと、第2の全域通過フィルタ12の通過位相Φとの位相差によって決まり、中心角周波数ωでの移相量Φは、以下の式(2)によって表される。

Figure 0007150223000002
ω及びGのそれぞれは、式(2)に示すように、中心角周波数ωでの移相量Φを変えるための自由変数となる。
したがって、ω、又は、Gを変えることによって、インピーダンスZでの整合を実現しつつ、中心角周波数ωでの移相量Φを変えることができる。
なお、非特許文献1に記載されている移相器のように、第1の全域通過フィルタ及び第2の全域通過フィルタのそれぞれが、複数の素子として、2つのインダクタ及び2つのキャパシタを含んでいる場合、中心角周波数ωでの移相量Φは、以下の式(3)のように表される。

Figure 0007150223000003
非特許文献1に記載されている移相器では、中心角周波数ωでの移相量Φを変えるための自由変数がωの1つである。ωを決めれば、素子の組み合わせが一意に決定され、中心角周波数ω以外の移相量も一意に決定されるため、移相量の周波数特性が一意に決定される。したがって、周波数帯域を広帯域化するための設計自由度が少ない。このため、所望の周波数帯域において、移相誤差が一意に決定されるため、所望の移相量が得られないことがある。
図1に示す移相器1では、移相量Φを変えるための自由変数が、ω及びGの2つであり、非特許文献1に記載されている移相器よりも、周波数帯域を広帯域化するための設計自由度が多い。
図2は、図1に示す移相器1の移相量Φのシミュレーション結果を示す説明図である。
図2のシミュレーションでは、中心周波数fを5.0[GHz]、中心周波数fでの移相量Φを90[度]として、移相器1を設計したものについて示している。ここで、中心周波数fと中心角周波数ωの関係は、ω=2πfのように表される。移相器1の移相量Φの周波数特性を変えるための自由変数として、変数Gを変化させている。即ち、G=1.010、G=2.010、G=3.010、G=4.010、G=5.010、G=6.010のときの移相量Φをシミュレーションしている。
図2に示すように、変数Gを変化させることによって、移相量Φの周波数特性が変化することが分かる。
以上の実施の形態1では、複数の素子を含んでいる第1の全域通過フィルタ11と、複数の素子を含んでいる第2の全域通過フィルタ12と、第1の全域通過フィルタ11、又は、第2の全域通過フィルタ12のいずれか一方に信号を与える第1の切替スイッチ13と、第1の全域通過フィルタ11を通過してきた信号、又は、第2の全域通過フィルタ12を通過してきた信号を選択する第2の切替スイッチ14とを備え、第1の全域通過フィルタ11が、複数の素子として、2つのインダクタ及び3つのキャパシタを含み、かつ、第2の全域通過フィルタ12が、複数の素子として、2つのインダクタ及び3つのキャパシタを含んでおり、第1の全域通過フィルタ11に含まれている複数の素子の素子値及び第2の全域通過フィルタ12に含まれている複数の素子の素子値が、インピーダンス整合を実現するインピーダンス、信号の周波数及び変数によって決定されるように、移相器1を構成した。したがって、移相器1は、所望の周波数帯域において、所望の移相量の周波数特性を実現することができる。
実施の形態2.
実施の形態2では、第1の全域通過フィルタ15が、複数の素子として、3つのインダクタ及び2つのキャパシタを含んでおり、第2の全域通過フィルタ16が、複数の素子として、3つのインダクタ及び2つのキャパシタを含んでいる移相器1について説明する。
図3は、実施の形態2に係る移相器1を示す構成図である。図3において、図1と同一符号は同一又は相当部分を示すので説明を省略する。
移相器1は、第1の全域通過フィルタ15、第2の全域通過フィルタ16、第1の切替スイッチ13及び第2の切替スイッチ14を備えている。
第1の全域通過フィルタ15は、複数の素子として、3つのインダクタ及び2つのキャパシタを含んでいる。
即ち、第1の全域通過フィルタ15は、複数の素子として、第1のインダクタ42、第2のインダクタ43、第3のインダクタ45、第1のキャパシタ41及び第2のキャパシタ44を含んでいる。
第1の全域通過フィルタ15の通過位相Φは、第1のインダクタ42、第2のインダクタ43、第3のインダクタ45、第1のキャパシタ41及び第2のキャパシタ44におけるそれぞれの素子値によって決まる。
第2の全域通過フィルタ16は、複数の素子として、3つのインダクタ及び2つのキャパシタを含んでいる。
即ち、第2の全域通過フィルタ16は、複数の素子として、第4のインダクタ52、第5のインダクタ53、第6のインダクタ55、第3のキャパシタ51及び第4のキャパシタ54を含んでいる。
第2の全域通過フィルタ16の通過位相Φは、第4のインダクタ52、第5のインダクタ53、第6のインダクタ55、第3のキャパシタ51及び第4のキャパシタ54におけるそれぞれの素子値によって決まる。
第1のキャパシタ41は、第1の経路20に挿入されている。
第1のキャパシタ41の素子値は、C1r’である。
第1のインダクタ42の一端は、第1のキャパシタ41の一端と接続されている。
第1のインダクタ42の他端は、第2のインダクタ43の他端及び第2のキャパシタ44の一端のそれぞれと接続されている。
第1のインダクタ42の素子値は、L1r’である。
第2のインダクタ43の一端は、第1のキャパシタ41の他端と接続されている。
第2のインダクタ43の他端は、第1のインダクタ42の他端及び第2のキャパシタ44の一端のそれぞれと接続されている。
第2のインダクタ43の素子値は、L1r’である。
第2のキャパシタ44の一端は、第1のインダクタ42及び第2のインダクタ43におけるそれぞれの他端と接続されている。
第2のキャパシタ44の他端は、第3のインダクタ45の一端と接続されている。
第2のキャパシタ44の素子値は、C2r’である。
第3のインダクタ45の一端は、第2のキャパシタ44の他端と接続されている。
第3のインダクタ45の他端は、接地されている。
第3のインダクタ45の素子値は、L2r’である。
第3のキャパシタ51は、第2の経路30に挿入されている。
第3のキャパシタ51の素子値は、C1p’である。
第4のインダクタ52の一端は、第3のキャパシタ51の一端と接続されている。
第4のインダクタ52の他端は、第5のインダクタ53の他端及び第4のキャパシタ54の一端のそれぞれと接続されている。
第4のインダクタ52の素子値は、L1p’である。
第5のインダクタ53の一端は、第3のキャパシタ51の他端と接続されている。
第5のインダクタ53の他端は、第4のインダクタ52の他端及び第4のキャパシタ54の一端のそれぞれと接続されている。
第5のインダクタ53の素子値は、L1p’である。
第4のキャパシタ54の一端は、第4のインダクタ52及び第5のインダクタ53におけるそれぞれの他端と接続されている。
第4のキャパシタ54の他端は、第6のインダクタ55の一端と接続されている。
第4のキャパシタ54の素子値は、C2p’である。
第6のインダクタ55の一端は、第4のキャパシタ54の他端と接続されている。
第6のインダクタ55の他端は、接地されている。
第6のインダクタ55の素子値は、L2p’である。
次に、図3に示す移相器1の動作について説明する。
第1の全域通過フィルタ15は、位相基準回路を構成しており、第2の全域通過フィルタ16は、位相遅延回路を構成している。
図3に示す移相器1の移相量Φは、第1の全域通過フィルタ15の通過位相Φと、第2の全域通過フィルタ16の通過位相Φとの位相差によって決まる。
第1の切替スイッチ13の接続端子13aが、第1の経路20の一端20aに接続されたとき、例えば、図示せぬ送信器から、第1の切替スイッチ13を介して、第1の全域通過フィルタ15に信号が与えられる。
第2の切替スイッチ14の接続端子14aが、第1の経路20の他端20bに接続されたとき、第1の全域通過フィルタ15を通過してきた信号が、第2の切替スイッチ14を介して、例えば図示せぬアンテナ素子に出力される。
第1の切替スイッチ13の接続端子13aが、第2の経路30の一端30aに接続されたとき、例えば、図示せぬ送信器から、第1の切替スイッチ13を介して、第2の全域通過フィルタ16に信号が与えられる。
第2の切替スイッチ14の接続端子14aが、第2の経路30の他端30bに接続されたとき、第2の全域通過フィルタ16を通過してきた信号が、第2の切替スイッチ14を介して、例えば図示せぬアンテナ素子に出力される。
アンテナ素子及び送信器におけるそれぞれのインピーダンスがZであり、移相器1が、アンテナ素子とのインピーダンス整合及び送信器とのインピーダンス整合の双方を実現するものとする。
移相器1は、第1の全域通過フィルタ15に含まれている複数の素子の素子値及び第2の全域通過フィルタ16に含まれている複数の素子の素子値が、以下の式(4)を満足していれば、全周波数において、インピーダンス整合を実現することができる。

Figure 0007150223000004
式(4)において、ωは、第1の全域通過フィルタ15及び第2の全域通過フィルタ16におけるそれぞれの周波数帯域の中心角周波数であり、ω及びGは、それぞれの素子値に係る共通の変数である。
図3に示す移相器1の移相量Φは、第1の全域通過フィルタ15の通過位相Φと、第2の全域通過フィルタ16の通過位相Φとの位相差によって決まり、中心角周波数ωでの移相量Φは、以下の式(5)によって表される。

Figure 0007150223000005
ω及びGのそれぞれは、式(5)に示すように、中心角周波数ωでの移相量Φを変えるための自由変数となる。
したがって、ω、又は、Gを変えることによって、インピーダンスZでの整合を実現しつつ、中心角周波数ωでの移相量Φを変えることができる。
以上の実施の形態2では、複数の素子を含んでいる第1の全域通過フィルタ15と、複数の素子を含んでいる第2の全域通過フィルタ16と、第1の全域通過フィルタ15、又は、第2の全域通過フィルタ16のいずれか一方に信号を与える第1の切替スイッチ13と、第1の全域通過フィルタ15を通過してきた信号、又は、第2の全域通過フィルタ16を通過してきた信号を選択する第2の切替スイッチ14とを備え、第1の全域通過フィルタ15が、複数の素子として、3つのインダクタ及び2つのキャパシタを含み、かつ、第2の全域通過フィルタ16が、複数の素子として、3つのインダクタ及び2つのキャパシタを含んでおり、第1の全域通過フィルタ15に含まれている複数の素子の素子値及び第2の全域通過フィルタ16に含まれている複数の素子の素子値が、インピーダンス整合を実現するインピーダンス、信号の周波数及び変数によって決定されるように、移相器1を構成した。したがって、移相器1は、所望の周波数帯域において、所望の移相量の周波数特性を実現することができる。
実施の形態3.
実施の形態3では、第1の経路20に挿入されている第1の全域通過フィルタ11が複数直列に接続されており、第2の経路30に挿入されている第2の全域通過フィルタ12が複数直列に接続されている移相器1について説明する。
図4は、実施の形態3に係る移相器1を示す構成図である。図4において、図1及び図3と同一符号は同一又は相当部分を示すので説明を省略する。
位相基準回路61は、第1の切替スイッチ13と第2の切替スイッチ14との間に設けられており、図1に示す第1の全域通過フィルタ11を複数備えている。複数の第1の全域通過フィルタ11は、互いに直列に接続されている。
図4に示す移相器1では、位相基準回路61が、複数の第1の全域通過フィルタ11を備えている。しかし、これは一例に過ぎず、位相基準回路61は、図1に示す第1の全域通過フィルタ11の代わりに、図3に示す第1の全域通過フィルタ15を複数備えていてもよい。
位相遅延回路62は、第1の切替スイッチ13と第2の切替スイッチ14との間に設けられており、図1に示す第2の全域通過フィルタ12を複数備えている。複数の第2の全域通過フィルタ12は、互いに直列に接続されている。
図4に示す移相器1では、位相遅延回路62が、複数の第2の全域通過フィルタ12を備えている。しかし、これは一例に過ぎず、位相遅延回路62は、図1に示す第2の全域通過フィルタ12の代わりに、図3に示す第2の全域通過フィルタ16を複数備えていてもよい。
位相基準回路61の通過位相は、複数の第1の全域通過フィルタ11の通過位相Φの総和であり、位相遅延回路62の通過位相は、複数の第2の全域通過フィルタ12の通過位相Φの総和である。
図4に示す移相器1の移相量Φは、位相基準回路61の通過位相と、位相遅延回路62の通過位相との位相差によって決まる。
図5及び図2は、位相基準回路61が、1つの第1の全域通過フィルタ11(以下、「1段目の第1の全域通過フィルタ11」と称する)のみを備え、位相遅延回路62が、1つの第2の全域通過フィルタ12(以下、「1段目の第2の全域通過フィルタ12」と称する)のみを備えているときの移相量Φのシミュレーション結果を示す説明図である。
図5に示す移相量Φのシミュレーションでは、中心周波数fが5.0[GHz]のとき、中心周波数fでの移相量Φが90度になり、移相器1の移相量Φが中心周波数fで極大値となるように、それぞれの素子値が設計されている。
図2に示す移相量Φのシミュレーションでは、中心周波数fが5.0[GHz]のとき、中心周波数fでの移相量Φが90度になり、移相器1の移相量Φが中心周波数fで極小値となるように、それぞれの素子値が設計されている。
位相基準回路61が、2つの第1の全域通過フィルタ11を備え、位相遅延回路62が、2つの第2の全域通過フィルタ12を備えているものとする。
このとき、第1の切替スイッチ13から1番目の第1の全域通過フィルタ11は、1段目の第1の全域通過フィルタ11であり、第1の切替スイッチ13から2番目の第1の全域通過フィルタ11は、2段目の第1の全域通過フィルタ11である。
また、第1の切替スイッチ13から1番目の第2の全域通過フィルタ12は、1段目の第2の全域通過フィルタ12であり、第1の切替スイッチ13から2番目の第2の全域通過フィルタ12は、2段目の第2の全域通過フィルタ12である。
1段目の第1の全域通過フィルタ11と、1段目の第2の全域通過フィルタ12とによる移相量Φが、図5に示すように、中心周波数fでの移相量Φが90度になり、移相器1の移相量Φが中心周波数fで極大値となるように、それぞれの素子値が設計されているものとする。
一方、2段目の第1の全域通過フィルタ11と、2段目の第2の全域通過フィルタ12とによる移相量Φが、図2に示すように、中心周波数fでの移相量Φが90度になり、移相器1の移相量Φが中心周波数fで極小値となるように、それぞれの素子値が設計されているものとする。
上記のように設計された場合、図6に示すように、1段目の第1の全域通過フィルタ11と1段目の第2の全域通過フィルタ12とによる移相量Φの周波数依存性と、2段目の第1の全域通過フィルタ11と2段目の第2の全域通過フィルタ12とによる移相量Φの周波数依存性とが互いに補償される。周波数依存性が補償されることによって、移相器1の移相誤差が低減される。
図6は、図4に示す移相器1の移相量Φのシミュレーション結果を示す説明図である。
移相量Φのシミュレーションでは、中心周波数fが5.0[GHz]であり、2段目の第1の全域通過フィルタ11と2段目の第2の全域通過フィルタ12とを構成する素子値の変数Gを変化させている。即ち、G=1.010、G=2.010、G=3.010、G=4.010、G=5.010、G=6.010のときの移相量Φをシミュレーションしている。
に示すように、2段目の第1の全域通過フィルタ11と2段目の第2の全域通過フィルタ12とを構成する素子値の変数Gを変化させることによって、1段目の第1の全域通過フィルタ11と1段目の第2の全域通過フィルタ12とにおけるそれぞれの移相量の周波数依存性が補償され、移相器1の移相誤差が低減されていることが分かる。
ここでは、位相基準回路61が、2つの第1の全域通過フィルタ11を備え、位相遅延回路62が、2つの第2の全域通過フィルタ12を備えており、1段目と2段目の移相量が共に中心周波数fで移相量Φであるとしている。
一般に位相基準回路61が、N個の第1の全域通過フィルタ11を備え、位相遅延回路62が、N個の第2の全域通過フィルタ12を備え、各段での中心周波数f及び中心周波数fでの移相量Φが、それぞれ各段で互いに異なっていてもよい。また、各段の移相量Φの周波数特性が極大値を持つもののみで構成されていてもよいし、各段の移相量Φの周波数特性が極小値を持つもののみで構成されていてもよい。また、各段の移相量Φの周波数特性が、極大値を持つものと極小値を持つものとの組み合わせによって構成されていてもよい。N個の第1の全域通過フィルタ11の縦列接続の順番は、任意でよく、また、N個の第2の全域通過フィルタ12の縦列接続の順番は、任意でよい。
実施の形態4.
実施の形態4では、位相基準回路61が、第1の全域通過フィルタ11の他に、第3の全域通過フィルタ17を備え、位相遅延回路62が、第2の全域通過フィルタ12の他に、第4の全域通過フィルタ18を備えている移相器1について説明する。
図7は、実施の形態4に係る移相器1を示す構成図である。図7において、図1、図3及び図4と同一符号は同一又は相当部分を示すので説明を省略する。
第3の全域通過フィルタ17は、第1の全域通過フィルタ11と直列に接続されている。
第3の全域通過フィルタ17は、複数の素子として、2つのインダクタ及び2つのキャパシタを含んでいる。
即ち、第3の全域通過フィルタ17は、複数の素子として、インダクタ72,73及びキャパシタ71,74を備えている。
キャパシタ71は、第1の経路20に挿入されている。
インダクタ72の一端は、キャパシタ71の一端と接続されている。
インダクタ72の他端は、インダクタ73の他端及びキャパシタ74の一端のそれぞれと接続されている。
インダクタ73の一端は、キャパシタ71の他端と接続されている。
インダクタ73の他端は、インダクタ72の他端及びキャパシタ74の一端のそれぞれと接続されている。
キャパシタ74の一端は、インダクタ72の他端及びインダクタ73の他端のそれぞれと接続されている。
キャパシタ74の他端は、接地されている。
第4の全域通過フィルタ18は、第2の全域通過フィルタ12と直列に接続されている。
第4の全域通過フィルタ18は、複数の素子として、2つのインダクタ及び2つのキャパシタを含んでいる。
即ち、第4の全域通過フィルタ18は、複数の素子として、インダクタ82,83及びキャパシタ81,84を備えている。
キャパシタ81は、第2の経路30に挿入されている。
インダクタ82の一端は、キャパシタ81の一端と接続されている。
インダクタ82の他端は、インダクタ83の他端及びキャパシタ84の一端のそれぞれと接続されている。
インダクタ83の一端は、キャパシタ81の他端と接続されている。
インダクタ83の他端は、インダクタ82の他端及びキャパシタ84の一端のそれぞれと接続されている。
キャパシタ84の一端は、インダクタ82の他端及びインダクタ83の他端のそれぞれと接続されている。
キャパシタ84の他端は、接地されている。
図7に示す移相器1では、位相基準回路61が、第1の全域通過フィルタ11の他に、第3の全域通過フィルタ17を備え、位相遅延回路62が、第2の全域通過フィルタ12の他に、第4の全域通過フィルタ18を備えている。
しかし、これは一例に過ぎず、位相基準回路61が、第1の全域通過フィルタ15の他に、第3の全域通過フィルタ17を備え、位相遅延回路62が、第2の全域通過フィルタ16の他に、第4の全域通過フィルタ18を備えていてもよい。
また、位相基準回路61が、第1の全域通過フィルタ11及び第1の全域通過フィルタ15の他に、第3の全域通過フィルタ17を備え、位相遅延回路62が、第2の全域通過フィルタ12及び第2の全域通過フィルタ16の他に、第4の全域通過フィルタ18を備えていてもよい。
第3の全域通過フィルタ17は、非特許文献1に記載の第1の全域通過フィルタに相当する。
また、第4の全域通過フィルタ18は、非特許文献1に記載の第2の全域通過フィルタに相当する。
したがって、位相基準回路61の第3の全域通過フィルタ17及び位相遅延回路62の第4の全域通過フィルタ18のみで構成される移相器では、インピーダンス整合を実現しつつ、移相量の周波数特性を変えることができない。
しかし、図7に示す移相器1では、位相基準回路61が、第1の全域通過フィルタ11を備え、位相遅延回路62が、第2の全域通過フィルタ12を備えているため、インピーダンス整合を実現しつつ、移相量を変えることができる。
第3の全域通過フィルタ17に含まれている素子は、2つのインダクタ72,73及び2つのキャパシタ71,74であり、第3の全域通過フィルタ17に含まれている素子の数が、第1の全域通過フィルタ11に含まれている素子の数よりも少ない。
また、第4の全域通過フィルタ18に含まれている素子は、2つのインダクタ82,83及び2つのキャパシタ81,84であり、第4の全域通過フィルタ18に含まれている素子の数が、第2の全域通過フィルタ12に含まれている素子の数よりも少ない。
したがって、位相基準回路61に含まれている全域通過フィルタの段数が同じであり、位相遅延回路62に含まれている全域通過フィルタの段数が同じである条件下では、図7に示す移相器1は、図4に示す移相器1よりも小型化を実現することができる。
図7に示す移相器1では、第3の全域通過フィルタ17が、2つのインダクタ72,73及び2つのキャパシタ71,74を備えていればよく、2つのインダクタ72,73及び2つのキャパシタ71,74におけるそれぞれの配置は、図7に示す配置に限るものではない。
図7において、例えば、キャパシタ71が配置されている位置にインダクタ72が配置され、キャパシタ74が配置されている位置にインダクタ73が配置され、インダクタ72が配置されている位置にキャパシタ71が配置され、インダクタ73が配置されている位置にキャパシタ74が配置されていてもよい。
図7に示す移相器1では、第4の全域通過フィルタ18が、2つのインダクタ82,83及び2つのキャパシタ81,84を備えていればよく、2つのインダクタ82,83及び2つのキャパシタ81,84におけるそれぞれの配置は、図7に示す配置に限るものではない。
図7において、例えば、キャパシタ81が配置されている位置にインダクタ82が配置され、キャパシタ84が配置されている位置にインダクタ83が配置され、インダクタ82が配置されている位置にキャパシタ81が配置され、インダクタ83が配置されている位置にキャパシタ84が配置されていてもよい。
実施の形態5.
実施の形態1~4のうちのいずれかの実施の形態に係る移相器1を備えるフェーズドアレーアンテナ装置について説明する。
図8は、実施の形態5に係るフェーズドアレーアンテナ装置を示す構成図である。
図8において、送信器91-m(m=1,・・・,M)は、送信信号を移相器92-mに出力する。Mは、2以上の整数である。
移相器92-mは、実施の形態1~4のうちのいずれかの実施の形態に係る移相器1である。
移相器92-mは、送信器91-mから出力された送信信号を移相し、移相後の送信信号をアンテナ素子93-mに出力する。
アンテナ素子93-mは、移相器92-mによる移相後の送信信号に係る電波を空間に放射する。
図8に示すフェーズドアレーアンテナ装置では、送信信号に係る電波を空間に放射している。しかし、これは一例に過ぎず、フェーズドアレーアンテナ装置は、電波を受信するものであってもよい。フェーズドアレーアンテナ装置のアンテナ素子93-mが、電波を受信する場合、アンテナ素子93-mが、電波の受信信号を移相器92-mに出力する。
移相器92-mは、アンテナ素子93-mから出力された受信信号を移相し、移相後の受信信号を図示せぬ受信器に出力する。
なお、本開示は、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。
本開示は、移相器に適している。
本開示は、移相器を備えるフェーズドアレーアンテナ装置に適している。
1 移相器、11 第1の全域通過フィルタ、12 第2の全域通過フィルタ、13 第1の切替スイッチ、13a 接続端子、14 第2の切替スイッチ、14a 接続端子、15 第1の全域通過フィルタ、16 第2の全域通過フィルタ、17 第3の全域通過フィルタ、18 第4の全域通過フィルタ、20 第1の経路、20a 一端、20b 他端、21 第1のインダクタ、22 第1のキャパシタ、23 第2のキャパシタ、24 第2のインダクタ、25 第3のキャパシタ、30 第2の経路、30a 一端、30b 他端、31 第3のインダクタ、32 第4のキャパシタ、33 第5のキャパシタ、34 第4のインダクタ、35 第6のキャパシタ、41 第1のキャパシタ、42 第1のインダクタ、43 第2のインダクタ、44 第2のキャパシタ、45 第3のインダクタ、51 第3のキャパシタ、52 第4のインダクタ、53 第5のインダクタ、54 第4のキャパシタ、55 第6のインダクタ、61 位相基準回路、62 位相遅延回路、71,74 キャパシタ、72,73 インダクタ、81,84 キャパシタ、82,83 インダクタ、91-1~91-M 送信器、92-1~92-M 移相器、93-1~93-M アンテナ素子。

Claims (5)

  1. 複数の素子を含んでいる第1の全域通過フィルタと、
    複数の素子を含んでいる第2の全域通過フィルタと、
    前記第1の全域通過フィルタ、又は、前記第2の全域通過フィルタのいずれか一方に信号を与える第1の切替スイッチと、
    前記第1の全域通過フィルタを通過してきた信号、又は、前記第2の全域通過フィルタを通過してきた信号を選択する第2の切替スイッチとを備え、
    前記第1の全域通過フィルタは、複数の素子として、第1のインダクタ、第2のインダクタ、第1のキャパシタ、第2のキャパシタ及び第3のキャパシタを含んでおり、
    前記第2の全域通過フィルタは、複数の素子として、第3のインダクタ、第4のインダクタ、第4のキャパシタ、第5のキャパシタ及び第6のキャパシタを含んでおり、
    前記第1のインダクタは、前記第1の切替スイッチと前記第2の切替スイッチとを結ぶ第1の経路に挿入されており、
    前記第1のキャパシタの一端は、前記第1のインダクタの一端と接続されており、
    前記第2のキャパシタの一端は、前記第1のインダクタの他端と接続されており、
    前記第2のインダクタの一端は、前記第1のキャパシタ及び前記第2のキャパシタにおけるそれぞれの他端と接続されており、
    前記第3のキャパシタの一端は、前記第2のインダクタの他端と接続され、前記第3のキャパシタの他端は、接地されており、
    前記第3のインダクタは、前記第1の切替スイッチと前記第2の切替スイッチとを結ぶ第2の経路に挿入されており、
    前記第4のキャパシタの一端は、前記第3のインダクタの一端と接続されており、
    前記第5のキャパシタの一端は、前記第3のインダクタの他端と接続されており、
    前記第4のインダクタの一端は、前記第4のキャパシタ及び前記第5のキャパシタにおけるそれぞれの他端と接続されており、
    前記第6のキャパシタの一端は、前記第4のインダクタの他端と接続され、前記第6のキャパシタの他端は、接地されており、
    前記第1の全域通過フィルタに含まれている複数の素子の素子値及び前記第2の全域通過フィルタに含まれている複数の素子の素子値が、インピーダンス整合を実現するインピーダンス、前記信号の周波数及び変数によって決定されていることを特徴とする移相器。
  2. 前記第1の経路に挿入されている前記第1の全域通過フィルタが複数直列に接続されており、
    前記第2の経路に挿入されている前記第2の全域通過フィルタが複数直列に接続されていることを特徴とする請求項1記載の移相器。
  3. 前記複数の第1の全域通過フィルタにおけるそれぞれの通過位相が互いに異なり、
    前記複数の第2の全域通過フィルタにおけるそれぞれの通過位相が互いに異なることを特徴とする請求項記載の移相器。
  4. 2つのインダクタ及び2つのキャパシタを含んでいる第3の全域通過フィルタと、
    2つのインダクタ及び2つのキャパシタを含んでいる第4の全域通過フィルタとを備え、
    前記第3の全域通過フィルタが前記第1の全域通過フィルタと直列に接続されており、
    前記第4の全域通過フィルタが前記第2の全域通過フィルタと直列に接続されていることを特徴とする請求項1記載の移相器。
  5. 請求項1から請求項のうちのいずれか1項記載の移相器を備えたことを特徴とするフェーズドアレーアンテナ装置。
JP2022543816A 2020-08-17 2020-08-17 移相器及びフェーズドアレーアンテナ装置 Active JP7150223B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2020/030932 WO2022038646A1 (ja) 2020-08-17 2020-08-17 移相器及びフェーズドアレーアンテナ装置

Publications (3)

Publication Number Publication Date
JPWO2022038646A1 JPWO2022038646A1 (ja) 2022-02-24
JPWO2022038646A5 JPWO2022038646A5 (ja) 2022-09-15
JP7150223B2 true JP7150223B2 (ja) 2022-10-07

Family

ID=80322869

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022543816A Active JP7150223B2 (ja) 2020-08-17 2020-08-17 移相器及びフェーズドアレーアンテナ装置

Country Status (4)

Country Link
US (1) US20230106157A1 (ja)
EP (1) EP4175056A4 (ja)
JP (1) JP7150223B2 (ja)
WO (1) WO2022038646A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002076810A (ja) 2000-08-31 2002-03-15 Mitsubishi Electric Corp 移相器
JP2008211303A (ja) 2007-02-23 2008-09-11 Mitsubishi Electric Corp 移相回路
JP2013098744A (ja) 2011-10-31 2013-05-20 Sumitomo Electric Device Innovations Inc 移相器およびその設計方法
JP2017123560A (ja) 2016-01-07 2017-07-13 学校法人上智学院 移相器
CN107332538A (zh) 2017-06-27 2017-11-07 中国科学院微电子研究所 一种数字移相器

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7276993B2 (en) * 2005-05-31 2007-10-02 Agile Rf, Inc. Analog phase shifter using cascaded voltage tunable capacitor

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002076810A (ja) 2000-08-31 2002-03-15 Mitsubishi Electric Corp 移相器
JP2008211303A (ja) 2007-02-23 2008-09-11 Mitsubishi Electric Corp 移相回路
JP2013098744A (ja) 2011-10-31 2013-05-20 Sumitomo Electric Device Innovations Inc 移相器およびその設計方法
JP2017123560A (ja) 2016-01-07 2017-07-13 学校法人上智学院 移相器
CN107332538A (zh) 2017-06-27 2017-11-07 中国科学院微电子研究所 一种数字移相器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Xinyi Tang, Koen Mouthaan,Large Bandwidth Digital Phase Shifters With All-Pass, High-Pass, and Low-Pass Networks,IEEE TRANSACTIONS ON MICROWAVE THEORY AND TECHNIQUES,米国,IEEE,2013年,Vol.61, No.6,p.2325-2331,ISSN 0018-9480, 特に第2325-2326ページ,図1-2

Also Published As

Publication number Publication date
WO2022038646A1 (ja) 2022-02-24
JPWO2022038646A1 (ja) 2022-02-24
EP4175056A1 (en) 2023-05-03
EP4175056A4 (en) 2023-08-02
US20230106157A1 (en) 2023-04-06

Similar Documents

Publication Publication Date Title
US9712313B2 (en) Systems for multi-peak-filter-based analog self-interference cancellation
US7714681B2 (en) Reconfigurable phase-shifter
US7633358B2 (en) Phase shifter circuit with proper broadband performance
JP2009278618A (ja) 伝送線路により実装される反射負荷を有する反射型位相シフタ、及び位相配列受信機/送信機
US9628164B1 (en) Beamforming engine
US11784385B2 (en) Wilkinson power combiner, communication unit and method therefor
US7417517B2 (en) Method and apparatus for a communications filter
RU2676192C1 (ru) Сверхширокополосный фиксированный фазовращатель, основанный на ёмкостной нагрузке
JP7150223B2 (ja) 移相器及びフェーズドアレーアンテナ装置
CN216251144U (zh) 一种小型化宽带数字移相器
JP2011211679A (ja) 信号分配回路の設計方法、信号分配器の設計方法、信号分配回路の設計プログラム、及び信号分配器の設計プログラム
CN112271419B (zh) 全通滤波器结构超宽带数字移相器
JP7099628B2 (ja) 移相器
Xinyi Broadband phase shifter design for phased array radar systems
CN111669148B (zh) 可调谐带通滤波器、设备及方法
US20170085242A1 (en) Phase shift circuit
WO2020240626A1 (ja) 遅延回路及び線路切換型移相器
GB2543914A (en) A microwave switched multiplexer and a mobile telecommunications device including such a multiplexer
CN114499456A (zh) 一种基于两级hybrid的宽带正交信号发生器
JP4864758B2 (ja) 直交ミクサおよびイメージリジェクションミクサ
JP6808096B2 (ja) 移相器
US10505512B2 (en) Tunable inductor circuit
JP6566441B2 (ja) 移相器
JPWO2022038646A5 (ja)
CN216390945U (zh) 一种移相网络

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220727

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220727

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20220727

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220830

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220927

R150 Certificate of patent or registration of utility model

Ref document number: 7150223

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150