KR20210156982A - 디스플레이 구동 장치 - Google Patents

디스플레이 구동 장치 Download PDF

Info

Publication number
KR20210156982A
KR20210156982A KR1020200074703A KR20200074703A KR20210156982A KR 20210156982 A KR20210156982 A KR 20210156982A KR 1020200074703 A KR1020200074703 A KR 1020200074703A KR 20200074703 A KR20200074703 A KR 20200074703A KR 20210156982 A KR20210156982 A KR 20210156982A
Authority
KR
South Korea
Prior art keywords
terminating resistor
common voltage
data line
lock
node
Prior art date
Application number
KR1020200074703A
Other languages
English (en)
Inventor
김영복
김원종
Original Assignee
주식회사 엘엑스세미콘
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 엘엑스세미콘 filed Critical 주식회사 엘엑스세미콘
Priority to KR1020200074703A priority Critical patent/KR20210156982A/ko
Priority to US17/351,009 priority patent/US20210398470A1/en
Priority to CN202110675945.3A priority patent/CN113823209A/zh
Publication of KR20210156982A publication Critical patent/KR20210156982A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2014—Display of intermediate tones by modulation of the duration of a single pulse during which the logic level remains constant
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G09G5/008—Clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/08—Fault-tolerant or redundant circuits, or circuits in which repair of defects is prepared
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Dc Digital Transmission (AREA)

Abstract

본 발명은 외부 노이즈에 둔감한 디스플레이 구동 장치를 개시한다. 디스플레이 구동 장치는 타이밍 컨트롤러의 송신기와 소스 드라이버의 수신기를 연결하는 제1 데이터 배선과 제2 데이터 배선; 제1 데이터 배선과 제2 데이터 배선을 연결하는 제1 종단 저항과 제2 종단 저항; 및 락 페일을 검출하고, 락 페일이 검출되면 공통 전압을 생성하며, 공통 전압을 제1 종단 저항과 제2 종단 저항 사이의 노드에 공급하는 노이즈 저감 회로;를 포함할 수 있다. 이러한 디스플레이 구동 장치는 외부 노이즈의 영향을 최소화하여 화상 불량을 개선할 수 있다.

Description

디스플레이 구동 장치{DISPLAY DRIVING DEVICE}
본 발명은 디스플레이 장치에 관한 것으로, 더 상세하게는 외부 노이즈의 영향을 최소화하여 화상 불량을 개선할 수 있는 디스플레이 구동 장치에 관한 것이다.
일반적으로 디스플레이 장치는 표시 패널, 게이트 드라이버, 소스 드라이버 및 타이밍 컨트롤러 등을 포함할 수 있다. 타이밍 컨트롤러는 영상 데이터를 소스 드라이버에 제공할 수 있으며, 소스 드라이버는 영상 데이터에 상응하는 소스 신호들을 표시 패널에 제공할 수 있다.
타이밍 컨트롤러와 소스 드라이버는 한 쌍의 데이터 배선을 통해서 연결될 수 있으며, 임피던스 매칭을 위해 데이터 배선의 종단에는 종단 저항이 형성될 수 있다.
타이밍 컨트롤러는 데이터 배선을 통해서 클럭, 영상 데이터 및 제어 데이터를 포함하는 패킷 형태의 입력 데이터를 소스 드라이버에 전송할 수 있고, 소스 드라이버는 입력 데이터로부터 클럭, 영상 데이터 및 제어 데이터를 복원할 수 있다.
그런데, 데이터 배선을 통해서 전송되는 입력 데이터의 공통 전압의 레벨이 외부 노이즈로 인해 변화할 수 있다. 외부 노이즈에 의해 공통 전압의 레벨이 변화하는 경우 입력 데이터의 레벨이 소스 드라이버의 수신기의 입력 범위를 벗어나 소스 드라이버가 입력 데이터로부터 클럭, 영상 데이터 및 제어 데이터를 정상적으로 복원하지 못하는 문제점이 있다.
따라서, 외부 노이즈에 의한 공통 전압의 영향을 최소화할 수 있는 기술이 요구되고 있다.
본 발명이 해결하고자 하는 기술적 과제는 외부 노이즈의 영향을 최소화하여 화상 불량을 개선할 수 있는 디스플레이 구동 장치를 제공하는데 있다.
일 실시예에 따른 디스플레이 구동 장치는, 타이밍 컨트롤러의 송신기와 소스 드라이버의 수신기를 연결하는 제1 데이터 배선과 제2 데이터 배선; 상기 제1 데이터 배선과 상기 제2 데이터 배선을 연결하는 제1 종단 저항과 제2 종단 저항; 및 락 페일을 검출하고, 상기 락 페일이 검출되면 공통 전압을 생성하며, 상기 공통 전압을 상기 제1 종단 저항과 상기 제2 종단 저항 사이의 노드에 공급하는 노이즈 저감 회로;를 포함할 수 있다.
일 실시예에 따른 디스플레이 구동 장치는, 타이밍 컨트롤러의 송신기와 소스 드라이버의 수신기를 연결하는 제1 데이터 배선과 제2 데이터 배선; 상기 제1 데이터 배선과 상기 제2 데이터 배선을 연결하는 제1 종단 저항과 제2 종단 저항; 및 락 페일을 검출하고, 상기 락 페일이 검출되면 미리 설정된 조건을 만족하는지 판단하며, 미리 설정된 조건을 만족하면 공통 전압을 생성하며, 상기 공통 전압을 상기 제1 종단 저항과 상기 제2 종단 저항 사이의 노드에 공급하는 노이즈 저감 회로;를 포함할 수 있다.
일 실시예에 따른 디스플레이 구동 장치는, 타이밍 컨트롤러의 송신기와 소스 드라이버의 수신기를 연결하는 제1 데이터 배선과 제2 데이터 배선; 상기 제1 데이터 배선과 상기 제2 데이터 배선을 연결하는 제1 종단 저항과 제2 종단 저항; 및 상기 제1 종단 저항과 상기 제2 종단 저항 사이의 노드에 일단이 연결되는 캐패시터;를 포함할 수 있다.
실시예들에 따르면, 외부 노이즈에 의해 락 페일이 검출되면 공통 전압을 제1 데이터 배선과 제2 데이터 배선 사이에 형성되는 제1 종단 저항과 상기 제2 종단 저항 사이의 노드에 공급하므로 입력 데이터의 레벨이 변화되는 것을 최소화할 수 있다.
또한, 실시예들은 외부 노이즈에 의한 공통 전압의 영향을 최소화함으로써 화상 불량을 개선할 수 있다.
또한, 실시예들은 제1 종단 저항과 제2 종단 저항 사이의 노드에 캐패시터를 연결함으로써 노드의 전압 레벨이 외부 노이즈에 의해 흔들리는 것을 최소화할 수 있고, 이를 통해 화상 불량을 개선할 수 있다.
도 1은 일 실시예에 따른 디스플레이 장치의 블록도이다.
도 2은 제1 실시예에 따른 소스 드라이버를 포함하는 디스플레이 장치의 블록도이다.
도 3은 도 1의 한 쌍의 데이터 배선들을 통해 전송되는 입력 데이터의 파형도이다.
도 4는 외부 노이즈에 의해 입력 데이터의 레벨이 변화되는 것을 예시한 파형도이다.
도 5는 다른 실시예에 따른 소스 드라이버의 노이즈 저감 회로의 블록도이다.
도 6은 제2 실시예에 따른 소스 드라이버를 포함하는 디스플레이 장치의 블록도이다.
도 7은 제3 실시예에 따른 소스 드라이버를 포함하는 디스플레이 장치의 블록도이다.
도 8은 제4 실시예에 따른 소스 드라이버를 포함하는 디스플레이 장치의 블록도이다.
도 9는 제5 실시예에 따른 소스 드라이버를 포함하는 디스플레이 장치의 블록도이다.
실시예들은 외부 노이즈의 영향을 최소화하여 화상 불량을 개선할 수 있는 디스플레이 구동 장치를 개시한다.
실시예들에서, 송신기(TX)는 클럭, 영상 데이터 및 제어 데이터를 포함하는 패킷 형태의 입력 데이터를 소스 드라이버에 송신하는 타이밍 컨트롤러의 송신기로 정의될 수 있다.
실시예들에서, 수신기(RX)는 타이밍 컨트롤러로부터 클럭, 영상 데이터 및 제어 데이터를 포함하는 패킷 형태의 입력 데이터를 수신하는 소스 드라이버의 수신기로 정의될 수 있다.
실시예들에서, 타이밍 컨트롤러와 소스 드라이버에는 한 쌍의 제1 데이터 배선과 제2 데이터 배선을 통해서 클럭, 영상 데이터 및 제어 데이터를 포함하는 패킷 형태의 입력 데이터를 송신하는 프로토콜 및 입력 데이터로부터 클럭, 영상 데이터 및 제어 데이터를 복원하는 프로토콜이 설정될 수 있다.
도 1은 일 실시예에 따른 디스플레이 장치(100)의 블록도이다.
도 1을 참고하면, 디스플레이 장치(100)는 타이밍 컨트롤러(TCON), 복수의 제1 내지 제5 소스 드라이버들(SDIC1 ~ SDIC5)을 포함하는 디스플레이 구동 장치 및 표시 패널을 포함할 수 있다. 일례로, 디스플레이 구동 장치의 소스 드라이버들의 개수는 표시 패널의 해상도에 따라 그 개수가 결정될 수 있다.
타이밍 컨트롤러(TCON)는 한 쌍의 데이터 배선들(L1, L2)을 통해서 복수의 제1 내지 제5 소스 드라이버들(SDIC1 ~ SDIC5)과 포인트 투 포인트(point to point) 방식으로 연결될 수 있다.
이러한 타이밍 컨트롤러(TCON)는 입력 데이터(CED)를 각각의 소스 드라이버들(SDIC1 ~ SDIC5)에 제공할 수 있다.
제1 내지 제5 소스 드라이버들(SDIC1 ~ SDIC5)은 락 링크를 통해서 캐스케이드(cascade) 방식으로 연결될 수 있다.
일례로, 첫 번째의 제1 소스 드라이버(SDIC1)는 전원전압 단자(VCC)와 연결될 수 있다. 그리고, 제1 소스 드라이버(SDIC1)와 제2 소스 드라이버(SDIC2), 제2 소스 드라이버(SDIC2)와 제3 소스 드라이버(SDIC3), 제3 소스 드라이버(SDIC3)와 제4 소스 드라이버(SDIC4), 제4 소스 드라이버(SDIC4)와 제5 소스 드라이버(SDIC5)는 락 링크를 통해서 상호 연결될 수 있다. 그리고, 마지막 번째의 제5 소스 드라이버(SDIC5)는 피드백 링크를 통해서 타이밍 컨트롤러(TCON)와 연결될 수 있다.
제5 소스 드라이버(SDIC5)는 제1 내지 제5 소스 드라이버들(SDIC1 ~ SDIC5) 중 적어도 하나에 락 페일이 발생하면 락 페일을 나타내는 로직 레벨의 락 신호(LOCK)를 타이밍 컨트롤러(TCON)에 제공할 수 있다.
일례로, 제1 내지 제5 소스 드라이버들(SDIC1 ~ SDIC5)은 클럭 트레이닝을 수행하여 클럭 신호가 안정화되면 하이 로직 레벨의 락 신호(LOCK)를 출력할 수 있고, 외부 노이즈나 다른 원인에 의해 락 페일이 검출되면 로우 로직 레벨의 락 신호(LOCK)를 출력할 수 있다.
일례로, 타이밍 컨트롤러(TCON)는 제5 소스 드라이버(SDIC5)로부터 하이 로직 레벨의 락 신호(LOCK)를 수신하면 클럭, 영상 데이터 및 제어 데이터를 포함하는 입력 데이터(CED)를 제1 내지 제5 소스 드라이버들(SDIC1 ~ SDIC5)에 제공할 수 있다.
그리고, 타이밍 컨트롤러(TCON)는 제5 소스 드라이버(SDIC5)로부터 로우 로직 레벨의 락 신호(LOCK)를 수신하면 클럭을 설정하기 위한 클럭 트레이닝 패턴을 포함하는 입력 데이터(CED)를 제1 내지 제5 소스 드라이버들(SDIC1 ~ SDIC5)에 제공할 수 있다.
도 2은 제1 실시예에 따른 소스 드라이버(SDIC)를 포함하는 디스플레이 장치(100)의 블록도이다.
도 2를 참고하면, 디스플레이 장치(100)는 타이밍 컨트롤러(TCON)의 송신기(TX) 및 소스 드라이버(SDIC)를 포함할 수 있다.
소스 드라이버(SDIC)는 수신기(RX) 및 노이즈 저감 회로(10)를 포함할 수 있다.
타이밍 컨트롤러(TCON)의 송신기(TX)와 소스 드라이버(SDIC)의 수신기(RX)는 한 쌍의 제1 데이터 배선(L1)과 제2 데이터 배선(L2)을 통해서 연결될 수 있다.
그리고, 제1 데이터 배선(L1)의 종단과 제2 데이터 배선(L2)의 종단 사이에는 제1 종단 저항(R1)과 제2 종단 저항(R2)이 연결될 수 있다. 제1 종단 저항(R1)과 제2 종단 저항(R2)은 제1 데이터 배선(L1)과 제2 데이터 배선(L2)의 사이에 직렬 연결될 수 있다.
여기서, 제1 종단 저항(R1)과 제2 종단 저항(R2)는 임피던스 매칭을 위해 제1 데이터 배선(L1)과 제2 데이터 배선(L2)이 프린트된 인쇄회로기판(PCB)과 동일한 저항 값을 가질 수 있다.
타이밍 컨트롤러(TCON)의 송신기(TX)는 입력 데이터(CED)를 제1 데이터 배선(L1)과 제2 데이터 배선(L2)을 통해서 소스 드라이버(SDIC)의 수신기(RX)에 제공할 수 있다. 여기서, 입력 데이터(CED)는 패킷 형식으로 클럭, 영상 데이터 및 제어 데이터를 포함할 수 있다.
소스 드라이버(SDIC)의 수신기(RX)는 제1 데이터 배선(L1)과 제2 데이터 배선(L2)을 통해서 입력 데이터(CED)를 수신할 수 있다. 소스 드라이버(SDIC)는 입력 데이터(CED)를 클럭 복원 회로(도시되지 않음) 및 데이터 복원 회로(도시되지 않음)에 제공할 수 있다.
일례로, 클럭 복원 회로는 미리 설정된 프로토콜을 기반으로 입력 데이터(CED)로부터 클럭을 복원하여 샘플링 클럭 신호를 생성할 수 있으며 샘플링 클럭 신호를 데이터 복원 회로에 제공할 수 있다.
데이터 복원 회로는 샘플링 클럭 신호를 이용하여 입력 데이터(CED)로부터 영상 데이터 및 제어 데이터를 복원할 수 있다.
노이즈 저감 회로(10)는 락 신호(LOCK)를 이용하여 락 페일을 검출하고, 락 페일이 검출되면 공통 전압(VCOM)을 생성하며, 공통 전압(VCOM)을 제1 종단 저항(R1)과 제2 종단 저항(R2) 사이의 노드(N1)에 공급할 수 있다.
이러한 노이즈 저감 회로(10)는 락 페일 검출기(12) 및 공통 전압 생성기(14)를 포함할 수 있다.
락 페일 검출기(12)는 락 신호(LOCK)를 수신할 수 있고, 락 신호(LOCK)에 응답하여 락 페일을 검출할 수 있으며, 락 페일이 검출되면 인에이블 신호(EN)를 공통 전압 생성기(14)에 출력할 수 있다.
일례로, 락 신호(LOCK)는 락 링크를 통해서 다른 소스 드라이버로부터 제공되거나 내부 회로에서 생성될 수 있다. 여기서, 락 신호(LOCK)는 외부 노이즈에 의해 통신 이상 상태가 발생하는 경우 로우 로직 레벨의 신호로 생성될 수 있다.
공통 전압 생성기(14)는 인에이블 신호(EN)에 응답하여 공통 전압(VCOM)을 생성할 수 있고, 공통 전압(VCOM)을 제1 종단 저항(R1)과 제2 종단 저항(R2) 사이의 노드(N1)에 제공할 수 있다.
그리고, 공통 전압 생성기(14)는 공통 전압(VCOM)을 제1 종단 저항(R1)과 제2 종단 저항(R2) 사이의 노드(N1)에 제공하고 일정 시간이 경과하면 디스에이블될 수 있다.
상기와 같이 구성된 노이즈 저감 회로(10)는 외부 노이즈로 인한 락 페일 발생 시 공통 전압(VCOM)을 제1 종단 저항(R1)과 제2 종단 저항(R2) 사이의 노드(N1)에 공급함으로써 외부 노이즈에 의한 공통 전압의 영향을 최소화할 수 있다.
한편, 도 2의 제1 실시예는 제1 종단 저항(R1)과 제2 종단 저항(R2)이 인쇄회로기판에 배치되는 것으로 예시되어 있으나, 이에 한정되는 것은 아니다. 제1 종단 저항(R1)과 제2 종단 저항(R2)은 소스 드라이버(SDIC) 칩 내부에 배치될 수 있다.
도 3은 도 1의 한 쌍의 제1 및 제2 데이터 배선들(L1, L2)을 통해 전송되는 입력 데이터(CED)의 파형도이다.
도 2 및 도 3을 참고하면, 제1 데이터 배선(L1)의 포지티브 노드(P_NODE)에서 제2 데이터 배선(L2)의 네거티브 노드(N_NODE) 또는 제2 데이터 배선(L2)의 네거티브 노드(N_NODE)에서 제1 데이터 배선(L1)의 포지티브 노드(P_NODE)로 전류가 흐를 수 있다.
입력 데이터(CED)는 제1 종단 저항(R1)과 제2 종단 저항(R2)의 양단의 전압으로 스윙이 이루어질 수 있다.
수신기(RX)의 입력 범위는 제1 종단 저항(R1)과 제2 종단 저항(R2)의 양단의 전압 범위로 설정될 수 있다.
노이즈 저감 회로(10)는 외부 노이즈로 인한 락 페일 발생 시 공통 전압(VCOM)을 생성하고, 이를 제1 종단 저항(R1)과 제2 종단 저항(R2) 사이의 노드(N1)에 공급함으로써 외부 노이즈에 의한 공통 전압(VCOM)의 영향을 최소화할 수 있다.
이와 같이 노이즈 저감 회로(10)는 외부 노이즈에 의한 공통 전압의 영향을 최소화하므로 입력 데이터(CED)는 제1 종단 저항(R1)과 제2 종단 저항(R2)의 양단의 전압 범위에서 스윙할 수 있다.
이를 통해 소스 드라이버(SDIC)는 입력 데이터(CED)로부터 클럭과 영상 데이터 및 제어 데이터를 정상적으로 복원할 수 있다.
도 4는 외부 노이즈에 의한 입력 데이터(CED)의 레벨이 변화되는 것을 예시한 파형도이다.
일례로, 노이즈 저감 회로(10)의 구성이 없다면 외부 노이즈에 의해 제1 데이터 배선(L1)의 포지티브 노드(P_NODE)와 제2 데이터 배선(L2)의 네거티브 노드(N_NODE)에 공통 노이즈가 발생할 경우 공통 전압(VCM)의 레벨이 변화될 수 있고, 입력 데이터(CED)의 스윙 범위가 소스 드라이버(SDIC)의 수신기(RX)의 입력 범위를 벗어날 수 있다.
이는 소스 드라이버(SDIC)가 입력 범위를 벗어나는 입력 데이터(CED)로부터 클럭, 영상 데이터 및 제어 데이터를 정상적으로 복원할 수 없게 한다.
그러나, 본 실시예에 따른 소스 드라이버(SDIC)는 노이즈 저감 회로(10)를 포함하므로, 제1 데이터 배선(L1)의 포지티브 노드(P_NODE)와 제2 데이터 배선(L2)의 네거티브 노드(N_NODE)에 공통 노이즈가 발생할 경우 공통 전압(VCOM)을 제1 종단 저항(R1)과 제2 종단 저항(R2) 사이의 노드(N1)에 공급함으로써 외부 노이즈에 의한 공통 전압(VCOM)의 영향을 최소화할 수 있다.
도 5는 다른 실시예에 따른 소스 드라이버(SDIC)의 노이즈 저감 회로(10)의 블록도이다.
도 5를 참고하면, 노이즈 저감 회로(10)는 락 페일 검출기(12), 제어 로직 회로(16) 및 공통 전압 생성기(14)를 포함할 수 있다.
락 페일 검출기(12)는 락 신호(LOCK)를 수신할 수 있고, 락 신호(LOCK)에 응답하여 락 페일을 검출할 수 있으며, 락 페일이 검출되면 제1 인에이블 신호(EN1)를 제어 로직 회로(16)에 출력할 수 있다.
일례로, 락 신호(LOCK)는 락 링크를 통해서 다른 소스 드라이버로부터 제공되거나 내부 회로에서 생성될 수 있다. 여기서, 락 신호(LOCK)는 외부 노이즈에 의해 통신 이상 상태가 발생하는 경우 로우 로직 레벨의 신호로 생성될 수 있다.
제어 로직 회로(16)는 제1 인에이블 신호(EN1)에 응답하여 락 페일이 기준 횟수 이상으로 검출되면 제2 인에이블 신호(EN2)를 공통 전압 생성기(14)에 출력할 수 있다.
공통 전압 생성기(14)는 제2 인에이블 신호(EN2)에 응답하여 공통 전압(VCOM)을 생성할 수 있고, 공통 전압(VCOM)을 제1 종단 저항(R1)과 제2 종단 저항(R2) 사이의 노드(N1)에 제공할 수 있다.
그리고, 공통 전압 생성기(14)는 공통 전압(VCOM)을 제1 종단 저항(R1)과 제2 종단 저항(R2) 사이의 노드(N1)에 제공하고 일정 시간이 경과하면 디스에이블될 수 있다.
상기와 같이 구성된 노이즈 저감 회로(10)는 외부 노이즈로 인한 락 페일이 기준 횟수 이상으로 검출되면 공통 전압(VCOM)을 생성하여 제1 종단 저항(R1)과 제2 종단 저항(R2) 사이의 노드(N1)에 공급함으로써 외부 노이즈에 의한 공통 전압의 영향을 최소화할 수 있다.
다른 실시예에 따른 노이즈 저감 회로(10)는 외부 노이즈로 인한 락 페일이 검출된 후 기준 시간 이상으로 락 페일이 유지되면 공통 전압(VCOM)을 생성하여 제1 종단 저항(R1)과 제2 종단 저항(R2) 사이의 노드(N1)에 공급할 수 있다.
이러한 노이즈 저감 회로(10)는 락 페일 검출기(12), 제어 로직 회로(16) 및 공통 전압 생성기(14)를 포함할 수 있다.
락 페일 검출기(12)는 락 신호(LOCK)를 수신할 수 있고, 락 신호(LOCK)에 응답하여 락 페일을 검출할 수 있으며, 락 페일이 검출되면 제1 인에이블 신호(EN1)를 제어 로직 회로(16)에 출력할 수 있다.
제어 로직 회로(16)는 제1 인에이블 신호(EN1)에 응답하여 락 페일이 검출된 후 기준 시간 이상으로 락 페일이 유지되면 제2 인에이블 신호(EN2)를 공통 전압 생성기(14)에 출력할 수 있다.
공통 전압 생성기(14)는 제2 인에이블 신호(EN2)에 응답하여 공통 전압(VCOM)을 생성할 수 있고, 공통 전압(VCOM)을 제1 종단 저항(R1)과 제2 종단 저항(R2) 사이의 노드(N1)에 제공할 수 있다.
이와 같이 노이즈 저감 회로(10)는 락 페일을 검출할 수 있고, 락 페일이 미리 설정된 조건을 만족하는지 판단할 수 있으며, 미리 설정된 조건을 만족하면 공통 전압(VCOM)을 생성할 수 있으며, 공통 전압(VCOM)을 제1 종단 저항(R1)과 제2 종단 저항(R2) 사이의 노드(N1)에 공급할 수 있다.
여기서, 미리 설정된 조건은 락 페일이 기준 횟수 이상으로 검출되는지로 설정될 있다. 또는 미리 설정된 조건은 락 페일이 기준 시간 이상으로 유지되는지로 설정될 수 있다.
이와 같이 실시예들에 따른 디스플레이 구동 장치는 외부 노이즈에 의해 락 페일이 검출되고 미리 설정된 조건을 만족하면 공통 전압(VCOM)을 제1 데이터 배선(L1)과 제2 데이터 배선(L2) 사이에 형성되는 제1 종단 저항(R1)과 제2 종단 저항(R2) 사이의 노드(N1)에 공급함으로써 입력 데이터(CED)의 레벨이 변화되는 것을 최소화할 수 있다.
또한, 실시예들은 외부 노이즈에 의한 공통 전압(VCOM)의 영향을 최소화함으로써 화상 불량을 개선할 수 있다.
도 6은 제2 실시예에 따른 소스 드라이버(SDIC)를 포함하는 디스플레이 장치(100)의 블록도이다.
도 6을 참고하면, 제2 실시예에 따른 소스 드라이버(SDIC)는 수신기(RX), 제1 종단 저항(R1), 제2 종단 저항(R2) 및 캐패시터(C)를 포함할 수 있다.
수신기(RX)는 제1 데이터 배선(L1)과 제2 데이터 배선(L2)을 통해서 타이밍 컨트롤러의 송신기(TX)에 연결될 수 있다.
제1 종단 저항(R1) 및 제2 종단 저항(R2)은 소스 드라이버(SDIC)의 칩 내부에 배치될 수 있다. 제1 종단 저항(R1) 및 제2 종단 저항(R2)은 제1 데이터 배선(L1)과 제2 데이터 배선(L2) 사이에 직렬 연결될 수 있다. 제1 종단 저항(R1)과 제2 종단 저항(R2)의 값은 임피던스 매칭을 위해 인쇄회로기판(PCB)의 과 동일한 저항 값을 가질 수 있다.
캐패시터(C)는 일단이 제1 종단 저항(R1)과 제2 종단 저항(R2) 사이의 노드(N1)에 연결될 수 있고 타단이 외부 전압(Vx)이 인가되는 단자에 연결될 수 있다.
타이밍 컨트롤러(TCON)의 송신기(TX)는 입력 데이터(CED)를 제1 데이터 배선(L1)과 제2 데이터 배선(L2)을 통해서 소스 드라이버(SDIC)의 수신기(RX)에 제공할 수 있다.
도 7은 제3 실시예에 따른 소스 드라이버(SDIC)를 포함하는 디스플레이 장치(100)의 블록도이다.
도 7을 참고하면, 제3 실시예에 따른 소스 드라이버(SDIC)는 수신기(RX) 및 캐패시터(C)를 포함할 수 있다.
수신기(RX)는 제1 데이터 배선(L1)과 제2 데이터 배선(L2)을 통해서 타이밍 컨트롤러의 송신기(TX)에 연결될 수 있다.
여기서, 데이터 배선(L1)과 제2 데이터 배선(L2)의 사이에는 직렬 연결된 제1 종단 저항(R1) 및 제2 종단 저항(R2)이 연결될 수 있다. 이러한 제1 종단 저항(R1)과 제2 종단 저항(R2)은 인쇄회로기판(PCB)에 배치될 수 있다.
캐패시터(C)는 일단이 인쇄회로기판(PCB)에 배치된 제1 종단 저항(R1)과 제2 종단 저항(R2) 사이의 노드(N1)에 연결될 수 있고 타단이 외부 전압(Vx)이 인가되는 단자에 연결될 수 있다.
도 8은 제4 실시예에 따른 소스 드라이버(SDIC)를 포함하는 디스플레이 장치의 블록도이다.
도 8을 참고하면, 제4 실시예에 따른 소스 드라이버(SDIC)는 수신기(RX), 제1 종단 저항(R1), 제2 종단 저항(R2), 캐패시터(C) 및 공통 전압 생성기(14)를 포함할 수 있다.
수신기(RX)는 제1 데이터 배선(L1)과 제2 데이터 배선(L2)을 통해서 타이밍 컨트롤러의 송신기(TX)에 연결될 수 있다.
제1 종단 저항(R1) 및 제2 종단 저항(R2)은 소스 드라이버(SDIC)의 칩 내부에 배치될 수 있고, 제1 데이터 배선(L1)과 제2 데이터 배선(L2) 사이에 직렬 연결될 수 있다.
캐패시터(C)는 일단이 제1 종단 저항(R1)과 제2 종단 저항(R2) 사이의 노드(N1)에 연결될 수 있고 타단이 공통 전압 생성기(14)에 연결될 수 있다. 공통 전압 생성기(14)는 공통 전압(VCM)을 생성할 수 있고, 공통 전압(VCM)을 캐패시터(C)의 타단에 제공할 수 있다.
도 9는 제5 실시예에 따른 소스 드라이버(SDIC)를 포함하는 디스플레이 장치의 블록도이다.
도 9를 참고하면, 제5 실시예에 따른 소스 드라이버(SDIC)는 수신기(RX) 및 캐패시터(C)를 포함할 수 있다.
수신기(RX)는 제1 데이터 배선(L1)과 제2 데이터 배선(L2)을 통해서 타이밍 컨트롤러의 송신기(TX)에 연결될 수 있다.
여기서, 데이터 배선(L1)과 제2 데이터 배선(L2)의 사이에는 직렬 연결된 제1 종단 저항(R1) 및 제2 종단 저항(R2)이 연결될 수 있다. 이러한 제1 종단 저항(R1)과 제2 종단 저항(R2)은 인쇄회로기판(PCB)에 배치될 수 있다.
캐패시터(C)는 일단이 인쇄회로기판(PCB)에 배치된 제1 종단 저항(R1)과 제2 종단 저항(R2) 사이의 노드(N1)에 연결될 수 있고 타단이 접지 전압이 인가되는 단자에 연결될 수 있다.
이와 같이, 제2 내지 제5 실시예들은 제1 종단 저항(R1)과 제2 종단 저항(R2) 사이의 노드(N1)에 캐패시터를 연결함으로써 노드(N1)의 전압 레벨이 외부 노이즈에 의해 흔들리는 것을 최소화할 수 있고, 이를 통해 화상 불량을 개선할 수 있다.

Claims (16)

  1. 타이밍 컨트롤러의 송신기와 소스 드라이버의 수신기를 연결하는 제1 데이터 배선과 제2 데이터 배선;
    상기 제1 데이터 배선과 상기 제2 데이터 배선을 연결하는 제1 종단 저항과 제2 종단 저항; 및
    락 페일을 검출하고, 상기 락 페일이 검출되면 공통 전압을 생성하며, 상기 공통 전압을 상기 제1 종단 저항과 상기 제2 종단 저항 사이의 노드에 공급하는 노이즈 저감 회로;
    를 포함하는 디스플레이 구동 장치.
  2. 제 1 항에 있어서, 상기 노이즈 저감 회로는,
    락 신호를 수신하고, 상기 락 신호에 응답하여 상기 락 페일을 검출하며, 상기 락 페일이 검출되면 인에이블 신호를 출력하는 락 페일 검출기; 및
    상기 인에이블 신호에 응답하여 상기 공통 전압을 생성하고, 상기 공통 전압을 상기 제1 종단 저항과 상기 제2 종단 저항 사이의 상기 노드에 제공하는 공통 전압 생성기;
    를 포함하는 디스플레이 구동 장치.
  3. 제 2 항에 있어서,
    상기 공통 전압 생성기는 상기 공통 전압을 상기 제1 종단 저항과 상기 제2 종단 저항 사이의 상기 노드에 제공한 후 일정 시간이 경과하면 디스에이블되는 디스플레이 구동 장치.
  4. 제 1 항에 있어서,
    상기 제1 종단 저항과 상기 제2 종단 저항은 상기 제1 데이터 배선과 상기 제2 데이터 배선이 프린트된 인쇄회로기판과 동일한 저항 값을 가지는 디스플레이 구동 장치.
  5. 제 1 항에 있어서
    상기 제1 종단 저항과 상기 제2 종단 저항은 상기 제1 데이터 배선의 종단과 상기 제2 데이터 배선의 종단 사이에 형성되고 직렬 연결되는 디스플레이 구동 장치.
  6. 타이밍 컨트롤러의 송신기와 소스 드라이버의 수신기를 연결하는 제1 데이터 배선과 제2 데이터 배선;
    상기 제1 데이터 배선과 상기 제2 데이터 배선을 연결하는 제1 종단 저항과 제2 종단 저항; 및
    락 페일을 검출하고, 상기 락 페일이 검출되면 미리 설정된 조건을 만족하는지 판단하며, 미리 설정된 조건을 만족하면 공통 전압을 생성하며, 상기 공통 전압을 상기 제1 종단 저항과 상기 제2 종단 저항 사이의 노드에 공급하는 노이즈 저감 회로;
    를 포함하는 디스플레이 구동 장치.
  7. 제 6 항에 있어서, 상기 노이즈 저감 회로는,
    상기 락 페일이 기준 횟수 이상으로 검출되면 상기 공통 전압을 생성하여 상기 제1 종단 저항과 상기 제2 종단 저항 사이의 상기 노드에 공급하는 디스플레이 구동 장치.
  8. 제 6 항에 있어서, 상기 노이즈 저감 회로는,
    상기 락 페일이 검출된 후 기준 시간 이상으로 상기 락 페일이 유지되면 상기 공통 전압을 생성하여 상기 제1 종단 저항과 상기 제2 종단 저항 사이의 상기 노드에 공급하는 디스플레이 구동 장치.
  9. 제 6 항에 있어서, 상기 노이즈 저감 회로는,
    락 신호를 수신하고, 상기 락 신호에 응답하여 상기 락 페일을 검출하며, 상기 락 페일이 검출되면 제1 인에이블 신호를 출력하는 락 페일 검출기;
    상기 제1 인에이블 신호에 응답하여 상기 락 페일이 기준 횟수 이상으로 검출되면 제2 인에이블 신호를 출력하는 제어 로직 회로; 및
    상기 제2 인에이블 신호에 응답하여 상기 공통 전압을 생성하고, 상기 공통 전압을 상기 제1 종단 저항과 상기 제2 종단 저항 사이의 상기 노드에 제공하는 공통 전압 생성기;
    를 포함하는 디스플레이 구동 장치.
  10. 제 6 항에 있어서, 상기 노이즈 저감 회로는,
    락 신호를 수신하고, 상기 락 신호에 응답하여 상기 락 페일을 검출하며, 상기 락 페일이 검출되면 제1 인에이블 신호를 출력하는 락 페일 검출기;
    상기 제1 인에이블 신호에 응답하여 상기 락 페일이 기준 시간 이상으로 유지되면 제2 인에이블 신호를 출력하는 제어 로직 회로; 및
    상기 제2 인에이블 신호에 응답하여 상기 공통 전압을 생성하고, 상기 공통 전압을 상기 제1 종단 저항과 상기 제2 종단 저항 사이의 상기 노드에 제공하는 공통 전압 생성기;
    를 포함하는 디스플레이 구동 장치.
  11. 제 10 항에 있어서,
    상기 공통 전압 생성기는 상기 공통 전압을 상기 제1 종단 저항과 상기 제2 종단 저항 사이의 상기 노드에 제공한 후 일정 시간이 경과하면 디스에이블되는 디스플레이 구동 장치.
  12. 타이밍 컨트롤러의 송신기와 소스 드라이버의 수신기를 연결하는 제1 데이터 배선과 제2 데이터 배선;
    상기 제1 데이터 배선과 상기 제2 데이터 배선을 연결하는 제1 종단 저항과 제2 종단 저항; 및
    상기 제1 종단 저항과 상기 제2 종단 저항 사이의 노드에 일단이 연결되는 캐패시터;
    를 포함하는 디스플레이 구동 장치.
  13. 제 12 항에 있어서,
    상기 캐패시터는 타단이 외부 전압이 인가되는 단자에 연결되는 디스플레이 구동 장치.
  14. 제 12 항에 있어서,
    상기 캐패시터는 타단이 공통 전압이 인가되는 단자에 연결되는 디스플레이 구동 장치.
  15. 제 14 항에 있어서,
    상기 공통 전압을 생성하고, 상기 공통 전압을 상기 전압 단자에 제공하는 공통 전압 생성기;를 더 포함하는 디스플레이 구동 장치.
  16. 제 12 항에 있어서,
    상기 캐패시터는 타단이 접지 전압이 인가되는 단자에 연결되는 디스플레이 구동 장치.
KR1020200074703A 2020-06-19 2020-06-19 디스플레이 구동 장치 KR20210156982A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200074703A KR20210156982A (ko) 2020-06-19 2020-06-19 디스플레이 구동 장치
US17/351,009 US20210398470A1 (en) 2020-06-19 2021-06-17 Display driving device
CN202110675945.3A CN113823209A (zh) 2020-06-19 2021-06-18 显示驱动设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200074703A KR20210156982A (ko) 2020-06-19 2020-06-19 디스플레이 구동 장치

Publications (1)

Publication Number Publication Date
KR20210156982A true KR20210156982A (ko) 2021-12-28

Family

ID=78923869

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200074703A KR20210156982A (ko) 2020-06-19 2020-06-19 디스플레이 구동 장치

Country Status (3)

Country Link
US (1) US20210398470A1 (ko)
KR (1) KR20210156982A (ko)
CN (1) CN113823209A (ko)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6593801B1 (en) * 2002-06-07 2003-07-15 Pericom Semiconductor Corp. Power down mode signaled by differential transmitter's high-Z state detected by receiver sensing same voltage on differential lines
KR100695064B1 (ko) * 2006-09-11 2007-03-14 주식회사 아나패스 수동 공통 모드 피드백 회로를 가지는 차동 신호 회로
KR101030957B1 (ko) * 2008-12-29 2011-04-28 주식회사 실리콘웍스 차동전류 구동 방식의 인터페이스 시스템
KR101483942B1 (ko) * 2008-12-30 2015-01-19 주식회사 동부하이텍 클록 복원을 위한 리시버

Also Published As

Publication number Publication date
CN113823209A (zh) 2021-12-21
US20210398470A1 (en) 2021-12-23

Similar Documents

Publication Publication Date Title
US10386873B2 (en) Power supply voltage control circuit and method, driver integrated circuit, and display device
JP4087895B2 (ja) 多重差動伝送システム
US8352793B2 (en) Device testing method and architecture
KR102321216B1 (ko) 표시 장치
KR20170053370A (ko) 소스 드라이버의 동작 방법, 디스플레이 구동 회로 및 디스플레이 구동 회로의 동작 방법
US20200234675A1 (en) Driving apparatus and driving signal generating method thereof
US8279206B2 (en) Differential signaling system and flat panel display with the same
JP2011048378A (ja) 平板ディスプレイ装置
US9847053B2 (en) Display apparatus, gate driver and operation method thereof
US9678919B2 (en) Collision detection in EIA-485 bus systems
US20190130812A1 (en) Display driving circuit, driving method thereof and display apparatus
KR102557335B1 (ko) 신호 전송 방법
JP2018023036A (ja) 電力線通信機能を備えた電子制御装置、アクチュエータ、電子制御システムおよびそれを用いた自動車
CN110609633A (zh) 显示驱动设备和包括该显示驱动设备的显示设备
KR20220022769A (ko) 표시장치 및 그의 구동방법
JP2002223204A (ja) 高速シリアル伝送方法および方式
KR100913528B1 (ko) 차동전류구동방식의 송신부, 차동전류구동방식의 수신부 및상기 송신부와 상기 수신부를 구비하는 차동전류구동방식의 인터페이스 시스템
KR20210156982A (ko) 디스플레이 구동 장치
JP2009077099A (ja) 信号送信機、信号受信機及び多重差動伝送システム
TW201629515A (zh) 積體電路及判斷積體電路之接腳連接狀況的方法
US11126582B2 (en) Circuit device, determination method for circuit device, and electronic apparatus
US11934282B2 (en) Error detection device and error detection method
KR100989736B1 (ko) 소스 구동부 및 이를 구비하는 액정 표시 장치
US8085008B2 (en) System for accounting for switch impendances
JP2009060489A (ja) 信号送信機、信号受信機及び多重差動伝送システム

Legal Events

Date Code Title Description
A201 Request for examination