JP2002223204A - 高速シリアル伝送方法および方式 - Google Patents
高速シリアル伝送方法および方式Info
- Publication number
- JP2002223204A JP2002223204A JP2001018569A JP2001018569A JP2002223204A JP 2002223204 A JP2002223204 A JP 2002223204A JP 2001018569 A JP2001018569 A JP 2001018569A JP 2001018569 A JP2001018569 A JP 2001018569A JP 2002223204 A JP2002223204 A JP 2002223204A
- Authority
- JP
- Japan
- Prior art keywords
- transmission
- data
- serial
- reception
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】
【課題】受信データ異常時に伝送路特性を補正するデー
タ送信ができなかった。 【解決手段】疑似ランダムパターンを生成するパターン
生成部１０と、送信入力データと疑似ランダムパターン
をシリアル変換する送信回路部１１と、送信クロック制
御信号と電流制御信号を出力する送信制御部１４と、シ
リアルデータを電流制御する電流制御回路１２と、送信
クロック周波数を可変する送信クロック回路１３とを有
する送信部１と；受信入力データをパラレルに逆変換し
て受信出力データと疑似ランダムパターンを出力する受
信回路部２０と、疑似ランダムパターンのビット誤り率
を測定するビット誤り率測定部２２と、その受信レベル
を検出する受信レベル検出部２１と、ビット誤り率と受
信レベルの特性情報を送信部１へフィードバックする受
信制御部２３と、送信クロックに同期して受信クロック
を生成する受信クロック回路２４を有する受信部２を備
える。
タ送信ができなかった。 【解決手段】疑似ランダムパターンを生成するパターン
生成部１０と、送信入力データと疑似ランダムパターン
をシリアル変換する送信回路部１１と、送信クロック制
御信号と電流制御信号を出力する送信制御部１４と、シ
リアルデータを電流制御する電流制御回路１２と、送信
クロック周波数を可変する送信クロック回路１３とを有
する送信部１と；受信入力データをパラレルに逆変換し
て受信出力データと疑似ランダムパターンを出力する受
信回路部２０と、疑似ランダムパターンのビット誤り率
を測定するビット誤り率測定部２２と、その受信レベル
を検出する受信レベル検出部２１と、ビット誤り率と受
信レベルの特性情報を送信部１へフィードバックする受
信制御部２３と、送信クロックに同期して受信クロック
を生成する受信クロック回路２４を有する受信部２を備
える。
Description
【０００１】
【発明の属する技術分野】本発明は高速シリアル伝送方
法および方式に関し、特に伝送路の状態を受信側から送
信側へフィードバックして伝送誤りを出来る限り無くす
ようにする高速シリアル伝送方法および方式に関する。
法および方式に関し、特に伝送路の状態を受信側から送
信側へフィードバックして伝送誤りを出来る限り無くす
ようにする高速シリアル伝送方法および方式に関する。
【０００２】
【従来の技術】従来の送信側の機器と受信側の機器との
間のシリアル伝送方式において、例えば特開平０１−１
５７６４７号公報の「シリアル伝送方式」では、伝送路
を通して送信側から伝送されたデータを受信側で監視し
て、その受信データが正常か異常かの情報を送信側へ通
知し、送信側は正常情報の通知を受けた場合はそのまま
次のデータを送出するが、異常情報の通知を受けた場合
は次のデータの送出を停止し、エラー処理を行なってい
た。
間のシリアル伝送方式において、例えば特開平０１−１
５７６４７号公報の「シリアル伝送方式」では、伝送路
を通して送信側から伝送されたデータを受信側で監視し
て、その受信データが正常か異常かの情報を送信側へ通
知し、送信側は正常情報の通知を受けた場合はそのまま
次のデータを送出するが、異常情報の通知を受けた場合
は次のデータの送出を停止し、エラー処理を行なってい
た。
【０００３】
【発明が解決しようとする課題】この従来の特開平０１
−１５７６４７号公報の「シリアル伝送方式」では、受
信側からの受信データが正常か異常かの情報を送信側へ
通知することはできるが、送信側は異常情報の通知を受
けた場合は次のデータの送出を停止してエラー処理する
のみで、受信側で受信波形の振幅を測定したり、ビット
誤り率を測定することにより伝送路に対応した送信側の
設定ができず、従って、伝送路の特性を補正する動作を
させることによる伝送エラーを減らすことができなかっ
た。
−１５７６４７号公報の「シリアル伝送方式」では、受
信側からの受信データが正常か異常かの情報を送信側へ
通知することはできるが、送信側は異常情報の通知を受
けた場合は次のデータの送出を停止してエラー処理する
のみで、受信側で受信波形の振幅を測定したり、ビット
誤り率を測定することにより伝送路に対応した送信側の
設定ができず、従って、伝送路の特性を補正する動作を
させることによる伝送エラーを減らすことができなかっ
た。
【０００４】従って本発明では、高速シリアル伝送にお
いては伝送路の状態（例えば、伝送路が非常に長い場合
や伝送路のインピーダンス整合が悪い場合）によっては
受信側で波形が歪むことがあり、その結果、アイ・パタ
ーンが潰れ伝送エラーの原因となることがあるため、伝
送路の状態を受信側で測定し、送信側にフィードバック
することにより伝送路に合った送信条件を用いてデータ
を送信出来るようにし、伝送誤りを出来る限り無くすこ
とを目的とする。
いては伝送路の状態（例えば、伝送路が非常に長い場合
や伝送路のインピーダンス整合が悪い場合）によっては
受信側で波形が歪むことがあり、その結果、アイ・パタ
ーンが潰れ伝送エラーの原因となることがあるため、伝
送路の状態を受信側で測定し、送信側にフィードバック
することにより伝送路に合った送信条件を用いてデータ
を送信出来るようにし、伝送誤りを出来る限り無くすこ
とを目的とする。
【０００５】
【課題を解決するための手段】本発明による高速シリア
ル伝送方法は、第１に、伝送路を通して送信側から受信
側へデータをシリアル伝送する高速シリアル伝送方法に
おいて、前記伝送路を通して前記送信側から疑似ランダ
ムパターンを送出し、前記受信側でその疑似ランダムパ
ターン受信レベルおよびビット誤り率を測定してその測
定情報を前記送信側へフィードバックして前記送信側の
前記データの送信条件を設定する。
ル伝送方法は、第１に、伝送路を通して送信側から受信
側へデータをシリアル伝送する高速シリアル伝送方法に
おいて、前記伝送路を通して前記送信側から疑似ランダ
ムパターンを送出し、前記受信側でその疑似ランダムパ
ターン受信レベルおよびビット誤り率を測定してその測
定情報を前記送信側へフィードバックして前記送信側の
前記データの送信条件を設定する。
【０００６】本発明による高速シリアル伝送方法は、第
２に、前記送信側の前記データの送信条件の設定は、始
めにシリアルの前記データの送出レベルを調整すること
により行ない、前記送出レベルの調整で前記ビット誤り
率を改善しきれないときは、次にシリアルの前記データ
のクロック周波数を調整することにより行なう。
２に、前記送信側の前記データの送信条件の設定は、始
めにシリアルの前記データの送出レベルを調整すること
により行ない、前記送出レベルの調整で前記ビット誤り
率を改善しきれないときは、次にシリアルの前記データ
のクロック周波数を調整することにより行なう。
【０００７】本発明による高速シリアル伝送方法は、第
３に、前記送信側から前記受信側への前記シリアル伝送
は、パラレル信号のＬＶＴＴＬレベルの送信入力データ
をＬＶＤＳレベルのシリアルデータに変換して行なう。
３に、前記送信側から前記受信側への前記シリアル伝送
は、パラレル信号のＬＶＴＴＬレベルの送信入力データ
をＬＶＤＳレベルのシリアルデータに変換して行なう。
【０００８】本発明による高速シリアル伝送方法は、第
４に、前記送出レベルの調整は、前記ＬＶＤＳレベルの
シリアルデータを駆動する電流を制御することにより行
なう。
４に、前記送出レベルの調整は、前記ＬＶＤＳレベルの
シリアルデータを駆動する電流を制御することにより行
なう。
【０００９】本発明による高速シリアル伝送方法は、第
５に、前記シリアルデータの電流の制御は、前記シリア
ルデータの変化点で行なう。
５に、前記シリアルデータの電流の制御は、前記シリア
ルデータの変化点で行なう。
【００１０】本発明による高速シリアル伝送方式は、第
１に、伝送路を通して送信側から受信側へデータをシリ
アル伝送する高速シリアル伝送方式において、疑似ラン
ダムパターンをパラレル信号で生成するパターン生成手
段と、前記疑似ランダムパターンおよびパラレル信号の
送信入力データを送信クロックに同期させてシリアルデ
ータに変換し送信出力データとして前記伝送路へ出力す
る送信手段と、前記受信側からのフィードバック制御信
号により前記送信出力データのレベルおよび伝送レート
を制御する送信側制御手段とを有する送信部と；前記送
信部から送出された前記送信出力データを受信入力デー
タとして入力されてパラレルデータに逆変換し受信クロ
ックに同期して受信出力データを出力するとともに前記
疑似ランダムパターンを抽出する受信手段と、前記受信
手段で抽出された前記疑似ランダムパターンのビット誤
り率を測定するとともにその受信レベルを測定するパタ
ーン測定手段と、前記パターン測定手段における前記ビ
ット誤り率および前記受信レベルの測定情報を前記送信
出力データのレベルおよび伝送レートを制御する前記フ
ィードバック制御信号として前記送信部の前記送信制御
手段へ送出する受信制御手段と、前記受信手段で抽出し
た前記疑似ランダムパターンから前記送信クロックを検
出してその送信クロックに同期した前記受信クロックを
生成する受信クロック生成手段とを有する受信部と；を
備える。
１に、伝送路を通して送信側から受信側へデータをシリ
アル伝送する高速シリアル伝送方式において、疑似ラン
ダムパターンをパラレル信号で生成するパターン生成手
段と、前記疑似ランダムパターンおよびパラレル信号の
送信入力データを送信クロックに同期させてシリアルデ
ータに変換し送信出力データとして前記伝送路へ出力す
る送信手段と、前記受信側からのフィードバック制御信
号により前記送信出力データのレベルおよび伝送レート
を制御する送信側制御手段とを有する送信部と；前記送
信部から送出された前記送信出力データを受信入力デー
タとして入力されてパラレルデータに逆変換し受信クロ
ックに同期して受信出力データを出力するとともに前記
疑似ランダムパターンを抽出する受信手段と、前記受信
手段で抽出された前記疑似ランダムパターンのビット誤
り率を測定するとともにその受信レベルを測定するパタ
ーン測定手段と、前記パターン測定手段における前記ビ
ット誤り率および前記受信レベルの測定情報を前記送信
出力データのレベルおよび伝送レートを制御する前記フ
ィードバック制御信号として前記送信部の前記送信制御
手段へ送出する受信制御手段と、前記受信手段で抽出し
た前記疑似ランダムパターンから前記送信クロックを検
出してその送信クロックに同期した前記受信クロックを
生成する受信クロック生成手段とを有する受信部と；を
備える。
【００１１】本発明による高速シリアル伝送方式は、第
２に、前記送信入力データおよび前記疑似ランダムパタ
ーンがＬＶＴＴＬレベルの信号であり、前記シリアルデ
ータがＬＶＤＳレベルの信号である。
２に、前記送信入力データおよび前記疑似ランダムパタ
ーンがＬＶＴＴＬレベルの信号であり、前記シリアルデ
ータがＬＶＤＳレベルの信号である。
【００１２】本発明による高速シリアル伝送方式は、第
３に、前記送信側制御手段が、前記ＬＶＤＳレベルのシ
リアルデータを駆動する電流を制御する電流制御手段を
有する。
３に、前記送信側制御手段が、前記ＬＶＤＳレベルのシ
リアルデータを駆動する電流を制御する電流制御手段を
有する。
【００１３】本発明による高速シリアル伝送方式は、第
４に、前記送信側制御手段が、前記送信クロックの周波
数を可変するクロック可変手段を有する。
４に、前記送信側制御手段が、前記送信クロックの周波
数を可変するクロック可変手段を有する。
【００１４】
【発明の実施の形態】次に本発明の一実施の形態につい
て図面を参照して説明する。
て図面を参照して説明する。
【００１５】本発明の一実施の形態を示す図１のブロッ
ク図によれば、高速シリアル伝送方式は、疑似ランダム
パターンをＬＶＴＴＬレベルのパラレル信号で生成する
パターン生成部１０と、パラレル信号のＬＶＴＴＬレベ
ルの送信入力データおよびパターン生成部１０からの疑
似ランダムパターンを送信クロックに同期させてＬＶＤ
Ｓレベルのシリアルデータに変換し送信出力データとし
て伝送路３へ出力するとともにそのＬＶＤＳレベルのシ
リアルデータの電流を制御して送信出力データのレベル
を調整あるいは送信クロック周波数を制御して伝送レー
トを可変する送信回路部１１と、受信側からのフィード
バック制御信号により送信クロック制御信号および電流
制御信号を出力する送信制御部１４と、送信制御部１４
からの電流制御信号により送信回路部１１のＬＶＤＳレ
ベルのシリアルデータを駆動する電流を制御する電流制
御回路１２と、送信制御部１４からの送信クロック制御
信号に制御されて送信回路部１１のシリアルデータの送
信クロック周波数を可変する送信クロック回路１３とを
有する送信部１と；送信部１から伝送路３を通して送出
された送信出力データを受信入力データとして入力され
てＬＶＴＴＬレベルのパラレルデータに逆変換し受信ク
ロックに同期して受信出力データを出力するとともに疑
似ランダムパターンを抽出する受信回路部２０と、受信
回路部２０で抽出された疑似ランダムパターンのビット
誤り率を測定するビット誤り率測定部２２と、受信回路
部２０で抽出された疑似ランダムパターンの受信レベル
を検出する受信レベル検出部２１と、受信回路部２０で
抽出された疑似ランダムパターンから送信クロックを検
出するとともにビット誤り率測定部２２で測定したビッ
ト誤り率および受信レベル検出部２１で検出した受信レ
ベルに基づき伝送路３の特性情報を出力し送信部１の送
信制御回路部１４へフィードバックする受信制御部２３
と、受信制御部２３で検出した送信クロックに同期して
受信クロックを生成する受信クロック回路２４とを有す
る受信部２と；を備える。
ク図によれば、高速シリアル伝送方式は、疑似ランダム
パターンをＬＶＴＴＬレベルのパラレル信号で生成する
パターン生成部１０と、パラレル信号のＬＶＴＴＬレベ
ルの送信入力データおよびパターン生成部１０からの疑
似ランダムパターンを送信クロックに同期させてＬＶＤ
Ｓレベルのシリアルデータに変換し送信出力データとし
て伝送路３へ出力するとともにそのＬＶＤＳレベルのシ
リアルデータの電流を制御して送信出力データのレベル
を調整あるいは送信クロック周波数を制御して伝送レー
トを可変する送信回路部１１と、受信側からのフィード
バック制御信号により送信クロック制御信号および電流
制御信号を出力する送信制御部１４と、送信制御部１４
からの電流制御信号により送信回路部１１のＬＶＤＳレ
ベルのシリアルデータを駆動する電流を制御する電流制
御回路１２と、送信制御部１４からの送信クロック制御
信号に制御されて送信回路部１１のシリアルデータの送
信クロック周波数を可変する送信クロック回路１３とを
有する送信部１と；送信部１から伝送路３を通して送出
された送信出力データを受信入力データとして入力され
てＬＶＴＴＬレベルのパラレルデータに逆変換し受信ク
ロックに同期して受信出力データを出力するとともに疑
似ランダムパターンを抽出する受信回路部２０と、受信
回路部２０で抽出された疑似ランダムパターンのビット
誤り率を測定するビット誤り率測定部２２と、受信回路
部２０で抽出された疑似ランダムパターンの受信レベル
を検出する受信レベル検出部２１と、受信回路部２０で
抽出された疑似ランダムパターンから送信クロックを検
出するとともにビット誤り率測定部２２で測定したビッ
ト誤り率および受信レベル検出部２１で検出した受信レ
ベルに基づき伝送路３の特性情報を出力し送信部１の送
信制御回路部１４へフィードバックする受信制御部２３
と、受信制御部２３で検出した送信クロックに同期して
受信クロックを生成する受信クロック回路２４とを有す
る受信部２と；を備える。
【００１６】詳述すると、送信入力データはＬＶＴＴＬ
（Ｌｏｗ Ｖｏｌｔａｇｅ Ｔｒａｎｓｉｓｔｏｒ Ｔ
ｒａｎｓｉｓｔｅｒ Ｌｅｖｅｌ）レベルのパラレル信
号として送信回路部１１に入力される。同様にパターン
生成部１０で生成された疑似ランダムパターンデータも
ＬＶＴＴＬレベルのパラレル信号で送信回路部１１に入
力される。ここで、送信回路部１１に疑似ランダムパタ
ーンが入力される場合は、送信回路部１１には送信入力
データは入力されない。反対に、送信入力データが入力
される場合は疑似ランダムパターンは入力されない。つ
まり、送信回路部１１の入力側において入力データの切
り替えを行なう。
（Ｌｏｗ Ｖｏｌｔａｇｅ Ｔｒａｎｓｉｓｔｏｒ Ｔ
ｒａｎｓｉｓｔｅｒ Ｌｅｖｅｌ）レベルのパラレル信
号として送信回路部１１に入力される。同様にパターン
生成部１０で生成された疑似ランダムパターンデータも
ＬＶＴＴＬレベルのパラレル信号で送信回路部１１に入
力される。ここで、送信回路部１１に疑似ランダムパタ
ーンが入力される場合は、送信回路部１１には送信入力
データは入力されない。反対に、送信入力データが入力
される場合は疑似ランダムパターンは入力されない。つ
まり、送信回路部１１の入力側において入力データの切
り替えを行なう。
【００１７】そして送信回路部１１は、これらのパラレ
ル信号をパラレル／シリアル変換し、ＬＶＤＳ（Ｌｏｗ
Ｖｏｌｔａｇｅ Ｄｉｆｆｅｒｅｎｔｉａｌ Ｓｉｇ
ｎａｌ）レベルのシリアル信号で送信出力データを受信
部２へ送出する。
ル信号をパラレル／シリアル変換し、ＬＶＤＳ（Ｌｏｗ
Ｖｏｌｔａｇｅ Ｄｉｆｆｅｒｅｎｔｉａｌ Ｓｉｇ
ｎａｌ）レベルのシリアル信号で送信出力データを受信
部２へ送出する。
【００１８】また送信回路部１１は、伝送路３の特性状
態の補正を送出レベルの調整により行なうために、電流
制御回路１２からの制御によりＬＶＴＴＬレベルのシリ
アル信号をそのデータの変化点駆動電流を制御する。
態の補正を送出レベルの調整により行なうために、電流
制御回路１２からの制御によりＬＶＴＴＬレベルのシリ
アル信号をそのデータの変化点駆動電流を制御する。
【００１９】さらに送信回路部１１は、伝送路３の特性
状態の補正を送信クロック回路１３からの制御により、
シリアル信号の伝送レートを可変することにより行な
う。
状態の補正を送信クロック回路１３からの制御により、
シリアル信号の伝送レートを可変することにより行な
う。
【００２０】送信部１から送出されたシリアル信号の送
信出力データは受信部２の受信回路部２０に受信入力デ
ータとして入力される。受信回路部２０は、入力された
ＬＶＤＳレベルのシリアル信号をＬＶＴＴＬレベルのパ
ラレル信号に変換する。そして受信回路部２０は、受信
入力データが送信入力データ対応であるときはそのパラ
レル変換されたデータを受信出力データとして出力し、
受信レベル検出部２１およびビット誤り測定部２２へは
出力しない。
信出力データは受信部２の受信回路部２０に受信入力デ
ータとして入力される。受信回路部２０は、入力された
ＬＶＤＳレベルのシリアル信号をＬＶＴＴＬレベルのパ
ラレル信号に変換する。そして受信回路部２０は、受信
入力データが送信入力データ対応であるときはそのパラ
レル変換されたデータを受信出力データとして出力し、
受信レベル検出部２１およびビット誤り測定部２２へは
出力しない。
【００２１】ここでシステムが立ち上がった初期動作時
(電源が入った場合など)および伝送路の変更などにより
受信入力データに補正が必要な場合には、送信部１から
疑似ランダムパターンを送出し、受信回路部２０でその
疑似ランダムパターンを抽出して受信レベル検出部２１
でその受信レベルの検出とビット誤り測定部２２でビッ
ト誤り率の測定を行う。この場合、受信回路部２０は、
疑似ランダムパターンを受信出力データの出力側には出
力しないようにする。
(電源が入った場合など)および伝送路の変更などにより
受信入力データに補正が必要な場合には、送信部１から
疑似ランダムパターンを送出し、受信回路部２０でその
疑似ランダムパターンを抽出して受信レベル検出部２１
でその受信レベルの検出とビット誤り測定部２２でビッ
ト誤り率の測定を行う。この場合、受信回路部２０は、
疑似ランダムパターンを受信出力データの出力側には出
力しないようにする。
【００２２】受信制御部２３では、ビット誤り率の測定
結果と受信レベルの検出結果とを元に送信部１の制御を
どのようにするかの判断を行い、その情報を送信制御部
１４へフィードバックする。
結果と受信レベルの検出結果とを元に送信部１の制御を
どのようにするかの判断を行い、その情報を送信制御部
１４へフィードバックする。
【００２３】なお、送信部１と受信部２との間を接続す
る伝送路３は、ここではインピーダンス整合された配線
パターンを用いたプリント板のバックボードや、シール
ド付きツイストペアケーブル、あるいは同軸ケーブルを
対象としている。
る伝送路３は、ここではインピーダンス整合された配線
パターンを用いたプリント板のバックボードや、シール
ド付きツイストペアケーブル、あるいは同軸ケーブルを
対象としている。
【００２４】続いて動作について説明する。
【００２５】受信部２では、まず初期動作時や伝送路３
の状態が変化した場合に、伝送路３の状態を測定するた
めに受信誤り率を測定する。これは、送信部１のパター
ン生成部４よりＰＮ（Ｐｓｅｕｄｏ Ｎｏｉｓｅ）パタ
ーンなどの疑似ランダムパターンを生成し、送信入力デ
ータの代わりに送信回路部１１に入力する。このとき、
通常の送信入力データは送信回路１１に入力しないよう
にする。送信回路部１１に入力された疑似ランダムパタ
ーンはＬＶＤＳレベルのシリアル信号に変換され受信部
２に送出されるが、受信回路部２０では、ＬＶＤＳレベ
ルのシリアル信号をシリアル／パラレル変換して受信出
力データとして出力しないで、受信レベル検出部２１と
ビット誤り測定部２２へ出力するようにする。受信レベ
ル検出部２１では、受信波形の振幅を測定し、その振幅
が規定値以内に入るような制御を受信制御部２３で行う
が、制御方法は次のように行う。
の状態が変化した場合に、伝送路３の状態を測定するた
めに受信誤り率を測定する。これは、送信部１のパター
ン生成部４よりＰＮ（Ｐｓｅｕｄｏ Ｎｏｉｓｅ）パタ
ーンなどの疑似ランダムパターンを生成し、送信入力デ
ータの代わりに送信回路部１１に入力する。このとき、
通常の送信入力データは送信回路１１に入力しないよう
にする。送信回路部１１に入力された疑似ランダムパタ
ーンはＬＶＤＳレベルのシリアル信号に変換され受信部
２に送出されるが、受信回路部２０では、ＬＶＤＳレベ
ルのシリアル信号をシリアル／パラレル変換して受信出
力データとして出力しないで、受信レベル検出部２１と
ビット誤り測定部２２へ出力するようにする。受信レベ
ル検出部２１では、受信波形の振幅を測定し、その振幅
が規定値以内に入るような制御を受信制御部２３で行う
が、制御方法は次のように行う。
【００２６】すなわち、システム立ち上がり時はあらか
じめ決められた初期値の設定で受信レベルの測定を行う
が、この結果、受信波形の振幅が少ない場合には送信部
１の電流制御回路１２で電流制御を行い、ＬＶＤＳレベ
ルのシリアル信号に流れる電流をデータの変化点のみ
(立ち上がり時および立ち下がり時)のみ増やす制御を行
う。これは伝送路の抵抗成分により波形がなまるためそ
れを補うためである。また逆に振幅が大きい場合は電流
を減らすように制御するが、最小はデフォルトの値とす
る。一方、ビット誤り測定部２２では、初期値の状態で
ビット誤りが多い場合は、電流制御回路１２での電流制
御を前述と同様の方法で行い、ＬＶＤＳに流れる電流を
増やすように制御する。逆にビット誤りがない場合は、
電流を減らすように制御するが、最小はデフォルト値と
する。
じめ決められた初期値の設定で受信レベルの測定を行う
が、この結果、受信波形の振幅が少ない場合には送信部
１の電流制御回路１２で電流制御を行い、ＬＶＤＳレベ
ルのシリアル信号に流れる電流をデータの変化点のみ
(立ち上がり時および立ち下がり時)のみ増やす制御を行
う。これは伝送路の抵抗成分により波形がなまるためそ
れを補うためである。また逆に振幅が大きい場合は電流
を減らすように制御するが、最小はデフォルトの値とす
る。一方、ビット誤り測定部２２では、初期値の状態で
ビット誤りが多い場合は、電流制御回路１２での電流制
御を前述と同様の方法で行い、ＬＶＤＳに流れる電流を
増やすように制御する。逆にビット誤りがない場合は、
電流を減らすように制御するが、最小はデフォルト値と
する。
【００２７】ここで、送信部１の送信制御部１４と受信
部２の受信制御部２３とは制御線で接続されており、こ
の制御線上のフィードバック制御情報は「電流を大きく
するか小さくするか」、「クロック周波数を増やすか減
らすか」、あるいは「初期状態かどうか」という情報で
ある。
部２の受信制御部２３とは制御線で接続されており、こ
の制御線上のフィードバック制御情報は「電流を大きく
するか小さくするか」、「クロック周波数を増やすか減
らすか」、あるいは「初期状態かどうか」という情報で
ある。
【００２８】なお、上述の制御が可変範囲を超えた場合
はアラームとし、制御が不能であることを報知すること
も可能である。
はアラームとし、制御が不能であることを報知すること
も可能である。
【００２９】さらに、上述のような制御を行っても引き
続き受信側での伝送誤りが生じている場合（制御不可能
の場合）には、使用状況によっては送信側シリアルデー
タの伝送スピードを落とす制御を行う。
続き受信側での伝送誤りが生じている場合（制御不可能
の場合）には、使用状況によっては送信側シリアルデー
タの伝送スピードを落とす制御を行う。
【００３０】つまり、送信部１の送信クロック回路１３
および受信部２の受信クロック回路２４出力のクロック
周波数を同時に落としていく制御を行う。すなわち、ク
ロック周波数を落とした場合は動作タイミング的に余裕
が出るため、クロック周波数が低いほど受信エラーが発
生しにくくなる。ただしこの場合も、クロック周波数の
可変範囲をあらかじめ決めておき、可変範囲を超えた場
合はアラームを発生させて制御不能であることを報知す
ることも可能である。
および受信部２の受信クロック回路２４出力のクロック
周波数を同時に落としていく制御を行う。すなわち、ク
ロック周波数を落とした場合は動作タイミング的に余裕
が出るため、クロック周波数が低いほど受信エラーが発
生しにくくなる。ただしこの場合も、クロック周波数の
可変範囲をあらかじめ決めておき、可変範囲を超えた場
合はアラームを発生させて制御不能であることを報知す
ることも可能である。
【００３１】
【発明の効果】第一の効果は、送信出力レベルおよび伝
送レートの送信側伝送パラメータを伝送路の状態に合わ
せて可変することができるので、伝送路の状態が悪くて
も伝送エラーを減らすことができ、自動的に最適の状態
に受信データを維持することができる。
送レートの送信側伝送パラメータを伝送路の状態に合わ
せて可変することができるので、伝送路の状態が悪くて
も伝送エラーを減らすことができ、自動的に最適の状態
に受信データを維持することができる。
【００３２】第二の効果は、伝送路に異常があった場合
は、制御不能となってアラームを出力することができる
ので、伝送路異常を報知することができる。
は、制御不能となってアラームを出力することができる
ので、伝送路異常を報知することができる。
【００３３】第三の効果は、送信出力レベルおよび伝送
レートの送信側伝送パラメータを伝送路の状態に合わせ
て可変するだけなので、エラー訂正等の特別な回路を必
要とせず、システムを簡易化できる。
レートの送信側伝送パラメータを伝送路の状態に合わせ
て可変するだけなので、エラー訂正等の特別な回路を必
要とせず、システムを簡易化できる。
【図１】本発明の一実施の形態の高速シリアル伝送方式
を示すブロック図である。
を示すブロック図である。
１ 送信部 ２ 受信部 ３ 伝送路 １１ 送信回路部 １０ パターン生成部 １２ 電流制御回路 １３ 送信クロック回路 １４ 送信制御部 ２０ 受信回路部 ２１ 受信レベル検出部 ２２ ビット誤り測定部 ２３ 受信制御部 ２４ 受信クロック回路
Claims (9)
- 【請求項１】 伝送路を通して送信側から受信側へデー
タをシリアル伝送する高速シリアル伝送方法において、 前記伝送路を通して前記送信側から疑似ランダムパター
ンを送出し、前記受信側でその疑似ランダムパターン受
信レベルおよびビット誤り率を測定してその測定情報を
前記送信側へフィードバックして前記送信側の前記デー
タの送信条件を設定することを特徴とする高速シリアル
伝送方法。 - 【請求項２】 前記送信側の前記データの送信条件の設
定は、始めにシリアルの前記データの送出レベルを調整
することにより行ない、前記送出レベルの調整で前記ビ
ット誤り率を改善しきれないときは、次にシリアルの前
記データのクロック周波数を調整することにより行なう
ことを特徴とする請求項１記載の高速シリアル伝送方
法。 - 【請求項３】 前記送信側から前記受信側への前記シリ
アル伝送は、パラレル信号のＬＶＴＴＬレベルの送信入
力データをＬＶＤＳレベルのシリアルデータに変換して
行なうことを特徴とする請求項１記載の高速シリアル伝
送方法。 - 【請求項４】 前記送出レベルの調整は、前記ＬＶＤＳ
レベルのシリアルデータを駆動する電流を制御すること
により行なうことを特徴とする請求項３記載の高速シリ
アル伝送方法。 - 【請求項５】 前記シリアルデータの電流の制御は、前
記シリアルデータの変化点で行なうことを特徴とする請
求項７記載の高速シリアル伝送方法。 - 【請求項６】 伝送路を通して送信側から受信側へデー
タをシリアル伝送する高速シリアル伝送方式において、 疑似ランダムパターンをパラレル信号で生成するパター
ン生成手段と、前記疑似ランダムパターンおよびパラレ
ル信号の送信入力データを送信クロックに同期させてシ
リアルデータに変換し送信出力データとして前記伝送路
へ出力する送信手段と、前記受信側からのフィードバッ
ク制御信号により前記送信出力データのレベルおよび伝
送レートを制御する送信側制御手段とを有する送信部
と；前記送信部から送出された前記送信出力データを受
信入力データとして入力されてパラレルデータに逆変換
し受信クロックに同期して受信出力データを出力すると
ともに前記疑似ランダムパターンを抽出する受信手段
と、前記受信手段で抽出された前記疑似ランダムパター
ンのビット誤り率を測定するとともにその受信レベルを
測定するパターン測定手段と、前記パターン測定手段に
おける前記ビット誤り率および前記受信レベルの測定情
報を前記送信出力データのレベルおよび伝送レートを制
御する前記フィードバック制御信号として前記送信部の
前記送信制御手段へ送出する受信制御手段と、前記受信
手段で抽出した前記疑似ランダムパターンから前記送信
クロックを検出してその送信クロックに同期した前記受
信クロックを生成する受信クロック生成手段とを有する
受信部と；を備えることを特徴とする高速シリアル伝送
方式。 - 【請求項７】 前記送信入力データおよび前記疑似ラン
ダムパターンがＬＶＴＴＬレベルの信号であり、前記シ
リアルデータがＬＶＤＳレベルの信号であることを特徴
とする請求項６記載の高速シリアル伝送方式。 - 【請求項８】 前記送信側制御手段が、前記ＬＶＤＳレ
ベルのシリアルデータを駆動する電流を制御する電流制
御手段を有することを特徴とする請求項６あるいは７記
載の高速シリアル伝送方式。 - 【請求項９】 前記送信側制御手段が、前記送信クロッ
クの周波数を可変するクロック可変手段を有することを
特徴とする請求項６記載の高速シリアル伝送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001018569A JP3509757B2 (ja) | 2001-01-26 | 2001-01-26 | 高速シリアル伝送方法および方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001018569A JP3509757B2 (ja) | 2001-01-26 | 2001-01-26 | 高速シリアル伝送方法および方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002223204A true JP2002223204A (ja) | 2002-08-09 |
| JP3509757B2 JP3509757B2 (ja) | 2004-03-22 |
Family
ID=18884576
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001018569A Expired - Fee Related JP3509757B2 (ja) | 2001-01-26 | 2001-01-26 | 高速シリアル伝送方法および方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3509757B2 (ja) |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006148389A (ja) * | 2004-11-18 | 2006-06-08 | Sony Corp | 信号伝送システム |
| JP2006253862A (ja) * | 2005-03-09 | 2006-09-21 | Sony Corp | 無線通信システム、無線通信装置及び無線通信方法、並びにコンピュータ・プログラム |
| JP2007053648A (ja) * | 2005-08-19 | 2007-03-01 | Fujitsu Ltd | 通信機能を有する装置、送信器自動調整方法、システム及びプログラム |
| JP2007067793A (ja) * | 2005-08-31 | 2007-03-15 | Aiphone Co Ltd | テレビドアホン装置 |
| US7249293B2 (en) * | 2001-04-17 | 2007-07-24 | Fujitsu Limited | Method and device for testing for the occurrence of bit errors |
| JP2007306065A (ja) * | 2006-05-08 | 2007-11-22 | Nec Computertechno Ltd | 情報処理システム、情報処理装置、インピーダンス調整方法及びプログラム |
| JP2007318227A (ja) * | 2006-05-23 | 2007-12-06 | Mitsubishi Electric Corp | 信号品質最適化装置及び信号品質最適化システム |
| JP2008112628A (ja) * | 2006-10-30 | 2008-05-15 | Nec Lighting Ltd | 連鎖式閃光灯システム |
| JP2010050955A (ja) * | 2008-07-07 | 2010-03-04 | Intel Corp | 一定のビット誤り率を有する高速リンクのための可調送信機電力 |
| US7839924B2 (en) | 2004-09-17 | 2010-11-23 | Nec Corporation | Partial response transmission system |
| JP2010288198A (ja) * | 2009-06-15 | 2010-12-24 | Fulc Ware Corp | 電源重畳多重通信システム、及び通信装置 |
| US8054871B2 (en) | 2008-03-27 | 2011-11-08 | Renesas Electronics Corporation | Semiconductor device and semiconductor integrated circuit |
| JP2015192168A (ja) * | 2014-03-27 | 2015-11-02 | 日本電気株式会社 | 信号伝送システム、送信装置、信号伝送方法、および送信装置制御プログラム |
| JP2016208164A (ja) * | 2015-04-20 | 2016-12-08 | ソニー株式会社 | 通信装置、通信システム、および通信方法 |
| WO2019009060A1 (ja) * | 2017-07-03 | 2019-01-10 | ソニーセミコンダクタソリューションズ株式会社 | 送信装置および方法、並びに、受信装置および方法 |
-
2001
- 2001-01-26 JP JP2001018569A patent/JP3509757B2/ja not_active Expired - Fee Related
Cited By (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7249293B2 (en) * | 2001-04-17 | 2007-07-24 | Fujitsu Limited | Method and device for testing for the occurrence of bit errors |
| US7839924B2 (en) | 2004-09-17 | 2010-11-23 | Nec Corporation | Partial response transmission system |
| JP4543897B2 (ja) * | 2004-11-18 | 2010-09-15 | ソニー株式会社 | 信号伝送システム |
| JP2006148389A (ja) * | 2004-11-18 | 2006-06-08 | Sony Corp | 信号伝送システム |
| JP2006253862A (ja) * | 2005-03-09 | 2006-09-21 | Sony Corp | 無線通信システム、無線通信装置及び無線通信方法、並びにコンピュータ・プログラム |
| JP4734970B2 (ja) * | 2005-03-09 | 2011-07-27 | ソニー株式会社 | 無線通信システム、無線通信装置及び無線通信方法、並びにコンピュータ・プログラム |
| JP2007053648A (ja) * | 2005-08-19 | 2007-03-01 | Fujitsu Ltd | 通信機能を有する装置、送信器自動調整方法、システム及びプログラム |
| JP2007067793A (ja) * | 2005-08-31 | 2007-03-15 | Aiphone Co Ltd | テレビドアホン装置 |
| JP4685555B2 (ja) * | 2005-08-31 | 2011-05-18 | アイホン株式会社 | テレビドアホン装置 |
| JP2007306065A (ja) * | 2006-05-08 | 2007-11-22 | Nec Computertechno Ltd | 情報処理システム、情報処理装置、インピーダンス調整方法及びプログラム |
| JP2007318227A (ja) * | 2006-05-23 | 2007-12-06 | Mitsubishi Electric Corp | 信号品質最適化装置及び信号品質最適化システム |
| JP2008112628A (ja) * | 2006-10-30 | 2008-05-15 | Nec Lighting Ltd | 連鎖式閃光灯システム |
| US8054871B2 (en) | 2008-03-27 | 2011-11-08 | Renesas Electronics Corporation | Semiconductor device and semiconductor integrated circuit |
| US9106373B2 (en) | 2008-07-07 | 2015-08-11 | Intel Corporation | Adjustable transmitter power for high speed links with constant bit error rate |
| US8638866B2 (en) | 2008-07-07 | 2014-01-28 | Intel Corporation | Adjustable transmitter power for high speed links with constant bit error rate |
| JP2010050955A (ja) * | 2008-07-07 | 2010-03-04 | Intel Corp | 一定のビット誤り率を有する高速リンクのための可調送信機電力 |
| JP2010288198A (ja) * | 2009-06-15 | 2010-12-24 | Fulc Ware Corp | 電源重畳多重通信システム、及び通信装置 |
| JP2015192168A (ja) * | 2014-03-27 | 2015-11-02 | 日本電気株式会社 | 信号伝送システム、送信装置、信号伝送方法、および送信装置制御プログラム |
| US9509454B2 (en) | 2014-03-27 | 2016-11-29 | Nec Corporation | Signal transmission system, transmission apparatus, receiver apparatus, signal transmission method, transmission apparatus control program, and receiver apparatus control program |
| JP2016208164A (ja) * | 2015-04-20 | 2016-12-08 | ソニー株式会社 | 通信装置、通信システム、および通信方法 |
| US10389436B2 (en) | 2015-04-20 | 2019-08-20 | Sony Corporation | Communication device, communication system, and communication method |
| WO2019009060A1 (ja) * | 2017-07-03 | 2019-01-10 | ソニーセミコンダクタソリューションズ株式会社 | 送信装置および方法、並びに、受信装置および方法 |
| US11108988B2 (en) | 2017-07-03 | 2021-08-31 | Sony Semiconductor Solutions Corporation | Transmitter and transmission method and receiver and reception method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3509757B2 (ja) | 2004-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002223204A (ja) | 高速シリアル伝送方法および方式 | |
| US9355054B2 (en) | Digital calibration-based skew cancellation for long-reach MIPI D-PHY serial links | |
| US8035424B2 (en) | AC-coupled interface circuit | |
| JP4641900B2 (ja) | 半導体装置及びテスト方法 | |
| JP6068193B2 (ja) | 受信装置及び送受信システム | |
| US10714051B1 (en) | Driving apparatus and driving signal generating method thereof | |
| US7956660B2 (en) | Signal processing device | |
| US20130089122A1 (en) | Method for adaptively driving data transmission and communication device using the same | |
| WO2013131803A1 (en) | Collision detection in eia-485 bus systems | |
| CN110246468B (zh) | 一种摆幅调整驱动装置 | |
| US20110075761A1 (en) | Differential signal transmission system and method | |
| JP2000341135A (ja) | 自動スキュー調整装置 | |
| JP2007295021A (ja) | 受信装置及び受信方法 | |
| US7460602B2 (en) | Method for performing high speed serial link output stage having self adaptation for various impairments | |
| US6801043B2 (en) | Time domain reflectometry based transmitter equalization | |
| US11985219B2 (en) | Digital communications bus suitable for automotive applications | |
| US20210398470A1 (en) | Display driving device | |
| US11757684B2 (en) | Retiming circuit module, signal transmission system, and signal transmission method | |
| JP2001127614A (ja) | 半導体集積回路及びそのインピーダンス制御方法 | |
| JP2008060768A (ja) | 終端抵抗調整方法、及び終端抵抗調整回路 | |
| JP4952167B2 (ja) | データ伝送装置 | |
| KR20090064886A (ko) | Ｌｖｄｓ 최적 파형 자동 설정 장치 및 방법 | |
| JP2009060312A (ja) | オフセット電圧補償付き差動通信回路 | |
| JP2004088576A (ja) | ディジタル信号伝送装置 | |
| JPH0715298A (ja) | クロックレベル自動調整回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031209 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20031222 |
|
| LAPS | Cancellation because of no payment of annual fees |