JPH0715298A - クロックレベル自動調整回路 - Google Patents

クロックレベル自動調整回路

Info

Publication number
JPH0715298A
JPH0715298A JP5150238A JP15023893A JPH0715298A JP H0715298 A JPH0715298 A JP H0715298A JP 5150238 A JP5150238 A JP 5150238A JP 15023893 A JP15023893 A JP 15023893A JP H0715298 A JPH0715298 A JP H0715298A
Authority
JP
Japan
Prior art keywords
signal
level
input
differential
buffer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP5150238A
Other languages
English (en)
Inventor
Kazuyuki Tajima
一幸 田島
Masaaki Kawai
正昭 河合
Hidetoshi Naito
英俊 内藤
Yuji Takizawa
雄二 滝澤
Toshimi Ikeda
聡美 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP5150238A priority Critical patent/JPH0715298A/ja
Publication of JPH0715298A publication Critical patent/JPH0715298A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Detection And Prevention Of Errors In Transmission (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

(57)【要約】 【目的】 本発明は、ECLレベル等の高速のクロック
信号を同軸ケーブル等を用いて伝送する場合に終端での
電圧レベルを自動的に調整する回路に関し、差動バッフ
ァの出力信号のレベルを監視して差動バッファへの入力
リファレンス電圧を適切に調整し、受信信号のレベルず
れを確実に補償することを目的とする。 【構成】 クロック信号と入力リファレンス電圧との差
分信号をレベル調整後のクロック信号として出力する差
動バッファ1と、この差動バッファ1からの出力信号の
平均を得る低域通過フィルタ6と、この低域通過フィル
タ6からの平均とクロック信号について予め設定されて
いる所定レベルに対応する設定電圧との差分信号を入力
リファレンス電圧として差動バッファ1へフィードバッ
クするオペアンプ7とをそなえて構成する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、ECL(Emitter Coup
led Logic)レベル等の高速のクロック信号(ディジタル
信号)を同軸ケーブル等を用いて伝送する場合に終端
(受信側)での電圧レベルを自動的に調整するための回
路に関する。
【0002】
【従来の技術】一般に、図9に示すように、ECLバッ
ファ31からのECLレベルの信号を同軸ケーブル32
を用いて伝送する場合、受信側では、その同軸ケーブル
32の特性インピーダンスで終端している。なお、図9
中、符号33は受信バッファ(差動バッファ)を示し、
T は終端抵抗、VTTは終端電圧である。
【0003】このとき、同軸ケーブル32に直流抵抗Z
cがあると、同軸ケーブル32の入口a点と出口b点と
の間で電圧降下が生じ、b点では直流レベルが本来のE
CLレベルの中心からずれてしまう。このようなずれ
は、出力での交流振幅が大きければ問題ないが、振幅が
減衰する場合には、図10(b)に示すように、受信バ
ッファ33での識別不確定範囲のために出力波形が歪ん
でしまう。
【0004】図10(a),(b)において、点線より
も上側がハイ(H)レベル、破線よりも下側がロー
(L)レベルであると識別されるものとすると、図10
(a)に示すように、点線よりも上側に出ている部分
と、破線から下側に出ている部分とが同じ場合には、出
力波形におけるHレベルとLレベルとの幅はほぼ等しく
なるが、入力波形の電圧レベルがECLからずれている
と、図10(b)に示すように、出力波形におけるHレ
ベルとLレベルとの幅が異なってしまい、出力波形は歪
んでしまうことになる。
【0005】そこで、従来、図11(a)に示すよう
に、受信バッファ33の反転入力端子34に低域通過フ
ィルタ(LPF)35を接続し、この低域通過フィルタ
35を通して同軸ケーブル33からの信号を受信バッフ
ァ33の反転入力端子34に入力することにより、入力
信号の平均(HレベルとLレベルとの中間)を入力し
て、ECLからのずれを補償する手段や、図11(b)
に示すように、電源電圧から抵抗分割により固定電圧
(リファレンス電圧)信号を発生させ、その固定電圧信
号を受信バッファ33の反転入力端子34に入力するこ
とにより、ECLからのずれを補償する手段などが用い
られている。
【0006】
【発明が解決しようとする課題】しかしながら、上述し
た前者の従来技術、つまり、入力信号の平均を受信バッ
ファ33の反転入力端子34に入力する手段では、平均
を入力しても、ICの特性によっては出力波形の平均が
ECLのHレベルとLレベルとの中間にくるとは限ら
ず、その場合、バッファ1段当たりのずれは小さくて
も、バッファを多段接続するとずれが大きくなり、出力
波形が歪むほか、入力の平均が入力波形の振幅の中心に
くるような波形でなければ使うことができない。
【0007】また、上述した後者の従来技術、つまり、
固定電圧信号を受信バッファ33の反転入力端子34に
入力する手段では、温度変動や電源変動に対して補償す
るのが困難である。本発明は、このような課題に鑑み創
案されたもので、クロック信号の伝送時に伝送路の減衰
等によって終端側で波形の中心レベルがずれてしまう場
合に、受信側の差動バッファの出力信号のレベルを監視
して差動バッファへの入力リファレンス電圧信号を適切
に調整し、受信信号のレベルずれを確実に補償できるよ
うにしたクロックレベル自動調整回路を提供することを
目的とする。
【0008】
【課題を解決するための手段】図1は本発明の原理ブロ
ック図で、この図1において、1はクロック信号の受信
側に設けられる差動バッファ(受信バッファ)で、この
差動バッファ1には、クロック信号が正転入力端子2か
ら入力されるとともに入力リファレンス電圧信号が反転
入力端子3から入力され、これらのクロック信号と入力
リファレンス電圧との差分信号がレベル調整後のクロッ
ク信号として正転出力端子4から出力されるようになっ
ている。
【0009】また、6は差動バッファ1の反転出力端子
5から出力された信号(レベル調整後のクロック信号の
反転信号)の平均を得る低域通過フィルタ(LPF,平
均化手段)、7は低域通過フィルタ6からの平均とクロ
ック信号について予め設定されている所定レベル(例え
ばECLレベルの中心)に対応する設定電圧との差分信
号を入力リファレンス電圧として差動バッファ1の反転
入力端子3へフィードバックするオペアンプ(フィード
バック制御手段)である。
【0010】さらに、8は差動バッファ1へのクロック
入力の断状態を検出する信号断検出手段、9は信号断検
出手段8により差動バッファ1へのクロック入力の断状
態が検出された場合に差動バッファ1の反転入力端子3
に入力する入力リファレンス電圧をオペアンプ7の差分
信号から固定電圧(固定値)に切り替えるフィードバッ
ク(FB)/固定値切替手段である。
【0011】
【作用】上述の本発明のクロックレベル自動調整回路で
は、入力信号がクロック信号であれば、その信号の平均
値がほぼ波形の振幅の中心にくるため、差動バッファ1
の反転出力端子5から出力された信号(レベル調整後の
クロック信号の反転信号)を低域通過フィルタ6で平均
化する。
【0012】そして、その出力信号がクロック信号につ
いて予め設定されている所定レベル(例えばECLレベ
ルの中心)の中心にくるように、オペアンプ7により、
低域通過フィルタ6からの平均と設定電圧との差分をと
り、その差分信号を入力リファレンス電圧として差動バ
ッファ1の反転入力端子3へフィードバックする。これ
により、出力信号の平均が波形の振幅の中心から多少ず
れていても、入力信号の平均を入力リファレンス電圧と
するよりもレベルのずれを小さく抑えることができる。
【0013】一方、このようなオペアンプ7によるフィ
ードバック制御を継続していると、入力信号がない場
合、つまり差動バッファ1の正転入力端子2に入力され
るクロック信号がなくなった場合でもフィードバック制
御が行なわれるため、入力信号がLレベルならば入力リ
ファレンス電圧もLレベル付近になってしまい、再びク
ロック信号が入力された際に、入力リファレンス電圧が
大きくずれているために、フィードバック制御がかから
なくなってしまう。
【0014】そこで、入力信号がLレベルまたはHレベ
ルに固定されたような場合、本発明では、その状態がク
ロック入力の断状態として信号断検出手段8により検出
され、フィードバック/固定値切替手段9により、差動
バッファ1の反転入力端子3に入力する入力リファレン
ス電圧が、オペアンプ7の差分信号から固定電圧(固定
値)に切り替えられ、フィードバックループを形成しな
いようにしている。
【0015】
【実施例】以下、図面を参照して本発明の実施例を説明
する。 (a)第1実施例の説明 図2は本発明の第1実施例を示すブロック図で、この図
2に示すように、例えばECLレベルのクロック信号を
同軸ケーブル等の伝送路から受信する差動バッファ(受
信バッファ)1が受信側にそなえられ、この差動バッフ
ァ1には、クロック信号が正転入力端子2から入力され
るとともに入力リファレンス電圧信号が反転入力端子3
から入力され、これらのクロック信号と入力リファレン
ス電圧との差分信号がレベル調整後のクロック信号とし
て正転出力端子4から出力されるようになっている。
【0016】また、差動バッファ1の反転出力端子5に
は低域通過フィルタ(LPF,平均化手段)6が接続さ
れており、この低域通過フィルタ6により、差動バッフ
ァ1の反転出力端子5から出力された信号(レベル調整
後のクロック信号の反転信号)が平均化されるようにな
っている。そして、低域通過フィルタ6からの平均はリ
ミッタ付きオペアンプ(フィードバック制御手段)7A
に入力されるようになっている。このリミッタ付きオペ
アンプ7Aは、低域通過フィルタ6からの平均とクロッ
ク信号について予め設定されている所定レベル(例えば
ECLレベルの中心)に対応する設定電圧との差分信号
を入力リファレンス電圧として差動バッファ1の反転入
力端子3へフィードバックするものである。ここで、差
動バッファ1の入力電圧範囲には制限があるため、本実
施例では、オペアンプ7Aの出力電圧を制限するための
リミッタとしての機能がオペアンプ7Aに付加されてい
る。このリミッタとしての機能はツェナダイオードを用
いることで容易に実現することができる。
【0017】さらに、8Aは差動バッファ1へのクロッ
ク入力の断状態を検出するクロック断検出回路(信号断
検出手段)で、このクロック断検出回路8Aは、例えば
図3に示すように構成され、差動バッファ1の正転出力
端子4および反転出力端子5からの出力についてそれぞ
れピーク検出を行ない、各ピーク検出結果についての論
理積の反転信号をクロック断検出信号(切替入力信号)
として出力するNANDゲート10を有して構成されて
いる。
【0018】このクロック断検出回路8Aにおいては、
クロック入力がある場合には、正転出力端子4および反
転出力端子5の両方でピークが検出されてNANDゲー
ト10への入力はいずれもHレベルとなって、NAND
ゲート10からの出力はLレベルとなる一方、クロック
入力が断状態になると、正転出力端子4および反転出力
端子5のいずれかがLレベルになり、NANDゲート1
0からの出力はHレベルになる。
【0019】9はクロック断検出回路8Aにより差動バ
ッファ1へのクロック入力の断状態が検出された場合
(切替入力信号がHレベルとなった場合)に差動バッフ
ァ1の反転入力端子3に入力する入力リファレンス電圧
をオペアンプ7の差分信号から固定電圧(固定値)に切
り替えるフィードバック(FB)/固定値切替回路であ
る。
【0020】このフィードバック/固定値切替回路9A
は、例えば図4に示すように、トランジスタ11〜16
を組み合わせて構成されており、通常時つまりクロック
入力がある場合には、クロック断検出回路8Aからの切
替入力信号はLレベルであるので、トランジスタ11が
オン状態となって、オペアンプ7Aからの差分信号がそ
のまま入力リファレンス電圧として出力されるが、クロ
ック入力の断状態が検出されるとクロック断検出回路8
Aからの切替入力信号がHレベルとなり、トランジスタ
12がオン状態となり、電圧Vref2,Vref3で決まる固
定の設定電圧が出力されるようになっている。
【0021】上述の構成により、第1実施例では、差動
バッファ1の反転入力端子3への入力リファレンス電圧
がずれていると、差動バッファ1からの出力クロックの
レベルも本来のECLレベルからずれているため、低域
通過フィルタ6からの平均出力もECLレベルからずれ
てくる。このとき、オペアンプ7Aにおいて、設定電圧
をECLの中心レベル(または次段のバッファのリファ
レンス側のレベル)に合わせておくことにより、低域通
過フィルタ6からの平均出力の、設定電圧からのずれが
差分信号として検出され、その差分信号が、差動バッフ
ァ1の反転入力端子3への入力リファレンス電圧として
修正出力され、差動バッファ1からの出力波形の振幅の
中心がECLレベルの中心に合うようにフィードバック
制御され、出力信号の平均が波形の振幅の中心から多少
ずれていても、入力信号の平均を入力リファレンス電圧
とする従来技術よりもレベルのずれを小さく抑えること
ができる。
【0022】従って、高周波信号(クロック信号)の伝
送時に伝送路の減衰等によって終端側で波形の中心レベ
ルがずれてしまう場合に、上述のように、受信側の差動
バッファ1の出力信号のレベルを監視してフィードバッ
クすることにより、差動バッファ1の反転入力端子3へ
の入力リファレンス電圧信号が、差動バッファ1からの
出力が最適なレベルになるように適切に調整され、受信
信号のレベルずれを確実に補償できるのである。
【0023】一方、クロック断検出回路8Aにより、差
動バッファ1に入力されるクロック信号の断状態が検出
されると、フィードバック/固定値切替回路9Aによ
り、差動バッファ1の反転入力端子3に入力する入力リ
ファレンス電圧が、オペアンプ7の差分信号から固定電
圧(固定値;例えばECLレベルの中心付近の値を用い
る)に切り替えられ、フィードバックループを形成しな
いようにしている。
【0024】これにより、クロック断時にオペアンプ7
Aによるフィードバック制御を継続して入力リファレン
ス電圧を大きくずれた状態に保持してしまうのを防止す
ることができ、再びクロック信号が入力された場合にフ
ィードバック制御不能となるのを確実に防止できる。こ
のように、第1実施例によれば、差動バッファ1の反転
入力端子3への入力リファレンス電圧を正しく制御でき
るだけでなく、信号断時にも正しい入力リファレンス電
圧を出力できるのである。
【0025】(b)第2実施例の説明 図5は本発明の第2実施例を示すブロック図で、この図
5に示すように、第2実施例も第1実施例とほぼ同様に
構成されているが、この第2実施例では、信号断検出手
段として、第1実施例のクロック断検出回路8Aに代
え、OP−AMP両端検出回路8Bがそなえれ、このO
P−AMP両端検出回路8Bからの切替入力信号が、第
1実施例と全く同様構成のフィードバック/固定値切替
回路9Aに入力されるようになっている。なお、図中、
既述の符号と同一の符号は同一部分を示しており、OP
−AMP両端検出回路8B以外の部分は、第1実施例と
全く同様に構成されているので、その説明は省略する。
【0026】第2実施例のOP−AMP両端検出回路8
Bは、オペアンプ7Aからの出力、即ち差動バッファ1
への入力リファレンス電圧でクロック入力の断状態を検
出するもので、例えば図6に示すように構成されてい
る。フィードバック制御を継続した状態でクロック信号
が断状態となり、差動バッファ1への入力信号がLレベ
ルになると、入力リファレンス電圧もLレベル付近に近
づいていく。そこで、入力リファレンス電圧がLレベル
もしくはHレベルに近づいた時に、これを検出して、そ
の検出時には、フィードバック/固定値切替回路9Aに
より入力リファレンス電圧を固定電圧に切り替えるよう
にしている。
【0027】従って、図6に示すように、第2実施例の
OP−AMP両端検出回路8Bは、2組のコンパレータ
17,18と、これらのコンパレータ17,18からの
信号の論理和を出力するORゲート19とから構成され
ている。ここで、コンパレータ17は、オペアンプ7A
からの出力をHレベルリファレンスと比較し、オペアン
プ7Aからの出力がHレベルリファレンスよりも高い時
にHレベルの信号を出力するものであり、コンパレータ
18は、オペアンプ7Aからの出力をLレベルリファレ
ンスと比較し、オペアンプ7Aからの出力がLレベルリ
ファレンスよりも低い時にHレベルの信号を出力するも
のである。
【0028】これにより、正常時(クロック信号入力
時)には、コンパレータ17,18からの出力信号はい
ずれもLレベルとなり、ORゲート19からの出力(切
替入力信号)もLレベルとなる。逆に、オペアンプ7A
からの出力がLレベルリファレンスからHレベルリファ
レンスまでの範囲を外れた場合には、コンパレータ1
7,18からの出力信号のいずれか一方がHレベルとな
り、ORゲート19からの出力がHレベルとなり、クロ
ック信号の断状態が検出される。従って、この第2実施
例によっても、第1実施例と全く同様の作用効果が得ら
れる。
【0029】(c)第3実施例の説明 図7は本発明の第3実施例を示すブロック図で、この図
7に示すように、第3実施例も第1,第2実施例とほぼ
同様に構成されているが、この第3実施例では、受信側
のバッファを複数段(図中では差動バッファ1と受信バ
ッファ20との2段)接続した場合に、前段の差動バッ
ファ1と後段の受信バッファ20とで信号の振幅の中心
電圧レベルが変化していかないようにフィードバック制
御を行なっている。前段の差動バッファ1と後段の受信
バッファ20とで信号の振幅の中心電圧レベルが変化す
ると、さらにバッファを多段接続した場合に信号の振幅
の中心電圧レベルが最終的に大きく変化してしまうこと
が考えられる。
【0030】そこで、第3実施例では、図7に示すよう
に、オペアンプ7Aの前段に、受信バッファ20を模擬
する受信バッファ20と全く同じ特性の模擬用受信バッ
ファ21をそなえ、オペアンプ7Aには、差動アンプ1
の反転出力端子3からの信号を低域通過フィルタ6によ
り平均化したものと、差動アンプ1の反転出力端子3か
らの信号を模擬用受信バッファ21を通過させた後に低
域通過フィルタ22により平均化したものとを入力して
いる。このとき、模擬用受信バッファ21の反転入力端
子に、第1実施例で前述した設定電圧が入力されてい
る。
【0031】上述の構成により、第3実施例では、差動
アンプ1からの出力の振幅の中心電圧レベルと、模擬用
受信バッファ21(つまりは実際の受信バッファ20)
からの出力の振幅の中心電圧レベルとを比較し、その差
がなくなるように1段目の差動バッファ1への入力リフ
ァレンス電圧がフィードバック制御されることになり、
複数段のバッファを接続した場合に信号の振幅の中心電
圧レベルが変化するのを確実に防止することができる。
【0032】なお、上述した第3実施例では、オペアン
プ7Aの前段に、受信バッファ20と全く同じ特性の模
擬用受信バッファ21をそなえているが、図8に示すよ
うに、受信バッファ20からの出力を、直接、低域通過
フィルタ22に入力するように構成してもよく、この場
合も上述した第3実施例と全く同様の作用効果が得られ
る。
【0033】
【発明の効果】以上詳述したように、本発明のクロック
レベル自動調整回路(請求項1)によれば、受信側の差
動バッファの出力信号のレベルを監視してフィードバッ
クすることにより、差動バッファへの入力リファレンス
電圧信号が、差動バッファからの出力が最適なレベルに
なるように適切に調整され、受信信号のレベルずれを確
実に補償できる効果がある。
【0034】また、信号断検出手段により差動バッファ
に入力されるクロック信号の断状態を検出すると、切替
手段により差動バッファに入力する入力リファレンス電
圧をフィードバック制御手段の差分信号から固定電圧に
切り替えることにより(請求項2)、クロック断時に
は、フィードバックループを形成せず、フィードバック
制御を継続して入力リファレンス電圧を大きくずれた状
態に保持してしまうのを防止し、再びクロック信号が入
力された場合にフィードバック制御不能となるのを確実
に防止できる効果もある。
【図面の簡単な説明】
【図1】本発明の原理ブロック図である。
【図2】本発明の第1実施例を示すブロック図である。
【図3】第1実施例におけるクロック断検出回路の構成
例を示す回路図である。
【図4】第1実施例におけるフィードバック/固定値切
替回路の構成例を示す回路図である。
【図5】本発明の第2実施例を示すブロック図である。
【図6】第2実施例におけるOP−AMP両端検出回路
の構成例を示す回路図である。
【図7】本発明の第3実施例を示すブロック図である。
【図8】本発明の第3実施例の変形例を示すブロック図
である。
【図9】一般的なECLレベルのディジタル信号の伝送
例を説明するための回路図である。
【図10】受信バッファでの入出力波形例を示す波形図
で、(a)は正常時の入出力波形を示し、(b)はレベ
ルずれが生じた場合の入出力波形を示すものである。
【図11】(a),(b)はいずれも従来のクロックレ
ベル調整手段の構成例を示すブロック図である。
【符号の説明】
1 差動バッファ(受信バッファ) 2 正転入力端子 3 反転入力端子 4 正転出力端子 5 反転出力端子 6 低域通過フィルタ(LPF) 7 オペアンプ(OP−AMP;フィードバック制御手
段) 7A リミッタ付きオペアンプ 8 信号断検出手段 8A クロック断検出回路 8B OP−AMP両端検出回路 9 フィードバック/固定値切替手段 9A フィードバック/固定値切替回路 10 NANDゲート 11〜16 トランジスタ 17,18 コンパレータ 19 ORゲート 20 受信バッファ 21 模擬用受信バッファ 22 低域通過フィルタ(LPF) 31 ECLバッファ 32 同軸ケーブル(伝送路)
───────────────────────────────────────────────────── フロントページの続き (72)発明者 滝澤 雄二 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 池田 聡美 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 クロック信号と入力リファレンス電圧と
    の差分信号をレベル調整後のクロック信号として出力す
    る差動バッファ(1)と、 該差動バッファ(1)からの出力信号の平均を得る平均
    化手段(6)と、 該平均化手段(6)からの平均と該クロック信号につい
    て予め設定されている所定レベルに対応する設定電圧と
    の差分信号を入力リファレンス電圧として該差動バッフ
    ァ(1)にフィードバックするフィードバック制御手段
    (7)とがそなえられていることを特徴とする、クロッ
    クレベル自動調整回路。
  2. 【請求項2】 該差動バッファ(1)へのクロック入力
    の断状態を検出する信号断検出手段(8)と、 該信号断検出手段(8)により該差動バッファ(1)へ
    のクロック入力の断状態が検出された場合に、該差動バ
    ッファ(1)に入力する入力リファレンス電圧を、該フ
    ィードバック制御手段(7)の差分信号から固定電圧に
    切り替える切替手段(9)とがそなえられたことを特徴
    とする請求項1記載のクロックレベル自動調整回路。
JP5150238A 1993-06-22 1993-06-22 クロックレベル自動調整回路 Withdrawn JPH0715298A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5150238A JPH0715298A (ja) 1993-06-22 1993-06-22 クロックレベル自動調整回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5150238A JPH0715298A (ja) 1993-06-22 1993-06-22 クロックレベル自動調整回路

Publications (1)

Publication Number Publication Date
JPH0715298A true JPH0715298A (ja) 1995-01-17

Family

ID=15492585

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5150238A Withdrawn JPH0715298A (ja) 1993-06-22 1993-06-22 クロックレベル自動調整回路

Country Status (1)

Country Link
JP (1) JPH0715298A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100540485B1 (ko) * 2003-10-29 2006-01-10 주식회사 하이닉스반도체 듀티 보정 전압 발생 회로 및 방법
KR100526865B1 (ko) * 1998-05-20 2006-02-08 삼성전자주식회사 반도체 메모리 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100526865B1 (ko) * 1998-05-20 2006-02-08 삼성전자주식회사 반도체 메모리 장치
KR100540485B1 (ko) * 2003-10-29 2006-01-10 주식회사 하이닉스반도체 듀티 보정 전압 발생 회로 및 방법

Similar Documents

Publication Publication Date Title
US7102392B2 (en) Signal detector for high-speed serdes
US7456650B2 (en) Memory system with stable termination of a pair of differential signals transmitted via a pair of transmission lines
US7586336B2 (en) Method and circuit for squelch detection in serial communications
US6272185B1 (en) Method and apparatus for performing data pulse detection
US7787526B2 (en) Circuits and methods for a multi-differential embedded-clock channel
US20060160511A1 (en) High speed controller area network receiver having improved EMI immunity
US8228095B2 (en) Communication device
US7974304B2 (en) Out of band signaling enhancement for high speed serial driver
JP3514993B2 (ja) 光受信回路及び当該回路を用いた光モジュール
US10341147B1 (en) High performance equalizer achieving low deterministic jitter across PVT for various channel lengths and data rates
JP2002223204A (ja) 高速シリアル伝送方法および方式
US6262624B1 (en) Phase delay based filter transconductance (Gm/C) compensation circuit
JPH0715298A (ja) クロックレベル自動調整回路
US6937078B2 (en) Circuit configuration for regenerating clock signals
US20070205926A1 (en) Interface circuit and binary data transfer method
US6943591B1 (en) Apparatus and method for detecting a fault condition in a common-mode signal
US6801043B2 (en) Time domain reflectometry based transmitter equalization
US7769057B2 (en) High speed serial link output stage having self adaptation for various impairments
JPH09505708A (ja) 受信および信号処理装置
US10122524B2 (en) Timing correction in a communication system
JPH10163896A (ja) パルス幅検出機能を有する受信スケルチ回路
JP3801009B2 (ja) 断線検出機能付きエンコーダ信号受信装置
US8212589B2 (en) Circuit, apparatus, and method for signal transfer
JP2001127614A (ja) 半導体集積回路及びそのインピーダンス制御方法
JP2002033774A (ja) バス終端調整装置及びバス終端調整方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20000905