JPH10163896A - パルス幅検出機能を有する受信スケルチ回路 - Google Patents
パルス幅検出機能を有する受信スケルチ回路Info
- Publication number
- JPH10163896A JPH10163896A JP9302073A JP30207397A JPH10163896A JP H10163896 A JPH10163896 A JP H10163896A JP 9302073 A JP9302073 A JP 9302073A JP 30207397 A JP30207397 A JP 30207397A JP H10163896 A JPH10163896 A JP H10163896A
- Authority
- JP
- Japan
- Prior art keywords
- pulse width
- threshold voltage
- input
- received data
- squelch circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0292—Arrangements specific to the receiver end
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/16—Circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/125—Discriminating pulses
- H03K5/1252—Suppression or limitation of noise or interference
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K9/00—Demodulating pulses which have been modulated with a continuously-variable signal
- H03K9/08—Demodulating pulses which have been modulated with a continuously-variable signal of duration- or width-mudulated pulses or of duty-cycle modulated pulses
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/08—Modifications for reducing interference; Modifications for reducing effects due to line faults ; Receiver end arrangements for detecting or overcoming line faults
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
Abstract
(57)【要約】
【課題】受信スケルチ回路にパルス幅検出機能を付加し
て受信データの状態を正確に検出し、データの時間遅
延、障害及び誤りの発生を防止できるパルス幅検出機能
を有する受信スケルチ回路を提供する。 【解決手段】正電源端子Ｖssに接続されて電力供給時に
所定の電流を供給する電流源９０，９１と、差動入力制
御信号Ｖ＋，Ｖ−に応じてスイッチ動作して受信データ
のパルス幅を検出する入力トランジスタ６０，６１と、
それら入力トランジスタ６０，６１に並列に接続された
キャパシタＣ１，Ｃ２と、受信データのパルス幅に対応
した信号と基準値とを比較してパルス幅の正常状態を判
別するパルス検出用比較器７０，８０と、からなるパル
ス幅検出部１００を従来の受信スケルチ回路に備えて構
成される。
て受信データの状態を正確に検出し、データの時間遅
延、障害及び誤りの発生を防止できるパルス幅検出機能
を有する受信スケルチ回路を提供する。 【解決手段】正電源端子Ｖssに接続されて電力供給時に
所定の電流を供給する電流源９０，９１と、差動入力制
御信号Ｖ＋，Ｖ−に応じてスイッチ動作して受信データ
のパルス幅を検出する入力トランジスタ６０，６１と、
それら入力トランジスタ６０，６１に並列に接続された
キャパシタＣ１，Ｃ２と、受信データのパルス幅に対応
した信号と基準値とを比較してパルス幅の正常状態を判
別するパルス検出用比較器７０，８０と、からなるパル
ス幅検出部１００を従来の受信スケルチ回路に備えて構
成される。
Description
【０００１】
【発明の属する技術分野】本発明は、受信機へのデータ
の入力がないときに発生する雑音を除去するスケルチ(s
quelch）回路に係るもので、詳しくは、入力側にパルス
幅検出機能を付加して受信データのパルス幅が正常な状
態であるか否かを検出した上でスケルチ回路の動作状態
を調整して、受信データのパルス幅が非正常な状態での
誤り等の発生を防止したパルス幅検出機能を有する受信
スケルチ回路に関する。
の入力がないときに発生する雑音を除去するスケルチ(s
quelch）回路に係るもので、詳しくは、入力側にパルス
幅検出機能を付加して受信データのパルス幅が正常な状
態であるか否かを検出した上でスケルチ回路の動作状態
を調整して、受信データのパルス幅が非正常な状態での
誤り等の発生を防止したパルス幅検出機能を有する受信
スケルチ回路に関する。
【０００２】
【従来の技術】従来の受信スケルチ回路１０は、例えば
図３に示すように、差動入力信号Ｖ＋，Ｖ−により駆動
され互いに並列に接続された第１、第２Ｎチャネル入力
トランジスタ１２，１４と、それら第１、第２Ｎチャネ
ル入力トランジスタ１２，１４の各ソース端子にそれぞ
れ接続された第１、第２負荷抵抗Ｒ１，Ｒ２と、第１、
第２Ｎチャネル入力トランジスタ１２，１４に並列に接
続された電流源１６と、該電流源１６にドレイン端子が
接続され、そのドレイン端子とゲート端子が共通に接続
されたダイオードＮチャネルトランジスタ１８と、該ダ
イオードＮチャネルトランジスタ１８のソース端子と負
電源端子Ｖssとの間に接続された第１ソース抵抗ＲS3
と、負電源端子Ｖssと第１負荷抵抗Ｒ１の出力側（低電
位側）ノードとの間に直列に接続された、第２ソース抵
抗ＲS1及び第１Ｎチャネルソーストランジスタ２２、並
びに、第１可変抵抗ＲV1及び第１Ｎチャネルコントロー
ルトランジスタ２４と、負電源端子Ｖssと第２負荷抵抗
Ｒ２の出力側ノードとの間に直列に接続された、第３ソ
ース抵抗ＲS2及び第２Ｎチャネルソーストランジスタ２
６、並びに、第２可変抵抗ＲV2及び第２Ｎチャネルコン
トロールトランジスタ２８と、反転入力端子が第２負荷
抵抗Ｒ２の入力側（高電位側）ノードに接続され非反転
入力端子が第１負荷抵抗Ｒ１の出力側ノードに接続され
た第１比較器３０と、反転入力端子が第１負荷抵抗Ｒ１
の入力側ノードに接続され非反転入力端子が第２負荷抵
抗Ｒ２の出力側ノードに接続された第２比較器３２と、
から構成されていた。
図３に示すように、差動入力信号Ｖ＋，Ｖ−により駆動
され互いに並列に接続された第１、第２Ｎチャネル入力
トランジスタ１２，１４と、それら第１、第２Ｎチャネ
ル入力トランジスタ１２，１４の各ソース端子にそれぞ
れ接続された第１、第２負荷抵抗Ｒ１，Ｒ２と、第１、
第２Ｎチャネル入力トランジスタ１２，１４に並列に接
続された電流源１６と、該電流源１６にドレイン端子が
接続され、そのドレイン端子とゲート端子が共通に接続
されたダイオードＮチャネルトランジスタ１８と、該ダ
イオードＮチャネルトランジスタ１８のソース端子と負
電源端子Ｖssとの間に接続された第１ソース抵抗ＲS3
と、負電源端子Ｖssと第１負荷抵抗Ｒ１の出力側（低電
位側）ノードとの間に直列に接続された、第２ソース抵
抗ＲS1及び第１Ｎチャネルソーストランジスタ２２、並
びに、第１可変抵抗ＲV1及び第１Ｎチャネルコントロー
ルトランジスタ２４と、負電源端子Ｖssと第２負荷抵抗
Ｒ２の出力側ノードとの間に直列に接続された、第３ソ
ース抵抗ＲS2及び第２Ｎチャネルソーストランジスタ２
６、並びに、第２可変抵抗ＲV2及び第２Ｎチャネルコン
トロールトランジスタ２８と、反転入力端子が第２負荷
抵抗Ｒ２の入力側（高電位側）ノードに接続され非反転
入力端子が第１負荷抵抗Ｒ１の出力側ノードに接続され
た第１比較器３０と、反転入力端子が第１負荷抵抗Ｒ１
の入力側ノードに接続され非反転入力端子が第２負荷抵
抗Ｒ２の出力側ノードに接続された第２比較器３２と、
から構成されていた。
【０００３】ここで、第１〜第３ソース抵抗ＲS3，ＲS
1，ＲS2は相互にマッチングされ、第１、第２可変抵抗
ＲV1，ＲV2は入力制御電圧信号ＶCONTROL により制御さ
れ、第１、第２Ｎチャネルソーストランジスタ２２，２
６及び第１、第２Ｎチャネルコントロールトランジスタ
２４，２８の各ゲート端子は、ダイオードＮチャネルト
ランジスタ１８のゲート端子に共通に接続されている。
なお、図中の符号２０はプログラマブルコントロールネ
ットワークを示したものである。
1，ＲS2は相互にマッチングされ、第１、第２可変抵抗
ＲV1，ＲV2は入力制御電圧信号ＶCONTROL により制御さ
れ、第１、第２Ｎチャネルソーストランジスタ２２，２
６及び第１、第２Ｎチャネルコントロールトランジスタ
２４，２８の各ゲート端子は、ダイオードＮチャネルト
ランジスタ１８のゲート端子に共通に接続されている。
なお、図中の符号２０はプログラマブルコントロールネ
ットワークを示したものである。
【０００４】このように構成された従来の受信スケルチ
回路１０の動作を説明する。ツイストペア線（即ち、通
信チャネル）で用いられる差動入力信号Ｖ＋，Ｖ−が第
１、第２Ｎチャネル入力トランジスタ１２，１４のゲー
ト端子にそれぞれ入力すると、それら第１、第２Ｎチャ
ネル入力トランジスタ１２，１４が駆動されて電流源１
６の電流Ｉが流れ始める。そして、ドレイン端子及びゲ
ート端子が共通に接続されたダイオードＮチャネルトラ
ンジスタ１８を通って電流Ｉが流れるようになる。
回路１０の動作を説明する。ツイストペア線（即ち、通
信チャネル）で用いられる差動入力信号Ｖ＋，Ｖ−が第
１、第２Ｎチャネル入力トランジスタ１２，１４のゲー
ト端子にそれぞれ入力すると、それら第１、第２Ｎチャ
ネル入力トランジスタ１２，１４が駆動されて電流源１
６の電流Ｉが流れ始める。そして、ドレイン端子及びゲ
ート端子が共通に接続されたダイオードＮチャネルトラ
ンジスタ１８を通って電流Ｉが流れるようになる。
【０００５】次いで、相互にマッチングされたＮチャネ
ルソーストランジスタ２２，２６及びＮチャネルコント
ロールトランジスタ２４，２８の各ゲート端子は、ダイ
オードＮチャネルトランジスタ１８のゲート端子に共通
に接続されて電流ミラー回路を形成しており、第１〜第
３ソース抵抗ＲS3，ＲS1，ＲS2がマッチングされている
ため、ダイオードＮチャネルトランジスタ１８及びＮチ
ャネルソーストランジスタ２２，２６には、それぞれ等
しい電流Ｉが流れる。しかし、Ｎチャネルコントロール
トランジスタ２４，２８を通って流れる電流は、入力制
御電圧信号ＶCONTROL に応じて設定された可変抵抗ＲV
1，ＲV2の抵抗値により制御される。このため、第１負
荷抵抗Ｒ１又は第２負荷抵抗Ｒ２における電圧降下、即
ち、しきい電圧ＶTHは、第１、第２負荷抵抗の抵抗値を
共にＲとすると、 ＶTH＝（Ｉ＋ＫＩ）・Ｒ （ただし、Ｏ＜Ｋ＜１） となる。結局、第１負荷抵抗Ｒ１又は第２負荷抵抗Ｒ２
での電圧降下（しきい電圧ＶTH）は、入力制御電圧信号
ＶCONTROL に応じて変化することがわかる。
ルソーストランジスタ２２，２６及びＮチャネルコント
ロールトランジスタ２４，２８の各ゲート端子は、ダイ
オードＮチャネルトランジスタ１８のゲート端子に共通
に接続されて電流ミラー回路を形成しており、第１〜第
３ソース抵抗ＲS3，ＲS1，ＲS2がマッチングされている
ため、ダイオードＮチャネルトランジスタ１８及びＮチ
ャネルソーストランジスタ２２，２６には、それぞれ等
しい電流Ｉが流れる。しかし、Ｎチャネルコントロール
トランジスタ２４，２８を通って流れる電流は、入力制
御電圧信号ＶCONTROL に応じて設定された可変抵抗ＲV
1，ＲV2の抵抗値により制御される。このため、第１負
荷抵抗Ｒ１又は第２負荷抵抗Ｒ２における電圧降下、即
ち、しきい電圧ＶTHは、第１、第２負荷抵抗の抵抗値を
共にＲとすると、 ＶTH＝（Ｉ＋ＫＩ）・Ｒ （ただし、Ｏ＜Ｋ＜１） となる。結局、第１負荷抵抗Ｒ１又は第２負荷抵抗Ｒ２
での電圧降下（しきい電圧ＶTH）は、入力制御電圧信号
ＶCONTROL に応じて変化することがわかる。
【０００６】このとき、比較器３０は、第２負荷抵抗Ｒ
２の入力側ノードの電圧が反転端子に印加され、第１負
荷抵抗Ｒ１の出力側ノードの電圧が非反転端子に印加さ
れて、それらを比較した結果に従うポジティブしきい電
圧ＶTHP を出力する。また、比較器３２は、第１負荷抵
抗Ｒ１の入力側ノードの電圧が反転端子に印加され、第
２負荷抵抗Ｒ２の出力側ノードの電圧が非反転端子に印
加されて、それらを比較した結果に従うネガティブしき
い電圧ＶTHN を出力する。
２の入力側ノードの電圧が反転端子に印加され、第１負
荷抵抗Ｒ１の出力側ノードの電圧が非反転端子に印加さ
れて、それらを比較した結果に従うポジティブしきい電
圧ＶTHP を出力する。また、比較器３２は、第１負荷抵
抗Ｒ１の入力側ノードの電圧が反転端子に印加され、第
２負荷抵抗Ｒ２の出力側ノードの電圧が非反転端子に印
加されて、それらを比較した結果に従うネガティブしき
い電圧ＶTHN を出力する。
【０００７】比較器３０からハイ状態の出力値を得るた
めには、反転端子の入力電圧が、比較器３０の出力であ
るポジティブしきい電圧の値だけ、非反転端子の入力電
圧よりも高くなる必要がある。同様に、比較器３２から
ハイ状態の出力値を得るためには、反転端子の入力電圧
が、ネガティブしきい電圧ＶTHN の値だけ、非反転端子
の入力電圧よりも高くなる必要がある。
めには、反転端子の入力電圧が、比較器３０の出力であ
るポジティブしきい電圧の値だけ、非反転端子の入力電
圧よりも高くなる必要がある。同様に、比較器３２から
ハイ状態の出力値を得るためには、反転端子の入力電圧
が、ネガティブしきい電圧ＶTHN の値だけ、非反転端子
の入力電圧よりも高くなる必要がある。
【０００８】また、従来の受信スケルチ回路１０におい
ては、しきい電圧ＶTHP,ＶTHN 値を決定するために、図
３に示したプログラマブルコントロールネットワーク２
０からのアナログ制御信号を使用せず、図４に示すよう
に、各ＭＯＳトランジスタ５２，５４，５６，５８が電
流ミラートランジスタ５０に接続されたプログラマブル
コントロールネットワーク２０’を用いる場合もある。
ては、しきい電圧ＶTHP,ＶTHN 値を決定するために、図
３に示したプログラマブルコントロールネットワーク２
０からのアナログ制御信号を使用せず、図４に示すよう
に、各ＭＯＳトランジスタ５２，５４，５６，５８が電
流ミラートランジスタ５０に接続されたプログラマブル
コントロールネットワーク２０’を用いる場合もある。
【０００９】このプログラマブルコントロールネットワ
ーク２０’において、各コントロールトランジスタ５
２’，５４’，５６’，５８’のオン及びオフ状態は、
多ビットデジタル信号であるゲート駆動信号Ｖcontrol1
〜Ｖcontrol4に応じて決定される。その動作は、例え
ば、ゲート駆動信号Ｖcntrol1,Ｖcontrol3がハイ状態
で、ゲート駆動信号Ｖcontrol2, Ｖcontrol4がロー状態
であると、コントロールトランジスタ５２’，５６’は
ターンオンされ、コントロールトランジスタ５４’，５
８’はターンオフされる。このとき、ドレイン端子及び
ゲート端子が共通に接続された電流ミラートランジスタ
５０のゲート端子がコントロールトランジスタ５２，５
４，５６，５８の各ゲート端子に接続されるため、それ
らコントロールトランジスタ５２，５４，５６，５８は
常にターンオン状態になる。
ーク２０’において、各コントロールトランジスタ５
２’，５４’，５６’，５８’のオン及びオフ状態は、
多ビットデジタル信号であるゲート駆動信号Ｖcontrol1
〜Ｖcontrol4に応じて決定される。その動作は、例え
ば、ゲート駆動信号Ｖcntrol1,Ｖcontrol3がハイ状態
で、ゲート駆動信号Ｖcontrol2, Ｖcontrol4がロー状態
であると、コントロールトランジスタ５２’，５６’は
ターンオンされ、コントロールトランジスタ５４’，５
８’はターンオフされる。このとき、ドレイン端子及び
ゲート端子が共通に接続された電流ミラートランジスタ
５０のゲート端子がコントロールトランジスタ５２，５
４，５６，５８の各ゲート端子に接続されるため、それ
らコントロールトランジスタ５２，５４，５６，５８は
常にターンオン状態になる。
【００１０】従って、プログラマブルコントロールネッ
トワーク２０’によるしきい電圧ＶTHは、コントロール
トランジスタ５２，５２’，５６，５６’に基づく電流
Ｉ１，Ｉ４により、 ＶTH＝（Ｉ＋Ｉ４）・Ｒ となる。
トワーク２０’によるしきい電圧ＶTHは、コントロール
トランジスタ５２，５２’，５６，５６’に基づく電流
Ｉ１，Ｉ４により、 ＶTH＝（Ｉ＋Ｉ４）・Ｒ となる。
【００１１】このように、プログラマブル制御ネットワ
ーク２０’がコントロールトランジスタに入力するゲー
ト駆動信号Ｖcontrol1〜Ｖcontrol4に応じて電流値を決
定すると、該電流値により負荷抵抗Ｒ１，Ｒ２の電圧降
下から受信スケルチ回路１０のしきい電圧値が決定され
る。そして、このしきい電圧値を用いてデータ受信時に
発生する雑音の除去が行われる。
ーク２０’がコントロールトランジスタに入力するゲー
ト駆動信号Ｖcontrol1〜Ｖcontrol4に応じて電流値を決
定すると、該電流値により負荷抵抗Ｒ１，Ｒ２の電圧降
下から受信スケルチ回路１０のしきい電圧値が決定され
る。そして、このしきい電圧値を用いてデータ受信時に
発生する雑音の除去が行われる。
【００１２】このような受信スケルチ回路におけるしき
い電圧のレベルを検出して受信データの雑音を除去する
技術は、例えば、米国特許第５，４０８，６９４号明細
書等で公知である。
い電圧のレベルを検出して受信データの雑音を除去する
技術は、例えば、米国特許第５，４０８，６９４号明細
書等で公知である。
【００１３】
【発明が解決しようとする課題】しかしながら、上記の
ような従来の受信スケルチ回路は、しきい電圧を決定す
る際に、受信データのレベル検出のみが行なわれ、タイ
ミングのチェックが行われていないため、受信データの
タイミング検出に誤りが発生すると、本受信スケルチ回
路が適用されたシステムにデータの時間遅延、障害及び
誤りなどが発生するという問題があった。
ような従来の受信スケルチ回路は、しきい電圧を決定す
る際に、受信データのレベル検出のみが行なわれ、タイ
ミングのチェックが行われていないため、受信データの
タイミング検出に誤りが発生すると、本受信スケルチ回
路が適用されたシステムにデータの時間遅延、障害及び
誤りなどが発生するという問題があった。
【００１４】本発明は上記問題点に着目してなされたも
ので、受信スケルチ回路にパルス幅検出機能を付加して
受信データの状態を正確に検出することで、データの時
間遅延、障害及び誤りの発生を防止できるようにしたパ
ルス幅検出機能を有する受信スケルチ回路を提供するこ
とを目的とする。
ので、受信スケルチ回路にパルス幅検出機能を付加して
受信データの状態を正確に検出することで、データの時
間遅延、障害及び誤りの発生を防止できるようにしたパ
ルス幅検出機能を有する受信スケルチ回路を提供するこ
とを目的とする。
【００１５】
【課題を解決するための手段】このため本発明は、入力
電圧制御信号に応じてしきい電圧を調整するしきい電圧
調整手段と、該しきい電圧調整手段で調整されたしきい
電圧を基準として受信データのレベルを検出するレベル
検出手段と、を備え、該レベル検出手段の検出結果に従
ってノイズを除去する受信スケルチ回路において、前記
受信データのパルス幅を検出して、該パルス幅が正常な
状態であるか否かを判別するパルス幅検出手段を備え、
該パルス幅検出手段で正常状態が判別されたとき、前記
レベル検出手段の検出結果に基づいてノイズを除去する
構成としたものである。
電圧制御信号に応じてしきい電圧を調整するしきい電圧
調整手段と、該しきい電圧調整手段で調整されたしきい
電圧を基準として受信データのレベルを検出するレベル
検出手段と、を備え、該レベル検出手段の検出結果に従
ってノイズを除去する受信スケルチ回路において、前記
受信データのパルス幅を検出して、該パルス幅が正常な
状態であるか否かを判別するパルス幅検出手段を備え、
該パルス幅検出手段で正常状態が判別されたとき、前記
レベル検出手段の検出結果に基づいてノイズを除去する
構成としたものである。
【００１６】また、前記パルス幅検出手段は、所定の電
流を供給する電流源と、前記受信データに応じてスイッ
チ動作することで前記電流源からの電流の供給が制御さ
れ、前記受信データのパルス幅に対応した振幅の信号を
出力する検出部と、該検出部からの信号のレベルと予め
設定した基準値とを比較して、前記受信データのパルス
幅が正常な状態であるか否かを判別する判別部と、を備
えるものとしてもよい。
流を供給する電流源と、前記受信データに応じてスイッ
チ動作することで前記電流源からの電流の供給が制御さ
れ、前記受信データのパルス幅に対応した振幅の信号を
出力する検出部と、該検出部からの信号のレベルと予め
設定した基準値とを比較して、前記受信データのパルス
幅が正常な状態であるか否かを判別する判別部と、を備
えるものとしてもよい。
【００１７】
【発明の実施の形態】以下、本発明の実施形態を図面に
基づいて説明する。図１は、本実施形態に係るパルス幅
検出機能を有する受信スケルチ回路の構成を示す図であ
る。なお、図３に示した従来の受信スケルチ回路と同一
の構成には同じ符号が付してある。
基づいて説明する。図１は、本実施形態に係るパルス幅
検出機能を有する受信スケルチ回路の構成を示す図であ
る。なお、図３に示した従来の受信スケルチ回路と同一
の構成には同じ符号が付してある。
【００１８】図１において、本受信スケルチ回路は、パ
ルス幅検出手段であるパルス幅検出部１００として、正
電源端子Ｖccに接続されて電力供給時に所定の電流を供
給する２つの電流源９０，９１と、該電流源９０，９１
に各ドレイン端子が接続され、各ソース端子が負電源端
子Ｖssに接続され、各ゲート端子に入力される差動入力
制御信号Ｖ＋，Ｖ−に応じてオン又はオフされる入力ト
ランジスタ６０，６１と、該入力トランジスタ６０，６
１の各ドレイン端子と負電源端子Ｖssの間にそれぞれ並
列に接続されたキャパシタＣ１，Ｃ２と、非反転端子に
入力する受信データのパルス幅に応じた信号のレベルと
反転端子に入力する基準値とを比較してパルス幅の正
常、非正常状態を判別する判別部としてのパルス検出用
比較器７０，８０と、を備える。また、このパルス幅検
出部１００以外の本受信スケルチ回路の構成は、図３に
示した従来の構成と同様に、入力トランジスタ６０，６
１にそれぞれ並列に接続され、ゲート端子で差動入力制
御信号Ｖ＋，Ｖ−をそれぞれ受けるＮチャネル入力トラ
ンジスタ１２，１４と、それらＮチャネル入力トランジ
スタ１２，１４の各ソース端子にそれぞれ接続された第
１、第２負荷抵抗Ｒ１，Ｒ２と、Ｎチャネル入力トラン
ジスタ１２，１４に並列に接続された電流源１６と、該
電流源１６にドレイン端子が接続され、そのドレイン端
子とゲート端子が共通に接続されたダイオードＮチャネ
ルトランジスタ１８と、該ダイオードＮチャネルトラン
ジスタ１８のソース端子と負電源端子Ｖssの間に接続さ
れた第１ソース抵抗ＲS3と、負電源端子Ｖssと第１負荷
抵抗Ｒ１の出力側（低電位側）ノードと間に直列に接続
された、第２ソース抵抗ＲS2及び第１Ｎチャネルソース
トランジスタ２２、並びに、第１可変抵抗ＲV1及び第１
Ｎチャネルコントロールトランジスタ２４と、負電源端
子Ｖssと第２負荷抵抗Ｒ２の出力側ノードと間に直列に
接続された、第３ソース抵抗ＲS2及び第２Ｎチャネルソ
ーストランジスタ２６、並びに、第２可変抵抗ＲV2及び
第２Ｎチャネルコントロールトランジスタ２８と、反転
端子が第２負荷抵抗Ｒ２の入力側（高電位側）ノードに
接続され、非反転端子が第１負荷抵抗Ｒ１の出力側ノー
ドに接続された第１比較器３０と、反転端子が第１負荷
抵抗Ｒ１の入力側ノードに接続され、非反転端子が第２
負荷抵抗Ｒ２の出力側ノードに接続された第２比較器３
２と、から構成される。なお、図中の符号２０はプログ
ラマブルコントロールネットワークを示す。
ルス幅検出手段であるパルス幅検出部１００として、正
電源端子Ｖccに接続されて電力供給時に所定の電流を供
給する２つの電流源９０，９１と、該電流源９０，９１
に各ドレイン端子が接続され、各ソース端子が負電源端
子Ｖssに接続され、各ゲート端子に入力される差動入力
制御信号Ｖ＋，Ｖ−に応じてオン又はオフされる入力ト
ランジスタ６０，６１と、該入力トランジスタ６０，６
１の各ドレイン端子と負電源端子Ｖssの間にそれぞれ並
列に接続されたキャパシタＣ１，Ｃ２と、非反転端子に
入力する受信データのパルス幅に応じた信号のレベルと
反転端子に入力する基準値とを比較してパルス幅の正
常、非正常状態を判別する判別部としてのパルス検出用
比較器７０，８０と、を備える。また、このパルス幅検
出部１００以外の本受信スケルチ回路の構成は、図３に
示した従来の構成と同様に、入力トランジスタ６０，６
１にそれぞれ並列に接続され、ゲート端子で差動入力制
御信号Ｖ＋，Ｖ−をそれぞれ受けるＮチャネル入力トラ
ンジスタ１２，１４と、それらＮチャネル入力トランジ
スタ１２，１４の各ソース端子にそれぞれ接続された第
１、第２負荷抵抗Ｒ１，Ｒ２と、Ｎチャネル入力トラン
ジスタ１２，１４に並列に接続された電流源１６と、該
電流源１６にドレイン端子が接続され、そのドレイン端
子とゲート端子が共通に接続されたダイオードＮチャネ
ルトランジスタ１８と、該ダイオードＮチャネルトラン
ジスタ１８のソース端子と負電源端子Ｖssの間に接続さ
れた第１ソース抵抗ＲS3と、負電源端子Ｖssと第１負荷
抵抗Ｒ１の出力側（低電位側）ノードと間に直列に接続
された、第２ソース抵抗ＲS2及び第１Ｎチャネルソース
トランジスタ２２、並びに、第１可変抵抗ＲV1及び第１
Ｎチャネルコントロールトランジスタ２４と、負電源端
子Ｖssと第２負荷抵抗Ｒ２の出力側ノードと間に直列に
接続された、第３ソース抵抗ＲS2及び第２Ｎチャネルソ
ーストランジスタ２６、並びに、第２可変抵抗ＲV2及び
第２Ｎチャネルコントロールトランジスタ２８と、反転
端子が第２負荷抵抗Ｒ２の入力側（高電位側）ノードに
接続され、非反転端子が第１負荷抵抗Ｒ１の出力側ノー
ドに接続された第１比較器３０と、反転端子が第１負荷
抵抗Ｒ１の入力側ノードに接続され、非反転端子が第２
負荷抵抗Ｒ２の出力側ノードに接続された第２比較器３
２と、から構成される。なお、図中の符号２０はプログ
ラマブルコントロールネットワークを示す。
【００１９】ここでは、第１及び第２比較器３０，３２
がレベル検出手段として機能し、プログラマブルコント
ロールネットワーク２０がしきい電圧調整手段として機
能する。また、入力トランジスタ６０，６１及びキャパ
シタＣ１，Ｃ２がパルス幅検出手段の検出部として機能
する。このように構成された本受信スケルチ回路の動作
を説明する。
がレベル検出手段として機能し、プログラマブルコント
ロールネットワーク２０がしきい電圧調整手段として機
能する。また、入力トランジスタ６０，６１及びキャパ
シタＣ１，Ｃ２がパルス幅検出手段の検出部として機能
する。このように構成された本受信スケルチ回路の動作
を説明する。
【００２０】図２（Ａ）の左側に示すように、差動入力
制御信号Ｖ＋，Ｖ−が正常な状態で（ただし、差動入力
制御信号Ｖ−は図２（Ａ）の波形を反転させたもの）Ｎ
チャネル入力トランジスタ１２，１４及びパルス幅検出
部１００の入力トランジスタ６０，６１の各ゲート端子
に入力すると、入力トランジスタ６０，６１はターンオ
ン又はターンオフされ、電流源９０，９１及びキャパシ
タＣ１，Ｃ２の作用により、例えば、入力トランジスタ
６０のドレイン端子が接続するノードでは、図２（Ｂ）
の左側に示すような波形の信号が発生する。なお、図示
しないが入力トランジスタ６１側も同様に図２（Ｂ）の
波形を反転させた信号が発生する。
制御信号Ｖ＋，Ｖ−が正常な状態で（ただし、差動入力
制御信号Ｖ−は図２（Ａ）の波形を反転させたもの）Ｎ
チャネル入力トランジスタ１２，１４及びパルス幅検出
部１００の入力トランジスタ６０，６１の各ゲート端子
に入力すると、入力トランジスタ６０，６１はターンオ
ン又はターンオフされ、電流源９０，９１及びキャパシ
タＣ１，Ｃ２の作用により、例えば、入力トランジスタ
６０のドレイン端子が接続するノードでは、図２（Ｂ）
の左側に示すような波形の信号が発生する。なお、図示
しないが入力トランジスタ６１側も同様に図２（Ｂ）の
波形を反転させた信号が発生する。
【００２１】次いで、上記信号は、パルス検出用比較器
７０，８０の非反転端子にそれぞれ入力されて、各反転
端子に入力する基準値と比較された後、その結果に従う
信号Ｃout1，Ｃout2が出力される。即ち、パルス検出用
比較器７０，８０の非反転端子に入力する信号が、図２
（Ｂ）の左側に示すように正常な振幅のときには、図２
（Ｃ）に示すようにロー状態の制御信号Ｃout1，Ｃout2
が出力される。一方、図２（Ａ）の右側に示すような非
正常な状態の差動入力制御信号Ｖ＋，Ｖ−が入力され、
図２（Ｂ）の右側に示すような波形の信号がパルス検出
用比較器７０，８０の非反転端子に入力され、その入力
レベルが一定値を超えると、図２（Ｃ）の右側に示すよ
うにハイ状態の制御信号Ｃout1，Ｃout2が出力される。
７０，８０の非反転端子にそれぞれ入力されて、各反転
端子に入力する基準値と比較された後、その結果に従う
信号Ｃout1，Ｃout2が出力される。即ち、パルス検出用
比較器７０，８０の非反転端子に入力する信号が、図２
（Ｂ）の左側に示すように正常な振幅のときには、図２
（Ｃ）に示すようにロー状態の制御信号Ｃout1，Ｃout2
が出力される。一方、図２（Ａ）の右側に示すような非
正常な状態の差動入力制御信号Ｖ＋，Ｖ−が入力され、
図２（Ｂ）の右側に示すような波形の信号がパルス検出
用比較器７０，８０の非反転端子に入力され、その入力
レベルが一定値を超えると、図２（Ｃ）の右側に示すよ
うにハイ状態の制御信号Ｃout1，Ｃout2が出力される。
【００２２】そして、パルス検出用比較器７０、８０か
らの制御信号Ｃout1，Ｃout2がロー状態で受信データ
（差動入力制御信号）のパルス幅が正常な状態であると
確認された後に、Ｎチャネル入力トランジスタ１２，１
４は、従来の回路の動作と同様に、差動入力制御信号Ｖ
＋、Ｖ−により駆動され、電流源１６に電流Ｉが流れ
る。その後、ドレイン端子とゲート端子とが共通に接続
されターンオンの状態が維持されたダイオードＮチャネ
ルトランジスタ１８を通って電流Ｉが流れる。
らの制御信号Ｃout1，Ｃout2がロー状態で受信データ
（差動入力制御信号）のパルス幅が正常な状態であると
確認された後に、Ｎチャネル入力トランジスタ１２，１
４は、従来の回路の動作と同様に、差動入力制御信号Ｖ
＋、Ｖ−により駆動され、電流源１６に電流Ｉが流れ
る。その後、ドレイン端子とゲート端子とが共通に接続
されターンオンの状態が維持されたダイオードＮチャネ
ルトランジスタ１８を通って電流Ｉが流れる。
【００２３】このとき、Ｎチャネルソーストランジスタ
２２，２６及びＮチャネルコントロールトランジスタ２
４，２８の各ゲート端子は、ダイオードＮチャネルトラ
ンジスタ１８のゲート端子に共通に接続されて電流ミラ
ー回路を形成し、第１〜第３ソース抵抗ＲS3，ＲS1，Ｒ
S2がマッチングされているので、ダイオードＮチャネル
トランジスタ１８及びＮチャネルソーストランジスタ２
２，２６に等しい電流Ｉが流れる。一方、Ｎチャネルコ
ントロールトランジスタ２４，２８を通って流れる電流
は、入力制御電圧信号Vcontrolに応じてそれぞれ設定さ
れる可変抵抗ＲＶ１，ＲＶ２の値により制御されるた
め、Ｎチャネルソーストランジスタ２２，２６と同様な
電流は流れず、可変抵抗ＲＶ１，ＲＶ２の抵抗値に従っ
た電流ＫＩが流れる。このとき、第１比較器３０は、反
転端子に印加される第２負荷抵抗Ｒ２の入力側ノードの
電圧と、非反転端子に印加される第１負荷抵抗Ｒ１の出
力側ノードの電圧とを比較した結果に従うポジティブし
きい電圧ＶTHP を出力する。また、第２比較器３２は、
反転端子に印加される第１負荷抵抗Ｒ１の入力側ノード
の電圧と、非反転端子に印加される第２負荷抵抗Ｒ２の
出力側ノードの電圧とを比較した結果に従うネガティブ
しきい電圧ＶTHN を出力する。そして、これらポジティ
ブしきい電圧ＶTHP 及びネガティブしきい電圧ＶTHN に
従って、受信データの入力がないときに発生するノイズ
の除去が行われる。
２２，２６及びＮチャネルコントロールトランジスタ２
４，２８の各ゲート端子は、ダイオードＮチャネルトラ
ンジスタ１８のゲート端子に共通に接続されて電流ミラ
ー回路を形成し、第１〜第３ソース抵抗ＲS3，ＲS1，Ｒ
S2がマッチングされているので、ダイオードＮチャネル
トランジスタ１８及びＮチャネルソーストランジスタ２
２，２６に等しい電流Ｉが流れる。一方、Ｎチャネルコ
ントロールトランジスタ２４，２８を通って流れる電流
は、入力制御電圧信号Vcontrolに応じてそれぞれ設定さ
れる可変抵抗ＲＶ１，ＲＶ２の値により制御されるた
め、Ｎチャネルソーストランジスタ２２，２６と同様な
電流は流れず、可変抵抗ＲＶ１，ＲＶ２の抵抗値に従っ
た電流ＫＩが流れる。このとき、第１比較器３０は、反
転端子に印加される第２負荷抵抗Ｒ２の入力側ノードの
電圧と、非反転端子に印加される第１負荷抵抗Ｒ１の出
力側ノードの電圧とを比較した結果に従うポジティブし
きい電圧ＶTHP を出力する。また、第２比較器３２は、
反転端子に印加される第１負荷抵抗Ｒ１の入力側ノード
の電圧と、非反転端子に印加される第２負荷抵抗Ｒ２の
出力側ノードの電圧とを比較した結果に従うネガティブ
しきい電圧ＶTHN を出力する。そして、これらポジティ
ブしきい電圧ＶTHP 及びネガティブしきい電圧ＶTHN に
従って、受信データの入力がないときに発生するノイズ
の除去が行われる。
【００２４】このように本実施形態によれば、パルス幅
検出部１００において受信データのパルス幅を検出する
ようにしたことで、受信データの状態を正確に検出する
ことができ、正常な状態を確実に判別した上で第１及び
第２比較器３０，３２からしきい電圧ＶTHP,ＶTHN が出
力されるようになるため、非正常時にデータの時間遅
延、障害及び誤り等が発生することを防止できる。
検出部１００において受信データのパルス幅を検出する
ようにしたことで、受信データの状態を正確に検出する
ことができ、正常な状態を確実に判別した上で第１及び
第２比較器３０，３２からしきい電圧ＶTHP,ＶTHN が出
力されるようになるため、非正常時にデータの時間遅
延、障害及び誤り等が発生することを防止できる。
【００２５】なお、上述した実施形態では、しきい電圧
調整手段としてプログラマブルコントロールネットワー
ク２０を用いる構成としたが、本発明はこれに限らず、
図４に示したプログラマブルコントロールネットワーク
２０’を用いても構わない。
調整手段としてプログラマブルコントロールネットワー
ク２０を用いる構成としたが、本発明はこれに限らず、
図４に示したプログラマブルコントロールネットワーク
２０’を用いても構わない。
【００２６】
【発明の効果】以上説明したように、本発明に係るパル
ス幅検出機能を有する受信スケルチ回路は、受信データ
のパルス幅の正常及び非正常状態を判別するパルス幅検
出手段を設けたとこによって、受信データの状態が正確
に検出されるため、従来より確実なノイズの除去が可能
である。これにより、例えば、ＲＡＮのような通信シス
テムでのエラー発生を一層正確に検出できるという効果
がある。
ス幅検出機能を有する受信スケルチ回路は、受信データ
のパルス幅の正常及び非正常状態を判別するパルス幅検
出手段を設けたとこによって、受信データの状態が正確
に検出されるため、従来より確実なノイズの除去が可能
である。これにより、例えば、ＲＡＮのような通信シス
テムでのエラー発生を一層正確に検出できるという効果
がある。
【図１】本発明に係る実施形態のパルス幅検出機能を有
する受信スケルチ回路の構成を示す回路図である。
する受信スケルチ回路の構成を示す回路図である。
【図２】同上実施形態の受信スケルチ回路各部への入出
力信号波形を示す図である。
力信号波形を示す図である。
【図３】従来の受信スケルチ回路の構成を示す回路図で
ある。
ある。
【図４】従来のプログラマブルコントロールネットワー
クの一例を示した回路図である。
クの一例を示した回路図である。
１２，１４ Ｎチャネル入力トランジスタ １６，９０，９１ 電流源 １８ ダイオードＮチャネルトランジスタ ２０，２０’ プログラマブルコントロールネットワー
ク ２２，２６ Ｎチャネルソーストランジスタ ２４，２８ Ｎチャネルコントロールトランジスタ ３０，３２ 比較器 ６０，６１ 入力トランジスタ ７０，８０ パルス検出用比較器 １００ パルス幅検出部
ク ２２，２６ Ｎチャネルソーストランジスタ ２４，２８ Ｎチャネルコントロールトランジスタ ３０，３２ 比較器 ６０，６１ 入力トランジスタ ７０，８０ パルス検出用比較器 １００ パルス幅検出部
Claims (2)
- 【請求項１】入力電圧制御信号に応じてしきい電圧を調
整するしきい電圧調整手段と、該しきい電圧調整手段で
調整されたしきい電圧を基準として受信データのレベル
を検出するレベル検出手段と、を備え、該レベル検出手
段の検出結果に従ってノイズを除去する受信スケルチ回
路において、 前記受信データのパルス幅を検出して、該パルス幅が正
常な状態であるか否かを判別するパルス幅検出手段を備
え、該パルス幅検出手段で正常状態が判別されたとき、
前記レベル検出手段の検出結果に基づいてノイズを除去
する構成としたことを特徴とするパルス幅検出機能を有
する受信スケルチ回路。 - 【請求項２】前記パルス幅検出手段は、所定の電流を供
給する電流源と、前記受信データに応じてスイッチ動作
することで前記電流源からの電流の供給が制御され、前
記受信データのパルス幅に対応した振幅の信号を出力す
る検出部と、該検出部からの信号のレベルと予め設定し
た基準値とを比較して、前記受信データのパルス幅が正
常な状態であるか否かを判別する判別部と、を備えたこ
とを特徴とする請求項１記載のパルス検出機能を有する
受信スケルチ回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960051755A KR100239705B1 (ko) | 1996-11-04 | 1996-11-04 | 펄스폭 검출기능을 갖는 스켈치 회로 |
| KR51755/1996 | 1996-11-04 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10163896A true JPH10163896A (ja) | 1998-06-19 |
Family
ID=19480660
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9302073A Pending JPH10163896A (ja) | 1996-11-04 | 1997-11-04 | パルス幅検出機能を有する受信スケルチ回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6108528A (ja) |
| JP (1) | JPH10163896A (ja) |
| KR (1) | KR100239705B1 (ja) |
| DE (1) | DE19719115B4 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100375234B1 (ko) * | 2001-03-30 | 2003-03-08 | 삼성전자주식회사 | 스퀄치 감지 회로 |
| JP2006304075A (ja) * | 2005-04-22 | 2006-11-02 | Nippon Telegr & Teleph Corp <Ntt> | ミューティング判定回路およびミューティング回路 |
| JP2008079078A (ja) * | 2006-09-22 | 2008-04-03 | Kawasaki Microelectronics Kk | スケルチ検出回路 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050070984A1 (en) * | 2003-09-29 | 2005-03-31 | Sundberg Gregory L. | Extendable and retractable lead with an active fixation assembly |
| US20070104206A1 (en) * | 2005-11-10 | 2007-05-10 | Mark Pecen | Method and apparatus for allocating channels for data communication in a radio communication system |
| CN114543957A (zh) * | 2020-11-26 | 2022-05-27 | 梅特勒-托利多(常州)测量技术有限公司 | 检测信号的实时处理方法及检测器 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3603884A (en) * | 1969-06-04 | 1971-09-07 | Motorola Inc | Speech-noise discriminating constant pulse width squelch |
| NL163917C (nl) * | 1975-10-02 | 1980-10-15 | Philips Nv | Radio-ontvanginrichting. |
| US4172996A (en) * | 1977-02-21 | 1979-10-30 | Nippon Electric Co., Ltd. | Squelch circuit |
| US4203072A (en) * | 1978-05-15 | 1980-05-13 | Rockwell International Corporation | Reduction of impulse noise contribution to receiver squelch threshold |
| JPS6210930A (ja) * | 1985-07-06 | 1987-01-19 | Nec Corp | スケルチ検出回路 |
| US5003556A (en) * | 1989-06-30 | 1991-03-26 | Digital Equipment Corporation | Squelch circuit |
| US5164960A (en) * | 1990-02-15 | 1992-11-17 | Advanced Micro Devices Inc. | Medium attachment unit for use with twisted pair local area network |
| US5285481A (en) * | 1991-10-15 | 1994-02-08 | National Semiconductor Corporation | Receiver circuit with smart squelch |
| US5418821A (en) * | 1991-10-15 | 1995-05-23 | National Semiconductor Corporation | Method and apparatus for sample-data receiver squelch |
| US5408694A (en) * | 1992-01-28 | 1995-04-18 | National Semiconductor Corporation | Receiver squelch circuit with adjustable threshold |
-
1996
- 1996-11-04 KR KR1019960051755A patent/KR100239705B1/ko not_active IP Right Cessation
-
1997
- 1997-05-06 DE DE19719115A patent/DE19719115B4/de not_active Expired - Fee Related
- 1997-10-28 US US08/958,929 patent/US6108528A/en not_active Expired - Lifetime
- 1997-11-04 JP JP9302073A patent/JPH10163896A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100375234B1 (ko) * | 2001-03-30 | 2003-03-08 | 삼성전자주식회사 | 스퀄치 감지 회로 |
| JP2006304075A (ja) * | 2005-04-22 | 2006-11-02 | Nippon Telegr & Teleph Corp <Ntt> | ミューティング判定回路およびミューティング回路 |
| JP2008079078A (ja) * | 2006-09-22 | 2008-04-03 | Kawasaki Microelectronics Kk | スケルチ検出回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980033913A (ko) | 1998-08-05 |
| DE19719115B4 (de) | 2006-07-13 |
| US6108528A (en) | 2000-08-22 |
| DE19719115A1 (de) | 1998-05-14 |
| KR100239705B1 (ko) | 2000-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7224191B1 (en) | Differential signal detector methods and apparatus | |
| US8294474B2 (en) | Device for sensing a fault current in a field bus system | |
| US7586336B2 (en) | Method and circuit for squelch detection in serial communications | |
| US5287386A (en) | Differential driver/receiver circuit | |
| US10666320B2 (en) | Ringing suppression circuit | |
| US20080100347A1 (en) | Signal detecting circuit | |
| JPS62206464A (ja) | 差動信号伝送トランシ−バ | |
| US11546188B2 (en) | Transceiver device for a bus system and operating method therefor | |
| US6922071B2 (en) | Setting multiple chip parameters using one IC terminal | |
| JPH10163896A (ja) | パルス幅検出機能を有する受信スケルチ回路 | |
| EP1145426B1 (en) | Data pulse receiver | |
| US20190235006A1 (en) | Wiring line abnormality detecting device | |
| JP3133499B2 (ja) | 多重伝送方式 | |
| US6943591B1 (en) | Apparatus and method for detecting a fault condition in a common-mode signal | |
| JP2008250725A (ja) | インターフェース回路 | |
| KR100239692B1 (ko) | 반도체 장치의 출력회로 | |
| US20120119793A1 (en) | Interference-tolerant communication circuit | |
| US6590435B1 (en) | Output differential voltage (VOD) restriction circuit for use with LVDS input buffers | |
| JPH09505708A (ja) | 受信および信号処理装置 | |
| US7030645B2 (en) | Method for setting a termination voltage and an input circuit | |
| US7471108B2 (en) | Variable reference level input circuit and method | |
| US8754673B1 (en) | Adaptive reference voltage generators that support high speed signal detection | |
| JP2912255B2 (ja) | バス駆動能力自動調整装置およびバス駆動能力自動調整回路 | |
| JP4206770B2 (ja) | 多重通信装置 | |
| JPH11154834A (ja) | 演算増幅器 |