CN113823209A - 显示驱动设备 - Google Patents

显示驱动设备 Download PDF

Info

Publication number
CN113823209A
CN113823209A CN202110675945.3A CN202110675945A CN113823209A CN 113823209 A CN113823209 A CN 113823209A CN 202110675945 A CN202110675945 A CN 202110675945A CN 113823209 A CN113823209 A CN 113823209A
Authority
CN
China
Prior art keywords
common voltage
lock
driving apparatus
display driving
node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110675945.3A
Other languages
English (en)
Inventor
金永福
金元锺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LX Semicon Co Ltd
Original Assignee
Silicon Works Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Works Co Ltd filed Critical Silicon Works Co Ltd
Publication of CN113823209A publication Critical patent/CN113823209A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2014—Display of intermediate tones by modulation of the duration of a single pulse during which the logic level remains constant
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G09G5/008—Clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/08—Fault-tolerant or redundant circuits, or circuits in which repair of defects is prepared
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Dc Digital Transmission (AREA)

Abstract

本公开公开了一种对外部噪音不敏感的显示驱动设备。该显示驱动设备可以包括：第一数据线和第二数据线，配置为连接时序控制器的发送器和源极驱动器的接收器；第一端接电阻和第二端接电阻，配置为连接第一数据线和第二数据线；以及降噪电路，配置为检测锁定故障，当检测到锁定故障时产生公共电压，并将公共电压提供给第一端接电阻和第二端接电阻之间的节点。显示驱动设备可以通过最小化外部噪音的影响来防止图像故障。

Description

显示驱动设备
技术领域
本公开涉及一种显示设备，并且更具体地，涉及一种能够通过最小化外部噪音的影响来防止图像故障的显示驱动设备。
背景技术
通常，显示设备可以包括显示面板、栅极驱动器、源极驱动器、时序控制器等。时序控制器可以向源极驱动器提供图像数据。源极驱动器可向显示面板提供对应于图像数据的源信号。
时序控制器和源极驱动器可以通过一对数据线连接。为了阻抗匹配，可以在数据线的端部设置端接电阻。
时序控制器可以通过数据线向源极驱动器传输具有分组形式且包括时钟的输入数据、图像数据和控制数据。源极驱动器可以从输入数据中恢复时钟、图像数据和控制数据。
然而，如果外部噪音共同作用在所述一对数据线上，则端接电阻中形成的公共电压的电平可能会改变。如果公共电压的电平由于外部噪音而改变，则输入数据的电平可能偏离源极驱动器的接收器的输入范围。因此，将出现源极驱动器不能从输入数据中正常地恢复时钟、图像数据和控制数据的问题。
因此，需要一种能够最小化外部噪音对公共电压的影响的技术。
发明内容
各种实施方式涉及提供一种能够通过最小化外部噪音的影响来防止图像故障的显示驱动设备。
在一个实施方式中，显示驱动设备可以包括：第一数据线和第二数据线，配置为连接时序控制器的发送器和源极驱动器的接收器；第一端接电阻和第二端接电阻，配置为连接第一数据线和第二数据线；以及降噪电路，配置为响应于时钟信号来检测锁定故障，当检测到锁定故障时产生公共电压，并将公共电压提供给第一端接电阻和第二端接电阻之间的节点。
一种显示驱动设备可以包括：第一数据线和第二数据线，配置为连接时序控制器的发送器和源极驱动器的接收器；第一端接电阻和第二端接电阻，配置为连接第一数据线和第二数据线；以及降噪电路，配置为响应于时钟信号来检测锁定故障，确定所检测到的锁定故障是否满足预设条件，当所检测到的锁定故障满足预设条件时产生公共电压，并公共电压提供给第一端接电阻和第二端接电阻之间的节点。
一种显示驱动设备可以包括：第一数据线和第二数据线，配置为连接时序控制器的发送器和源极驱动器的接收器；第一端接电阻和第二端接电阻，配置为连接第一数据线和第二数据线；以及电压源，配置为具有连接到第一端接电阻和第二端接电阻之间的节点的一端。
根据实施方式，当检测到可归因于外部噪音的锁定故障时，具有固定电平的公共电压被提供给设置在第一数据线和第二数据线之间的第一端接电阻和第二端接电阻之间的节点。因此，可以最小化可归因于外部噪音的输入数据的电平变化。
此外，实施方式可以通过最小化外部噪音对公共电压的影响来防止图像故障。
此外，实施方式可以通过将电容器连接到第一端接电阻和第二端接电阻之间的节点来最小化可归因于外部噪音的节点的电压电平的变化，从而可以防止图像故障。
附图说明
图1是根据实施方式的显示设备的框图。
图2是包括根据第一实施方式的源极驱动器的显示设备的框图。
图3是通过图1的一对数据线传输的输入数据的波形图。
图4是示出输入数据的电平由于外部噪音而改变的波形图。
图5是根据另一实施方式的源极驱动器的降噪电路的框图。
图6是包括根据第二实施方式的源极驱动器的显示设备的框图。
图7是包括根据第三实施方式的源极驱动器的显示设备的框图。
图8是包括根据第四实施方式的源极驱动器的显示设备的框图。
图9是包括根据第五实施方式的源极驱动器的显示设备的框图。
具体实施方式
实施方式公开了能够通过最小化外部噪音的影响来防止图像故障的显示驱动设备。
在实施方式中，发送器TX可以被定义为时序控制器的发送器，其向源极驱动器传输具有分组形式且包括时钟的输入数据、图像数据和控制数据。
在实施方式中，接收器RX可以被定义为源极驱动器的接收器，其从时序控制器接收具有分组形式且包括时钟的输入数据、图像数据和控制数据。
在实施方式中，用于通过一对第一数据线和第二数据线传输具有分组形式且包括时钟的输入数据、图像数据和控制数据的协议可以建立在时序控制器中。用于从通过一对第一数据线和第二数据线接收的输入数据中恢复时钟、图像数据和控制数据的协议可以建立在源极驱动器中。
图1是根据实施方式的显示设备100的框图。
参照图1，显示设备100可以包括显示驱动设备和显示面板。显示驱动设备可以包括时序控制器TCON和多个第一源极驱动器SDIC1至第五源极驱动器SDIC5。显示驱动设备的源极驱动器的数量可以由显示面板的分辨率确定。
时序控制器TCON可以通过成对的数据线L1和L2以点对点的方式连接至多个第一源极驱动器SDIC1至第五源极驱动器SDIC5。“L1”表示为第一数据线，而“L2”表示为第二数据线。
时序控制器TCON可以通过每对数据线L1和L2向源极驱动器SDIC1至SDIC5中的每个提供输入数据CED。
第一源极驱动器SDIC1至第五源极驱动器SDIC5配置为通过锁定链路传输锁定信号LOCK。锁定链路意指第一源极驱动器SDIC1至第五源极驱动器SDIC5依次级联以传输锁定信号LOCK。
例如，第一源极驱动器SDIC1至第五源极驱动器SDIC5中的每个包括锁定信号输入级和锁定信号输出级。第一源极驱动器SDIC1的第一锁定信号输入级可连接到电源端子VCC。此外，第一源极驱动器SDIC1的锁定信号输出级和第二源极驱动器SDIC2的锁定信号输入级、第二源极驱动器SDIC2的锁定信号输出级和第三源极驱动器SDIC3的锁定信号输入级、第三源极驱动器SDIC3的锁定信号输出级和第四源极驱动器SDIC4的锁定信号输入级、以及第四源极驱动器SDIC4的锁定信号输出级和第五源极驱动器SDIC5的锁定信号输入级可以互连。此外，第五源极驱动器SDIC5的最后一个锁定信号输出级可以通过反馈链路连接到时序控制器TCON。
当锁定故障发生在第一源极驱动器SDIC1至第五源极驱动器SDIC5中的至少一个中时，第五源极驱动器SDIC5可以向时序控制器TCON提供具有指示锁定故障的逻辑电平的锁定信号LOCK。
例如，当通过时钟训练使时钟信号稳定时，第一源极驱动器SDIC1至第五源极驱动器SDIC5可以输出具有指示正常锁定状态的高逻辑电平的锁定信号LOCK。此外，当由于可归因于外部噪音或其它原因的不稳定时序信号而检测到锁定故障时，第一源极驱动器SDIC1至第五源极驱动器SDIC5可以输出具有指示锁定故障的低逻辑电平的锁定信号LOCK。
例如，当从第五源极驱动器SDIC5接收到具有高逻辑电平的锁定信号LOCK时，时序控制器TCON可以向第一源极驱动器SDIC1至第五源极驱动器SDIC5提供包括时钟的输入数据CED、图像数据和控制数据。
此外，当从第五源极驱动器SDIC5接收到具有低逻辑电平的锁定信号LOCK时，时序控制器TCON可以向第一源极驱动器SDIC1至第五源极驱动器SDIC5提供包括用于设置时钟的时钟训练模式的输入数据CED。
图2是包括根据第一实施方式的源极驱动器SDIC的显示设备100的框图。
参照图2，显示设备100可以包括时序控制器TCON的发送器TX和源极驱动器SDIC。
源极驱动器SDIC可以包括接收器RX和降噪电路10。
时序控制器TCON的发送器TX和源极驱动器SDIC的接收器RX可以通过一对第一数据线L1和第二数据线L2连接。
此外，第一端接电阻R1可以配置在第一数据线L1的端部处。第二端接电阻R2可以配置在第二数据线L2的端部处。第一端接电阻R1和第二端接电阻R2通过节点N1连接。即，第一端接电阻R1和第二端接电阻R2可以串联连接在第一数据线L1和第二数据线L2之间。
在这种情况下，为了阻抗匹配，第一端接电阻R1可以配置为具有与第一数据线L1相同的电阻值。第二端接电阻R2可以配置为具有与第二数据线L2相同的电阻值。在图2中，PCB意指其上印刷有第一端接电阻R1和第二端接电阻R2的印刷电路板。
时序控制器TCON的发送器TX可以通过第一数据线L1和第二数据线L2向源极驱动器SDIC的接收器RX提供输入数据CED。在这种情况下，输入数据CED可以包括分组形式的时钟、图像数据和控制数据。
源极驱动器SDIC的接收器RX可以通过第一数据线L1和第二数据线L2接收输入数据CED。源极驱动器SDIC可以向时钟恢复电路(未示出)和数据恢复电路(未示出)提供输入数据CED。
例如，时钟恢复电路可以通过基于预设协议从输入数据CED中恢复时钟来产生采样时钟信号，并且可以向数据恢复电路提供采样时钟信号。
数据恢复电路可以通过使用采样时钟信号从输入数据CED中恢复图像数据和控制数据。
降噪电路10可以通过使用锁定信号LOCK来检测锁定故障，可以在检测到锁定故障时产生公共电压VCM，并且可以向第一端接电阻R1和第二端接电阻R2之间的节点N1提供公共电压VCM。
降噪电路10可以包括锁定故障检测器12和VCM发生器14。
锁定故障检测器12可以接收锁定信号LOCK，可以响应于锁定信号LOCK来检测锁定故障，并且可以在检测到锁定故障时向VCM发生器14输出启动信号EN。
例如，锁定信号LOCK可以通过锁定链路从另一源极驱动器接收，或者可以在内部电路中产生。在这种情况下，当由于外部噪音而出现异常通信状态时，可以产生锁定信号LOCK作为具有低逻辑电平的信号。
VCM发生器14可以响应于启动信号EN产生具有固定电平的公共电压VCM，并且可以将公共电压VCM提供给第一端接电阻R1和第二端接电阻R2之间的节点N1。
此外，在向第一端接电阻R1和第二端接电阻R2之间的节点N1提供公共电压VCM之后，当经过给定时间时，VCM发生器14可以被禁用。
VCM发生器14可以配置为包括充当电流源的缓冲器。VCM发生器14将节点N1的电势固定为公共电压VCM，并用作第一端接电阻R1和第二端接电阻R2的电流源。因此，尽管外部噪音影响到第一端接电阻R1和第二端接电阻R2，但是施加到第一端接电阻R1和第二端接电阻R2的电压的变化可以被VCM发生器14抑制，VCM发生器14将节点N1的电势固定为公共电压VCM，并用作电流源为外部噪音提供电流路径。
当发生可归因于外部噪音的锁定故障时，如上所述配置的降噪电路10可以通过向第一端接电阻R1和第二端接电阻R2之间的节点N1提供内部产生且具有固定电平的公共电压VCM来最小化外部噪音对公共电压VCM的影响。
图2的第一实施方式示出第一端接电阻R1和第二端接电阻R2设置在印刷电路板PCB中，但是本公开不限于此。第一端接电阻R1和第二端接电阻R2可以设置在源极驱动器SDIC的芯片内。
图3是示出通过图1的一对第一数据线L1和第二数据线L2传输的输入数据CED的波形图。
输入数据CED可以施加到第一端接电阻R1和第二端接电阻R2，并且可以表示为基于公共电压VCM摆动的差分电压。
接收器RX可以设置为具有固定的输入范围。
当发生可归因于外部噪音的锁定故障时，降噪电路10可以通过产生具有固定电平的公共电压VCM并将公共电压VCM提供给第一端接电阻R1和第二端接电阻R2之间的节点N1来最小化外部噪音对公共电压VCM的影响。
如上所述，降噪电路10可以最小化外部噪音对公共电压VCM的影响。输入数据CED可以基于具有固定电平的公共电压VCM摆动通过第一端接电阻R1和第二端接电阻R2。
源极驱动器SDIC可以从如上所述接收的输入数据CED中正常地恢复时钟、图像数据和控制数据。
图4是示出输入数据CED的电平由于外部噪音而改变的波形图。
例如，如果不存在降噪电路10的元件，并且在第一数据线L1的正节点P_NODE和第二数据线L2的负节点N_NODE中出现公共噪音，则公共电压VCM的电平可能由于公共噪音而改变，并且输入数据CED的摆动范围可能偏离源极驱动器SDIC的接收器RX的输入范围。
在这种情况下，源极驱动器SDIC不能从偏离输入范围的输入数据CED中恢复时钟、图像数据和控制数据。
然而，根据本实施方式的源极驱动器SDIC包括降噪电路10。因此，当在第一数据线L1的正节点P_NODE和第二数据线L2的负节点N_NODE中出现公共噪音时，具有固定电平的公共电压VCM被提供至第一端接电阻R1和第二端接电阻R2之间的节点N1，并且外部噪音对公共电压VCM的影响可以被最小化。
图5是根据另一实施方式的源极驱动器SDIC的降噪电路10的框图。
参考图5，降噪电路10可以包括锁定故障检测器12、控制逻辑电路16和VCM发生器14。
锁定故障检测器12可以接收锁定信号LOCK，可以响应于锁定信号LOCK来检测锁定故障，并且可以向控制逻辑电路16输出对应于锁定故障的第一启动信号EN1。
例如，锁定信号LOCK可以通过锁定链路由另一源极驱动器提供，或者可以在内部电路中产生。在这种情况下，当由于外部噪音而出现异常通信状态时，可以产生锁定信号LOCK作为具有低逻辑电平的信号。
当检测到参考数量或更多数量的锁定故障时，控制逻辑电路16可以响应于第一启动信号EN1向VCM发生器14输出第二启动信号EN2。
VCM发生器14可以响应于第二启动信号EN2产生公共电压VCM，并且可以将公共电压VCM提供给第一端接电阻R1和第二端接电阻R2之间的节点N1。
此外，在向第一端接电阻R1和第二端接电阻R2之间的节点N1提供公共电压VCM之后，当经过给定时间时，VCM发生器14可以被禁用。
当检测到参考数量或更多数量的可归因于外部噪音的锁定故障时，如上所述配置的降噪电路10可以通过产生公共电压VCM并将公共电压VCM提供给第一端接电阻R1和第二端接电阻R2之间的节点N1来最小化外部噪音对公共电压VCM的影响。
如果在检测到可归因于外部噪音的锁定故障之后，锁定故障维持了参考时间或更长时间，则根据另一实施方式的降噪电路10可以产生公共电压VCM，并将公共电压VCM提供给第一端接电阻R1和第二端接电阻R2之间的节点N1。
降噪电路10可以包括锁定故障检测器12、控制逻辑电路16和VCM发生器14。
锁定故障检测器12可以接收锁定信号LOCK，可以响应于锁定信号LOCK来检测锁定故障，并且可以在检测到锁定故障时向控制逻辑电路16输出第一启动信号EN1。
如果在检测到锁定故障之后，锁定故障维持了参考时间或更长时间，则控制逻辑电路16可以响应于第一启动信号EN1将第二启动信号EN2输出至VCM发生器14。
VCM发生器14可以响应于第二启动信号EN2产生公共电压VCM，并且可以将公共电压VCM提供给第一端接电阻R1和第二端接电阻R2之间的节点N1。
如上所述，降噪电路10可以检测锁定故障，可以确定检测到的锁定故障是否满足预设条件，可以在检测到的锁定故障满足预设条件时产生公共电压VCM，并且可以将公共电压VCM提供给第一端接电阻R1和第二端接电阻R2之间的节点N1。
在这种情况下，预设条件可以设置为检测到参考数量或更多数量的锁定故障的条件，或者为锁定故障维持了参考时间或更长时间的条件。
如上所述，当由于外部噪音而检测到锁定故障并且检测到的锁定故障满足预设条件时，根据实施方式的显示驱动设备可以通过向形成在第一数据线L1和第二数据线L2之间的第一端接电阻R1和第二端接电阻R2之间的节点N1提供公共电压VCM来最小化输入数据CED的电平的变化。
此外，实施方式可以通过最小化外部噪音对公共电压VCM的影响来防止图像故障。
图6是包括根据第二实施方式的源极驱动器SDIC的显示设备100的框图。
参照图6，根据第二实施方式的源极驱动器SDIC可以包括接收器RX、第一端接电阻R1、第二端接电阻R2和电容器C。
接收器RX可以通过第一数据线L1和第二数据线L2连接到时序控制器的发送器TX。
第一端接电阻R1和第二端接电阻R2可以设置在源极驱动器SDIC的芯片内。第一端接电阻R1和第二端接电阻R2可以串联连接在第一数据线L1和第二数据线L2之间。
电容器C可以具有连接到第一端接电阻R1和第二端接电阻R2之间的节点N1的一端，并且可以具有连接到施加有外部电压Vx的端子的另一端。外部电压Vx可以具有固定的电平。
时序控制器TCON的发送器TX可以通过第一数据线L1和第二数据线L2向源极驱动器SDIC的接收器RX提供输入数据CED。
图7是包括根据第三实施方式的源极驱动器SDIC的显示设备100的框图。
参照图7，根据第三实施方式的源极驱动器SDIC可以包括接收器RX和电容器C。
接收器RX可以通过第一数据线L1和第二数据线L2连接到时序控制器的发送器TX。
在这种情况下，串联连接的第一端接电阻R1和第二端接电阻R2可以连接在第一数据线L1和第二数据线L2之间。第一端接电阻R1和第二端接电阻R2可以设置在印刷电路板PCB中。
电容器C可以具有连接到设置在印刷电路板PCB中的第一端接电阻R1和第二端接电阻R2之间的节点N1的一端，并且可以具有连接到施加有外部电压Vx的端子的另一端。
电容器C可以用作第一端接电阻R1和第二端接电阻R2的电压源。因此，尽管外部噪音影响到第一端接电阻R1和第二端接电阻R2，但是通过电容器C的缓冲作用，可以抑制施加到第一端接电阻R1和第二端接电阻R2的电压的变化。
图6和图7的实施方式可以通过电容器C和外部电压Vx最小化外部噪音对公共电压VCM的影响。
图8是包括根据第四实施方式的源极驱动器SDIC的显示设备100的框图。
参照图8，根据第四实施方式的源极驱动器SDIC可以包括接收器RX、第一端接电阻R1、第二端接电阻R2、电容器C和VCM发生器14。
接收器RX可以通过第一数据线L1和第二数据线L2连接到时序控制器的发送器TX。
第一端接电阻R1和第二端接电阻R2可以设置在源极驱动器SDIC的芯片内，并且可以串联连接在第一数据线L1和第二数据线L2之间。
电容器C可以具有连接到第一端接电阻R1和第二端接电阻R2之间的节点N1的一端，并且可以具有连接到VCM发生器14的另一端。VCM发生器14可以产生具有固定电平的公共电压VCM，并且可以将公共电压VCM提供给电容器C的另一端。
图8的实施方式可以通过电容器C和公共电压VCM最小化外部噪音对公共电压VCM的影响。
图9是包括根据第五实施方式的源极驱动器SDIC的显示设备100的框图。
参照图9，根据第五实施方式的源极驱动器SDIC可以包括接收器RX和电容器C。
接收器RX可以通过第一数据线L1和第二数据线L2连接到时序控制器的发送器TX。
在这种情况下，串联连接的第一端接电阻R1和第二端接电阻R2可以连接在第一数据线L1和第二数据线L2之间。第一端接电阻R1和第二端接电阻R2可以设置在印刷电路板PCB中。
电容器C可以具有连接到设置在印刷电路板PCB中的第一端接电阻R1和第二端接电阻R2之间的节点N1的一端，并且可以具有连接到施加有地电压的端子的另一端。
图9的实施方式可以通过施加有地电压的电容器C最小化外部噪音对公共电压的影响。
如上所述，第二实施方式至第五实施方式可以通过将电容器连接到第一端接电阻R1和第二端接电阻R2之间的节点N1来最小化可归因于外部噪音的节点N1的电压电平的变化，从而可以防止图像故障。

Claims (20)

1.一种显示驱动设备，包括：
第一数据线和第二数据线，配置为连接时序控制器的发送器和源极驱动器的接收器；
第一端接电阻和第二端接电阻，配置为连接所述第一数据线和所述第二数据线；以及
降噪电路，配置为响应于时钟信号检测锁定故障，当检测到所述锁定故障时产生公共电压，以及将所述公共电压提供给所述第一端接电阻和所述第二端接电阻之间的节点。
2.根据权利要求1所述的显示驱动设备，其中，所述降噪电路包括：
锁定故障检测器，配置为接收与所述时钟信号对应的锁定信号，响应于所述锁定信号来检测所述锁定故障，以及在检测到所述锁定故障时输出启动信号；以及
公共电压发生器，配置为响应于所述启动信号生成所述公共电压，并将所述公共电压提供给所述第一端接电阻和所述第二端接电阻之间的所述节点。
3.根据权利要求2所述的显示驱动设备，其中，在向所述第一端接电阻和所述第二端接电阻之间的所述节点提供所述公共电压之后，当经过给定时间时，所述公共电压发生器被禁用。
4.根据权利要求1所述的显示驱动设备，其中，所述第一端接电阻和所述第二端接电阻分别具有与所述第一数据线和所述第二数据线的电阻值相同的电阻值。
5.根据权利要求1所述的显示驱动设备，其中，所述第一端接电阻和所述第二端接电阻设置在所述第一数据线的端部与所述第二数据线的端部之间并串联连接。
6.根据权利要求1所述的显示驱动设备，其中，所述公共电压具有固定的电平。
7.一种显示驱动设备，包括：
第一数据线和第二数据线，配置为连接时序控制器的发送器和源极驱动器的接收器；
第一端接电阻和第二端接电阻，配置为连接所述第一数据线和所述第二数据线；以及
降噪电路，配置为响应于时钟信号来检测锁定故障，确定所述检测到的锁定故障是否满足预设条件，当所述检测到的锁定故障满足所述预设条件时生成公共电压，以及将所述公共电压提供给所述第一端接电阻和所述第二端接电阻之间的节点。
8.根据权利要求7所述的显示驱动设备，其中，当检测到参考数量或更多数量的所述锁定故障时，所述降噪电路产生所述公共电压，并将所述公共电压提供给所述第一端接电阻和所述第二端接电阻之间的所述节点。
9.根据权利要求7所述的显示驱动设备，其中，在检测到所述锁定故障之后，当所述锁定故障维持了参考时间或更长时间时，所述降噪电路产生所述公共电压，并将所述公共电压提供给所述第一端接电阻和所述第二端接电阻之间的所述节点。
10.根据权利要求7所述的显示驱动设备，其中，所述降噪电路包括：
锁定故障检测器，配置为接收与所述时钟信号对应的锁定信号，响应于所述锁定信号来检测所述锁定故障，以及在检测到所述锁定故障时输出第一启动信号；
控制逻辑电路，配置为当检测到参考数量或更多数量的所述锁定故障时，响应于所述第一启动信号输出第二启动信号；以及
公共电压发生器，配置为响应于所述第二启动信号产生所述公共电压，并将所述公共电压提供给所述第一端接电阻和所述第二端接电阻之间的所述节点。
11.根据权利要求7所述的显示驱动设备，其中，所述降噪电路包括：
锁定故障检测器，配置为接收锁定信号，响应于所述锁定信号来检测所述锁定故障，以及在检测到所述锁定故障时输出第一启动信号；
控制逻辑电路，配置为当所述锁定故障维持了参考时间或更长时间时，响应于所述第一启动信号输出第二启动信号；以及
公共电压发生器，配置为响应于所述第二启动信号产生所述公共电压，并将所述公共电压提供给所述第一端接电阻和所述第二端接电阻之间的所述节点。
12.根据权利要求11所述的显示驱动设备，其中，在向所述第一端接电阻和所述第二端接电阻之间的所述节点提供所述公共电压之后，当经过给定时间时，所述公共电压发生器被禁用。
13.根据权利要求7所述的显示驱动设备，其中，所述公共电压具有固定的电平。
14.一种显示驱动设备，包括：
第一数据线和第二数据线，配置为连接时序控制器的发送器和源极驱动器的接收器；
第一端接电阻和第二端接电阻，配置为连接所述第一数据线和所述第二数据线；以及
电压源，配置为具有与所述第一端接电阻和所述第二端接电阻之间的节点连接的一端。
15.根据权利要求14所述的显示驱动设备，其中，所述电压源包括电容器。
16.根据权利要求15所述的显示驱动设备，其中，所述电容器具有与施加有外部电压的端子连接的另一端。
17.根据权利要求16所述的显示驱动设备，其中，所述外部电压具有固定的电平。
18.根据权利要求15所述的显示驱动设备，其中，所述电容器具有与施加有公共电压的端子连接的另一端，并且所述公共电压具有固定的电平。
19.根据权利要求18所述的显示驱动设备，还包括：公共电压发生器，配置为产生所述公共电压，并将所述公共电压提供至施加有所述公共电压的所述端子。
20.根据权利要求15所述的显示驱动设备，其中，所述电容器具有与施加有地电压的端子连接的另一端。
CN202110675945.3A 2020-06-19 2021-06-18 显示驱动设备 Pending CN113823209A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0074703 2020-06-19
KR1020200074703A KR20210156982A (ko) 2020-06-19 2020-06-19 디스플레이 구동 장치

Publications (1)

Publication Number Publication Date
CN113823209A true CN113823209A (zh) 2021-12-21

Family

ID=78923869

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110675945.3A Pending CN113823209A (zh) 2020-06-19 2021-06-18 显示驱动设备

Country Status (3)

Country Link
US (1) US20210398470A1 (zh)
KR (1) KR20210156982A (zh)
CN (1) CN113823209A (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6593801B1 (en) * 2002-06-07 2003-07-15 Pericom Semiconductor Corp. Power down mode signaled by differential transmitter's high-Z state detected by receiver sensing same voltage on differential lines
KR100695064B1 (ko) * 2006-09-11 2007-03-14 주식회사 아나패스 수동 공통 모드 피드백 회로를 가지는 차동 신호 회로
KR101030957B1 (ko) * 2008-12-29 2011-04-28 주식회사 실리콘웍스 차동전류 구동 방식의 인터페이스 시스템
KR101483942B1 (ko) * 2008-12-30 2015-01-19 주식회사 동부하이텍 클록 복원을 위한 리시버

Also Published As

Publication number Publication date
KR20210156982A (ko) 2021-12-28
US20210398470A1 (en) 2021-12-23

Similar Documents

Publication Publication Date Title
US8026891B2 (en) Flat panel display including transceiver circuit for digital interface
KR100891122B1 (ko) 전압유기 방지회로를 구비한 타이밍컨트롤러 리셋회로
KR101174768B1 (ko) 평판 표시 장치의 데이터 인터페이스 장치 및 방법
US7298172B2 (en) Transmitter circuit, receiver circuit, interface circuit, and electronic instrument
JP4087895B2 (ja) 多重差動伝送システム
KR20170053370A (ko) 소스 드라이버의 동작 방법, 디스플레이 구동 회로 및 디스플레이 구동 회로의 동작 방법
US8390604B2 (en) Differential signaling system and flat panel display with the same
US7113759B2 (en) Controller area network transceiver having capacitive balancing circuit for improved receiver common-mode rejection
US8018446B2 (en) Differential signaling system and display using the same
EP2169889A1 (en) Data transmission system and method, and electronic device having that data transmission system
US8279206B2 (en) Differential signaling system and flat panel display with the same
US11127327B2 (en) Display driving device and display device including the same
JP2011048378A (ja) 平板ディスプレイ装置
CN114078439A (zh) 显示装置及其驱动方法
KR20180032740A (ko) 신호 전송 방법
US20200193884A1 (en) Data processing device, data driving device, and system for driving display device
CN110321311B (zh) 电路装置、电子设备以及线缆束
JP5632390B2 (ja) Ｃｏｇアプリケーションのためのインターフェースシステム
CN113823209A (zh) 显示驱动设备
KR100989736B1 (ko) 소스 구동부 및 이를 구비하는 액정 표시 장치
JP2001051758A (ja) 有極性ｒｔｚ信号用データ受信回路
US11205361B2 (en) Display driving device and display device including the same
JP2009060489A (ja) 信号送信機、信号受信機及び多重差動伝送システム
US7826402B2 (en) Signal transfer systems and methods
CN111865292A (zh) 一种信号校正装置、方法及时序控制器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination