JP2001051758A

JP2001051758A - 有極性ｒｔｚ信号用データ受信回路

Info

Publication number: JP2001051758A
Application number: JP11220793A
Authority: JP
Inventors: Toyohiko Komatsu; 豊彦小松; Hideki Osaka; 英樹大坂; Susumu Hatano; 進波多野; Makio Uchida; 万亀夫内田; Kenichi Ishibashi; 賢一石橋
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1999-08-04
Filing date: 1999-08-04
Publication date: 2001-02-23
Anticipated expiration: 2019-08-04
Also published as: JP3779845B2

Abstract

(57)【要約】【課題】非接触バスシステムにおけるデータ受信を確実
に行うための受信回路を提供する。【解決手段】非接触バスシステム用のデータ受信回路に
おいて、非接触バスと接続され、有極性ＲＴＺ信号を入
力するための入力端子と、基準電圧供給配線と、予め設
定されたオフセット電圧Ｖｏｆｆｓを持つ電圧比較器１
２、１３と、ＲＳフリップフロップ（ＲＳ−ＦＦ）と、
出力端子を備えている。電圧比較器は、入力端子に入力
された電圧が、基準電圧供給配線の電圧Ｖｒｅｆと前記
オフセット電圧Ｖｏｆｆｓの和で示されるしきい電圧を
越えた時に、ＲＳ−ＦＦに接続された出力端子の出力レ
ベルをＨレベルに設定する。電圧比較器は、入力端子１
０に入力された電圧が、基準電圧供給配線の電圧Ｖｒｅ
ｆと前記オフセット電圧Ｖｏｆｆｓの差で示されるしき
い電圧を下回る時に、ＲＳ−ＦＦに接続された出力端子
の出力レベルをＬレベルに設定する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、非接触バス用のデ
ータ受信回路、および、エラー検出訂正回路、および、
それらを備えた情報処理装置に関する。

【０００２】

【従来の技術】近年、バスシステムを備えた、コンピュ
ータをはじめとする情報処理装置において、バスの高速
化やメモリの大容量化が進み、バスシステムにおける転
送レートは、数百メガｂｐｓからギガｂｐｓ台が要求さ
れている。さらに、同バスシステムに接続される機能モ
ジュール数も多くなってきている。例えば、メモリモジ
ュールだと、総容量がギガバイト台にもなるシステムが
要求されている。

【０００３】バス配線に接続される機能モジュール数が
増えると、バス配線の実効的特性インピーダンスが低下
し、機能モジュールとバス配線との間でインピーダンス
ミスマッチが生じて信号波形の歪みが大きくなる。これ
はバスシステムの高速化を行うときの障害となる。

【０００４】この問題を解決する技術として、日本国特
許・特開平７−１４１０７９に示される技術がある。こ
の技術は、バス配線に接続されている機能モジュール
を、クロストークを用いて結合するものである。この技
術の構成例を図１３に示す。

【０００５】１３０ａはバス配線である。１３０ｂはス
タブ配線であり、長さＬの区間だけ、バス配線１３０ａ
と配線が近接している。１３１ａ、１３１ｂは機能モジ
ュールであり、それぞれバス配線１３０ａ、および、ス
タブ配線１３０ｂに接続されている。１３２ａ、１３２
ｂは集積回路であり、それぞれ、機能モジュール１３１
ａ、１３１ｂに設けられている。１３３ａ、１３３ｂは
送信回路であり、集積回路１３２ａ、１３２ｂに内蔵さ
れている。１３４ａ、１３４ｂは受信回路であり、同様
に集積回路１３２ａ、１３２ｂに内蔵されている。１３
５ａ、１３５ｂは終端抵抗であり、１３５ａの一端はバ
ス配線１３０ａに、もう一端は終端電源に接続されてい
る。また１３５ｂの一端はスタブ配線１３０ｂに、もう
一端は終端電源に接続されている。終端抵抗１３５ａ、
１３５ｂには、電圧Ｖｔの終端電圧が供給されている。
この電圧Ｖｔは、０Ｖから電源電圧（出力信号の波形振
幅）までで設定した電圧である。

【０００６】この例では、バス配線１３０ａとスタブ配
線１３０ｂとの、長さＬの区間で近接している部分にお
いて、クロストークが発生する。クロストーク信号は、
送信回路１３３ａ、１３３ｂの信号レベルが切り替わる
瞬間に発生する。この例では、発生するクロストーク信
号のうち、後方クロストークを受信する構成となってい
る。

【０００７】このクロストーク信号を、受信回路１３４
ａ、１３４ｂにより受信して、クロストーク信号を元の
信号に復号する。

【０００８】なお、この例では、バス配線１３０ａは１
本しかないが、実際のシステムのデータバスに用いる場
合において、例えばデータバス幅が６４ビットであった
場合、バス配線は６４組存在する。また、この例では、
スタブ配線１３０ｂは１つしか記載していないが、実際
のシステムにおいては、バス配線１３０ａに接続される
モジュール数だけ存在する。

【０００９】もし仮に、通常のバス配線と同じく、バス
配線１３０ａとスタブ配線１３０ｂが直接接続されてい
る場合には、スタブ配線１３０ｂが負荷容量として作用
して、バス配線１３０ａの実効的特性インピーダンスが
低下する。

【００１０】この技術により、バス配線に接続される機
能モジュール数の増加に伴う、実効的特性インピーダン
スの低下を抑えることができる。そのため、モジュール
数が増えても波形歪みがほとんど発生しないため、バス
システムの多モジュール化と高速化を同時に図ることが
可能となる。

【００１１】

【発明が解決しようとする課題】従来技術において、バ
ス配線を介して送られてくるクロストーク信号のレベル
は、後方クロストークを用いた場合でも、クロストーク
前の信号レベルの２０％以下程度である。また、信号レ
ベルが、外部からのノイズや電源電圧の変動等で、クロ
ストーク後の信号波形が歪み、場合によってはデータを
正常に受信できない可能性がある。

【００１２】本発明の目的は、有極性ＲＴＺ信号を扱う
非接触バスシステムにおいて、データ伝送を確実に行う
ことのできる受信回路を提供することにある。

【００１３】

【課題を解決するための手段】上記目的を達成するため
の本発明の一態様によれば、有極性ＲＴＺ信号に用いる
データ受信回路であって、データ受信回路は、入力信号
振幅の１０％以上５０％以下のオフセット値を持つ電圧
比較器を２つと、ＲＳフリップフロップ回路を１つを有
し、２つの電圧比較器からの出力信号をそれぞれＲＳフ
リップフロップのＳｅｔ入力端子とＲｅｓｅｔ入力端子
に接続し、有極性ＲＴＺ信号をＮＲＴＺ信号に変換する
ことを特徴とするデータ受信回路が提供される。

【００１４】上記目的を達成するための本発明のさらに
別の態様によれば、データ受信回路であって、受信回路
には、ラッチ回路が保持しているデータと一方の電圧比
較器の信号とＡＮＤ回路を有し、ラッチ回路の保持デー
タと前記電圧比較器の信号のＡＮＤをとることで、連続
する同極性の信号が入力されるというエラーを検出する
ことを特徴とするデータ受信回路が提供される。

【００１５】上記目的を達成するための本発明のさらに
別の態様によれば、有極性ＲＴＺ信号用データ受信回路
を有するバスシステムであって、バスシステムに接続さ
れている機能モジュールには、エラー検出が可能なデー
タ受信回路と、機能モジュール以外からの受信データを
一時的に蓄えるためのデータバッファと、受信データの
パリティチェックの結果を蓄えるためのバッファと、を
備えており、エラー検出回路によりデータ受信中に検出
したエラーと、パリティチェックの結果を蓄えたバッフ
ァのデータとを用いることでエラーを訂正することを特
徴とするデータ受信回路が提供される。

【００１６】

【発明の実施の形態】本発明の第１の実施形態について
説明する。

【００１７】図１は、本発明によるデータ受信回路の構
成図である。

【００１８】本実施形態では、受信回路は、前述の構成
例、図１３の集積回路１３４ａおよび１３４ｂに内蔵し
た場合について説明する。

【００１９】１０は入力端子であり、図１３のバス配線
１３０ａまたは１３０ｂに接続されている。この入力端
子１０には、送信回路１３３ａまたは１３３ｂから出力
された信号が、バス配線１３０ａ、１３０ｂ間を伝達し
たときに発生するクロストーク波形が入力される。

【００２０】１１は基準電圧供給配線である。この配線
１１は、ここでは図示していない他の回路にも接続され
る、共通配線である。この基準電圧供給配線１１の電圧
は、終端抵抗１０５ａおよび１０５ｂに供給されている
終端電圧と同じ電圧にする。

【００２１】１２および１３は、電圧比較器である。電
圧比較器１２、１３は、２つの入力端子（正入力端子
（＋）および負入力端子（−））と、１つの出力端子を
備えている。

【００２２】１４は、ＲＳフリップフロップ（ＲＳ−Ｆ
Ｆ）である。ＲＳ−ＦＦ１４は、セット入力端子
（Ｓ）、リセット入力端子（Ｒ）、および、出力端子
（Ｑ）を備えている。セット入力端子ＳにＨレベルが入
力されると、出力端子ＱのレベルをＨレベルにする。ま
た、リセット入力端子ＲにＨレベルが入力されると、出
力端子ＱのレベルをＬレベルにする。セット入力端子
Ｓ、および、リセット入力端子Ｒの、両方のレベルがＬ
の場合（定常状態）には、出力端子Ｑのレベルは、前の
状態を維持する。

【００２３】入力端子１０は、電圧比較器１２の正入力
端子と、電圧比較器１３の負入力端子に接続されてい
る。また、基準電圧供給配線１１は、電圧比較器１２の
負入力端子と、電圧比較器１３の正入力端子に接続され
ている。

【００２４】電圧比較器１２、１３の出力端子は、それ
ぞれ、ＲＳ−ＦＦ１４のセット入力端子（Ｓ）、およ
び、リセット入力端子（Ｒ）に接続されている。ＲＳ−
ＦＦ１４の出力端子（Ｑ）に、本受信回路のデータ出力
端子１６が設けられている。

【００２５】電圧比較器１２の入出力電圧特性を示すグ
ラフを図３に示す。なお、電圧比較器１３は、電圧比較
器１２と同じ特性を持っているが、受信する信号波形に
合わせて電圧比較器１２または１３の特性に差を持たせ
ても良い。

【００２６】図３のグラフの横軸は、入力端子１０の電
圧（電圧比較器１２の正入力端子の電圧、入力電圧）で
あり、縦軸は、電圧比較器１２の出力端子の電圧であ
る。

【００２７】電圧比較器１２の負入力端子には、基準電
圧供給配線により基準電圧が供給されている。本実施形
態では、この基準電圧をＶｒｅｆであるとする。電圧比
較器１２は、入力電圧がしきい電圧よりも低い場合に
は、出力端子からＬレベルを出力する。また、入力電圧
がしきい電圧よりも高い場合には、出力端子からＨレベ
ルを出力する。

【００２８】ここで、この電圧比較器１２のしきい電圧
は、基準電圧Ｖｒｅｆにオフセット電圧Ｖｏｆｆｓを加
算した電圧である。

【００２９】なお、一般的な電圧比較器（コンパレー
タ）においては、しきい電圧は基準電圧Ｖｒｅｆとほぼ
同じであり、オフセット電圧はほぼ０である。本発明で
用いる電圧比較器では、このオフセット電圧Ｖｏｆｆｓ
が設けられているところが、一般的な電圧比較器と異な
る。

【００３０】次に、この受信回路の動作を図４を用いて
説明する。

【００３１】図４は、図１の受信回路の各部分におけ
る、信号レベルの遷移を示すタイミングチャートであ
る。

【００３２】図４の各段の波形は、上から、送信回路１
３３ａまたは１３３ｂの出力端子（ＤＲＶ）、入力端子
１０（ＩＮ）、電圧比較器１２の出力（Ａ）、電圧比較
器１３の出力（Ｂ）、出力端子１５（ＯＵＴ）で観測し
たものである。以下、各観測点を、ＤＲＶ、ＩＮ、Ａ、
Ｂ、ＯＵＴと呼ぶことにする。

【００３３】送信回路１０３ａより、図４のＤＲＶに示
すようなデータが出力された場合、配線１３０ａ、１３
０ｂ間でクロストークが生じ、そのクロストーク波形が
受信回路１０４ｂ内の入力端子１０に入力される。その
波形を図４のＩＮに示す。このＩＮにおけるクロストー
ク波形は、送信回路１０３ａの出力が、ＬレベルからＨ
レベルに遷移するところでは、４１に示すパルス信号が
発生する。また、送信回路１３３ａの出力が、Ｈレベル
からＬレベルに遷移するところでは、４２に示すパルス
信号が発生する。送信回路１３３ａからの出力信号がＨ
レベル、Ｌレベル間を遷移しないところ（定常状態時）
では、ＩＮにおける信号レベルは終端電圧Ｖｔの状態に
保たれている。このような信号は、いわゆる、有極性Ｒ
ＴＺ（ＲｅｔｕｒｎＴｏＺｅｒｏ）と呼ばれるもの
である。

【００３４】ＩＮにおけるパルス信号４１、４２につい
て、それぞれの場合における動作を説明する。なお、受
信回路に供給される基準電圧Ｖｒｅｆは、前記終端電圧
Ｖｔと同じ電圧に設定されているものとする。

【００３５】入力端子１０にパルス信号４１が入力され
た場合、パルス信号の振幅の絶対値が電圧比較器１２の
オフセット電圧Ｖｏｆｆｓを越えると、電圧比較器１２
の出力端子（Ａ）より、４３のようなパルス信号が出力
される。

【００３６】このパルス信号４３は、ＩＮにおける信号
振幅の絶対値がオフセット電圧Ｖｏｆｆｓを越えている
期間だけ発生する。ＩＮおけるパルス信号が定常状態に
戻ると、Ａにおける波形は、Ｌレベルに戻る。

【００３７】電圧比較器１２の出力端子よりパルス信号
４３が発生することで、ＲＳ−ＦＦ１４の出力Ｑ、およ
び、出力端子１６の電圧が、Ｈレベルに設定される。

【００３８】入力端子１０にパルス信号４２が入力され
た場合、パルス信号の振幅の絶対値が電圧比較器１３の
オフセット電圧Ｖｏｆｆｓを越えると、電圧比較器１３
の出力端子（Ｂ）より、４４のようなパルス信号が出力
される。このパルス信号４４は、ＩＮにおける信号振幅
の絶対値がオフセット電圧Ｖｏｆｆｓを越えている期間
だけ発生する。ＩＮおけるパルス信号が定常状態に戻る
と、Ｂにおける波形は、Ｌレベルに戻る。

【００３９】電圧比較器１３の出力端子よりパルス信号
４４が発生することで、ＲＳ−ＦＦ１４の出力Ｑ、およ
び、出力端子１６の電圧が、Ｌレベルに設定される。

【００４０】ここで、電圧比較器オフセット電圧Ｖｏｆ
ｆｓは、配線１３０ａ、１３０ｂで発生するクロストー
ク波形の振幅の絶対値よりも、低い電圧になるように設
定する。また、ノイズや終端電圧の変動が考えられる場
合には、この電圧変動も考慮する必要がある。例えば、
クロストーク波形の振幅が終端電圧を中心に２００ｍ
Ｖ、ノイズ等の電圧変動が５０ｍＶである場合、オフセ
ット電圧Ｖｏｆｆｓは、５０ｍＶから１５０ｍＶの間に
なるよう設定すると良い。

【００４１】この２つの動作により、本実施形態の受信
回路において、クロストーク信号を、元の信号に復号す
ることができる。なお、本実施形態においては、バス配
線１３０ａおよび１３０ｂが１本で構成される場合（シ
ングルエンド）について説明したが、バス配線１３０ａ
および１３０ｂが、２本１組の差動線路である場合に
も、本発明を適用することができる。この場合の受信回
路の構成を、図２に示す。差動線路である場合、バス配
線１３０ａおよび１３０ｂには、各々、正論理側、負論
理側の２本１組の配線を備えているものとする。

【００４２】図２の受信回路では、図１の基準電圧供給
配線１１の代わりに、もう一つの入力端子２０が設けら
れている。この入力端子２０は、入力端子１０と同様
に、受信回路毎に設けられている。

【００４３】バス配線１３０ａまたは１３０ｂの正論理
側の配線は、入力端子１０に接続する。また、同バス配
線の負論理側の配線は、入力端子２０に接続する。

【００４４】次に、電圧比較器１２の構成を、図５を用
いて説明する。なお、電圧比較器１３は、電圧比較器１
２と同じ構成である。すなわちこれは、一般的な電圧比
較器（コンパレータ）と同じ配線を持つ回路である。

【００４５】図５は、電圧比較器１２を、ＭＯＳ−ＦＥ
Ｔで構成した場合の構成図である。

【００４６】５１、５２は、Ｐチャネル型ＭＯＳＦＥＴ
（以下、ＰＭＯＳと呼ぶ）である。５３、５４、５５
は、Ｎチャネル型ＭＯＳＦＥＴ（以下、ＮＭＯＳ）であ
る。

【００４７】１つのＭＯＳＦＥＴには、ゲート端子
（Ｇ）、ソース端子（Ｓ）、ドレイン端子（Ｄ）が、そ
れぞれ１本ずつ備わっている。図中では、横方向に出て
いる端子がゲート端子、縦方向に出ている端子がソース
端子、および、ドレイン端子である。ＰＭＯＳにおい
て、高電位側の端子（電源供給端子に近い側）がソース
端子である。また、ＮＭＯＳにおいて、低電位側の端子
（接地端子に近い側）がソース端子である。

【００４８】ＰＭＯＳ５１およびＰＭＯＳ５２のソース
端子は、電源（ＶＤＤ）に接続されている。ＰＭＯＳ５
１のゲート端子とドレイン端子間は接続されている。Ｐ
ＭＯＳ５１のドレイン端子と、ＮＭＯＳ５３のドレイン
端子とが接続されている。また、ＰＭＯＳ５２のドレイ
ン端子とＮＭＯＳ５４のドレイン端子同士が接続されて
いる。さらに、ＰＭＯＳ２２、ＮＭＯＳ２４のドレイン
端子に、本電圧比較器の出力端子を設けている。

【００４９】ＮＭＯＳ５３のゲート端子に、本電圧比較
器の正入力端子を設けている。また、ＮＭＯＳ５４のゲ
ート端子に、本電圧比較器の負入力端子を設けている。
ＰＭＯＳ５５のゲート端子には、バイアス電圧、あるい
は、電源電圧（ＶＤＤ）を供給する。ＮＭＯＳ５５のソ
ース端子は接地（ＧＮＤに接続）されている。

【００５０】本電圧比較器において、ＮＭＯＳ５３とＮ
ＭＯＳ５４のチャネル幅は、同値に設定されている。

【００５１】ここで、一般的な電圧比較器と異なる点
は、ＰＭＯＳ５１のチャネル幅をＷ１、ＰＭＯＳ５２の
チャネル幅をＷ２とすると、Ｗ１とＷ２は、次式の関係
になるように設定されていることである。

【００５２】

【数１】Ｗ１＞Ｗ２・・・・・（数１）このように設定することで、電圧比較器１２にオフセッ
ト電圧Ｖｏｆｆｓを持たせることができる。Ｗ１、Ｗ２
の差を大きくすることで、オフセット電圧Ｖｏｆｆｓを
大きくすることができる。

【００５３】本発明の受信回路においては、定常状態に
おける電圧比較器の正入力端子と負入力端子の電圧が同
じであるため、オフセット電圧を待たない通常の電圧比
較器では出力が不定となる。

【００５４】電圧比較器にオフセット電圧Ｖｏｆｆｓを
持たせることで、受信回路の定常状態時においても、電
圧比較器の出力を安定に保つことができる。

【００５５】次に、電圧比較器の別な構成例を、図６を
用いて説明する。図６は、本実施形態で用いる電圧比較
器であって、電圧比較器のオフセット電圧が可変である
場合の構成例を示す図である。本構成の図５と異なる点
は、図５の回路にＰＭＯＳ６０、ＰＭＯＳ６１、およ
び、オフセット電圧Ｖｏｆｆｓを設定するための入力端
子（ＣＴＲＬ）が設けられていることである。

【００５６】ＣＴＲＬの電圧を、０Ｖ（ＧＮＤ電圧）か
ら電源電圧ＶＤＤまでの間の値に設定することで、ＣＴ
ＲＬの電圧に対応した、電圧比較器のオフセット電圧Ｖ
ｏｆｆｓを設定することが可能となる。電圧比較器をこ
のように構成することで、動的にオフセット電圧Ｖｏｆ
ｆｓが設定可能となるため、本受信回路を装置に搭載後
でも、信号振幅に合わせてオフセット電圧を調整するこ
とが可能となる。

【００５７】以上のように、本発明の受信回路を用いる
ことで、クロストーク信号のような有極性ＲＴＺ信号の
受信が可能となり、高速化と多モジュール化が可能な非
接触バスシステムを実現することができる。なお、本発
明の受信回路は、電圧比較器１２および電圧比較器１３
のオフセット電圧によるヒステリシス電圧Ｖｈｙｓを持
つ、ヒステリシスアンプとしても使用することが出来
る。このヒステリシス電圧Ｖｈｙｓは、比較器１２のオ
フセット電圧と、電圧比較器１３のオフセット電圧を加
算した電圧である。

【００５８】次に、本発明の第２の実施形態を、図７を
用いて説明する。図７は、本発明の第２の実施形態であ
る、エラー検出回路付の受信回路の構成図である。

【００５９】本実施形態では、前述第１の実施形態にお
ける回路に、ＡＮＤゲート７１、７２、ＲＳフリップフ
ロップ（ＲＳ−ＦＦ）７３、エラー検出出力端子５５、
および、エラー検出リセット端子５６が追加されてい
る。

【００６０】また、１４ａは、図１のＲＳ−ＦＦ１４
に、反転出力（Ｑ＃）が追加されたものである。この反
転出力Ｑ＃は、同ＲＳ−ＦＦの出力端子ＱがＬレベルで
あるときはＨレベルを、出力端子ＱがＬレベルのときは
Ｈレベルを出力する。

【００６１】ＲＳ−ＦＦ７３は、セット端子２本（Ｓ
１、Ｓ２）とリセット端子（Ｒ）、および、出力端子
（Ｑ）を備えている。１４、１４ａのＲＳ−ＦＦと異な
り、セット端子が２本あって、２本のうちどちらかがＨ
レベルになることで、出力端子ＱがＨレベルになる。

【００６２】ＡＮＤゲート７１および７２は、ＲＳ−Ｆ
Ｆ１４ａで保持している現在のデータと、次に受信回路
に送られてくるデータとの比較を行い、エラーを検出す
るためのゲートである。このＡＮＤゲートは、エラーを
検出するとＨレベルを出力する。ＡＮＤゲート７１の２
つの入力端子は、それぞれ、電圧比較器１２の出力端子
と、ＲＳ−ＦＦ１４ａの出力端子Ｑに接続されている。
ＡＮＤゲート７２の２つの入力端子は、それぞれ、電圧
比較器１３の出力端子と、ＲＳ−ＦＦ１４ａの反転出力
Ｑ＃に接続されている。

【００６３】ＡＮＤゲート７１、７２の出力端子は、入
力端子に接続されている。ＲＳ−ＦＦ７３は、ＡＮＤゲ
ート７１および７２で検出したエラー情報を保持するた
めのものである。

【００６４】受信したデータからエラーを検出すると、
エラー検出出力端子７４はＨレベルとなり、他の回路に
エラーを検出したことを知らせる。通常、この端子はＬ
レベルである。

【００６５】電源投入時、システムの起動時、あるい
は、バスに有効なデータが送られてきていない場合等に
おいて、ＲＳ−ＦＦ７３の状態をリセットするために、
エラー検出リセット端子７５をＨレベルにする。この端
子は、通常使用時にはＬレベルにしておく。

【００６６】次に、本実施形態における受信回路の動作
を、図８を使って説明する。図８は、図７の受信回路の
各部分における、信号レベルの遷移を示すタイミングチ
ャートである。

【００６７】図８の各段の波形は、上から、送信回路１
３３ａまたは１３３ｂの出力端子（ＤＲＶ）、入力端子
１０（ＩＮ）、電圧比較器１２の出力（Ａ）、電圧比較
器１３の出力（Ｂ）、出力端子１５（ＯＵＴ）、ＡＮＤ
ゲート７１の出力（Ｅ）、エラー検出出力端子７４（Ｅ
ＲＲＯＲ）で観測したものである。以下、各観測点を、
ＤＲＶ、ＩＮ、Ａ、Ｂ、ＯＵＴ、Ｅ、ＥＲＲＯＲと呼ぶ
ことにする。

【００６８】送信回路１３３ａより、図８のＤＲＶに示
すようなデータが出力された場合、配線１３０ａ、１３
０ｂ間でクロストークが生じ、そのクロストーク波形が
受信回路１３４ｂ内の入力端子１０に入力される。その
波形を図８のＩＮに示す。前述の図４の説明と同様に、
送信回路１３３ａの出力（ＤＲＶ）がＬレベル、Ｈレベ
ル間で遷移するところで、ＩＮにおいてパルス信号８
１、８２、８３が発生する。

【００６９】パルス信号８１、８３のような、終端電圧
Ｖｔよりも高い側のパルス信号を受信すると、電圧比較
器１２の出力Ａにおいて、Ｈレベルのパルスが発生す
る。また、パルス信号８２のような、終端電圧Ｖｔより
も低い側のパルス信号を受信すると、電圧比較器１３の
出力Ｂにおいて、Ｈレベルのパルスが発生する。ここ
で、パルス信号８２が、外部からのノイズなどの影響を
受けたことにより欠落したとする。この場合、電圧比較
器１３の出力Ｂにおけるパルス信号８４が発生しないた
め、データ出力端子ＯＵＴはＬレベルに遷移せずに、Ｈ
レベルのままとなる。その後、入力端子１０にパルス信
号８３が入ると、ＡがＨレベルとなり、ＲＳ−ＦＦ１４
ａに接続されたデータ出力端子ＯＵＴをＨレベルにしよ
うとする。しかし、この段階において、データ出力端子
ＯＵＴはＨレベルのままである。

【００７０】パルス信号８２のデータが欠落しなかった
場合は、データ出力端子ＯＵＴはＬレベルになっている
はずである。このことから、受信パルスと受信回路が保
持しているデータとの間に矛盾が生じており、エラーで
あることが判る。このエラーの場合、ＲＳ−ＦＦ１４ａ
の出力Ｑと、電圧比較器１２の出力Ａは、両方ともＨレ
ベルとなり、ＡＮＤゲート７１の出力ＥはＨレベルとな
る。この出力は通常Ｌレベルである。このＡＮＤゲート
７１の出力がＨレベルとなることで、ＲＳ−ＦＦ７３の
出力７４（ＥＲＲＯＲ）がＨレベルとなり、エラーを検
出したことを他の回路に知らせる。この出力ＥＲＲＯＲ
の状態は、エラー検出リセット端子７５がＬレベルとな
る（リセットされる）まで保持される。

【００７１】以上のように、本実施形態による受信回路
を、クロストーク信号のような有極性ＲＴＺ信号の受信
に用いることで、データ電送の高速化の他に、データ欠
落等によるデータ伝送中のエラー検出が可能となる。

【００７２】次に、本発明の第３の実施形態を、図９を
用いて説明する。図９は、本発明の第２の実施形態によ
るエラー検出機能付受信回路を応用して、エラー訂正が
可能となるシステムの構成図である。

【００７３】９１は、前述の第２の実施形態による受信
回路である。

【００７４】受信回路９１には、データ受信時に検出し
たエラーを知らせるためのエラー検出出力端子と、エラ
ー検出出力をリセットするためのリセット入力端子、が
設けられている。ここで、エラー検出出力端子の状態を
Ｅ０で表す。９２ａ、９２ｂ、９２ｃ、９２ｄは、Ｄフ
リップフロップ（Ｄ−ＦＦ）であり、受信回路９１によ
り受信したデータを一時的に格納する。受信したデータ
は、クロック信号（ＣＬＫ）に同期してＤ−ＦＦに格納
される。実際のシステムにおいては、受信回路９１と、
Ｄ−ＦＦ９２ａ、９２ｂ、９２ｃ、９２ｄは、データバ
ス幅と同じ組だけ設けられている。

【００７５】９３は、データ信号と同時に送られてくる
パリティ信号を受信するための受信回路である。この受
信回路の出力をＰ’とする。９１および９３の各受信回
路には、バスストローブ信号が入力されている。このバ
スストローブ信号は、図７の受信回路のエラー検出リセ
ット端子７５に接続されている。バスストローブ信号
は、有効なデータ信号が送られている期間にＬレベルと
なり、他のモジュール間のデータ転送中など、有効なデ
ータが送られていない場合にはＨレベルとなる。

【００７６】パリティ信号は、同時に送られてくるデー
タ信号に誤りがないかを調べるために設けられた信号で
ある。

【００７７】パリティ信号は、データの送信側におい
て、送信するデータを基に生成され、データと一緒に送
信側より送られてくる。また、データ受信側（本実施形
態）においても、送信側と同じ方法で、受信データを基
にパリティ信号を再生成する。そして、送信側から送ら
れてきたパリティ信号と、受信側で再生成したパリティ
信号を比較し、一致していれば、送られてきたデータに
エラーが無いと判断し、一致していなければ、送られて
きたデータにエラーが含まれていると判断することがで
きる。

【００７８】９５は、受信側におけるパリティ信号生成
回路であり、送信側から送られてきたデータを基に、パ
リティ信号を再生成する。この出力レベルをＰ’’とす
る。パリティ信号生成回路の例としては、ＰＲＩＮＣＩ
ＰＬＥＳＯＦＣＭＯＳＶＬＳＩＤＥＳＩＧＮ誌
（１９９３年、ＮｅｉｌＨ．Ｅ．ＷＥＳＴＥ、ＫＡ
ＭＲＡＮＥＳＨＲＡＧＨＩＡＮ著、ＡＤＤＩＳＯＮ−
ＷＥＳＬＥＹＰＵＢＬＩＳＨＩＮＧＣＯＭＰＡＮＹ
発行、ページ５３７〜５３８）に記載されている。

【００７９】９６は、排他的論理和（Ｅｘｃｌｕｓｉｖ
ｅ−ＯＲ、ＥＸ−ＯＲ、または、ＸＯＲ）ゲートであ
る。本実施形態では、送信側から送られてきたパリティ
信号Ｐ’と、受信側で再生成したパリティ信号との比較
を行い、一致していればＬレベル、不一致（エラー）で
あればＨレベルを出力する。このゲートの出力をｅとす
る。

【００８０】９４ａ、９４ｂ、９４ｃ、９４ｄはＤ−Ｆ
Ｆであり、受信回路９３により受信したパリティ信号
と、受信側で再計算したパリティ信号との比較結果（エ
ラーの有無）を一時的に格納する。

【００８１】本実施形態において、Ｄ−ＦＦの段数は４
段（ａ、ｂ、ｃ、ｄ）としている。本実施形態において
は、バースト転送により一回の転送でデータバス上に送
られてくるデータ数が４回である場合、或いは、外部の
データバス幅４ビットであり内部バスが１６ビットであ
る場合のビット幅変換を行う場合を想定している。

【００８２】本実施形態では、１回の転送で４つのデー
タがバースト転送されてくる場合について説明する。

【００８３】図１０は、本実施形態の受信回路に入力さ
れる、入力波形の例である。図１０の各段は、データバ
ス内の各データ信号（Ｄ１、Ｄ２、Ｄ３、Ｄ４）に対応
する。また、バースト転送により送られてくる４つのデ
ータの組は、それぞれ列ａ、ｂ、ｃ、ｄで表している。
データ信号Ｄ１におけるデータは、ａ、ｂ、ｃ、ｄの順
番で、受信回路９１に送られる。データ信号Ｄ２、Ｄ
３、Ｄ４についても同様の順番で送られる。

【００８４】各データ信号、および、各列には、受信回
路により受信した際の信号（送信側より送られてきた信
号）のレベルが併記されている。左側の括弧書きで示し
た信号レベルは、列ａの前の時点における信号レベルで
ある。

【００８５】ここで、データ信号Ｄ１におけるパルス信
号１００が欠落したことを想定する。この場合、パルス
信号１００が欠落した時点から、次のパルス信号１０１
が送られてくるまでの期間、すなわち、列ｂおよび列ｃ
のデータは誤りであるとする。

【００８６】次に、図１１に、図１０に示した１回のバ
ースト転送により、図９の各Ｄ−ＦＦに格納された信号
レベルを示す。本表の行方向の数は、Ｄ−ＦＦの段数
（本実施形態では４段）に対応している。また、本表の
列方向の数はデータ幅に対応している。

【００８７】表の行ｅは、受信したデータの各段（ａ、
ｂ、ｃ、ｄ）における、パリティ信号チェックの結果
（ＲＳ−ＦＦの出力、Ｅａ、Ｅｂ、Ｅｃ、Ｅｄ）に対応
している。表の行ｅは、バースト転送中の１回のデータ
転送毎に、前述のパリティ信号のチェックを行った結果
であり、エラーを検出した場合にＨレベルとなる。

【００８８】表の列Ｅは、受信回路のエラー検出出力端
子（Ｅ１、Ｅ２、Ｅ３、Ｅ４）の状態に対応している。
表の列Ｅは、１回のバースト転送中にエラーを検出した
場合、対応するデータ信号（Ｄ１、Ｄ２、Ｄ３、Ｄ
４）、あるいは、エラー有無（ｅ）列が、Ｈレベルとな
る。

【００８９】ここで、図１０の入力波形において、デー
タ信号Ｄ１の列ｂ、ｃにおいて、データ誤りが起きてい
る。列ｂ、ｃにおいては、パリティ信号チェックにより
エラーが検出されるため、行ｅ−ｂ列、および、行ｅ−
ｃ列がＨレベルとなる。また、データ信号Ｄ１において
は、パルス信号１０１が受信された時点で、受信回路９
１によりエラーが検出されるため、列Ｅ−Ｄ１行がＨレ
ベルとなる。このように、行Ｅにおけるエラー検出結果
が１つであり、かつ、列ｅにおいてエラーが検出された
場合、エラーの起きた場所を特定することができる。さ
らに、本発明で扱うデータは２値（Ｈレベル、Ｌレベ
ル）であるため、エラーの起きた場所のデータを反転す
ることで、エラーを訂正することができる。

【００９０】なお、受信回路９３（ｅ行−Ｅ列）でエラ
ーを検出した場合、あるいは、Ｅ列で２箇所以上エラー
を検出した場合には、訂正すべきエラー箇所が特定でき
ないので、この場合はエラー検出のみ可能となる。

【００９１】本発明による受信回路と、受信したデータ
信号とエラー情報を格納できるデータバッファとを組み
合わせることで、データのエラー訂正が可能となり、信
号の欠落によるシステムダウンを回避可能なシステムを
構築することが可能となる。

【００９２】次に、本発明の第４の実施形態について図
１２を用いて説明する。図１２には、非接触バスを用い
て構成された情報処理装置の例が示されている。プロセ
ッサボード１２１は、１２２に示す中央処理装置（ＣＰ
Ｕ）と、１２３に示すキャッシュメモリと、１２４に示
すバスブリッジを備えている。ＣＰＵ１２２、キャッシ
ュメモリ１２３、バスブリッジ１２４は、バス配線によ
って相互に接続されている。

【００９３】１２０ａ、１２０ｂはバス配線であり、バ
ス配線１２０ａには、１２１に示すプロセッサボード
と、１２９に示すバスブリッジが非接触バスで構成され
ている。また、バス配線１２０ｂには、バスブリッジ１
２７を備えたメモリボード１２５と、バスブリッジ１２
８、１２９が接続されている。

【００９４】本発明を、バス配線１２０ａおよび１２０
ｂに接続されている装置、バスブリッジ１２４、１２
７、１２８、１２９に適用することで、高速かつ高信頼
性なシステムを構築することが可能となる。

【００９５】次に、本発明の第５の実施形態図１４を用
いて説明する。図１４は、本発明の受信回路であって、
オフセット電圧が可変な受信回路の、別の構成例であ
る。本構成の受信回路は、図１の受信回路で、なおかつ
電圧比較器１２および１３を図６に示した回路で構成し
た場合と同じ動作が可能である。

【００９６】本構成の図１と異なる点は、電圧比較器１
２、１３およびＲＳフリップフロップ回路１４の代わり
にラッチ機能付電圧比較器１４１を設けたことである。
さらに、このラッチ機能付電圧比較器１４１には、オフ
セット電圧を設定するために、Ｖｏｆｆｓ設定端子（Ｖ
ＣＴＲＬ端子）１４２を設けている。なお、本実施形態
においては、バス配線１３０ａおよび１３０ｂが１本で
構成される場合（シングルエンド）について説明した
が、バス配線１３０ａおよび１３０ｂが、２本１組の差
動線路である場合にも、本発明を適用することができ
る。この場合の受信回路の構成を、図１５に示す。

【００９７】差動線路である場合、バス配線１３０ａお
よび１３０ｂには、各々、正論理側、負論理側の２本１
組の配線を備えているものとする。

【００９８】図１５の受信回路では、図１４の基準電圧
供給配線１１の代わりに、もう一つの入力端子２０が設
けられている。この入力端子２０は、入力端子１０と同
様に、受信回路毎に設けられている。バス配線１３０ａ
または１３０ｂの正論理側の配線は、入力端子１０に接
続する。また、同バス配線の負論理側の配線は、入力端
子２０に接続する。

【００９９】次に、本実施形態のラッチ機能付電圧比較
器１４１の構成例を図１６を用いて説明する。図１６
は、本実施形態で用いるラッチ機能付電圧比較器１４１
の構成例である。このラッチ機能付電圧比較器１４１
は、第１の実施形態の図６で述べた電圧比較器と同様に
オフセット電圧が可変である。本構成の図６と異なる点
は、ＰＭＯＳ５１ａ、５２ａ、６１ａ、６２ａをさらに
設けたことである。また、本実施形態では、出力端子に
アンプ回路１６０を設けている。このアンプ回路は、電
圧比較器の出力レベルが低い場合に設けると良く、出力
レベルが高い場合は設けなくても構わない。

【０１００】ＰＭＯＳ５１ａ、５２ａ、６１ａ、６２ａ
は、それぞれ、図６のＰＭＯＳ５１、５２、６１、６２
に対応している。さらに、オフセット電圧Ｖｏｆｆｓを
持たせるために、ＰＭＯＳ５１ａのチャネル幅をＷ１
ａ、ＰＭＯＳ５２ａのチャネル幅をＷ２ａとすると、
Ｗ１ａとＷ２ａは、次式（数２）の関係になるように設
定されている。

【０１０１】

【数２】Ｗ１ａ＞Ｗ２ａ・・・・・・・（数２）Ｗ１ａ、Ｗ２ａの差を大きくすることで、オフセット電
圧Ｖｏｆｆｓを大きくすることができる。なお、チャネ
ル幅Ｗ１ａ、Ｗ２ａは、それぞれＰＭＯＳ５１のチャネ
ル幅Ｗ１、ＰＭＯＳ５２のチャネル幅Ｗ２に対応してい
る。Ｗ１とＷ１ａ、およびＷ２とＷ２ａはそれぞれ同値
であるのが好ましいが、数１および数２の条件を満たす
範囲であれば、異なる値でも良い。さらに、本実施形態
の受信回路は、オフセット電圧Ｖｏｆｆｓを設定するた
めの入力端子であるＶＣＴＲＬ端子が設けられており、
設定端子の電圧を０Ｖ（ＧＮＤ電圧）から電源電圧ＶＤ
Ｄまでの間の値に設定することで、設定端子１４２の電
圧に対応したオフセット電圧Ｖｏｆｆｓを設定すること
が可能となる。

【０１０２】このように、本実施形態の受信回路を使用
しても、第１の実施形態で示した受信回路と同様、オフ
セット電圧の動的設定が可能な受信回路を実現すること
ができる。また、本実施形態の受信回路を用いた場合、
回路素子の数を減らすことができる。

【０１０３】次に、本実施形態の応用例を図１７に示
す。図１７は、差動線路とクロストークを用いて伝送す
るバスシステムに、本実施形態の受信回路を適用したと
きの構成図である。なお、図１７では、説明の簡単のた
め、バスシステムを構成する１本以上のバス配線のう
ち、１ビット分のみを示している。

【０１０４】差動線路で構成したバスには、方向性結合
器１７１が設けられている。送信回路１７０と本実施形
態による受信回路１４１は、方向性結合器１７１を介し
て接続されている。なお、説明の簡単のため、バスシス
テムに設けられた送信回路１７０、受信回路１４１、お
よび方向性結合器１７１は、それぞれ１組だけを示して
いる。

【０１０５】送信回路１７０より差動のＮＲＺ信号を出
力することで、方向性結合器に１７１には差動の有極性
ＲＴＺ信号が生成される。この有極性ＲＴＺ信号を受信
回路１４１で受信する。受信回路１４１によって、方向
性結合器で生じたクロストーク信号であるＲＴＺ信号
を、元のＮＲＺ信号に復号することができる。このよう
に、本実施形態の受信回路を、差動線路で構成されるク
ロストークを用いたバスにも応用することができる。こ
れにより、コモンモードノイズ等のノイズ耐性を向上さ
せたバスシステムを構築することが可能となる。

【０１０６】

【発明の効果】本発明により、有極性ＲＴＺ信号を用い
たバスシステムにおけるデータ伝送を高速に、かつ確実
に行うことが可能となり、高速化と高信頼性のバスシス
テムを構築することが可能となる。

【図面の簡単な説明】

【図１】本発明の第１の実施形態の概略を示す構成図で
ある。

【図２】第１の実施形態の概略を示す構成図である。

【図３】第１の実施形態で用いる電圧比較器の特性を示
すグラフである。

【図４】第１の実施形態における動作を説明するための
タイミングチャートである。

【図５】第１の実施形態で用いる電圧比較器の構成図で
ある。

【図６】第１の実施形態で用いる電圧比較器の構成図で
ある。

【図７】本発明の第２の実施形態の概略を示す構成図で
ある。

【図８】第２の実施形態における動作を説明するための
タイミングチャートである。

【図９】本発明の第３の実施形態の概略を示す構成図で
ある。

【図１０】第３の実施形態における動作を説明するため
のタイミングチャートである。

【図１１】第３の実施形態における動作を説明するため
の図である。

【図１２】本発明の第４の実施形態の概略を示す構成図
である。

【図１３】従来技術の概略を示す構成図である。

【図１４】本発明の第５の実施形態の概略を示す構成図
である。

【図１５】第５の実施形態の概略を示す構成図である。

【図１６】第５の実施形態で用いるラッチ機能付電圧比
較器の構成図である。

【図１７】第５の実施形態によるラッチ機能付電圧比較
器の応用例を説明するための構成図である。

【符号の説明】

１０・・・データ入力端子、１１・・・基準電圧供給配
線、１２、１３・・・電圧比較器、１４、１４ａ、７３
・・・ＲＳフリップフロップ（ＲＳ−ＦＦ）、１５・・
・データ出力端子、２０・・・負論理データ入力端子、
４１、４２、４３、４４、８１、８２、８３、８４、１
００、１０１・・・パルス信号、５１、５２、６１、６
２、５１ａ、５２ａ、６１ａ、６２ａ・・・Ｐチャネ
ルＭＯＳＦＥＴ、５３、５４、５５・・・ＮチャネルＭ
ＯＳＦＥＴ、７１、７２・・・ＡＮＤ（アンド）ゲー
ト、７４・・・エラー検出出力端子、７５・・・エラー
検出リセット端子、９１、９３・・・エラー検出機能付
受信回路、９２ａ、９２ｂ、９２ｃ、９２ｄ、９４ａ、
９４ｂ、９４ｃ、９４ｄ・・・Ｄフリップフロップ、９
５・・・パリティ信号生成回路、９６・・・ＥＸ−ＯＲ
（排他的論理和）ゲート、１２０ａ、１２０ｂ・・・バ
ス配線、１２１・・・プロセッサボード、１２２・・・
中央処理装置（ＣＰＵ）、１２３・・・キャッシュメモ
リ、１２４、１２７、１２８、１２９・・・バスブリッ
ジ、１２５・・・メモリボード、１２６・・・メモリモ
ジュール、１３０ａ・・・バス配線、１３０ｂ・・・ス
タブ配線、１３１ａ、１３１ｂ・・・モジュール、１３
２ａ、１３２ｂ・・・半導体集積回路、１３３ａ、１３
３ｂ、１７０・・・送信回路、１３４ａ、１３４ｂ・・
・受信回路、１３５ａ、１３５ｂ・・・終端抵抗、１４
１・・・ラッチ機能付電圧比較器、１４２・・・オフセ
ット電圧設定端子、１６０・・・アンプ回路、１７１・
・・方向性結合器。

───────────────────────────────────────────────────── フロントページの続き (72)発明者波多野進東京都小平市上水本町五丁目20番１号株式会社日立製作所半導体グループ内 (72)発明者内田万亀夫東京都青梅市新町六丁目16番地の３株式会社日立製作所デバイス開発センタ内 (72)発明者石橋賢一神奈川県秦野市堀山下１番地株式会社日立製作所エンタープライズサ−バ事業部内Ｆターム(参考） 5J066 AA01 CA13 CA58 CA65 FA01 HA10 HA17 HA19 HA25 HA29 HA31 KA02 KA17 KA33 KA36 KA37 KA68 MA09 ND01 ND14 ND22 ND23 PD01 SA13 TA01 TA02 TA06

Claims

【特許請求の範囲】

【請求項１】有極性ＲＴＺ信号に用いるデータ受信回路
であって、前記データ受信回路は、入力信号振幅の１０％以上５０
％以下のオフセット値を持つ電圧比較器を２つと、ＲＳ
フリップフロップ回路を１つを有し、前記２つの電圧比較器からの出力信号をそれぞれ前記Ｒ
ＳフリップフロップのＳｅｔ入力端子とＲｅｓｅｔ入力
端子に接続し、有極性ＲＴＺ信号をＮＲＴＺ信号に変換することを特徴
とする有極性ＲＴＺ信号用データ受信回路。
【請求項２】前記受信回路は、前記ラッチ回路が保持し
ているデータと前記一方の電圧比較器の信号とＡＮＤ回
路を有し、前記ラッチ回路の保持データと前記電圧比較器の信号の
ＡＮＤをとることで、連続する同極性の信号が入力され
るというエラーを検出することを特徴とする請求項１記
載の有極性ＲＴＺ信号用データ受信回路。
【請求項３】前記受信回路に設けられた電圧比較器は、
オフセット電圧を制御するためのオフセット電圧制御回
路を有し、前記オフセット電圧制御回路によりオフセット電圧が可
変であることを特徴とする請求項１または２記載の有極
性ＲＴＺ信号用データ受信回路。
【請求項４】請求項１、２、または３記載の有極性ＲＴ
Ｚ信号用データ受信回路を有するバスシステムであっ
て、前記バスシステムに接続されている機能モジュールに
は、エラー検出が可能な前記データ受信回路と、前記機能モ
ジュール以外からの受信データを一時的に蓄えるための
データバッファと、前記受信データのパリティチェック
の結果を蓄えるためのバッファと、を備えており、前記エラー検出回路によりデータ受信中に検出したエラ
ーと、前記パリティチェックの結果を蓄えたバッファの
データとを用いることでエラーを訂正することを特徴と
するバスシステム。
【請求項５】請求項１、２、３または４記載のデータ受
信回路を備えたことを特徴とする情報処理装置。