JP2009521887A - 電子装置を調整または設定するための方法および装置 - Google Patents

電子装置を調整または設定するための方法および装置 Download PDF

Info

Publication number
JP2009521887A
JP2009521887A JP2008548006A JP2008548006A JP2009521887A JP 2009521887 A JP2009521887 A JP 2009521887A JP 2008548006 A JP2008548006 A JP 2008548006A JP 2008548006 A JP2008548006 A JP 2008548006A JP 2009521887 A JP2009521887 A JP 2009521887A
Authority
JP
Japan
Prior art keywords
electronic device
value
signal
input
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008548006A
Other languages
English (en)
Inventor
ダニエル クヴァーミ ザイニ
Original Assignee
ユニヴェルシテ ジョゼフ フリエ
サントル ナシオナル ド ラ ルシェルシュ シアンティフィック (セーエヌエールエス)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ユニヴェルシテ ジョゼフ フリエ, サントル ナシオナル ド ラ ルシェルシュ シアンティフィック (セーエヌエールエス) filed Critical ユニヴェルシテ ジョゼフ フリエ
Publication of JP2009521887A publication Critical patent/JP2009521887A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45Differential amplifiers
    • H03F3/45071Differential amplifiers with semiconductor devices only
    • H03F3/45479Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45928Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
    • H03F3/45968Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction
    • H03F3/45973Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction by using a feedback circuit
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45Differential amplifiers
    • H03F3/45071Differential amplifiers with semiconductor devices only
    • H03F3/45076Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2203/00Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45Indexing scheme relating to differential amplifiers
    • H03F2203/45212Indexing scheme relating to differential amplifiers the differential amplifier being designed to have a reduced offset

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Manipulation Of Pulses (AREA)
  • Diaphragms For Electromechanical Transducers (AREA)
  • Oscillators With Electromechanical Resonators (AREA)
  • Amplifiers (AREA)
  • Feedback Control In General (AREA)
  • Indication And Recording Devices For Special Purposes And Tariff Metering Devices (AREA)

Abstract

【課題】外部入力信号用の少なくとも1つの入力と、入力信号用の少なくとも1つの出力とを有し、出力信号の値または状態が入力信号の値または状態の関数である、電子装置1を調整または設定するための方法および装置を提供する。
【解決手段】調整信号の値のためのメモリ回路9は電子装置を調整するための入力に接続される。回路11は前記メモリ回路内に保存された前記調整値を増加/減少させる。切換回路12は電子装置の前記入力を所定の状態に切換え、電子装置の前記出力を、前記増加/減少回路を介して、前記メモリ回路に接続する。前記増加/減少回路11は前記信号の値を前記所定の状態に調整するように構成され、前記出力信号の前記値または状態は、所定の値または所定の状態に近づくまたは到達する。
【選択図】図1

Description

本発明は、電子装置を調整および設定するための方法および装置に関する。オフセット、すなわち電子装置の出力における信号の値または状態と、それらが理想的に有するべき値または状態との間に存在する、いわゆる差、ギャップ、またはシフトは有意な懸念事項である。この懸念は、特に、電圧または電流比較器や電圧または電流増幅器などのアナログ電子装置に関する。
比較器のオフセットを低減するには、徐々に大きな利得を有する複数の連続する増幅段をカスケード式に設けることが知られている。これらの増幅段はコンデンサを介して接続され、各段の対応する入力/出力を一時的に短絡することによってオフセット補償信号を得る。しかしながら、このレイアウトでは複数の短絡回路動作を必要とし、それによって比較結果の出力ラグが増加する。
相対的にオフセットの少ない比較器の他のレイアウトには、後にフリップフロップ段を備える、オフセットの小さい広帯域前置増幅段を用いるものがある。
オフセットの分散を低減する比較器の他のレイアウトには、各段の出力を共に接続する抵抗平均ブリッジを備える複数の前置増幅段を用いるものがある。
上述のすべてのレイアウトにおいて、フリップフロップ段のオフセットは、比較チェーンにおけるオフセットのままであり、電流消費の問題を呈する。
上述に従い、米国特許第6,498,530号、国際公開番号WO−A−02/27942、欧州特許第0 161 215号および欧州特許第0 118 178号では、調整コンデンサの端子間の電圧を変更および設定するために電圧を用いる解決策を提案している。
本発明の目的はオフセットを低減し、電子装置の電流消費を低減することである。
本発明の主題は、主として、少なくとも1つの外部入力信号用の少なくとも1つの入力および少なくとも1つの出力信号出力を備える電子装置を調整または設定するための装置であって、前記出力信号の値または状態は前記少なくとも1つの入力信号の関数であり、前記電子装置の調整入力に接続される、調整信号の値のためのメモリ回路と、前記メモリ回路に保存された前記調整値を増加/減少させるための回路と、前記電子装置の少なくとも1つの入力を一時的に所定の状態に切換え、および前記電子装置の前記出力を前記増加/減少回路を介して前記メモリ回路に接続するための切換回路とを備える装置である。前記増加/減少回路は、前記電子装置の前記少なくとも1つの入力が前記所定の状態へ切換えられたときに、前記出力信号の値、または状態が所定の値または所定の状態に近づくまたは到達するように、前記調整信号の値を調整するように構成される。
本発明によると、前記増加/減少回路が前記電子装置の前記信号出力およびそれに補完的に接続する出力に接続された対向する要素と、前記電子装置の前記調整入力に接続された共通ポイントとを有するチャージポンプを備え、また前記メモリ回路は一方が接地に、他方が前記チャージポンプの共通ポイントに接続するコンデンサを備える。
本発明によると、好ましくは、前記電子装置は外部入力信号用の少なくとも2つの入力を備え、また前記切換回路は前記電子装置の前記入力を、一方を他方に関して、所定の状態に切換えるように構成される。
本発明の変形としては、有利なこととして、前記電子装置は比較器であってもよい。
本発明によると、有利なこととして、前記比較器は後にフリップフロップを備える前置増幅器を備えてもよく、前記調整信号は前記前置増幅器の調整入力へ供給される。
また、本発明の主題は、少なくとも1つの外部入力信号用の少なくとも1つの入力および少なくとも1つの出力信号出力を備える電子装置を調整または設定するための方法であって、前記出力信号の値は前記少なくとも1つの入力信号の値または状態の関数である。
本発明によると、本方法は、少なくとも1つの調整段階の間は
前記電子装置の前記少なくとも1つの入力を所定の状態に切換える工程と、
前記出力信号の値または状態が所定の値または所定の状態に近づくまたは到達するように、チャージポンプを用いて、前記電子装置のために調整信号の値を調整する工程と、
コンデンサの充電によって示される、前記調整信号の調整された値を保存する工程とを含む。
本発明に係る方法は、更に、前記調整段階の後は、前記電子装置に前記調整信号の前記調整された値を適用する工程を含む。
本発明によると、本方法は、有利なこととして、前記電子装置の外部入力信号用の少なくとも2つの入力を、一方を他方に関して、所定の状態に切換える工程を含んでもよい。
本発明によると、本方法は、有利なこととして、前記電子装置の前記入力を短絡させる工程と、前記出力信号の値または状態が所定の閾値に近づくまたは到達するように、前記調整信号の値を調整する工程とを含んでもよい。
本発明によると、本方法は、有利なこととして、前記電子装置の前記入力を短絡する工程と、前記出力信号の値または状態が切換閾値に近づくまたは到達するように、前記調整信号の値を調整する工程とを含んでもよい。
本発明によると、好ましいこととして、前記コンデンサの充電は、前記電子装置の前記信号出力およびその相補的出力に接続された対向する要素を有するチャージポンプによって調整されうる。
一般に、本発明によると、想定される調整コンデンサの電圧の増加/減少は、調整または設定の対象となる電子装置の出力信号を受けるチャージポンプの共通ポイントから発生する電流の影響を受ける。
以下に、電子装置を調整または設定するための装置およびその動作のモードについて、実施例および添付図面を用いて詳細に説明する。これらにより、本発明の理解が更に深まるであろう。なお、例示は説明のために用いるものであり、これらに限定されるものではない。
図1を参照すると、外部ライン4および5に接続する外部信号用の2つの入力2,3、および信号出力外部ライン7に接続する外部信号出力6を備える電子装置1が示されている。出力信号の値または状態は入力信号の値または状態の関数である。
装置1に連結される調整または設定装置8は、電子装置1の調整または設定入力10に接続される調整信号の値のためのメモリ回路9と、一方が電子装置1の出力6に他方がメモリ回路9に接続される増加/減少回路11と、ライン4および5上に取り付けられるスイッチ14に接続され、また増加/減少回路11のための起動入力15に接続されるクロック回路13を備える切換回路12とを備える。
調整または設定段階の間は、クロック回路13は増加/減少回路11およびスイッチ14を一時的に起動する信号を提供する。
次に、スイッチ14が電子装置1の入力2および3を、一方を他方に関して、所定の基準状態にし、そして次に電子装置1の出力6が増加/減少回路11を介してメモリ回路9に接続される。
増加/減少回路11はメモリ回路9内で、調整信号の値を調整するように構成される。そのため、変更された調整信号の値が電子装置1へ供給され、電子装置1は切換えられた出力2および3、およびその出力6の間にその固有の関数を適用する。この出力信号は増加/減少回路11に供給され、増加/減少回路11は電子装置1に供給される調整信号を変更する。この調整値を決定するためのループは、電子装置1の出力6に供給される出力信号の値または状態が理想的な所定の値または理想的な所定の状態に近づくまたは到達するように実行される。
調整または設定段階の終了を固定するためにクロック回路13によって固定された所定の時間の後、クロック回路13はスイッチ14を、再度切換えて、その初期位置にし、増加/減少回路11を停止させる。調整段階の終了時の調整信号の最終の値は、電子装置1に提供できるように、メモリ回路9に保存される。
上述の調整段階の後、メモリ回路9に保存された、電子装置1のオフセットを低減するファクタである調整信号の値を電子装置に適用する一方、電子装置は外部ライン4および5に接続する入力2および3と、出力ライン7に接続する出力6との間にその固有の関数を適用する。
クロック回路13は、例えば、所定の時間間隔に従って、上述の調整段階を再生するように構成される。
図1の構成を、外部ライン4および5から発生する信号の値を比較し、この比較に対応する状態変更信号をその出力に供給する比較器を構成する電子装置1に適用した例を、図2を参照して次に説明する。
比較器1は、入力2および3を備える前置増幅器15を備え、その入力2は、例えば、ライン4を介して基準信号(reference signal)、例えば、接地に接続され、その入力3はライン6を介して入力外部信号に接続される。
比較器1は、前置増幅器15の後に、出力6aおよび出力6bを有するフリップフロップ16を備える。これらの出力の1つはライン7上に出力信号を提供するための出力6に対応する。入力ライン4および5から発生する信号の比較に応じた切換閾値に対して、出力6aは信号Qを供給し、出力6bは逆信号Q Barを提供する。
調整または設定装置8はメモリ回路としてコンデンサ9を、増加/減少回路としてチャージポンプ11および入力3をライン5方向または基準信号すなわち接地方向のいずれかに切換えるために構成されるスイッチ14を、そして切換回路としてブレーカ14aを備える。クロック回路13はスイッチ14およびブレーカ14aに接続される。
詳細には、コンデンサ9の端子の1つは接地に接続され、他の端子は一方が、ブレーカ14aを介してチャージポンプ11の共通ポイント17に接続され、他方が前置増幅器15の調整または設定入力10に接続される。フリップフロップ16の出力6aおよび6bはチャージポンプ11の2つの対向する要素11aおよび11bに各々接続される。変形としては、電子装置16の出力6aを、インバータ回路を介して、チャージポンプ11の要素11bに接続することもできる。
調整または設定段階の間は、クロック回路13は信号を供給する。この信号はスイッチ14を一時的に起動し、ライン5を短絡させ、前置増幅器15の入力3を対応する基準に接続し、また、ブレーカ14aを一時的にその閉状態に起動し、チャージポンプ11の共通ポイント17をコンデンサ9に、またそれによって前置増幅器15の調整入力10に接続する。
調整または設定段階が開始すると、チャージポンプ11は、共通ポイント17を介して、フリップフロップ16の出力6aおよび6bの状態の関数として、コンデンサのための充電または放電信号をコンデンサ9に供給する。この状態は、前置増幅器15に供給される調整信号の値によって決まり、前置増幅器15の前置増幅の値を変更する。このようにして、フリップフロップ16の出力6aおよび6bの状態が共通の切換閾値に近づくように調整信号の値を連続的に増加および減少させ、その結果発生する連続的反転を通じて、連続的にコンデンサ9の充電が最終値に近づく。
クロック回路13によって定められた、調整または設定段階の終了を定める所定の時間の後、クロック回路13は14およびブレーカ14aを、再度切換えて、それらの初期位置にし、前置増幅器15の入力3は再び外部ライン5に接続され、ブレーカ14aは開状態に戻る。
コンデンサ9の充電の調整および、それによる前置増幅器15の入力2および3の切換えられた状態に対応するフリップフロップ16の切換閾値の調整が所望の近似範囲に従って実行できるように調整または設定段階の継続時間を定める。
上述の調整段階の後、コンデンサ9の充電の到達した最終値が持続し、それが前置増幅器15の調整入力10に永久的に適用される。
次に、前置増幅器15およびフリップフロップ16からなる比較器1のための比較チェーンはコンデンサ9の充電の到達した最終値の影響下で、このチェーンのオフセットが低減されるように動作する。
また、調整装置12の存在が、比較器1の固有の電流消費に障害になることはない。
本発明は上述の例に限定されるものではない。添付の特許請求の範囲から逸脱することなく、実施態様および適用例の各種の変形が可能である。
図1は本発明の一般的な電子回路図である。 図2は本発明の特定用途の電子回路図である。

Claims (9)

  1. 少なくとも1つの外部入力信号用の少なくとも1つの入力および少なくとも1つの出力信号出力を備える電子装置1を調整または設定するための装置であって、前記出力信号の値または状態は前記少なくとも1つの入力信号の関数であり、前記電子装置の調整入力10に接続される、調整信号の値のためのメモリ回路9と、前記メモリ回路に保存された前記調整値を増加/減少させるための回路11と、前記電子装置1の少なくとも1つの入力2、3を一時的に所定の状態に切換え、前記電子装置1の前記出力6を前記増加/減少回路11を介して前記メモリ回路9に接続するための切換回路12とを備え、前記増加/減少回路11は、前記電子装置1の前記少なくとも1つの入力2、3が前記所定の状態へ切換えられたときに、前記出力信号の値、または状態が所定の値または所定の状態に近づくまたは到達するように、前記調整信号の値を調整するように構成され、前記増加/減少回路が前記電子装置の前記信号出力6aおよびそれに補完的に接続する出力6bに接続された対向する要素11a、11bと、前記電子装置の前記調整入力10に接続された共通ポイント17とを有するチャージポンプ11を備えること、および前記メモリ回路は、一方が接地に他方が前記チャージポンプ11の共通ポイント17に接続したコンデンサ9を備えることを特徴とする装置。
  2. 前記電子装置1は外部入力信号用の少なくとも2つの入力を備えること、および前記切換回路12は前記電子装置1の前記入力2、3を、一方を他方に関して、所定の状態に切換えるように構成されたことを特徴とする請求項1に記載の装置。
  3. 前記電子装置1は比較器であることを特徴とする請求項1または2のいずれかに記載の装置。
  4. 前記比較器は後にフリップフロップ16を備える前置増幅器15を備え、前記調整信号は前記前置増幅器15の調整入力10へ供給されることを特徴とする請求項3に記載の装置。
  5. 少なくとも1つの外部入力信号用の少なくとも1つの入力および少なくとも1つの出力信号出力を備える電子装置を調整または設定するための方法であって、前記出力信号の値は前記少なくとも1つの入力信号の値または状態の関数であり、少なくとも1つの調整段階の間は
    前記電子装置1の前記少なくとも1つの入力2、3を所定の状態に切換える工程と、
    前記出力信号の値または状態が所定の値または所定の状態に近づくまたは到達するように、チャージポンプ11を用いて、前記電子装置のための調整信号の値を調整する工程と、
    コンデンサの充電によって示される、前記調整信号の調整された値を保存する工程とを含むことと、
    前記調整段階の後は、前記電子装置に前記調整信号の前記調整された値を適用することを特徴とする方法。
  6. 前記電子装置は外部入力信号用の少なくとも2つの入力を備え、前記電子装置1の前記入力2、3を、一方を他方に関して、所定の状態に切換える工程を含むことを特徴とする、請求項5に記載の方法。
  7. 前記電子装置の前記入力を短絡させる工程と、前記出力信号の値または状態が所定の閾値に近づくまたは到達するように、前記調整信号の値を調整する工程とを含むことを特徴とする請求項6に記載の方法。
  8. 前記電子装置の前記入力を短絡する工程と、前記出力信号の値または状態が切換閾値に近づくまたは到達するように、前記調整信号の値を調整する工程とを含むことを特徴とする請求項6または7のいずれかに記載の方法。
  9. 前記コンデンサの充電は、前記電子装置の前記信号出力6aおよび前記電子装置の相補的出力6bに接続された対向する要素を有するチャージポンプによって調整されることを特徴とする請求項7に記載の方法。
JP2008548006A 2005-12-27 2006-12-22 電子装置を調整または設定するための方法および装置 Pending JP2009521887A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0513366A FR2895599B1 (fr) 2005-12-27 2005-12-27 Procede et dispositif de reglage ou de calage d'un dispositif electronique
PCT/FR2006/002847 WO2007074231A2 (fr) 2005-12-27 2006-12-22 Procede et dispositif de reglage ou de calage d' un dispositif electronique

Publications (1)

Publication Number Publication Date
JP2009521887A true JP2009521887A (ja) 2009-06-04

Family

ID=37025127

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008548006A Pending JP2009521887A (ja) 2005-12-27 2006-12-22 電子装置を調整または設定するための方法および装置

Country Status (7)

Country Link
US (1) US7737753B2 (ja)
EP (1) EP1966885B1 (ja)
JP (1) JP2009521887A (ja)
CA (1) CA2634843C (ja)
FR (1) FR2895599B1 (ja)
NO (1) NO337514B1 (ja)
WO (1) WO2007074231A2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5624493B2 (ja) * 2011-02-16 2014-11-12 キヤノン株式会社 差動増幅装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62171305A (ja) * 1986-01-24 1987-07-28 Nec Corp オフセツト補償回路
JPH05129848A (ja) * 1991-11-01 1993-05-25 Nippondenso Co Ltd 差動増幅器のオフセツト電圧補償回路
JP2000004129A (ja) * 1998-06-17 2000-01-07 Toshiba Ave Co Ltd Cmosアナログ回路
JP2001051758A (ja) * 1999-08-04 2001-02-23 Hitachi Ltd 有極性rtz信号用データ受信回路

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4495470A (en) * 1983-02-07 1985-01-22 Tektronix, Inc. Offset balancing method and apparatus for a DC amplifier
CH658349A5 (fr) * 1984-05-04 1986-10-31 Centre Electron Horloger Amplificateur a compensation de la tension de decalage d'entree.
US6515464B1 (en) * 2000-09-29 2003-02-04 Microchip Technology Incorporated Input voltage offset calibration of an analog device using a microcontroller
US6498530B1 (en) * 2001-09-04 2002-12-24 Analog Devices, Inc. Auto-zeroed ping-pong amplifier with low transient switching
JP4246177B2 (ja) * 2005-04-28 2009-04-02 シャープ株式会社 オフセット補正回路およびオペアンプ回路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62171305A (ja) * 1986-01-24 1987-07-28 Nec Corp オフセツト補償回路
JPH05129848A (ja) * 1991-11-01 1993-05-25 Nippondenso Co Ltd 差動増幅器のオフセツト電圧補償回路
JP2000004129A (ja) * 1998-06-17 2000-01-07 Toshiba Ave Co Ltd Cmosアナログ回路
JP2001051758A (ja) * 1999-08-04 2001-02-23 Hitachi Ltd 有極性rtz信号用データ受信回路

Also Published As

Publication number Publication date
FR2895599B1 (fr) 2008-06-06
WO2007074231A2 (fr) 2007-07-05
FR2895599A1 (fr) 2007-06-29
US7737753B2 (en) 2010-06-15
US20090128194A1 (en) 2009-05-21
WO2007074231A3 (fr) 2007-08-23
CA2634843C (fr) 2015-03-31
EP1966885A2 (fr) 2008-09-10
NO20082569L (no) 2008-09-29
CA2634843A1 (fr) 2007-07-05
NO337514B1 (no) 2016-05-02
EP1966885B1 (fr) 2013-02-13

Similar Documents

Publication Publication Date Title
US7446520B2 (en) PWM controller for a voltage regulator
US11962275B2 (en) Amplification systems and methods with distortion reductions
US9641081B2 (en) Boost converter
US7432689B2 (en) Buck-boost control logic for PWM regulator
TWI400868B (zh) Dc至dc降壓升壓電壓轉換器及由其執行之方法
JP3270081B2 (ja) 単一の供給源を持つ2つの増幅器を含む高効率電力オーディオ増幅器
US20040239301A1 (en) Power system
US20070075689A1 (en) Dual buck-boost converter with single inductor
US8441245B2 (en) Hysteretic voltage converter with offset voltage correction
CN100508373C (zh) 数字放大器
US20120176105A1 (en) Multi-phase switching regulator and driver circuit and control method thereof
KR102185283B1 (ko) 스위칭 레귤레이터
EP1258982A1 (en) Operational amplifier arrangement including a quiescent current control circuit
US20110006746A1 (en) Soft-start circuit and method for a switching regulator
JP2001512959A (ja) バックブースト切替えレギュレータ
JP2010051155A (ja) 電源回路
US20070253229A1 (en) Startup for DC/DC converters
US7560916B2 (en) Voltage-locked loop
US10727743B2 (en) Systems and methods for enhancing dynamic response of power conversion systems
JPH11178329A (ja) 電流モードスイッチング変換器
JP2009521887A (ja) 電子装置を調整または設定するための方法および装置
JPH1022749A (ja) 増幅回路
JP5108850B2 (ja) スイッチトキャパシタ回路
WO2003021769A1 (fr) Appareil d'amplification de commutation
KR101550529B1 (ko) 2단계 지연 고정 루프를 이용한 동기식 직류-직류 벅 변환기 및 전파 지연 시간 보상 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110215

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110516

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110524

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120214