JPH1022749A - 増幅回路 - Google Patents
増幅回路Info
- Publication number
- JPH1022749A JPH1022749A JP8173283A JP17328396A JPH1022749A JP H1022749 A JPH1022749 A JP H1022749A JP 8173283 A JP8173283 A JP 8173283A JP 17328396 A JP17328396 A JP 17328396A JP H1022749 A JPH1022749 A JP H1022749A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- current source
- input terminal
- operational amplifier
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0261—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/12—Shaping pulses by steepening leading or trailing edges
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 大きなスルーレートが必要な際、差動型演算
増幅器の内部電流源回路の電流値を一時的に増加するス
ルーレート制御ができる増幅回路を提供する。 【解決手段】 差動型演算増幅器１は、内部電流源回路
１０を内蔵し、負入力端子と出力端子との間をスイッチ
ＳW1とキャパシタＣ1 との並列回路で接続し、負入力端
子にスイッチＳW2を介して信号入力端子ＴISまでを直列
接続するキャパシタＣ2 の一端を接続し、正入力端子に
基準電圧入力端子ＴIV1 を接続し、また出力端子に信号
出力端子ＴOSを接続している。更に、スイッチＳW3が基
準電圧入力端子ＴIV2 をキャパシタＣ2 の他端に接続し
て構成される増幅回路に設けられた電流源発生回路２
は、二つの入力端子それぞれに差動型演算増幅器１の正
入力端子および負入力端子それぞれを接続しており、こ
れら二つの入力端子の電圧差に応じた電圧値を内部電流
源回路１０に供給している。
増幅器の内部電流源回路の電流値を一時的に増加するス
ルーレート制御ができる増幅回路を提供する。 【解決手段】 差動型演算増幅器１は、内部電流源回路
１０を内蔵し、負入力端子と出力端子との間をスイッチ
ＳW1とキャパシタＣ1 との並列回路で接続し、負入力端
子にスイッチＳW2を介して信号入力端子ＴISまでを直列
接続するキャパシタＣ2 の一端を接続し、正入力端子に
基準電圧入力端子ＴIV1 を接続し、また出力端子に信号
出力端子ＴOSを接続している。更に、スイッチＳW3が基
準電圧入力端子ＴIV2 をキャパシタＣ2 の他端に接続し
て構成される増幅回路に設けられた電流源発生回路２
は、二つの入力端子それぞれに差動型演算増幅器１の正
入力端子および負入力端子それぞれを接続しており、こ
れら二つの入力端子の電圧差に応じた電圧値を内部電流
源回路１０に供給している。
Description
【０００１】
【発明の属する技術分野】本発明は、差動型演算増幅器
により形成される増幅回路に関し、特に、スルーレート
を所定の必要条件に応じて変化できるスルーレート制御
が可能な増幅回路に関する。
により形成される増幅回路に関し、特に、スルーレート
を所定の必要条件に応じて変化できるスルーレート制御
が可能な増幅回路に関する。
【０００２】
【従来の技術】従来、この種の増幅回路は、図５に示さ
れるように、内部電流源回路１０を内蔵する差動型演算
増幅器１、スイッチＳW71 〜ＳW73 、およびキャパシタ
Ｃ71,Ｃ72を基本増幅回路として備え、内部電流源回路
１０に接続される定電流源回路７０の固定された出力値
により内部電流源回路１０に発生する電流値が増幅回路
のスルーレートを決定している。また、この増幅回路は
信号を入力する信号入力端子ＴIS7 、基準電圧を入力す
る基準電圧入力端子ＴIV7 、および信号を出力する信号
出力端子ＴOS7 を有している。
れるように、内部電流源回路１０を内蔵する差動型演算
増幅器１、スイッチＳW71 〜ＳW73 、およびキャパシタ
Ｃ71,Ｃ72を基本増幅回路として備え、内部電流源回路
１０に接続される定電流源回路７０の固定された出力値
により内部電流源回路１０に発生する電流値が増幅回路
のスルーレートを決定している。また、この増幅回路は
信号を入力する信号入力端子ＴIS7 、基準電圧を入力す
る基準電圧入力端子ＴIV7 、および信号を出力する信号
出力端子ＴOS7 を有している。
【０００３】図示されるように、負入力端子および出力
端子の間をスイッチＳW1およびキャパシタＣ1 の並列回
路で接続された差動型演算増幅器１は、内部電流源回路
１０を内蔵し、負入力端子にスイッチＳW72 を介して信
号入力端子ＴIS7 までを直列接続するキャパシタＣ72の
一端を接続し、正入力端子に基準電圧入力端子ＴIV7を
接続し、また出力端子に信号出力端子ＴOS7 を接続して
おり、更にスイッチＳW73 が差動型演算増幅器１の正入
力端子をキャパシタＣ72の他端に接続した構成により、
基本の増幅回路を形成している。
端子の間をスイッチＳW1およびキャパシタＣ1 の並列回
路で接続された差動型演算増幅器１は、内部電流源回路
１０を内蔵し、負入力端子にスイッチＳW72 を介して信
号入力端子ＴIS7 までを直列接続するキャパシタＣ72の
一端を接続し、正入力端子に基準電圧入力端子ＴIV7を
接続し、また出力端子に信号出力端子ＴOS7 を接続して
おり、更にスイッチＳW73 が差動型演算増幅器１の正入
力端子をキャパシタＣ72の他端に接続した構成により、
基本の増幅回路を形成している。
【０００４】更に、図示されるように、差動型演算増幅
器１に内蔵される内部電流源回路１０は定電流源回路７
０の出力に接続されており、内部電流源回路１０に流れ
る電流値は常に一定である。また、差動型演算増幅器１
のスルーレートは、内部電流源回路１０に流れる電流値
により変化し、電流値が大きいほど大きいので、大きな
スルーレートを得るために、大きな電流値を出力する定
電流源回路７０が用いられる。
器１に内蔵される内部電流源回路１０は定電流源回路７
０の出力に接続されており、内部電流源回路１０に流れ
る電流値は常に一定である。また、差動型演算増幅器１
のスルーレートは、内部電流源回路１０に流れる電流値
により変化し、電流値が大きいほど大きいので、大きな
スルーレートを得るために、大きな電流値を出力する定
電流源回路７０が用いられる。
【０００５】次に、図５に示される増幅回路の動作機能
について説明する。
について説明する。
【０００６】まず、スイッチＳW71,ＳW72 を閉じてスイ
ッチＳW73 を開いた場合、キャパシタＣ71はリセットさ
れ、キャパシタＣ72は信号入力端子ＴIS7 に入力される
電圧値に応じて電荷が充電される。
ッチＳW73 を開いた場合、キャパシタＣ71はリセットさ
れ、キャパシタＣ72は信号入力端子ＴIS7 に入力される
電圧値に応じて電荷が充電される。
【０００７】次の期間に、スイッチＳW71,ＳW72 が開き
スイッチＳW73 が閉じた場合キャパシタＣ72に充電され
た電荷がキャパシタＣ71，Ｃ72の相互間で電荷の再分配
が行なわれ、信号入力端子ＴIS7 に入力される電圧値と
キャパシタＣ71，Ｃ72相互間の容量比とに応じた出力電
圧が信号出力端子ＴOS7 に現れる。
スイッチＳW73 が閉じた場合キャパシタＣ72に充電され
た電荷がキャパシタＣ71，Ｃ72の相互間で電荷の再分配
が行なわれ、信号入力端子ＴIS7 に入力される電圧値と
キャパシタＣ71，Ｃ72相互間の容量比とに応じた出力電
圧が信号出力端子ＴOS7 に現れる。
【０００８】
【発明が解決しようとする課題】上述した従来の増幅回
路では、差動型演算増幅器に内蔵される内部電流源回路
に定電流源回路の出力が接続されており、差動型演算増
幅器のスルーレートは内部電流源回路に流れる電流値に
より変化するので、一時的に大きなスルーレートを得る
ためにも常に大きな電流が得られる定電流源回路が必要
とされる。すなわち、常に大きなスルーレートを得るた
めに、回路の消費電力も増加してしまうという問題点が
ある。
路では、差動型演算増幅器に内蔵される内部電流源回路
に定電流源回路の出力が接続されており、差動型演算増
幅器のスルーレートは内部電流源回路に流れる電流値に
より変化するので、一時的に大きなスルーレートを得る
ためにも常に大きな電流が得られる定電流源回路が必要
とされる。すなわち、常に大きなスルーレートを得るた
めに、回路の消費電力も増加してしまうという問題点が
ある。
【０００９】本発明の課題は、大きなスルーレートが必
要な場合のみ差動型演算増幅器の内部電流源回路が発生
する電流値を一時的に増加し、不要な場合には電流値を
小さくできる増幅回路を提供することである。
要な場合のみ差動型演算増幅器の内部電流源回路が発生
する電流値を一時的に増加し、不要な場合には電流値を
小さくできる増幅回路を提供することである。
【００１０】
【課題を解決するための手段】本発明による増幅回路
は、内部電流源回路を内蔵すると共に正入力端子、負入
力端子、および出力端子を有しこの正入力端子に第１の
基準電圧を入力して前記出力端子から信号を出力する差
動型演算増幅器と、一端にこの差動型演算増幅器の負入
力端子を接続し他端にこの差動型演算増幅器の出力端子
を接続している第１のスイッチと、一端に信号を入力す
る第２のスイッチと、一端に第２の基準電圧を入力し他
端に前記第２のスイッチの他端を接続している第３のス
イッチと、一端に前記差動型演算増幅器の負入力端子を
接続し他端に前記差動型演算増幅器の出力端子を接続し
ており、前記第１のスイッチと並列接続を成す第１のキ
ャパシタと、一端に前記第２および第３のスイッチの他
端を接続し他端に前記差動型演算増幅器の負入力端子を
接続している第２のキャパシタと、二つの信号入力端子
それぞれに前記差動型演算増幅器の正入力端子および負
入力端子それぞれを接続している差動型の電流源発生回
路とを備え、この電流源発生回路の出力信号を前記差動
型演算増幅器の内蔵する前記内部電流源回路に電圧帰還
する接続を行なうことによりスルーレート制御を行な
う。
は、内部電流源回路を内蔵すると共に正入力端子、負入
力端子、および出力端子を有しこの正入力端子に第１の
基準電圧を入力して前記出力端子から信号を出力する差
動型演算増幅器と、一端にこの差動型演算増幅器の負入
力端子を接続し他端にこの差動型演算増幅器の出力端子
を接続している第１のスイッチと、一端に信号を入力す
る第２のスイッチと、一端に第２の基準電圧を入力し他
端に前記第２のスイッチの他端を接続している第３のス
イッチと、一端に前記差動型演算増幅器の負入力端子を
接続し他端に前記差動型演算増幅器の出力端子を接続し
ており、前記第１のスイッチと並列接続を成す第１のキ
ャパシタと、一端に前記第２および第３のスイッチの他
端を接続し他端に前記差動型演算増幅器の負入力端子を
接続している第２のキャパシタと、二つの信号入力端子
それぞれに前記差動型演算増幅器の正入力端子および負
入力端子それぞれを接続している差動型の電流源発生回
路とを備え、この電流源発生回路の出力信号を前記差動
型演算増幅器の内蔵する前記内部電流源回路に電圧帰還
する接続を行なうことによりスルーレート制御を行な
う。
【００１１】この構成により、差動型演算増幅器の正入
力端子と負入力端子との電圧差は、正入力端子に入力す
る基準電圧に対して生じる負入力端子に入力する入力信
号の電圧差であり、入力の変化に対応して変化する。従
って、この電圧差を電流変化で出力する電流源発生回路
の出力を内部電流源回路に接続してこの電圧差に応じた
スルーレートを得ることができる。
力端子と負入力端子との電圧差は、正入力端子に入力す
る基準電圧に対して生じる負入力端子に入力する入力信
号の電圧差であり、入力の変化に対応して変化する。従
って、この電圧差を電流変化で出力する電流源発生回路
の出力を内部電流源回路に接続してこの電圧差に応じた
スルーレートを得ることができる。
【００１２】また、前記電流源発生回路の具体的な一つ
は、一端に第１の電源を接続している第１および第２、
二つの定電流源と、第１の電極に前記第１の定電流源の
他端を接続しており第２の電極に第１の信号を入力する
第１の半導体素子と、第１の電極に前記第１の定電流源
の他端を接続しており第２の電極に第２の信号を入力し
第３の電極に信号の出力を接続している第２の半導体素
子と、第１の電極に前記第２の定電流源の他端を接続し
ており第２の電極に第２の信号を入力し第３の電極に前
記第１の半導体の第３の電極を接続している第３の半導
体素子と、第１の電極に前記第２の定電流源の他端を接
続しており第２の電極に第１の信号を入力し第３の電極
に信号の出力を接続している第４の半導体素子と、第１
の電極に第２の電源を接続しており第２および第３の電
極に共通に前記第１および第３の半導体素子の第３の電
極を接続している第５の半導体素子と、第１の電極に第
２の電源を接続しており第２および第３の電極に共通に
前記第２および第４の半導体素子の第３の電極並びに信
号の出力を接続している第６の半導体素子とを備えてい
る。
は、一端に第１の電源を接続している第１および第２、
二つの定電流源と、第１の電極に前記第１の定電流源の
他端を接続しており第２の電極に第１の信号を入力する
第１の半導体素子と、第１の電極に前記第１の定電流源
の他端を接続しており第２の電極に第２の信号を入力し
第３の電極に信号の出力を接続している第２の半導体素
子と、第１の電極に前記第２の定電流源の他端を接続し
ており第２の電極に第２の信号を入力し第３の電極に前
記第１の半導体の第３の電極を接続している第３の半導
体素子と、第１の電極に前記第２の定電流源の他端を接
続しており第２の電極に第１の信号を入力し第３の電極
に信号の出力を接続している第４の半導体素子と、第１
の電極に第２の電源を接続しており第２および第３の電
極に共通に前記第１および第３の半導体素子の第３の電
極を接続している第５の半導体素子と、第１の電極に第
２の電源を接続しており第２および第３の電極に共通に
前記第２および第４の半導体素子の第３の電極並びに信
号の出力を接続している第６の半導体素子とを備えてい
る。
【００１３】また、前記電流源発生回路の別の具体的な
一つは、一端に第１の電源を接続している第１の定電流
源と、第１の電極に前記第１の定電流源の他端を接続し
ており第２の電極に第１の信号を入力する第１の半導体
素子と、第１の電極に前記第１の定電流源の他端を接続
しており第２の電極に第２の信号を入力する第２の半導
体素子と、第１の電極に前記第２の定電流源の他端を接
続しており第２の電極に第２の信号を入力し第３の電極
に前記第１の半導体の第３の電極を接続している第３の
半導体素子と、第１の電極に前記第２の半導体素子の第
３の電極を接続しており第２の電極に第１の信号を入力
する第４の半導体素子と、第１の電極に第２の電源を接
続しており第２および第３の電極に共通に前記第１およ
び第４の半導体素子の第３の電極並びに信号の出力を接
続している第５の半導体素子とを備えている。
一つは、一端に第１の電源を接続している第１の定電流
源と、第１の電極に前記第１の定電流源の他端を接続し
ており第２の電極に第１の信号を入力する第１の半導体
素子と、第１の電極に前記第１の定電流源の他端を接続
しており第２の電極に第２の信号を入力する第２の半導
体素子と、第１の電極に前記第２の定電流源の他端を接
続しており第２の電極に第２の信号を入力し第３の電極
に前記第１の半導体の第３の電極を接続している第３の
半導体素子と、第１の電極に前記第２の半導体素子の第
３の電極を接続しており第２の電極に第１の信号を入力
する第４の半導体素子と、第１の電極に第２の電源を接
続しており第２および第３の電極に共通に前記第１およ
び第４の半導体素子の第３の電極並びに信号の出力を接
続している第５の半導体素子とを備えている。
【００１４】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。
て図面を参照して説明する。
【００１５】図１は本発明の実施の一形態を示す機能ブ
ロック図（Ａ）、および機能ブロック図（Ａ）に示され
るスイッチのタイミングチャート（Ｂ）である。
ロック図（Ａ）、および機能ブロック図（Ａ）に示され
るスイッチのタイミングチャート（Ｂ）である。
【００１６】図１（Ａ）に示された増幅回路では、内部
電流源回路１０を内蔵する差動型演算増幅器１、スイッ
チＳW1〜ＳW3、およびキャパシタＣ1,Ｃ2 が基本増幅回
路として備えられ、電流源発生回路２が増幅回路のスル
ーレートを制御するために内部電流源回路１０に接続さ
れている。また、この増幅回路には信号を入力する信号
入力端子ＴIS、信号を出力する信号出力端子ＴOS、およ
び二つの基準電圧を入力する基準電圧入力端子ＴIV1,Ｔ
IV2 を有している。
電流源回路１０を内蔵する差動型演算増幅器１、スイッ
チＳW1〜ＳW3、およびキャパシタＣ1,Ｃ2 が基本増幅回
路として備えられ、電流源発生回路２が増幅回路のスル
ーレートを制御するために内部電流源回路１０に接続さ
れている。また、この増幅回路には信号を入力する信号
入力端子ＴIS、信号を出力する信号出力端子ＴOS、およ
び二つの基準電圧を入力する基準電圧入力端子ＴIV1,Ｔ
IV2 を有している。
【００１７】従来と相違する点は、差動型演算増幅器１
の正入力端子に、負入力端子にスイッチＳW3およびキャ
パシタンスＣ2 の直列回路を介して接続される基準電圧
入力端子ＴIV2 とは別の基準電圧入力端子ＴIV1 を接続
し、スルーレート制御のための電流源発生回路２を設け
ていることである。
の正入力端子に、負入力端子にスイッチＳW3およびキャ
パシタンスＣ2 の直列回路を介して接続される基準電圧
入力端子ＴIV2 とは別の基準電圧入力端子ＴIV1 を接続
し、スルーレート制御のための電流源発生回路２を設け
ていることである。
【００１８】基本の増幅回路としては、ほぼ従来と同様
で、図示されるように、差動型演算増幅器１は、内部電
流源回路１０を内蔵し、負入力端子および出力端子の間
をスイッチＳW1およびキャパシタＣ1 の並列回路で接続
され、負入力端子にスイッチＳW2を介して信号入力端子
ＴISまでを直列接続するキャパシタＣ2 の一端を接続
し、正入力端子に基準電圧入力端子ＴIV1 を接続し、ま
た出力端子に信号出力端子ＴOSを接続しており、更にス
イッチＳW3が基準電圧入力端子ＴIV2 をキャパシタＣ2
の他端に接続されている。
で、図示されるように、差動型演算増幅器１は、内部電
流源回路１０を内蔵し、負入力端子および出力端子の間
をスイッチＳW1およびキャパシタＣ1 の並列回路で接続
され、負入力端子にスイッチＳW2を介して信号入力端子
ＴISまでを直列接続するキャパシタＣ2 の一端を接続
し、正入力端子に基準電圧入力端子ＴIV1 を接続し、ま
た出力端子に信号出力端子ＴOSを接続しており、更にス
イッチＳW3が基準電圧入力端子ＴIV2 をキャパシタＣ2
の他端に接続されている。
【００１９】この増幅回路のスルーレートを制御するス
ルーレート制御回路としては、電流源発生回路２が、二
つの入力端子それぞれに差動型演算増幅器１の正入力端
子および負入力端子それぞれを接続しこれら二つの入力
端子の電圧差に応じた電圧値を出力して差動型演算増幅
器１の内部電流源回路１０に供給している。
ルーレート制御回路としては、電流源発生回路２が、二
つの入力端子それぞれに差動型演算増幅器１の正入力端
子および負入力端子それぞれを接続しこれら二つの入力
端子の電圧差に応じた電圧値を出力して差動型演算増幅
器１の内部電流源回路１０に供給している。
【００２０】次に、図１（Ａ）に図１（Ｂ）を併せ参照
して本発明による増幅回路の動作および機能について説
明する。
して本発明による増幅回路の動作および機能について説
明する。
【００２１】通常、差動型演算増幅器１の負入力端子は
仮想接地であるので、正入力端子に接続される基準電圧
入力端子ＴIV1 に印加される電圧値と同一である。この
ように、差動型演算増幅器１の負入力端子と正入力端子
との電圧値が同じ場合の電流源発生回路２の出力電圧
は、内部電流源回路１０に差動型演算増幅器１が動作で
きる程度の電流値の電流を供給するように設定される。
仮想接地であるので、正入力端子に接続される基準電圧
入力端子ＴIV1 に印加される電圧値と同一である。この
ように、差動型演算増幅器１の負入力端子と正入力端子
との電圧値が同じ場合の電流源発生回路２の出力電圧
は、内部電流源回路１０に差動型演算増幅器１が動作で
きる程度の電流値の電流を供給するように設定される。
【００２２】一方、差動型演算増幅器１に大きなスルー
レートが必要な場合としては、スイッチＳW1が閉じてキ
ャパシタＣ1 をリセットする際、または、スイッチＳW1
が開いて信号出力端子を介して信号を出力する際があ
る。
レートが必要な場合としては、スイッチＳW1が閉じてキ
ャパシタＣ1 をリセットする際、または、スイッチＳW1
が開いて信号出力端子を介して信号を出力する際があ
る。
【００２３】まず、スイッチＳW1が閉じた状態になった
際、電荷の移動が生じ、一時的に差動型演算増幅器１の
負入力端子の電圧が変化する。差動型の電流源発生回路
２はこの変化した電圧差を検出して回路のバランスを崩
し、内部電流源回路１０へ供給している電圧が変化して
上昇または下降する。この結果、内部電流源回路１０に
流れる電流の電流値が一時的に上昇し差動型演算増幅器
１のスルーレートを向上させる。
際、電荷の移動が生じ、一時的に差動型演算増幅器１の
負入力端子の電圧が変化する。差動型の電流源発生回路
２はこの変化した電圧差を検出して回路のバランスを崩
し、内部電流源回路１０へ供給している電圧が変化して
上昇または下降する。この結果、内部電流源回路１０に
流れる電流の電流値が一時的に上昇し差動型演算増幅器
１のスルーレートを向上させる。
【００２４】また、スイッチＳW1が開いた状態になった
際も閉じる際と同様で、電荷の移動が生じ、一時的に差
動型演算増幅器１の負入力端子の電圧が変化する。差動
型の電流源発生回路２はこの変化した電圧差を検出して
回路のバランスを崩し、内部電流源回路１０へ供給して
いる電圧が変化して上昇または下降する。この結果、内
部電流源回路１０に流れる電流の電流値が一時的に上昇
し差動型演算増幅器１のスルーレートを向上させる。
際も閉じる際と同様で、電荷の移動が生じ、一時的に差
動型演算増幅器１の負入力端子の電圧が変化する。差動
型の電流源発生回路２はこの変化した電圧差を検出して
回路のバランスを崩し、内部電流源回路１０へ供給して
いる電圧が変化して上昇または下降する。この結果、内
部電流源回路１０に流れる電流の電流値が一時的に上昇
し差動型演算増幅器１のスルーレートを向上させる。
【００２５】これらの場合、変化した差動型演算増幅器
１の負入力端子の電圧値は、時間の経過と共に基準電圧
入力端子ＴIV1 に印加される電圧値と同一になるので、
電流源発生回路２の出力電圧値は、最終的に内部電流源
回路１０に対して差動型演算増幅器１が最低動作できる
程度の電流を出力させる電圧値に安定する。
１の負入力端子の電圧値は、時間の経過と共に基準電圧
入力端子ＴIV1 に印加される電圧値と同一になるので、
電流源発生回路２の出力電圧値は、最終的に内部電流源
回路１０に対して差動型演算増幅器１が最低動作できる
程度の電流を出力させる電圧値に安定する。
【００２６】以上説明したように、増幅回路に内蔵され
スルーレートを変化させる内部電流源回路の電流値を、
電流源発生回路の出力電圧値に基づいて、通常の場合に
は小さく、また大きなスルーレートが必要な場合には一
時的に大きくスルーレート制御ができる増幅回路を実現
することができる。
スルーレートを変化させる内部電流源回路の電流値を、
電流源発生回路の出力電圧値に基づいて、通常の場合に
は小さく、また大きなスルーレートが必要な場合には一
時的に大きくスルーレート制御ができる増幅回路を実現
することができる。
【００２７】なお、図１に示される、負入力端子および
出力端子の間をスイッチＳW1およびキャパシタＣ1 の並
列回路で接続され、負入力端子にスイッチＳW2を介して
信号入力端子ＴISまでを直列接続するキャパシタＣ2 の
一端を接続する差動型演算増幅器１の負入力端子の電位
が、正入力端子に印加する基準電圧値に対して上昇して
も下降しても、電流源発生回路の出力は上昇または下
降、いずれかの一方向でなければならない。
出力端子の間をスイッチＳW1およびキャパシタＣ1 の並
列回路で接続され、負入力端子にスイッチＳW2を介して
信号入力端子ＴISまでを直列接続するキャパシタＣ2 の
一端を接続する差動型演算増幅器１の負入力端子の電位
が、正入力端子に印加する基準電圧値に対して上昇して
も下降しても、電流源発生回路の出力は上昇または下
降、いずれかの一方向でなければならない。
【００２８】次に図２を参照して図１で用いられる電流
源発生回路の一つの実施例について説明する。電流源発
生回路は、定電流源Ｉ11，Ｉ12、およびトランジスタＭ
11，〜，Ｍ16、並びに信号入力端子ＴIS11，ＴIS12、低
位側電源端子ＴS11 、高位側電源端子ＴS12 、および信
号出力端子ＴOS1 により構成されている。
源発生回路の一つの実施例について説明する。電流源発
生回路は、定電流源Ｉ11，Ｉ12、およびトランジスタＭ
11，〜，Ｍ16、並びに信号入力端子ＴIS11，ＴIS12、低
位側電源端子ＴS11 、高位側電源端子ＴS12 、および信
号出力端子ＴOS1 により構成されている。
【００２９】定電流源Ｉ11は、一端に低位側電源端子Ｔ
S11 を接続し、他端にトランジスタＭ11，Ｍ12のソース
電極を接続している。同様に、定電流源Ｉ12は、一端に
低位側電源端子ＴS11 を接続し、他端にトランジスタＭ
13，Ｍ14のソース電極を接続している。
S11 を接続し、他端にトランジスタＭ11，Ｍ12のソース
電極を接続している。同様に、定電流源Ｉ12は、一端に
低位側電源端子ＴS11 を接続し、他端にトランジスタＭ
13，Ｍ14のソース電極を接続している。
【００３０】トランジスタＭ11は、ソース電極に定電流
源Ｉ11の他端およびトランジスタＭ12のソース電極を接
続し、ゲート電極にトランジスタＭ14のゲート電極およ
び信号入力端子ＴIS11を接続し、ドレイン電極にトラン
ジスタＭ13のドレイン電極並びにトランジスタＭ15のゲ
ート電極およびドレイン電極を接続している。
源Ｉ11の他端およびトランジスタＭ12のソース電極を接
続し、ゲート電極にトランジスタＭ14のゲート電極およ
び信号入力端子ＴIS11を接続し、ドレイン電極にトラン
ジスタＭ13のドレイン電極並びにトランジスタＭ15のゲ
ート電極およびドレイン電極を接続している。
【００３１】トランジスタＭ12は、ソース電極に定電流
源Ｉ11の他端およびトランジスタＭ11のソース電極を接
続し、ゲート電極にトランジスタＭ13のゲート電極およ
び信号入力端子ＴIS12を接続し、ドレイン電極にトラン
ジスタＭ14のドレイン電極並びにトランジスタＭ16のゲ
ート電極およびドレイン電極を接続している。
源Ｉ11の他端およびトランジスタＭ11のソース電極を接
続し、ゲート電極にトランジスタＭ13のゲート電極およ
び信号入力端子ＴIS12を接続し、ドレイン電極にトラン
ジスタＭ14のドレイン電極並びにトランジスタＭ16のゲ
ート電極およびドレイン電極を接続している。
【００３２】トランジスタＭ13は、ソース電極に定電流
源Ｉ12の他端およびトランジスタＭ14のソース電極を接
続し、ゲート電極にトランジスタＭ12のゲート電極およ
び信号入力端子ＴIS12を接続し、ドレイン電極にトラン
ジスタＭ11のドレイン電極並びにトランジスタＭ15のゲ
ート電極およびドレイン電極を接続している。
源Ｉ12の他端およびトランジスタＭ14のソース電極を接
続し、ゲート電極にトランジスタＭ12のゲート電極およ
び信号入力端子ＴIS12を接続し、ドレイン電極にトラン
ジスタＭ11のドレイン電極並びにトランジスタＭ15のゲ
ート電極およびドレイン電極を接続している。
【００３３】トランジスタＭ14は、ソース電極に定電流
源Ｉ12の他端およびトランジスタＭ13のソース電極を接
続し、ゲート電極にトランジスタＭ11のゲート電極およ
び信号入力端子ＴIS11を接続し、ドレイン電極にトラン
ジスタＭ12のドレイン電極、トランジスタＭ16のゲート
電極およびドレイン電極、並びに信号出力端子ＴOS1を
接続している。
源Ｉ12の他端およびトランジスタＭ13のソース電極を接
続し、ゲート電極にトランジスタＭ11のゲート電極およ
び信号入力端子ＴIS11を接続し、ドレイン電極にトラン
ジスタＭ12のドレイン電極、トランジスタＭ16のゲート
電極およびドレイン電極、並びに信号出力端子ＴOS1を
接続している。
【００３４】トランジスタＭ15は、ソース電極に高位側
電源端子ＴS12 を接続し、ゲート電極およびドレイン電
極にトランジスタＭ11およびトランジスタＭ13のドレイ
ン電極を接続している。
電源端子ＴS12 を接続し、ゲート電極およびドレイン電
極にトランジスタＭ11およびトランジスタＭ13のドレイ
ン電極を接続している。
【００３５】トランジスタＭ16は、ソース電極に高位側
電源端子ＴS12 を接続し、ゲート電極およびドレイン電
極にトランジスタＭ12およびトランジスタＭ14のドレイ
ン電極並びに信号出力端子ＴOS1 を接続している。
電源端子ＴS12 を接続し、ゲート電極およびドレイン電
極にトランジスタＭ12およびトランジスタＭ14のドレイ
ン電極並びに信号出力端子ＴOS1 を接続している。
【００３６】この構成において、上述のように、差動型
演算増幅器の負入力端子の電位が、正入力端子に印加す
る基準電圧値に対して上昇しても下降しても、電流源発
生回路の出力は上昇または下降、いずれかの一方向でな
ければならない電流源発生回路であるために、トランジ
スタＭ11，〜，Ｍ16それぞれは予め所定のサイズ比を有
することが必要である。
演算増幅器の負入力端子の電位が、正入力端子に印加す
る基準電圧値に対して上昇しても下降しても、電流源発
生回路の出力は上昇または下降、いずれかの一方向でな
ければならない電流源発生回路であるために、トランジ
スタＭ11，〜，Ｍ16それぞれは予め所定のサイズ比を有
することが必要である。
【００３７】例えば、トランジスタＭ11，Ｍ12およびト
ランジスタＭ13，Ｍ14それぞれのサイズ比が“９：１”
に設定されたものとする。この設定において定常状態で
は、トランジスタＭ15，Ｍ16それぞれに流れる電流値の
比は、トランジスタＭ14の“１”に対して“１８：２”
となっている。
ランジスタＭ13，Ｍ14それぞれのサイズ比が“９：１”
に設定されたものとする。この設定において定常状態で
は、トランジスタＭ15，Ｍ16それぞれに流れる電流値の
比は、トランジスタＭ14の“１”に対して“１８：２”
となっている。
【００３８】この状態で信号入力端子ＴIS11，ＴIS12の
入力電圧のバランスが崩れた場合、トランジスタＭ15，
Ｍ16それぞれに流れる電流値の比は、バランスをとるた
め前記“１８：２”に対して“１０：１０”に変化す
る。トランジスタＭ15，Ｍ16それぞれに流れる電流値の
合計は一定なので、トランジスタＭ16に流れる電流値は
“２”から“１０”の割合に増加する。
入力電圧のバランスが崩れた場合、トランジスタＭ15，
Ｍ16それぞれに流れる電流値の比は、バランスをとるた
め前記“１８：２”に対して“１０：１０”に変化す
る。トランジスタＭ15，Ｍ16それぞれに流れる電流値の
合計は一定なので、トランジスタＭ16に流れる電流値は
“２”から“１０”の割合に増加する。
【００３９】従って、信号入力が基準電圧の入力に対し
て上昇または下降してバランスが崩れた場合、信号出力
端子ＴOS1 の出力電圧はバランスが保たれている状態と
比較して低下する。
て上昇または下降してバランスが崩れた場合、信号出力
端子ＴOS1 の出力電圧はバランスが保たれている状態と
比較して低下する。
【００４０】次に、図１に図２を併せ参照して、本発明
による増幅回路の具体的な動作機能について説明する。
による増幅回路の具体的な動作機能について説明する。
【００４１】ここで、図２を参照して説明したように、
トランジスタＭ11，Ｍ12およびトランジスタＭ13，Ｍ14
それぞれのサイズ比が“９：１”に設定されたものとす
る。この条件で内部電流源回路１０に電流値１００μＡ
の電流を定常的に流し、スルーレートα（Ｖ／μｓｅ
ｃ）を得ているものとし、また、定電流源Ｉ11，Ｉ12そ
れぞれに電流値１０μＡの電流を流しているものとす
る。この状態では、全体の消費電流値は、（１００＋１
０×２＝）１２０μＡである。
トランジスタＭ11，Ｍ12およびトランジスタＭ13，Ｍ14
それぞれのサイズ比が“９：１”に設定されたものとす
る。この条件で内部電流源回路１０に電流値１００μＡ
の電流を定常的に流し、スルーレートα（Ｖ／μｓｅ
ｃ）を得ているものとし、また、定電流源Ｉ11，Ｉ12そ
れぞれに電流値１０μＡの電流を流しているものとす
る。この状態では、全体の消費電流値は、（１００＋１
０×２＝）１２０μＡである。
【００４２】この状態で、トランジスタＭ16には、トラ
ンジスタＭ12，Ｍ14それぞれの電流値１０μＡの“１／
（９＋１）×２”だけの電流値２μＡの電流が流れる。
従って、トランジスタＭ16と内部電流源回路１０のトラ
ンジスタとのサイズ比は、流れる電流の電流値比“２μ
Ａ：１００μＡ”に基づく“１：５０”にする必要があ
る。
ンジスタＭ12，Ｍ14それぞれの電流値１０μＡの“１／
（９＋１）×２”だけの電流値２μＡの電流が流れる。
従って、トランジスタＭ16と内部電流源回路１０のトラ
ンジスタとのサイズ比は、流れる電流の電流値比“２μ
Ａ：１００μＡ”に基づく“１：５０”にする必要があ
る。
【００４３】信号入力が変化し差動型演算増幅器の負入
力端子の入力電圧が変化した際、すなわち、差動型の電
流源発生回路２の入力電圧のバランスが崩れた際には、
トランジスタＭ16に流れる電流の電流値は一時的に１０
μＡになる。従って、５０倍のサイズ比の内部電流源回
路１０には、５００μＡの電流値の電流が一時的に流
れ、この際のスルーレートは５倍の“５α（Ｖ／μｓｅ
ｃ）”となる。
力端子の入力電圧が変化した際、すなわち、差動型の電
流源発生回路２の入力電圧のバランスが崩れた際には、
トランジスタＭ16に流れる電流の電流値は一時的に１０
μＡになる。従って、５０倍のサイズ比の内部電流源回
路１０には、５００μＡの電流値の電流が一時的に流
れ、この際のスルーレートは５倍の“５α（Ｖ／μｓｅ
ｃ）”となる。
【００４４】従来の増幅回路で、信号入力が変化し差動
型演算増幅器の負入力端子の入力電圧が変化した際にス
ルーレート“５α（Ｖ／μｓｅｃ）”を得るためには、
常時内部電流源回路に５００μＡの電流値の電流を流し
ておく必要があるので、上記説明の回路により３８０μ
Ａ（３８０／５００＝７５％）の消費電流を削減するこ
とができる。
型演算増幅器の負入力端子の入力電圧が変化した際にス
ルーレート“５α（Ｖ／μｓｅｃ）”を得るためには、
常時内部電流源回路に５００μＡの電流値の電流を流し
ておく必要があるので、上記説明の回路により３８０μ
Ａ（３８０／５００＝７５％）の消費電流を削減するこ
とができる。
【００４５】次に図３を参照して図１で用いられる電流
源発生回路の図２とは別の一つの実施例について説明す
る。電流源発生回路は、定電流源Ｉ2 、およびトランジ
スタＭ21，〜，Ｍ25、並びに信号入力端子ＴIS21，ＴIS
22、低位側電源端子ＴS21 、高位側電源端子ＴS22 、お
よび信号出力端子ＴOS2 により構成されている。
源発生回路の図２とは別の一つの実施例について説明す
る。電流源発生回路は、定電流源Ｉ2 、およびトランジ
スタＭ21，〜，Ｍ25、並びに信号入力端子ＴIS21，ＴIS
22、低位側電源端子ＴS21 、高位側電源端子ＴS22 、お
よび信号出力端子ＴOS2 により構成されている。
【００４６】定電流源Ｉ2 は、一端に低位側電源端子Ｔ
S21 を接続し、他端にトランジスタＭ21，Ｍ22のソース
電極を接続している。
S21 を接続し、他端にトランジスタＭ21，Ｍ22のソース
電極を接続している。
【００４７】トランジスタＭ21は、ソース電極に定電流
源Ｉ2 の他端およびトランジスタＭ22のソース電極を接
続し、ゲート電極にトランジスタＭ23のゲート電極およ
び信号入力端子ＴIS21を接続し、ドレイン電極にトラン
ジスタＭ24のドレイン電極、トランジスタＭ25のゲート
電極およびドレイン電極、並びに信号出力端子ＴOS2を
接続している。
源Ｉ2 の他端およびトランジスタＭ22のソース電極を接
続し、ゲート電極にトランジスタＭ23のゲート電極およ
び信号入力端子ＴIS21を接続し、ドレイン電極にトラン
ジスタＭ24のドレイン電極、トランジスタＭ25のゲート
電極およびドレイン電極、並びに信号出力端子ＴOS2を
接続している。
【００４８】トランジスタＭ22は、ソース電極に定電流
源Ｉ2 の他端およびトランジスタＭ21のソース電極を接
続し、ゲート電極にトランジスタＭ24のゲート電極およ
び信号入力端子ＴIS22を接続し、ドレイン電極にトラン
ジスタＭ23およびトランジスタＭ24のソース電極を接続
している。
源Ｉ2 の他端およびトランジスタＭ21のソース電極を接
続し、ゲート電極にトランジスタＭ24のゲート電極およ
び信号入力端子ＴIS22を接続し、ドレイン電極にトラン
ジスタＭ23およびトランジスタＭ24のソース電極を接続
している。
【００４９】トランジスタＭ23は、ソース電極にトラン
ジスタＭ22のドレイン電極およびトランジスタＭ24のソ
ース電極を接続し、ゲート電極にトランジスタＭ21のゲ
ート電極および信号入力端子ＴIS21を接続している。
ジスタＭ22のドレイン電極およびトランジスタＭ24のソ
ース電極を接続し、ゲート電極にトランジスタＭ21のゲ
ート電極および信号入力端子ＴIS21を接続している。
【００５０】トランジスタＭ24は、ソース電極にトラン
ジスタＭ22のドレイン電極およびトランジスタＭ23のソ
ース電極を接続し、ゲート電極にトランジスタＭ22のゲ
ート電極および信号入力端子ＴIS22を接続し、ドレイン
電極にトランジスタＭ21のドレイン電極、トランジスタ
Ｍ25のゲート電極およびドレイン電極、並びに信号出力
端子ＴOS2 を接続している。
ジスタＭ22のドレイン電極およびトランジスタＭ23のソ
ース電極を接続し、ゲート電極にトランジスタＭ22のゲ
ート電極および信号入力端子ＴIS22を接続し、ドレイン
電極にトランジスタＭ21のドレイン電極、トランジスタ
Ｍ25のゲート電極およびドレイン電極、並びに信号出力
端子ＴOS2 を接続している。
【００５１】トランジスタＭ25は、ソース電極に高位側
電源端子ＴS22 を接続し、ゲート電極およびドレイン電
極にトランジスタＭ21およびトランジスタＭ24のドレイ
ン電極を接続している。
電源端子ＴS22 を接続し、ゲート電極およびドレイン電
極にトランジスタＭ21およびトランジスタＭ24のドレイ
ン電極を接続している。
【００５２】この構成において、上述のように、差動型
演算増幅器の負入力端子の電位が、正入力端子に印加す
る基準電圧値に対して上昇しても下降しても、電流源発
生回路の出力は上昇または下降、いずれかの一方向でな
ければならない電流源発生回路であるために、トランジ
スタＭ21，〜，Ｍ25それぞれは予め所定のサイズ比を有
することが必要である。
演算増幅器の負入力端子の電位が、正入力端子に印加す
る基準電圧値に対して上昇しても下降しても、電流源発
生回路の出力は上昇または下降、いずれかの一方向でな
ければならない電流源発生回路であるために、トランジ
スタＭ21，〜，Ｍ25それぞれは予め所定のサイズ比を有
することが必要である。
【００５３】例えば、トランジスタＭ21，Ｍ22のサイズ
比が“１：９”、またトランジスタＭ22のドレイン電極
にソース電極を接続するトランジスタＭ23，Ｍ24のサイ
ズ比が“８：１”、それぞれに設定されたものとする。
この設定において定常状態では、トランジスタＭ25に流
れる電流値は、トランジスタＭ21，Ｍ24両者のサイズ比
から“２”である。
比が“１：９”、またトランジスタＭ22のドレイン電極
にソース電極を接続するトランジスタＭ23，Ｍ24のサイ
ズ比が“８：１”、それぞれに設定されたものとする。
この設定において定常状態では、トランジスタＭ25に流
れる電流値は、トランジスタＭ21，Ｍ24両者のサイズ比
から“２”である。
【００５４】この状態で信号入力端子ＴIS21，ＴIS22の
入力電圧のバランスが崩れた場合、トランジスタＭ25に
流れる電流値は、バランスをとるためトランジスタＭ2
1，Ｍ24それぞれの電流値は“５”となり、前記“２”
に対して“１０”に変化する。すなわち、トランジスタ
Ｍ15に流れる電流値は“２”から“１０”の割合に増加
する。
入力電圧のバランスが崩れた場合、トランジスタＭ25に
流れる電流値は、バランスをとるためトランジスタＭ2
1，Ｍ24それぞれの電流値は“５”となり、前記“２”
に対して“１０”に変化する。すなわち、トランジスタ
Ｍ15に流れる電流値は“２”から“１０”の割合に増加
する。
【００５５】従って、信号入力が基準電圧の入力に対し
て上昇または下降してバランスが崩れた場合、信号出力
端子ＴOS2 の出力電圧はバランスが保たれている状態と
比較して低下する。すなわち、図１および図２を併せ参
照した上記説明同様、大幅な消費電流の削減が期待でき
る。
て上昇または下降してバランスが崩れた場合、信号出力
端子ＴOS2 の出力電圧はバランスが保たれている状態と
比較して低下する。すなわち、図１および図２を併せ参
照した上記説明同様、大幅な消費電流の削減が期待でき
る。
【００５６】次に、図４に示されるように、上記説明の
電流源発生回路を複数の増幅回路５１それぞれの内部電
流源回路群５２へ接続して流れる電流を制御するスルー
レート制御回路５３を形成することにより複数の信号出
力端子群５４を有する多出力回路を構成することができ
る。
電流源発生回路を複数の増幅回路５１それぞれの内部電
流源回路群５２へ接続して流れる電流を制御するスルー
レート制御回路５３を形成することにより複数の信号出
力端子群５４を有する多出力回路を構成することができ
る。
【００５７】
【発明の効果】以上説明したように本発明によれば、差
動型演算増幅器の内部電流源回路に接続する電流源発生
回路が、差動型演算増幅器の入力信号が変化して負入力
端子と基準電圧を入力する正入力端子との入力電圧差を
生じた際、これら負入力端子および正入力端子それぞれ
の電圧を入力しこのバランスの崩れを検出して出力電流
を増加させることによりスルーレート制御ができる増幅
回路が得られる。
動型演算増幅器の内部電流源回路に接続する電流源発生
回路が、差動型演算増幅器の入力信号が変化して負入力
端子と基準電圧を入力する正入力端子との入力電圧差を
生じた際、これら負入力端子および正入力端子それぞれ
の電圧を入力しこのバランスの崩れを検出して出力電流
を増加させることによりスルーレート制御ができる増幅
回路が得られる。
【００５８】この構成によって、増幅回路を形成する差
動型演算増幅器が、電流源発生回路により二つの入力電
圧のバランスの崩れを検出した際のみ増加する出力電圧
を、内蔵する内部電流源回路で受けて電流を増加し増幅
回路のスルーレートを向上できるので、大きなスルーレ
ートが必要な場合のみ差動型演算増幅器の内部電流源回
路が発生する電流値を一時的に増加し、不要な場合には
電流値を小さくして消費電力の削減ができ、良好なスル
ーレートが得られるという効果がある。
動型演算増幅器が、電流源発生回路により二つの入力電
圧のバランスの崩れを検出した際のみ増加する出力電圧
を、内蔵する内部電流源回路で受けて電流を増加し増幅
回路のスルーレートを向上できるので、大きなスルーレ
ートが必要な場合のみ差動型演算増幅器の内部電流源回
路が発生する電流値を一時的に増加し、不要な場合には
電流値を小さくして消費電力の削減ができ、良好なスル
ーレートが得られるという効果がある。
【図１】本発明の実施の一形態を示す回路ブロック図で
ある。
ある。
【図２】図１の電流源発生回路の実施の一形態を示す回
路図である。
路図である。
【図３】図１の電流源発生回路の実施の図２とは別の一
形態を示す回路図である。
形態を示す回路図である。
【図４】図１を使用した多出力回路の例を示すブロック
図である。
図である。
【図５】従来の一例を示す回路ブロック図である。
１ 差動型演算増幅器 ２ 電流源発生回路 １０ 内部電流源回路 ５１ 増幅回路 ５２ 内部電流源回路群 ５３ スルーレート制御回路 ５４ 信号出力端子群 Ｃ1 、Ｃ2 キャパシタ Ｉ11、Ｉ12、Ｉ2 定電流源 Ｍ11〜Ｍ16、Ｍ21〜Ｍ25 トランジスタ ＳW1〜ＳW3 スイッチ ＴIS、ＴIS11、ＴIS12、ＴIS21、ＴIS22 信号入力端
子 ＴIV1 、ＴIV2 基準電圧入力端子 ＴOS、ＴOS1 、ＴOS2 信号出力端子 ＴS11 、ＴS12 、ＴS21 、ＴS22 電源端子
子 ＴIV1 、ＴIV2 基準電圧入力端子 ＴOS、ＴOS1 、ＴOS2 信号出力端子 ＴS11 、ＴS12 、ＴS21 、ＴS22 電源端子
Claims (7)
- 【請求項１】 内部電流源回路を内蔵しかつ正入力端
子、負入力端子、および出力端子を有しこの正入力端子
に第１の基準電圧を入力して前記出力端子から信号を出
力する差動型演算増幅器と、一端にこの差動型演算増幅
器の負入力端子を接続し他端にこの差動型演算増幅器の
出力端子を接続している第１のスイッチと、一端に信号
を入力する第２のスイッチと、一端に第２の基準電圧を
入力し他端に前記第２のスイッチの他端を接続している
第３のスイッチと、一端に前記差動型演算増幅器の負入
力端子を接続し他端に前記差動型演算増幅器の出力端子
を接続しており、前記第１のスイッチと並列接続を成す
第１のキャパシタと、一端に前記第２および第３のスイ
ッチの他端を接続し他端に前記差動型演算増幅器の負入
力端子を接続している第２のキャパシタと、二つの信号
入力端子それぞれに前記差動型演算増幅器の正入力端子
および負入力端子それぞれを接続している差動型の電流
源発生回路とを備え、この電流源発生回路の出力電圧を
前記差動型演算増幅器の内蔵する前記内部電流源回路に
電圧帰還することによりスルーレート制御を行なうこと
を特徴とする増幅回路。 - 【請求項２】 内部電流源回路を内蔵しかつ正入力端
子、負入力端子、および出力端子を有し、この正入力端
子に第１の基準電圧を入力して前記出力端子から信号を
出力する差動型演算増幅器と、一端にこの差動型演算増
幅器の負入力端子を接続し他端にこの差動型演算増幅器
の出力端子を接続している第１のスイッチと、一端に信
号を入力する第２のスイッチと、一端に第２の基準電圧
を入力し他端に前記第２のスイッチの他端を接続してい
る第３のスイッチと、一端に前記差動型演算増幅器の負
入力端子を接続し他端に前記差動型演算増幅器の出力端
子を接続しており前記第１のスイッチと並列接続を成す
第１のキャパシタと、一端に前記第２および第３のスイ
ッチの他端を接続し他端に前記差動型演算増幅器の負入
力端子を接続している第２のキャパシタと、二つの信号
入力端子それぞれに前記差動型演算増幅器の正入力端子
および負入力端子それぞれを接続しかつ信号の出力端子
に前記差動型演算増幅器の内蔵する前記電流源回路を接
続している電流源発生回路とを備えることを特徴とする
スルーレート制御増幅回路。 - 【請求項３】 請求項１または請求項２において、前記
電流源発生回路は、一端に第１の電源を接続している第
１および第２、二つの定電流源と、第１の電極に前記第
１の定電流源の他端を接続しており第２の電極に第１の
信号を入力する第１の半導体素子と、第１の電極に前記
第１の定電流源の他端を接続しており第２の電極に第２
の信号を入力し第３の電極に信号の出力を接続している
第２の半導体素子と、第１の電極に前記第２の定電流源
の他端を接続しており第２の電極に第２の信号を入力し
第３の電極に前記第１の半導体の第３の電極を接続して
いる第３の半導体素子と、第１の電極に前記第２の定電
流源の他端を接続しており第２の電極に第１の信号を入
力し第３の電極に信号の出力を接続している第４の半導
体素子と、第１の電極に第２の電源を接続し第２および
第３の電極に共通に前記第１および第３の半導体素子の
第３の電極を接続している第５の半導体素子と、第１の
電極に第２の電源を接続し第２および第３の電極に共通
に前記第２および第４の半導体素子の第３の電極並びに
信号の出力を接続している第６の半導体素子とを備える
ことを特徴とする増幅回路。 - 【請求項４】 請求項３において、前記第１から第６ま
での半導体素子それぞれが、前記第１の電極をソース電
極、前記第２の電極をゲート電極、かつ前記第３の電極
をドレイン電極それぞれとして備える電界効果トランジ
スタ（以後、ＦＥＴ：Field Effect Transistor と呼称
する）であることを特徴とする増幅回路。 - 【請求項５】 請求項１または請求項２において、前記
電流源発生回路は、一端に第１の電源を接続している第
１の定電流源と、第１の電極に前記第１の定電流源の他
端を接続しており第２の電極に第１の信号を入力する第
１の半導体素子と、第１の電極に前記第１の定電流源の
他端を接続しており第２の電極に第２の信号を入力する
第２の半導体素子と、第１の電極に前記第２の定電流源
の他端を接続しており第２の電極に第２の信号を入力し
第３の電極に前記第１の半導体の第３の電極を接続して
いる第３の半導体素子と、第１の電極に前記第２の半導
体素子の第３の電極を接続しており第２の電極に第１の
信号を入力する第４の半導体素子と、第１の電極に第２
の電源を接続し第２および第３の電極に共通に前記第１
および第４の半導体素子の第３の電極並びに信号の出力
を接続している第５の半導体素子とを備えることを特徴
とする増幅回路。 - 【請求項６】 請求項５において、前記第１から第５ま
での半導体素子それぞれが、前記第１の電極をソース電
極、前記第２の電極をゲート電極、かつ前記第３の電極
をドレイン電極それぞれとして備えるＦＥＴであること
を特徴とする増幅回路。 - 【請求項７】 請求項１、２、３、４、５または請求項
６において、複数が設けられ、それぞれで内蔵する内部
電流源回路の発生電流値を制御して多出力を得ることを
特徴とする増幅回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08173283A JP3090189B2 (ja) | 1996-07-03 | 1996-07-03 | 増幅回路 |
| US08/888,104 US5883535A (en) | 1996-07-03 | 1997-07-03 | Slew rate controllable amplification circuit |
| KR1019970030834A KR980012852A (ko) | 1996-07-03 | 1997-07-03 | 증폭회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08173283A JP3090189B2 (ja) | 1996-07-03 | 1996-07-03 | 増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1022749A true JPH1022749A (ja) | 1998-01-23 |
| JP3090189B2 JP3090189B2 (ja) | 2000-09-18 |
Family
ID=15957586
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08173283A Expired - Fee Related JP3090189B2 (ja) | 1996-07-03 | 1996-07-03 | 増幅回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5883535A (ja) |
| JP (1) | JP3090189B2 (ja) |
| KR (1) | KR980012852A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6803809B2 (en) | 2001-12-25 | 2004-10-12 | Renesas Technology Corp. | Step-down circuit for generating a stable internal voltage |
| JP2009124476A (ja) * | 2007-11-15 | 2009-06-04 | Toshiba Corp | 増幅装置 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3061126B2 (ja) * | 1998-03-18 | 2000-07-10 | 日本電気株式会社 | 入力レシーバ回路 |
| US6653886B1 (en) * | 1998-04-03 | 2003-11-25 | Cirrus Logic, Inc. | Power saving amplifier with selectable current levels |
| US6414552B1 (en) | 2001-11-16 | 2002-07-02 | Dialog Semiconductor Gmbh | Operational transconductance amplifier with a non-linear current mirror for improved slew rate |
| TW200805878A (en) * | 2006-07-12 | 2008-01-16 | Sunplus Technology Co Ltd | Programmable gain amplifier |
| US7525472B2 (en) * | 2006-12-27 | 2009-04-28 | Semiconductor Energy Laboratory Co., Ltd. | Integration type and converter and device including same |
| US7541852B2 (en) * | 2006-12-28 | 2009-06-02 | Intel Corporation | Self-correcting buffer |
| US7622972B2 (en) * | 2008-02-05 | 2009-11-24 | Nanya Technology Corp. | System and apparatus for generating ideal rise and fall time |
| US7924056B2 (en) * | 2009-03-13 | 2011-04-12 | Arm Limited | Low voltage differential signalling driver |
| KR20150141340A (ko) | 2014-06-10 | 2015-12-18 | 삼성전자주식회사 | 채널 버퍼 블록을 포함하는 장치들 |
| CN108075756B (zh) * | 2016-11-14 | 2021-03-12 | 中科芯云微电子科技有限公司 | 一种开关电容电路及其控制方法 |
| US11581861B2 (en) | 2019-08-18 | 2023-02-14 | Novatek Microelectronics Corp. | Capacitance decreasing scheme for operational amplifier |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4894620A (en) * | 1988-04-11 | 1990-01-16 | At&T Bell Laboratories | Switched-capacitor circuit with large time constant |
| US5124593A (en) * | 1990-09-26 | 1992-06-23 | National Semiconductor Corporation | Continuous-time filter tuning circuit and method |
| US5508649A (en) * | 1994-07-21 | 1996-04-16 | National Semiconductor Corporation | Voltage level triggered ESD protection circuit |
| FI97262C (fi) * | 1994-10-03 | 1996-11-11 | Nokia Mobile Phones Ltd | Tulosignaalin kynnysarvon ylityksen virtaa säästävä ilmaisu |
| JPH0927722A (ja) * | 1995-07-12 | 1997-01-28 | Fuji Xerox Co Ltd | ゲイン可変増幅装置 |
-
1996
- 1996-07-03 JP JP08173283A patent/JP3090189B2/ja not_active Expired - Fee Related
-
1997
- 1997-07-03 US US08/888,104 patent/US5883535A/en not_active Expired - Lifetime
- 1997-07-03 KR KR1019970030834A patent/KR980012852A/ko not_active Application Discontinuation
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6803809B2 (en) | 2001-12-25 | 2004-10-12 | Renesas Technology Corp. | Step-down circuit for generating a stable internal voltage |
| US6809578B2 (en) | 2001-12-25 | 2004-10-26 | Renesas Technology Corp. | Stable voltage generating circuit |
| US7208999B2 (en) | 2001-12-25 | 2007-04-24 | Renesas Technology Corp. | Step-down circuit with stabilized output voltage |
| US7436247B2 (en) | 2001-12-25 | 2008-10-14 | Renesas Technology Corp. | Step-down circuit with stabilized output voltage |
| JP2009124476A (ja) * | 2007-11-15 | 2009-06-04 | Toshiba Corp | 増幅装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5883535A (en) | 1999-03-16 |
| KR980012852A (ko) | 1998-04-30 |
| JP3090189B2 (ja) | 2000-09-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6236194B1 (en) | Constant voltage power supply with normal and standby modes | |
| US6794940B2 (en) | Operational amplifier circuit | |
| JP3090189B2 (ja) | 増幅回路 | |
| TWI435522B (zh) | 充電泵控制器及其方法 | |
| JPH08316746A (ja) | スイッチドキャパシタを導入した低電圧差動増幅器のための装置 | |
| KR19990045290A (ko) | 발진 회로 | |
| US20040169555A1 (en) | Differential amplifier circuit with common mode output voltage regulation | |
| JPH0949858A (ja) | 電流検出制御回路及びパターンレイアウト方法 | |
| US6411172B2 (en) | Oscillator circuit with reduced capacity for AC coupling capacitor | |
| US20060290411A1 (en) | Voltage multiplier circuit including a control circuit providing dynamic output voltage control | |
| JP2000242344A (ja) | 電圧変動補正回路 | |
| JP4123137B2 (ja) | 人体検出装置 | |
| JPS63211414A (ja) | 基準電圧発生回路 | |
| JP4050567B2 (ja) | 定電圧電源装置 | |
| JPH06232706A (ja) | 比較器 | |
| US6975168B2 (en) | Drive circuit | |
| JP5135199B2 (ja) | 電流検出回路およびそれを用いた電圧コンバータ | |
| JP2005510934A (ja) | 改良された制御回路を備える出力ドライバ | |
| JP2001111419A (ja) | チャージポンプ回路 | |
| JP3979720B2 (ja) | サンプルアンドホールド回路 | |
| US20060232337A1 (en) | Fully differential amplifier device with output-common-mode feedback and control method thereof | |
| JPH10116309A (ja) | ニューロンｍｏｓトランジスタを有する増幅器回路の中の自動調整動作点調整装置 | |
| JP3047828B2 (ja) | コンパレータ回路 | |
| JP4530503B2 (ja) | インピーダンス変換回路 | |
| US20060097776A1 (en) | Voltage applying circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000621 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070721 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080721 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090721 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100721 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110721 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110721 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120721 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120721 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130721 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |