JPS63211414A - 基準電圧発生回路 - Google Patents
基準電圧発生回路Info
- Publication number
- JPS63211414A JPS63211414A JP62044965A JP4496587A JPS63211414A JP S63211414 A JPS63211414 A JP S63211414A JP 62044965 A JP62044965 A JP 62044965A JP 4496587 A JP4496587 A JP 4496587A JP S63211414 A JPS63211414 A JP S63211414A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- reference voltage
- output voltage
- output
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 abstract description 7
- 238000010586 diagram Methods 0.000 description 9
- 239000004065 semiconductor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Control Of Electrical Variables (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、半導体メモリ装置等において安定化した一定
の基準出力電圧を供給する基準電圧発生回路に関するも
のである。
の基準出力電圧を供給する基準電圧発生回路に関するも
のである。
〈従来の技術）
従来、このような分野の技術としては、例えば第２図及
び第３図のようなものがあった。以下、その構成を説明
する。
び第３図のようなものがあった。以下、その構成を説明
する。
第２図は従来の基準電圧発生回路の構成例を示す回路図
である。この基準電圧発生回路は、電源電圧ｖＣＣの１
７２の基準出力電圧を発生する回路であり、基準電圧Ｖ
ｒを出力する参照電圧発生部１と、その基準電圧Ｖｒに
基づき１／２ＶＣＣの安定化した一定の基準出力電圧Ｖ
Ｏを出力する駆動部１０とで構成されている。
である。この基準電圧発生回路は、電源電圧ｖＣＣの１
７２の基準出力電圧を発生する回路であり、基準電圧Ｖ
ｒを出力する参照電圧発生部１と、その基準電圧Ｖｒに
基づき１／２ＶＣＣの安定化した一定の基準出力電圧Ｖ
Ｏを出力する駆動部１０とで構成されている。
参照電圧発生部１は、一端が電源電圧ｖＣＣに他端がノ
ート旧に接続された抵抗素子２を有し、そのノードＮ１
と大地との間にＨＯＳトランジスタ３゜４及び抵抗素子
５が直列に接続されている。また駆動部１０はトレイン
が電源電圧ｖＣＣに、ゲートがノードＮ１にそれぞれ接
続されたＨＯＳトランジスタ１１を有し、そのＨＯＳト
ランジスタ１１のソースには基準出力電圧Ｖｏを出力す
る出力端子１２が接続され、さらにその出力端子１２と
大地との間に負荷用のＨＯ３）ランジスタ１３が接続さ
れている。
ート旧に接続された抵抗素子２を有し、そのノードＮ１
と大地との間にＨＯＳトランジスタ３゜４及び抵抗素子
５が直列に接続されている。また駆動部１０はトレイン
が電源電圧ｖＣＣに、ゲートがノードＮ１にそれぞれ接
続されたＨＯＳトランジスタ１１を有し、そのＨＯＳト
ランジスタ１１のソースには基準出力電圧Ｖｏを出力す
る出力端子１２が接続され、さらにその出力端子１２と
大地との間に負荷用のＨＯ３）ランジスタ１３が接続さ
れている。
以上の構成において、参照電圧発生部１では電源電圧ｖ
ＣＣを抵抗素子２で降圧し、電源電圧ＶＣＣの１／２値
にＨＯ３）ランジスタ３，４の閾値電圧Ｖｔを加算した
基準電圧Ｖｒ （＝１／２ＶＣＣ＋Ｖｔ）をノードＮ１
から出力する。すると、基準電圧Ｖ「により、駆動部１
０内の８０３ ）ランジスタ１１のドレイン・ソース間
電流量が制御され、１／２ＶＣＣの基準出力電圧■０が
出力端子１２から出力され、半導体メモリ等の負荷へ供
給される。
ＣＣを抵抗素子２で降圧し、電源電圧ＶＣＣの１／２値
にＨＯ３）ランジスタ３，４の閾値電圧Ｖｔを加算した
基準電圧Ｖｒ （＝１／２ＶＣＣ＋Ｖｔ）をノードＮ１
から出力する。すると、基準電圧Ｖ「により、駆動部１
０内の８０３ ）ランジスタ１１のドレイン・ソース間
電流量が制御され、１／２ＶＣＣの基準出力電圧■０が
出力端子１２から出力され、半導体メモリ等の負荷へ供
給される。
例えば、負荷の変動等によって基準出力電圧ｖＯが１／
２ＶＣＣよりも電圧αだけ低下した場合、ＨＯＳトラン
ジスタ１１のトレインがＶＣＣｌそのゲートが（１／２
ＶＣＣ＋Ｖｔ） 、 ソノ’／−スが（１／２ＶＣＣ−
ａ ） （７）電圧となってオン状態となる。このＨＯ
３）ランジスタ１１がオンすることにより、電源電圧Ｖ
ＣＣ側から出力端子１２へ充電され、その出力端子１２
の基準出力電圧Ｖｏが１／２ＶＣＣまで上昇する。また
、基準出力電圧Ｖｏが１／２ＶＣＣよりも電圧αだけ大
きくなった場合、ＨＯＳトランジスタ１１のドレインが
ＶＣＣ、そのゲートが（１／２ＶＣＣ＋Ｖｔ） 、ソノ
Ｖ−スカ＜ １／２ＶＣＣ＋α）の電圧となってオフ状
態となる。
２ＶＣＣよりも電圧αだけ低下した場合、ＨＯＳトラン
ジスタ１１のトレインがＶＣＣｌそのゲートが（１／２
ＶＣＣ＋Ｖｔ） 、 ソノ’／−スが（１／２ＶＣＣ−
ａ ） （７）電圧となってオン状態となる。このＨＯ
３）ランジスタ１１がオンすることにより、電源電圧Ｖ
ＣＣ側から出力端子１２へ充電され、その出力端子１２
の基準出力電圧Ｖｏが１／２ＶＣＣまで上昇する。また
、基準出力電圧Ｖｏが１／２ＶＣＣよりも電圧αだけ大
きくなった場合、ＨＯＳトランジスタ１１のドレインが
ＶＣＣ、そのゲートが（１／２ＶＣＣ＋Ｖｔ） 、ソノ
Ｖ−スカ＜ １／２ＶＣＣ＋α）の電圧となってオフ状
態となる。
従ってＨＯＳトランジスタ１３により、出力端子１２の
基準出力電圧Ｖｏが低下してその電圧Ｖｏが１／２ＶＣ
Ｃとなる。この第２図の基準電圧発生回路において、出
力端子１２の最終電圧は）ＩＯ３）ランジスタ１１の弱
いオン状態時のオン抵抗と、ＨＯＳトランジスタ１３の
オン抵抗がつり合った点で決定される。
基準出力電圧Ｖｏが低下してその電圧Ｖｏが１／２ＶＣ
Ｃとなる。この第２図の基準電圧発生回路において、出
力端子１２の最終電圧は）ＩＯ３）ランジスタ１１の弱
いオン状態時のオン抵抗と、ＨＯＳトランジスタ１３の
オン抵抗がつり合った点で決定される。
第３図は従来の他の基準電圧発生回路の回路図である。
この基準電圧発生回路は１／２ＶＣＣの基準電圧Ｖｒを
発生ずる参照電圧発生部２０と、その基準電圧Ｖｒに基
づき１／２ＶＣＣの安定化した一定の基準出力電圧Ｖｏ
を出力する駆動部３０とで構成されている。
発生ずる参照電圧発生部２０と、その基準電圧Ｖｒに基
づき１／２ＶＣＣの安定化した一定の基準出力電圧Ｖｏ
を出力する駆動部３０とで構成されている。
参照電圧発生部２０では、電源電圧ｖＣＣと接地電位の
間に直列に抵抗素子２１．２２が接続され、その抵抗素
子２１と２２の接続点であるノードＮ２から１／２ＶＣ
Ｃの基準電圧Ｖｒが出力される駆動部３０は差動増幅器
３１を有し、その差動増幅器３１の出力端子３２が（−
）側入力端子に接続され、さらにその（＋）側入力端子
がノードＮ２に接続されている。この差動増幅器３１は
電圧フォロア構成をなし、そのオフセット電圧を無視す
ると、（＋）側入力端子に入力された１／２ＶＣＣの基
準電圧Ｖｒと等しい電圧の基準出力電圧Ｖｏが出力端子
３２から出力される。このように駆動部３０は電圧フォ
ロア出力を利用して基準出力電圧ｖＯを出力し、それに
よって出力端子３２の駆動能力を高めている。
間に直列に抵抗素子２１．２２が接続され、その抵抗素
子２１と２２の接続点であるノードＮ２から１／２ＶＣ
Ｃの基準電圧Ｖｒが出力される駆動部３０は差動増幅器
３１を有し、その差動増幅器３１の出力端子３２が（−
）側入力端子に接続され、さらにその（＋）側入力端子
がノードＮ２に接続されている。この差動増幅器３１は
電圧フォロア構成をなし、そのオフセット電圧を無視す
ると、（＋）側入力端子に入力された１／２ＶＣＣの基
準電圧Ｖｒと等しい電圧の基準出力電圧Ｖｏが出力端子
３２から出力される。このように駆動部３０は電圧フォ
ロア出力を利用して基準出力電圧ｖＯを出力し、それに
よって出力端子３２の駆動能力を高めている。
（問題点を解決するための手段）
しかしながら、上記構成の基準電圧発生回路では、次の
ような問題点があった。
ような問題点があった。
第２図の回路では、参照電圧発生部１を抵抗素子２，５
とＨＯＳトランジスタ３，４とで構成しているなめ、Ｈ
Ｏ３）−ランジスタ３，４のオン抵抗と抵抗素子２，５
の値とのバランス、ＨＯＳトランジスタ３，４の基板効
果係数等といったプロセス・パラメータの変動により、
ノードＮ１から出力される基準電圧Ｖｒが変動し、それ
によって出力端子１２の最終電圧も変動してしまう。ま
た、基準出力電圧Ｖｏの値が設定範囲内に位置する待機
時においても、駆動部１０内の電源側から大地側へ待機
時電流が流れるため、消費電力が多くなる。消費電力を
少なくするなめには、８０３ ）ランジスタ１１．１３
のディメンジョン（大きさ）を小さくして待機時電流を
少なくすればよいが、ＨＯ３）ランジスタ１１゜１３の
ディメンジョンを小さくすると、出力端子１２の駆動能
力が小さくなり、それによって大容量負荷の場合の°ス
ピード遅延を招くという問題が生じる。
とＨＯＳトランジスタ３，４とで構成しているなめ、Ｈ
Ｏ３）−ランジスタ３，４のオン抵抗と抵抗素子２，５
の値とのバランス、ＨＯＳトランジスタ３，４の基板効
果係数等といったプロセス・パラメータの変動により、
ノードＮ１から出力される基準電圧Ｖｒが変動し、それ
によって出力端子１２の最終電圧も変動してしまう。ま
た、基準出力電圧Ｖｏの値が設定範囲内に位置する待機
時においても、駆動部１０内の電源側から大地側へ待機
時電流が流れるため、消費電力が多くなる。消費電力を
少なくするなめには、８０３ ）ランジスタ１１．１３
のディメンジョン（大きさ）を小さくして待機時電流を
少なくすればよいが、ＨＯ３）ランジスタ１１゜１３の
ディメンジョンを小さくすると、出力端子１２の駆動能
力が小さくなり、それによって大容量負荷の場合の°ス
ピード遅延を招くという問題が生じる。
また第３図の回路では、参照電圧発生部２０を抵抗素子
２１．２２のみで構成しているため、基準出力電圧ｖＯ
のプロセス・パラメータによる変動はないが、駆動部３
０に待機時電流が流れ、それを少なくしようとすると、
駆動能力が小さくなって第２図と同様に大容量負荷の場
合のスピード遅延を招くという問題点があった。このよ
うに、従来のいずれの回路においても、技術的に満足で
きるものは得られなかった。
２１．２２のみで構成しているため、基準出力電圧ｖＯ
のプロセス・パラメータによる変動はないが、駆動部３
０に待機時電流が流れ、それを少なくしようとすると、
駆動能力が小さくなって第２図と同様に大容量負荷の場
合のスピード遅延を招くという問題点があった。このよ
うに、従来のいずれの回路においても、技術的に満足で
きるものは得られなかった。
本発明は前記従来技術が持っていた問題点として、プロ
セス・パラメータの変動による基準出力電圧の変動、待
機時電流、及び低駆動能力の点について解決した基準電
圧発生回路を提供するものである。
セス・パラメータの変動による基準出力電圧の変動、待
機時電流、及び低駆動能力の点について解決した基準電
圧発生回路を提供するものである。
（問題点を解決するための手段）
本発明は前記問題点を解決するために、安定した一定の
基準出力電圧を出力する基準電圧発生回路において、こ
の回路を少なくとも、参照電圧発生部、比較部、及び駆
動部で構成したものである。
基準出力電圧を出力する基準電圧発生回路において、こ
の回路を少なくとも、参照電圧発生部、比較部、及び駆
動部で構成したものである。
ここで、参照電圧発生部は複数の分圧抵抗で構成され少
なくとも２つの基準電圧を出力する回路、比較部は少な
くとも２つの比較器をもち複数の基準電圧と駆動部から
出力される基準出力電圧とを比較してそれに応じた複数
の制御信号を出力する回路である。さらに駆動部は、電
源電圧と接地電位の間に接続され複数の制御信号でオン
、オフ制御され、かつ待機時にオフ状態に制御される複
数のトランジスタを有し、それらのトランジスタにより
一定な基準出力電圧を出力する回路である。
なくとも２つの基準電圧を出力する回路、比較部は少な
くとも２つの比較器をもち複数の基準電圧と駆動部から
出力される基準出力電圧とを比較してそれに応じた複数
の制御信号を出力する回路である。さらに駆動部は、電
源電圧と接地電位の間に接続され複数の制御信号でオン
、オフ制御され、かつ待機時にオフ状態に制御される複
数のトランジスタを有し、それらのトランジスタにより
一定な基準出力電圧を出力する回路である。
（作用）
本発明によれば、以上のように基準電圧発生回路を１′
１４成したので、参照電圧発生部はプロセス・パラメー
タの変動に依存しない安定した基準電圧を出力するよう
に働く。比軸部は参照電圧発生部の基準電圧と駆動部の
基準出力電圧とを比較し、それに応じた制御信号で駆動
部内のトランジスタのオン、オフ制御を行う。駆動部は
、それを構成するトランジスタが待機時においてオフ状
態となって電源と大地間の貫通電流を遮断するように働
くと共に、そのトランジスタのディメンジョンの大型化
により、負荷駆動時における駆動能力の増大を可能にさ
せる。従って前記問題点を除去できるのである。
１４成したので、参照電圧発生部はプロセス・パラメー
タの変動に依存しない安定した基準電圧を出力するよう
に働く。比軸部は参照電圧発生部の基準電圧と駆動部の
基準出力電圧とを比較し、それに応じた制御信号で駆動
部内のトランジスタのオン、オフ制御を行う。駆動部は
、それを構成するトランジスタが待機時においてオフ状
態となって電源と大地間の貫通電流を遮断するように働
くと共に、そのトランジスタのディメンジョンの大型化
により、負荷駆動時における駆動能力の増大を可能にさ
せる。従って前記問題点を除去できるのである。
（実施例）
第１図は本発明の実施例を示す基準電圧発生回路の構成
ブロック図である。
ブロック図である。
この基準電圧発生回路は、少なくとも２つの基準電圧Ｖ
ｒｌ 、 Ｖｒ２を発生する参照電圧発生部４０と、基
準電圧Ｖｒｌ 、 Ｖｒ２と基準出力電圧Ｖｏを比較し
それに応じた少なくとも２つの制御信号３１．３２を出
力する比較部５０と、制御信号３１．３２に基づき安定
した一定の基準出力電圧ｖＯを出力する駆動部６０とを
備え、その基準出力電圧Ｖｏを出力端子７０へ出力する
構成になっている。
ｒｌ 、 Ｖｒ２を発生する参照電圧発生部４０と、基
準電圧Ｖｒｌ 、 Ｖｒ２と基準出力電圧Ｖｏを比較し
それに応じた少なくとも２つの制御信号３１．３２を出
力する比較部５０と、制御信号３１．３２に基づき安定
した一定の基準出力電圧ｖＯを出力する駆動部６０とを
備え、その基準出力電圧Ｖｏを出力端子７０へ出力する
構成になっている。
この基準電圧発生回路の一構成例を第４図に示す。第４
図の基準電圧発生回路において、参照電圧発生部４０は
抵抗値Ｒ１の抵抗素子４１、抵抗値ｒの抵抗索子４２、
及び抵抗値Ｒ２の抵抗素子４３を有し、それらの抵抗素
子４１〜４３が電源電圧ｖＣＣと大地との間に直列接続
されて分圧回路を構成している。
図の基準電圧発生回路において、参照電圧発生部４０は
抵抗値Ｒ１の抵抗素子４１、抵抗値ｒの抵抗索子４２、
及び抵抗値Ｒ２の抵抗素子４３を有し、それらの抵抗素
子４１〜４３が電源電圧ｖＣＣと大地との間に直列接続
されて分圧回路を構成している。
抵抗素子４１と４２はノードＮＩＯで接続され、さらに
抵抗素子４２と４３はノードＮ１１で接続され、そのノ
ードＮＩＯから第１の基準電圧Ｖｒｌが、そのノードＮ
ｉｌから第２の基準電圧Ｖｒ２がそれぞれ出力される。
抵抗素子４２と４３はノードＮ１１で接続され、そのノ
ードＮＩＯから第１の基準電圧Ｖｒｌが、そのノードＮ
ｉｌから第２の基準電圧Ｖｒ２がそれぞれ出力される。
比較部５０は第１と第２の比較器５１．５２を有し、そ
の第１の比較器５１の（−）個入力端子がノードＮｌｌ
に、その第２の比較器５２の（−）個入力端子がノード
ＮＩＯにそれぞれ接続されている。さらに、第１と第２
の比軸器５１．５２の各（十）個入力端子が出力端子６
１に共通接続され、その第１．第２の比較器５１．５２
の各出力端子から制御信号３１．３２がそれぞれ出力さ
れる構成になっている。
の第１の比較器５１の（−）個入力端子がノードＮｌｌ
に、その第２の比較器５２の（−）個入力端子がノード
ＮＩＯにそれぞれ接続されている。さらに、第１と第２
の比軸器５１．５２の各（十）個入力端子が出力端子６
１に共通接続され、その第１．第２の比較器５１．５２
の各出力端子から制御信号３１．３２がそれぞれ出力さ
れる構成になっている。
また、駆動部６０は直列接続されたＰチャネル８０３
）ランジスタ（以下、ＰＭＯ３という）６１及びＮチャ
ネルＨＯＳトランジスタ（以下、ＮＨＯ３という）６２
を有し、そのＰＦ（Ｏ３６１のソースが電源電圧ＶＣＣ
に、そのゲートが比較器５１の出力端子に、そのドレイ
ンが出力端子７０にそれぞれ接続されている。
）ランジスタ（以下、ＰＭＯ３という）６１及びＮチャ
ネルＨＯＳトランジスタ（以下、ＮＨＯ３という）６２
を有し、そのＰＦ（Ｏ３６１のソースが電源電圧ＶＣＣ
に、そのゲートが比較器５１の出力端子に、そのドレイ
ンが出力端子７０にそれぞれ接続されている。
ＮＨＯ３６２はそのドレインが出力端子７０に、そのゲ
ートが比較器５２の出力端子に、そのソースが大地にそ
れぞれ接続されている。
ートが比較器５２の出力端子に、そのソースが大地にそ
れぞれ接続されている。
以上のように構成される基準電圧発生回路の動作を第５
図を参照しつつ説明する。なお、第５図は基準出力電圧
Ｖｏと回路の内部状態との関係を示す動作説明図である
。
図を参照しつつ説明する。なお、第５図は基準出力電圧
Ｖｏと回路の内部状態との関係を示す動作説明図である
。
第５図に示すように、基準出力電圧ＶＯが第１の基準電
圧Ｖｒ１より高い状態にあるときを仮設状態Ａとし、同
じく基準出力電圧Ｖｏが第１と第２の基準電圧Ｖｒｌ
、 Ｖｒ２の間にあるときを仮設状態Ｂ、基準出力電圧
ｖＯが第２の基準電圧Ｖｒ２より低いときを仮設状態Ｃ
として、それぞれの動作を説明する。
圧Ｖｒ１より高い状態にあるときを仮設状態Ａとし、同
じく基準出力電圧Ｖｏが第１と第２の基準電圧Ｖｒｌ
、 Ｖｒ２の間にあるときを仮設状態Ｂ、基準出力電圧
ｖＯが第２の基準電圧Ｖｒ２より低いときを仮設状態Ｃ
として、それぞれの動作を説明する。
仮設状態Ａ （Ｖｏ＞Ｖｒｌ）ノ場合、第１の比較器５
１は出力端子６１からフィードバックされた基準出力電
圧Ｖｏと第２の基準電圧Ｖｒ２とを比較し、ＶＯ＞Ｖｒ
２であるため、高レベル（以下、ＩＩＨ″′という）の
制御信号Ｓ１を出力し、ＰＭＯ３６１のゲートに与える
。
１は出力端子６１からフィードバックされた基準出力電
圧Ｖｏと第２の基準電圧Ｖｒ２とを比較し、ＶＯ＞Ｖｒ
２であるため、高レベル（以下、ＩＩＨ″′という）の
制御信号Ｓ１を出力し、ＰＭＯ３６１のゲートに与える
。
第２の比較器５２は、基準出力電圧Ｖｏと第１の基準電
圧ｖｒ１トを比較し、Ｖｏ＞Ｖｒｌ テあるため、ｕ
Ｈｎの制御信号Ｓ２を出力し、Ｎ）ｌＯ８６２のゲート
に与える。
圧ｖｒ１トを比較し、Ｖｏ＞Ｖｒｌ テあるため、ｕ
Ｈｎの制御信号Ｓ２を出力し、Ｎ）ｌＯ８６２のゲート
に与える。
すると、駆動部６０のＰＭＯ３６１はオフし、ＮＨＯ３
６２はオンするため、そのＮＨＯ３６２を通して出力端
子７０上の基準出力電圧Ｖｏが降下する。
６２はオンするため、そのＮＨＯ３６２を通して出力端
子７０上の基準出力電圧Ｖｏが降下する。
仮設状態Ｂ （Ｖｒｌ ＞Ｖｏ＞Ｖｒ２）の場合、第１
の比較器５１から出力される制御信号Ｓ１が′Ｈ”、第
２の比較器５２から出力される制御信号Ｓ２が“Ｌ”と
なるなめ、駆動部６０のＰＭＯ３６１及びＮ）１０３６
２が共にオフし、出力端子７０が高インピーダンス状態
となる。
の比較器５１から出力される制御信号Ｓ１が′Ｈ”、第
２の比較器５２から出力される制御信号Ｓ２が“Ｌ”と
なるなめ、駆動部６０のＰＭＯ３６１及びＮ）１０３６
２が共にオフし、出力端子７０が高インピーダンス状態
となる。
そのため、駆動部６０には一切電流が流れない。
仮設状態Ｃ（Ｖｏ＜Ｖｒ２）の場合、第１の比較器５１
から出力される制御信号Ｓ１がＬ′″、第２の比較器５
２から出力される制御信号Ｓ２がＩＩ Ｌ ＩＩとなる
ため、駆動部６０のＰＭＯ３６１がオン、Ｎ）ＩＯ３６
２がオフし、そのＰ）ｌＯ３６１を通して電源側から出
力端子７０側へ充電され、基準出力電圧Ｖｏが上昇する
。
から出力される制御信号Ｓ１がＬ′″、第２の比較器５
２から出力される制御信号Ｓ２がＩＩ Ｌ ＩＩとなる
ため、駆動部６０のＰＭＯ３６１がオン、Ｎ）ＩＯ３６
２がオフし、そのＰ）ｌＯ３６１を通して電源側から出
力端子７０側へ充電され、基準出力電圧Ｖｏが上昇する
。
このように、出力端子７０上の基準出力電圧ｖＯは参照
電圧発生部４０から出力される第１と第２の基準電圧Ｖ
ｒｌ 、 Ｖｒ２により決定される。ここで第１゜第２
の基準電圧Ｖｒ１． Ｖｒ２は次式のように表わされる
。
電圧発生部４０から出力される第１と第２の基準電圧Ｖ
ｒｌ 、 Ｖｒ２により決定される。ここで第１゜第２
の基準電圧Ｖｒ１． Ｖｒ２は次式のように表わされる
。
・・・（１）
・・・（２）
そして（１） 、 （２）式の各第１項は設定される基
準出力電圧ｖＯであり、その各第２項がその基準出力電
圧ｖＯの変動範囲を示している。仮にＲ１＝ Ｒ２とお
くと、（１） 、 （２）式は次式のようになる。
準出力電圧ｖＯであり、その各第２項がその基準出力電
圧ｖＯの変動範囲を示している。仮にＲ１＝ Ｒ２とお
くと、（１） 、 （２）式は次式のようになる。
・・・（３）
従って（３） 、 （４）式から明らかなように、基準
出力電圧ｖＯは１／２ＶＣＣの値となる。同様に、抵抗
値Ｒ１とＲ２の比を変えて前記（１） 、 （２）式の
□ ・ＶＣＣ の値を変えれば、他の値の基準出力電圧Ｖｏを出力端子
６１から出力させることができる。例えば、Ｒ１： Ｒ
２＝ １ ： ２＜７）場合、Ｖｏ ＝ １／３ＶＣＣ
トなる。
出力電圧ｖＯは１／２ＶＣＣの値となる。同様に、抵抗
値Ｒ１とＲ２の比を変えて前記（１） 、 （２）式の
□ ・ＶＣＣ の値を変えれば、他の値の基準出力電圧Ｖｏを出力端子
６１から出力させることができる。例えば、Ｒ１： Ｒ
２＝ １ ： ２＜７）場合、Ｖｏ ＝ １／３ＶＣＣ
トなる。
本実施例では、参照電圧発生部４０を抵抗分圧回路で構
成したため、プロセス・パラメータの変動に依存しない
安定した基準電圧Ｖｒ１ 、 Ｖｒ２を発生でき、それ
によって基準出力電圧ｖＯの変動を防止できる。また、
参照電圧発生部４０内の抵抗値の比を変えることにより
、基準出力電圧■０の値を自由に設定できる。さらに、
駆動部６０内のＰＭＯ３６１及びＮＨＯ３６２が待機時
においてオフ状態となって電流が流れないため、待機時
電流は参照電圧発生部４０と比較部５０に流れる電流の
みで決定される。従ってこの基準電圧発生回路が駆動す
べき負荷にあわせて駆動部６０のディメンジョンを大き
くすることが可能であり、それにより従来の回路に比べ
て同一消費電力でも数十倍の高速化かできることが確め
られている。
成したため、プロセス・パラメータの変動に依存しない
安定した基準電圧Ｖｒ１ 、 Ｖｒ２を発生でき、それ
によって基準出力電圧ｖＯの変動を防止できる。また、
参照電圧発生部４０内の抵抗値の比を変えることにより
、基準出力電圧■０の値を自由に設定できる。さらに、
駆動部６０内のＰＭＯ３６１及びＮＨＯ３６２が待機時
においてオフ状態となって電流が流れないため、待機時
電流は参照電圧発生部４０と比較部５０に流れる電流の
みで決定される。従ってこの基準電圧発生回路が駆動す
べき負荷にあわせて駆動部６０のディメンジョンを大き
くすることが可能であり、それにより従来の回路に比べ
て同一消費電力でも数十倍の高速化かできることが確め
られている。
なお、本発明は図示の実施例に限定されず、例えば第４
図における参照電圧発生部４０の回路を他の構成に変形
したり、比較部５０内の比較器５１．５２の数を３個以
上にしたり、さらにそれに応じて駆動部６０内のトラン
ジスタの数や接続構造を他のものに変形してもよい。ま
た、駆動部６０はＨＯＳトランジスタ以外のトランジス
タで構成してもよい。
図における参照電圧発生部４０の回路を他の構成に変形
したり、比較部５０内の比較器５１．５２の数を３個以
上にしたり、さらにそれに応じて駆動部６０内のトラン
ジスタの数や接続構造を他のものに変形してもよい。ま
た、駆動部６０はＨＯＳトランジスタ以外のトランジス
タで構成してもよい。
〈発明の効果）
以上詳細に説明したように、本発明によれば、参照電圧
発生部を分圧抵抗で構成したので、プロセス・パラメー
タの変動による基準出力電圧の変動を防止できる。さら
に駆動部のトランジスタは待機時においてオフ状態とな
るので、そこには電流が流れない。そのため駆動部のデ
ィメンジョンを大きくすることが可能となり、それによ
って駆動能力の増大を図ることができる。
発生部を分圧抵抗で構成したので、プロセス・パラメー
タの変動による基準出力電圧の変動を防止できる。さら
に駆動部のトランジスタは待機時においてオフ状態とな
るので、そこには電流が流れない。そのため駆動部のデ
ィメンジョンを大きくすることが可能となり、それによ
って駆動能力の増大を図ることができる。
第１図は本発明の実施例を示す基準電圧発生回路の構成
ブロック図、第２図は従来の基準電圧発生回路の回路図
、第３図は従来の他の基準電圧発生回路の回路図、第４
図は第１図の構成例を示す回路図、第５図は第４図の動
作説明図である。 ４０・・・・・・参照電圧発生部、４１．４２．４３・
・・・・・抵抗素子、５０・・・・・・比較部、５１．
５２・・・・・・比軸器、６０・・・・・・駆動部、６
１・・・・・・ＰＭＯ３，６３・・・・・・ＮＨＯ３，
７０・・・・・・出力端子、３１．３２・・・・・・制
御信号、ｖＣＣ・・・・・・電源電圧、ｖＯ・・・・・
・基準出力電圧、Ｖｒｌ 、 Ｖｒ２・・・・・・基準
電圧。 出願人代理人 柿 本 恭 酸第１図の尋Ｉ史
例］ 第４図 第ら図
ブロック図、第２図は従来の基準電圧発生回路の回路図
、第３図は従来の他の基準電圧発生回路の回路図、第４
図は第１図の構成例を示す回路図、第５図は第４図の動
作説明図である。 ４０・・・・・・参照電圧発生部、４１．４２．４３・
・・・・・抵抗素子、５０・・・・・・比較部、５１．
５２・・・・・・比軸器、６０・・・・・・駆動部、６
１・・・・・・ＰＭＯ３，６３・・・・・・ＮＨＯ３，
７０・・・・・・出力端子、３１．３２・・・・・・制
御信号、ｖＣＣ・・・・・・電源電圧、ｖＯ・・・・・
・基準出力電圧、Ｖｒｌ 、 Ｖｒ２・・・・・・基準
電圧。 出願人代理人 柿 本 恭 酸第１図の尋Ｉ史
例］ 第４図 第ら図
Claims (1)
- 【特許請求の範囲】 複数の分圧抵抗で構成され少なくとも２つの基準電圧を
発生する参照電圧発生部と、 少なくとも２つの比較器をもち前記複数の基準電圧と基
準出力電圧を比較してそれに応じた複数の制御信号を出
力する比較部と、 電源電圧と接地電位の間に接続され前記複数の制御信号
でオン、オフ制御されかつ待機時にオフ状態に制御され
る複数のトランジスタを有しそれらのトランジスタによ
り一定な前記基準出力電圧を出力する駆動部とを、 備えたことを特徴とする基準電圧発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62044965A JPH07113862B2 (ja) | 1987-02-27 | 1987-02-27 | 基準電圧発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62044965A JPH07113862B2 (ja) | 1987-02-27 | 1987-02-27 | 基準電圧発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63211414A true JPS63211414A (ja) | 1988-09-02 |
| JPH07113862B2 JPH07113862B2 (ja) | 1995-12-06 |
Family
ID=12706194
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62044965A Expired - Fee Related JPH07113862B2 (ja) | 1987-02-27 | 1987-02-27 | 基準電圧発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07113862B2 (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01161513A (ja) * | 1987-12-18 | 1989-06-26 | Toshiba Corp | 中間電位発生回路 |
| EP0399226A2 (en) * | 1989-05-25 | 1990-11-28 | International Business Machines Corporation | Voltage clamping circuit |
| EP0405105A2 (en) * | 1989-06-13 | 1991-01-02 | International Business Machines Corporation | Reference voltage generator for precharging bit lines of a transistor memory |
| JPH05250050A (ja) * | 1991-12-17 | 1993-09-28 | Internatl Business Mach Corp <Ibm> | 基準電圧発生回路 |
| EP0760513A2 (en) * | 1995-08-25 | 1997-03-05 | Nec Corporation | A voltage circuit for preventing voltage fluctuation |
| JP2001189089A (ja) * | 1999-12-29 | 2001-07-10 | Hyundai Electronics Ind Co Ltd | ワードライン電圧レギュレーション回路 |
| US6686728B2 (en) * | 2001-05-29 | 2004-02-03 | Sharp Kabushiki Kaisha | Dropper-type DC stabilized power supply circuit provided with difference amplifiers for supplying a stable output voltage |
| JP2008152706A (ja) * | 2006-12-20 | 2008-07-03 | Toshiba Corp | 電圧発生回路 |
| JP2010206118A (ja) * | 2009-03-06 | 2010-09-16 | Canon Inc | 積層型半導体装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4724486B2 (ja) * | 2005-07-29 | 2011-07-13 | Ｏｋｉセミコンダクタ株式会社 | 駆動用電源回路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57157313A (en) * | 1981-03-23 | 1982-09-28 | Nec Corp | Integrated semiconductor device |
-
1987
- 1987-02-27 JP JP62044965A patent/JPH07113862B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57157313A (en) * | 1981-03-23 | 1982-09-28 | Nec Corp | Integrated semiconductor device |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01161513A (ja) * | 1987-12-18 | 1989-06-26 | Toshiba Corp | 中間電位発生回路 |
| EP0399226A2 (en) * | 1989-05-25 | 1990-11-28 | International Business Machines Corporation | Voltage clamping circuit |
| EP0405105A2 (en) * | 1989-06-13 | 1991-01-02 | International Business Machines Corporation | Reference voltage generator for precharging bit lines of a transistor memory |
| EP0405105A3 (en) * | 1989-06-13 | 1991-10-23 | International Business Machines Corporation | Reference voltage generator for precharging bit lines of a transistor memory |
| JPH05250050A (ja) * | 1991-12-17 | 1993-09-28 | Internatl Business Mach Corp <Ibm> | 基準電圧発生回路 |
| EP0760513A2 (en) * | 1995-08-25 | 1997-03-05 | Nec Corporation | A voltage circuit for preventing voltage fluctuation |
| JPH0962380A (ja) * | 1995-08-25 | 1997-03-07 | Nec Corp | 内部降圧回路 |
| US5821808A (en) * | 1995-08-25 | 1998-10-13 | Nec Corporation | Voltage circuit for preventing voltage fluctuation |
| EP0760513A3 (en) * | 1995-08-25 | 1999-08-18 | Nec Corporation | A voltage circuit for preventing voltage fluctuation |
| JP2001189089A (ja) * | 1999-12-29 | 2001-07-10 | Hyundai Electronics Ind Co Ltd | ワードライン電圧レギュレーション回路 |
| US6686728B2 (en) * | 2001-05-29 | 2004-02-03 | Sharp Kabushiki Kaisha | Dropper-type DC stabilized power supply circuit provided with difference amplifiers for supplying a stable output voltage |
| JP2008152706A (ja) * | 2006-12-20 | 2008-07-03 | Toshiba Corp | 電圧発生回路 |
| JP2010206118A (ja) * | 2009-03-06 | 2010-09-16 | Canon Inc | 積層型半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07113862B2 (ja) | 1995-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0321226B1 (en) | Intermediate potential generation circuit for generating a potential intermediate between a power source potential and ground potential | |
| US6177785B1 (en) | Programmable voltage regulator circuit with low power consumption feature | |
| US6744305B2 (en) | Power supply circuit having value of output voltage adjusted | |
| KR0128731B1 (ko) | 차동 증폭기와 전류 감지 회로 및 직접 회로 | |
| USRE39374E1 (en) | Constant voltage power supply with normal and standby modes | |
| US20030197551A1 (en) | Potential generating circuit capable of correctly controlling output potential | |
| US6885177B2 (en) | Switching regulator and slope correcting circuit | |
| US7965065B2 (en) | Trimming circuit | |
| US6977523B2 (en) | Voltage level shifting circuit | |
| JPS63211414A (ja) | 基準電圧発生回路 | |
| KR100334363B1 (ko) | 전원 장치 | |
| US5831421A (en) | Semiconductor device with supply voltage-lowering circuit | |
| US6774703B2 (en) | Semiconductor device | |
| US20220035394A1 (en) | Regulator | |
| JP4099557B2 (ja) | ディジタル／アナログ変換回路 | |
| JPH0246588A (ja) | 中間レベル発生回路 | |
| JPH06208791A (ja) | 半導体集積回路のための内部降圧回路 | |
| US6747489B2 (en) | Frequency multiplying circuitry with a duty ratio varying little | |
| JP2000346914A (ja) | 内部電源回路を有する半導体装置 | |
| CN112558680A (zh) | 线性调整器及其控制电路 | |
| US5617370A (en) | Semiconductor memory device with controllable charging characteristics of column lines | |
| US6847253B2 (en) | Half voltage generator having low power consumption | |
| US5638023A (en) | Charge pump circuit | |
| JPH0774638A (ja) | Ａ−ｄ変換器 | |
| US20060158167A1 (en) | Smart start-up circuit for switching regulators |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |