CN110392484B - 电路板钻孔方法和装置 - Google Patents

电路板钻孔方法和装置 Download PDF

Info

Publication number
CN110392484B
CN110392484B CN201810349986.1A CN201810349986A CN110392484B CN 110392484 B CN110392484 B CN 110392484B CN 201810349986 A CN201810349986 A CN 201810349986A CN 110392484 B CN110392484 B CN 110392484B
Authority
CN
China
Prior art keywords
hole
circuit board
layer
holes
drilling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810349986.1A
Other languages
English (en)
Other versions
CN110392484A (zh
Inventor
黄云钟
曹磊磊
王成立
尹立孟
唐耀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
New Founder Holdings Development Co ltd
Chongqing Founder Hi Tech Electronic Co Ltd
Original Assignee
Chongqing Founder Hi Tech Electronic Co Ltd
Peking University Founder Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chongqing Founder Hi Tech Electronic Co Ltd, Peking University Founder Group Co Ltd filed Critical Chongqing Founder Hi Tech Electronic Co Ltd
Priority to CN201810349986.1A priority Critical patent/CN110392484B/zh
Publication of CN110392484A publication Critical patent/CN110392484A/zh
Application granted granted Critical
Publication of CN110392484B publication Critical patent/CN110392484B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0044Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0047Drilling of holes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0094Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/423Plated through-holes or plated via connections characterised by electroplating method
    • H05K3/424Plated through-holes or plated via connections characterised by electroplating method by direct electroplating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/0959Plated through-holes or plated blind vias filled with insulating material

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明提供一种电路板钻孔方法和装置,该方法包括:在多层电路板上,在完成塞孔的第一过孔中根据预设连通层钻第一对孔;所述第一对孔的孔径大于所述第一过孔的孔径;所述第一过孔上保留的电镀层用于连通所述预设连通层;采用塞孔材料对所述第一对孔进行塞孔;在完成塞孔的所述第一对孔中钻第一通孔,所述第一通孔的孔径小于所述第一过孔的孔径;对所述第一通孔进行电镀,形成第二过孔。本发明通过在第一过孔内形成孔径小于第一过孔的第二过孔,得到了孔套孔的结构,实现了在同一个通孔位置,形成至少两个过孔,从而节约了过孔的占用空间,缩小了电路板的整体尺寸,提高了电路板布线密度,进而提高了电路板的利用率。

Description

电路板钻孔方法和装置
技术领域
本发明涉及印制电路板技术,尤其涉及一种电路板钻孔方法和装置,属于电子器件加工技术领域。
背景技术
印制电路板(Printed Circuit Board,简称“PCB”),又称印刷线路板,是重要的电子部件,是电子元器件电气连接的载体,普遍应用于集成电路中。PCB从单层发展到双面、多层和挠性,并且仍旧保持着各自的发展趋势。PCB多层板是指用于电器产品中的多层印制线路板,PCB多层板采用了更多单面板或双面板的布线板。具体地,比如PCB四层板可以是用一块双面板作内层、两块单面板作外层形成的印刷线路板,而PCB六层板可以是采用两块双面板作内层、两块单面板作外层的印刷线路板。将不同的板面通过定位系统及绝缘粘结材料交替压合在一起,并将导线按电路图设计要求进行互连后,形成相应的多层印刷线路板。PCB多层板与单面板、双面板最大的不同就是增加了内部电源层(内电层)和接地层,在走线时,要把电源层、接地层和信号层分开,以减少电源、地、信号之间的干扰,而实现这一功能就需要在PCB多层板上设置过孔。
过孔也称金属化孔,在PCB双面板和PCB多层板中,为连通各层之间的印制导线,在各层需要连通的导线的交汇处,钻一个公共孔,即过孔。在工艺上,一般先经过机械钻孔,然后在该孔的孔壁圆柱面上用化学沉积的方法镀上一层金属后形成过孔,用以连通中间各层需要连通的铜箔,而过孔的上下两面做成圆形焊盘形状。过孔不仅可以是通孔,还可以是掩埋式的孔。所谓通孔式过孔是指穿通所有敷铜层的过孔;掩埋式过孔则仅穿通中间几个敷铜层面,仿佛被其它敷铜层掩埋起来。在现有的工艺基础上形成的过孔布线一般为:1个过孔只能通过1个信号线路。如图1所示,一组差动线需要3个过孔才能实现,具体地,为了实现1#信号和2#信号之间的差动运算,1#信号线和2#信号线分别接两个过孔,另一个过孔用来接地线。
而随着集成电路的发展,日益增多的高频信号设计等因素,使得由集成电路芯片构成的电子系统朝着大规模、小体积、高速度方向发展,信号的工作频率也不断提高,这种1个过孔只能通过1个信号线路的过孔布线方式使得PCB的布线密度越来越大。随着PCB多层板的布线密度不断上升,过孔数量越来越多,这导致过孔在PCB多层板上占用空间过大,进而导致PCB的整体尺寸过大。而PCB尺寸过大显然不能适应未来的发展潮流,因此现有的过孔制作工艺,已经不能适应PCB布线密度越来越大的发展趋势。比如,在焊球阵列封装(BallGrid Array,简称“BGA”)区域,由于PCB可钻孔区域较小,则要更小的孔径才可以实现过孔,大量过孔的存在,无疑会增加PCB加工的技术挑战,并且制作方需要大量购入高端PCB制造设备及高精度量测仪器才能完过孔成制作,大大增加了PCB生产成本。
发明内容
本发明提供一种,电路板钻孔方法和装置,用于解决现有技术中的钻孔方式,导致过孔在PCB多层板上占用空间过大,进而导致PCB的整体尺寸过大的问题,从而实现提高电路板布线密度,提高电路板利用率、缩小线路板整体尺寸的效果。
本发明的第一个方面是提供一种电路板钻孔方法,其特征在于,包括:在多层电路板上,在完成塞孔的第一过孔中根据预设连通层钻第一对孔;所述第一对孔的孔径大于所述第一过孔的孔径;所述第一过孔上保留的电镀层用于连通所述预设连通层;采用塞孔材料对所述第一对孔进行塞孔;在完成塞孔的所述第一对孔中钻第一通孔,所述第一通孔的孔径小于所述第一过孔的孔径;对所述第一通孔进行电镀,形成第二过孔。
可选地,所述第一过孔上保留的电镀层的层高大于或等于所述预设连通层的首尾层的层间距,且小于与所述预设连通层的首尾层相邻的两层之间的层间距。
可选地,还包括:所述第一对孔为对称深度的对孔。
可选地,还包括:所述第一对孔为非对称深度的对孔。
可选地,在所述对所述第一通孔进行电镀,形成第二过孔之后,还包括:根据预设数量的导电区段,对所述第一过孔上保留的电镀层进行分段处理。
可选地,所述根据预设数量的导电区段,对所述第一过孔上保留的电镀层进行分段处理包括:根据预设数量的导电区段,在所述第二过孔的外周侧钻所述预设数量的第二通孔,其中,所述第二通孔穿透所述第一过孔上保留的电镀层;所述第二通孔的孔径大于或等于所述第一过孔上保留的电镀层的厚度。
可选地,所述对所述第一通孔进行电镀,形成第二过孔之后还包括:对所述多层电路板的首尾两层电路板的表面镀电镀层,以使所述第二过孔与所述多层电路板的所述首尾两层电路板表面的电镀层电导通。
可选地,所述塞孔材料为树脂。
本发明的第二方面是提供一种电路板钻孔装置,包括:第一钻孔模块,用于在多层电路板上,在完成塞孔的第一过孔中根据预设连通层钻第一对孔;所述第一对孔的孔径大于所述第一过孔的孔径;所述第一过孔上保留的电镀层用于连通所述预设连通层;塞孔模块,用于采用塞孔材料对所述第一对孔进行塞孔;第二钻孔模块,在完成塞孔的所述第一对孔中钻第一通孔,所述第一通孔的孔径小于所述第一过孔的孔径;第一电镀模块,用于对所述第一通孔进行电镀,形成第二过孔。
可选地,所述第一过孔上保留的电镀层的层高大于或等于所述预设连通层的首尾层的层间距,且小于与所述预设连通层的首尾层相邻的两层之间的层间距。
可选地,还包括:所述第一对孔为对称深度的对孔。
可选地,还包括:所述第一对孔为非对称深度的对孔。
可选地,还包括:分段模块,用于在所述对所述第一通孔进行电镀,形成第二过孔之后,根据预设数量的导电区段,对所述第一过孔上保留的电镀层进行分段处理。
可选地,所述分段模块包括:钻孔单元,用于根据预设数量的导电区段,在所述第二过孔的外周侧钻所述预设数量的第二通孔,其中,所述第二通孔穿透所述第一过孔上保留的电镀层;所述第二通孔的孔径大于或等于所述第一过孔上保留的电镀层的厚度。
可选地,还包括:第二电镀模块,用于所述对所述第一通孔进行电镀,形成第二过孔之后,对所述多层电路板的首尾两层电路板的表面镀电镀层,以使所述第二过孔与所述多层电路板的所述首尾两层电路板表面的电镀层电导通。
可选地,所述塞孔材料为树脂。
本发明提供的电路板钻孔方法和装置,首先确定在多层电路板上要连通的预设连通层,然后通过在完成塞孔的第一过孔上,钻孔径大于第一过孔的第一对孔,钻掉第一过孔上不必要的电镀层,以使保留在第一过孔内壁的电镀层恰好连通多层电路板上的预设连通层,而后将第一对孔进行塞孔处理,并在完成塞孔的第一对孔中,钻出孔径小于第一过孔的第一通孔,最后对第一通孔进行电镀,以形成孔径小于第一过孔的第二过孔,最终使得第一过孔套在第二过孔外周,得到了孔套孔的结构,实现了在同一个通孔位置,形成至少两个过孔,从而节约了过孔的占用空间,缩小了电路板的整体尺寸,提高了电路板布线密度,进而提高了电路板的利用率。
附图说明
图1为现有技术中的钻孔工艺形成的过孔布线结构示意图;
图2为本发明一示例性实施例示出的电路板钻孔方法的流程图;
图3A为图2所示实施例中第一步中钻通孔的立体示意图;
图3B为图2所示实施例中第一步中钻通孔的剖面示意图;
图3C为图2所示实施例中第二步中形成第一过孔的立体示意图;
图3D为图2所示实施例中第二步中形成第一过孔的剖面示意图;
图3E为图2所示实施例中第三步中对第一过孔进行塞孔后的立体示意图;
图3F为图2所示实施例中第三步中对第一过孔进行塞孔后的剖面示意图;
图4A为图2所示实施例中在多层电路板上形成第一对孔的立体示意图;
图4B为图2所示实施例中在多层电路板上形成第一对孔的剖面示意图;
图4C为图2所示实施例中对第一对孔进行塞孔后的立体示意图;
图4D为图2所示实施例中对第一对孔进行塞孔后的剖面示意图;
图4E为图2所示实施例中在多层电路板上形成第一通孔的立体示意图;
图4F为图2所示实施例中在多层电路板上形成第一通孔的剖面示意图;
图4G为图2所示实施例中在多层电路板上形成第二过孔的立体示意图;
图4H为图2所示实施例中在多层电路板上形成第二过孔的剖面示意图;
图5为本发明另一示例性实施例示出的电路板钻孔方法的流程图;
图6A为图5所示实施例中在多层电路板上形成第二通孔的立体示意图;
图6B为图5所示实施例中在多层电路板上形成第二通孔的剖面示意图;
图6C为图5所示实施例中差动线路的布线的俯视图;
图6D为图5所示实施例中差动线路的布线立体示意图;
图7为本发明一示例性实施例示出的电路板钻孔装置的结构图;
附图标记:
301-钻针,302-一次通孔,303-第一过孔,401-第一对孔,402-第一通孔,403-第二过孔,601-第二通孔。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
图2为本发明一示例性实施例示出的电路板钻孔方法的流程图。
如图2所示,本实施例提供一种电路板钻孔方法,该方法包括:
步骤S201:在多层电路板上,在完成塞孔的第一过孔303中根据预设连通层钻第一对孔;第一对孔的孔径大于第一过孔303的孔径;第一过孔303上保留的电镀层用于连通预设连通层。
在本步骤中,首先确定在多层电路板上要连通的预设连通层,然后通过在完成塞孔的第一过孔303上,钻孔径大于第一过孔303的第一对孔,钻掉第一过孔303上不必要的电镀层,以使保留在第一过孔303内壁的电镀层恰好连通多层电路板上的预设连通层;其中,如图3A至图3F所示,多层电路板可以是半成品的压合板,第一过孔303的形成以及塞孔,可以根据实际场景而定,比如,根据电路板不限需要,首先确定第一过孔303在电路板上的位置,然后可以按照如下步骤钻出第一过孔303:
第一步:在已完成压合的多层电路板上,采用钻针301钻一次通孔302,如图3A和3B所示;
第二步:对第一步中已完成的一次通孔302进行电镀(镀层可以是铜等导电金属),以形成第一过孔303;如图3C和3D所示,具体地,可以使用干膜覆盖并使用图形转移的方式,将需要电镀的一次通孔302露出进行电镀,其它不需要电镀的区域被干膜覆盖,避免被镀铜,也可以防止这些区域在之后进行电镀时,面铜过厚,如此便形成了第一过孔303;
第三步:在第一过孔303形成后,为了能再次对该位置进行钻孔,可以对第二步中的第一过孔303进行塞孔,如图3E和3F所示,比如在第一过孔303内塞入树脂油,并完成烘烤,对第一过孔303口油墨进行研磨,以使孔内树脂油墨与孔口铜面齐平。如此便完成了对第一过孔303的塞孔步骤。
另外,可以采用双面背钻的方式形成第一对孔401,具体地,如图4A和4B所示,在第三步中多层电路板进行背钻,即在完成塞孔的第一过孔303中进行背钻,得到第一对孔401,该钻孔方式可以是双面同孔对钻;其中,背钻深度可以根据电路设计需求而定,通过背钻,可以去除第一过孔303内不需要的电镀层,进行背钻后,第一过孔303上保留的电镀层的层高大于或等于预设连通层的首尾层的层间距,并且小于与预设连通层的首尾层相邻的两层之间的层间距。具体地,如图4B所示,假设多层电路板是6层板,预设连通层为L3层和L4层,L1层和L2层、L5层和L6层不需要连通,则第一过孔303上保留的电镀层的层高大于或等于L3层和L4层的层间距,并且小于L2层和L5层之间的层间距,如此,才能使得第一过孔303上保留的电镀层恰好连通多层电路板上的预设连通层L3层和L4层。可选地,第一对孔401可以为对称深度的对孔,如图4B所示,在背钻过程中,当预设连通层L3层和L4层为多层电路板最中间的两层时,则第一对孔401可以为对称深度,如此将第一过孔303上原本连通L1层和L2层、L5层和L6层的电镀层去除掉。可选地,第一对孔401为非对称深度的对孔,在实际应用中,预设连通层不一定是多层电路板最中间的两层时,比如预设连通层可以是如图4B中的L2层和L3层,则此时第一对孔401为非对称深度,通过非对称深度的背钻方式,可以将第一过孔303上原本连通的、而又不必要连通的电路板层的电镀层去除掉,以保证第一过孔303上保留的电镀层恰好连通多层电路板上的预设连通层。
步骤S202:采用塞孔材料对第一对孔401进行塞孔。
在本步骤中,可以采用真空塞孔方式,对步骤S201中得到的第一对孔401进行塞孔处理,具体地,如图4C和4D所示,塞孔材料可以是树脂,可以在背钻的到第一对孔401内塞入树脂油墨,进行烘烤,并对孔口油墨进行研磨使得孔内树脂油墨与孔口铜面齐平,以保证多层电路板板面平整,避免板面不平影响信号传输。
步骤S203:在完成塞孔的第一对孔401中钻第一通孔402,第一通孔402的孔径小于第一过孔303的孔径。
在本步骤中,如图4E和4F所示,可以在已塞入树脂的第一对孔401中间钻第一通孔402,该第一通孔402的孔径小于第一过孔303的孔径,以保证第一通孔402不会接触第一过孔303上保留的电镀层。
步骤S204:对第一通孔402进行电镀,形成第二过孔403。
在本步骤中,如图4G和4H所示,可以对步骤S203中的第一通孔402进行电镀,以形成第二过孔403,这里的第二过孔403由于不接触第一过孔303上保留的电镀层,因此,第二过孔403与第一过孔303之间通过孔间绝缘层电性隔离,而且第一过孔303的孔径大于第二过孔403的孔径。如此,使得第一过孔303套在第二过孔403外周,得到了孔套孔的结构,实现了在同一个通孔位置,形成至少两个过孔,从而节约了过孔的占用空间,缩小了电路板的整体尺寸,提高了电路板布线密度,进而提高了电路板的利用率。
本实施例提供的电路板钻孔方法,首先确定在多层电路板上要连通的预设连通层,然后通过在完成塞孔的第一过孔303上,钻孔径大于第一过孔303的第一对孔401,钻掉第一过孔303上不必要的电镀层,以使保留在第一过孔303内壁的电镀层恰好连通多层电路板上的预设连通层,而后将第一对孔401进行塞孔处理,并在完成塞孔的第一对孔401中,钻出孔径小于第一过孔303的第一通孔402,最后对第一通孔402进行电镀,以形成孔径小于第一过孔303的第二过孔403,最终使得第一过孔303套在第二过孔403外周,得到了孔套孔的结构,实现了在同一个通孔位置,形成至少两个过孔,从而节约了过孔的占用空间,缩小了电路板的整体尺寸,提高了电路板布线密度,进而提高了电路板的利用率。
图5为本发明另一示例性实施例示出的电路板钻孔方法的流程图。
如图5所示,本实施例提供一种电路板钻孔方法,该方法包括:
步骤S501:详细描述参见上述步骤S201。
步骤S502:详细描述参见上述步骤S202。
步骤S503:详细描述参见上述步骤S203。
步骤S504:详细描述参见上述步骤S204。
在步骤S504之后,还包括:
步骤S505:根据预设数量的导电区段,对第一过孔303上保留的电镀层进行分段处理。
在本步骤中,通过将第一过孔303上保留的电镀层分段,可以将第一过孔303上保留的电镀层划分为预设数量的导电区段。即可以将第一过孔303的内壁,沿着孔内圆周分为预设数量的导电区段,使得相邻两个导电区段之间电性隔离。具体地,如图6A和6B所示,可以根据预设数量的导电区段(预设数量决定了分段密度,可以根据实际需要进行设定,图6A和6B中以预设数量为4为例),在第二过孔403的外周侧钻预设数量的第二通孔601,其中,第二通孔601穿透第一过孔303上保留的电镀层,第二通孔601的孔径大于或等于第一过孔303上保留的电镀层的厚度,以使第二通孔601的孔隙将第一过孔303的电镀层内壁沿着孔内圆周分为预设数量的导电区段,并保证相邻两个导电区段之间电性隔离。如此,每个导电区段均可以布置信号线,实现了在同一个过孔内布置对个信号线的功能,进一步提高了电路板布线密度,提高了电路板利用率。尤其针对BGA或密集区域布线设计实现,将有效的缩小PCB的孔密度,提升PCB产品的可靠性;本实施例的方案可以在印制电路板原有的PCB制造装备上进行,是通过改变原有PCB的工艺路径,以达到一个孔内布设多种线路的目的,在不需要增添设备的情况下就能实现,可以节约制造成本,并提高生产效率,将大大推动高频高速PCB的技术制作的发展。
步骤S506:对多层电路板的首尾两层电路板的表面镀电镀层,以使第二过孔403与多层电路板的首尾两层电路板表面的电镀层电导通。
在本步骤中,可以将多层电路板进行整板电镀,即根据电路设计需求将首尾两层的电路板面进行电镀,比如将首尾两层的电路板面上的地线路进行电镀,以使地线与第二过孔403的电镀层导通。如此,第二过孔403即可用来导通多层电路板的地线。在此之后,即可对多层电路板进行外层线路制作(可参考现有技术中的工艺流程),以实现孔内布线与外层线路的互联。需要说明的是,该步骤S506可以在步骤S505之前,也可以在步骤S505之后,具体可以根据实际应用场景而定。如图6C和6D所示,给出了步骤S506在步骤S205之后的一种情况,通过4个第二通孔601将第一过孔303的电镀层沿着周向分为了四段,即分成了四个电性隔离的导电区段。以一组差动线为例进行说明,现有技术中,一组差动线的三条线路需要3个过孔才能实现,具体地,如图1所示,为了实现1#信号和2#信号之间的差动运算,1#信号线和2#信号线分别接两个过孔,另一个过孔用来接地线。在本实施例中,如图6C和6D所示,由于第一过孔303的电镀层被分成了四个导电区段,因此可以选取两个导电区段,分别用于导通1#信号和2#信号,而将第二过孔403与地线导通,第一过孔303与第二过孔403之间通过孔间绝缘层实现电性隔离,如此,仅仅通过一个孔的位置,即可实现一组差动线的三条线路的布设,与现有技术相比,大大节约了过孔占用的空间,有效缩小了PCB的孔密度,提高了PCB的利用率。
本实施例提供的电路板钻孔方法,在实现了第一过孔303套在第二过孔403外周的孔套孔的结构基础上,通过对第一过孔303的电镀层进行分段,以得到多个电性隔离的导电区段,每个导电区段均可以布置信号线,实现了在同一个过孔内布置多个信号线的功能,不仅实现了在同一个通孔位置,形成至少两个过孔,从而节约了过孔的占用空间,缩小了电路板的整体尺寸,提高了电路板布线密度,进而提高了电路板的利用率;而且,实现了同一个过孔可以布置多种信号线,大大丰富了多层电路板的布线方式。
图7为本发明一示例性实施例示出的电路板钻孔装置的结构图;
如图7所示,本实施例提供一种电路板钻孔装置,该装置主要包括:第一钻孔模块701、塞孔模块702、第二钻孔模块703和第一电镀模块704,各模块主要功能如下:
第一钻孔模块701,用于在多层电路板上,在完成塞孔的第一过孔中根据预设连通层钻第一对孔;第一对孔的孔径大于第一过孔的孔径;第一过孔上保留的电镀层用于连通预设连通层;详细内容请参见图2对应的实施例中步骤S201的描述。
塞孔模块702,用于采用塞孔材料对第一对孔进行塞孔;详细内容请参见图2对应的实施例中步骤S202的描述。
第二钻孔模块703,在完成塞孔的第一对孔中钻第一通孔,第一通孔的孔径小于第一过孔的孔径;详细内容请参见图2对应的实施例中步骤S203的描述。
第一电镀模块704,用于对第一通孔进行电镀,形成第二过孔。详细内容请参见图2对应的实施例中步骤S204的描述。
作为一种具体的实施方式,第一过孔上保留的电镀层的层高大于或等于预设连通层的首尾层的层间距,且小于与预设连通层的首尾层相邻的两层之间的层间距。详细内容请参见图2对应的实施例中的相关描述。
作为一种具体的实施方式,还包括:第一对孔为对称深度的对孔。详细内容请参见图2对应的实施例中的相关描述。
作为一种具体的实施方式,还包括:第一对孔为非对称深度的对孔。详细内容请参见图2对应的实施例中的相关描述。
作为一种具体的实施方式,还包括:分段模块705,用于在对第一通孔进行电镀,形成第二过孔之后,根据预设数量的导电区段,对第一过孔上保留的电镀层进行分段处理。详细内容请参见图5对应的实施例中步骤S505的描述。
作为一种具体的实施方式,分段模块705包括:钻孔单元7051,用于根据预设数量的导电区段,在第二过孔的外周侧钻预设数量的第二通孔,其中,第二通孔穿透第一过孔上保留的电镀层;第二通孔的孔径大于或等于第一过孔上保留的电镀层的厚度。详细内容请参见图5对应的实施例中步骤S505的相关描述。
作为一种具体的实施方式,还包括:第二电镀模块706,用于对第一通孔进行电镀,形成第二过孔之后,对多层电路板的首尾两层电路板的表面镀电镀层,以使第二过孔与多层电路板的首尾两层电路板表面的电镀层电导通。详细内容请参见图5对应的实施例中步骤S506的描述。
作为一种具体的实施方式,塞孔材料为树脂。详细内容请参见图2对应的实施例中的相关描述。
本实施例提供的电路板钻孔装置,首先确定在多层电路板上要连通的预设连通层,然后通过在完成塞孔的第一过孔上,钻孔径大于第一过孔的第一对孔,钻掉第一过孔上不必要的电镀层,以使保留在第一过孔内壁的电镀层恰好连通多层电路板上的预设连通层,而后将第一对孔进行塞孔处理,并在完成塞孔的第一对孔中,钻出孔径小于第一过孔的第一通孔,最后对第一通孔进行电镀,以形成孔径小于第一过孔的第二过孔,最终使得第一过孔套在第二过孔外周,得到了孔套孔的结构,实现了在同一个通孔位置,形成至少两个过孔,从而节约了过孔的占用空间,缩小了电路板的整体尺寸,提高了电路板布线密度,进而提高了电路板的利用率。并且,在实现了第一过孔套在第二过孔外周的孔套孔的结构基础上,通过对第一过孔的电镀层进行分段,以得到多个电性隔离的导电区段,每个导电区段均可以布置信号线,实现了同一个过孔可以布置多种信号线,大大丰富了多层电路板的布线方式。
本领域普通技术人员可以理解:实现上述各方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成。前述的程序可以存储于一计算机可读取存储介质中。该程序在执行时,执行包括上述各方法实施例的步骤;而前述的存储介质包括:ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。
最后应说明的是:以上各实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述各实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (13)

1.一种电路板钻孔方法,其特征在于,包括:
在多层电路板上,在完成塞孔的第一过孔中根据预设连通层钻第一对孔;所述第一对孔的孔径大于所述第一过孔的孔径;所述第一过孔上保留的电镀层用于连通所述预设连通层;
采用塞孔材料对所述第一对孔进行塞孔;
在完成塞孔的所述第一对孔中钻第一通孔,所述第一通孔的孔径小于所述第一过孔的孔径;
对所述第一通孔进行电镀,形成第二过孔;
根据预设数量的导电区段,在所述第二过孔的外周侧钻所述预设数量的第二通孔,其中,所述第二通孔穿透所述第一过孔上保留的电镀层;所述第二通孔的孔径大于或等于所述第一过孔上保留的电镀层的厚度。
2.根据权利要求1所述的电路板钻孔方法,其特征在于,所述第一过孔上保留的电镀层的层高大于或等于所述预设连通层的首尾层的层间距,且小于与所述预设连通层的首尾层相邻的两层之间的层间距。
3.根据权利要求1所述的电路板钻孔方法,其特征在于,还包括:
所述第一对孔为对称深度的对孔。
4.根据权利要求1所述的电路板钻孔方法,其特征在于,还包括:
所述第一对孔为非对称深度的对孔。
5.根据权利要求1所述的电路板钻孔方法,其特征在于,所述对所述第一通孔进行电镀,形成第二过孔之后还包括:
对所述多层电路板的首尾两层电路板的表面镀电镀层,以使所述第二过孔与所述多层电路板的所述首尾两层电路板表面的电镀层电导通。
6.根据权利要求1至5中任一项所述的电路板钻孔方法,其特征在于,所述塞孔材料为树脂。
7.一种电路板钻孔装置,其特征在于,包括:
第一钻孔模块,用于在多层电路板上,在完成塞孔的第一过孔中根据预设连通层钻第一对孔;所述第一对孔的孔径大于所述第一过孔的孔径;所述第一过孔上保留的电镀层用于连通所述预设连通层;
塞孔模块,用于采用塞孔材料对所述第一对孔进行塞孔;
第二钻孔模块,在完成塞孔的所述第一对孔中钻第一通孔,所述第一通孔的孔径小于所述第一过孔的孔径;
第一电镀模块,用于对所述第一通孔进行电镀,形成第二过孔;
所述装置,还包括分段模块:
所述分段模块包括钻孔单元,用于根据预设数量的导电区段,在所述第二过孔的外周侧钻所述预设数量的第二通孔,其中,所述第二通孔穿透所述第一过孔上保留的电镀层;所述第二通孔的孔径大于或等于所述第一过孔上保留的电镀层的厚度。
8.根据权利要求7所述的电路板钻孔装置,其特征在于,所述第一过孔上保留的电镀层的层高大于或等于所述预设连通层的首尾层的层间距,且小于与所述预设连通层的首尾层相邻的两层之间的层间距。
9.根据权利要求7所述的电路板钻孔装置,其特征在于,还包括:
所述第一对孔为对称深度的对孔。
10.根据权利要求7所述的电路板钻孔装置,其特征在于,还包括:
所述第一对孔为非对称深度的对孔。
11.根据权利要求7所述的电路板钻孔装置,其特征在于,还包括:
第二电镀模块,用于所述对所述第一通孔进行电镀,形成第二过孔之后,对所述多层电路板的首尾两层电路板的表面镀电镀层,以使所述第二过孔与所述多层电路板的所述首尾两层电路板表面的电镀层电导通。
12.根据权利要求7至11中任一项所述的电路板钻孔装置,其特征在于,所述塞孔材料为树脂。
13.一种计算机可读取存储介质,包括存储程序代码的介质,所述程序代码在执行时,执行如权利要求1-6任一项所述的方法。
CN201810349986.1A 2018-04-18 2018-04-18 电路板钻孔方法和装置 Active CN110392484B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810349986.1A CN110392484B (zh) 2018-04-18 2018-04-18 电路板钻孔方法和装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810349986.1A CN110392484B (zh) 2018-04-18 2018-04-18 电路板钻孔方法和装置

Publications (2)

Publication Number Publication Date
CN110392484A CN110392484A (zh) 2019-10-29
CN110392484B true CN110392484B (zh) 2020-12-04

Family

ID=68283315

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810349986.1A Active CN110392484B (zh) 2018-04-18 2018-04-18 电路板钻孔方法和装置

Country Status (1)

Country Link
CN (1) CN110392484B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108541139B (zh) * 2018-03-31 2020-04-17 深圳市实锐泰科技有限公司 一种pcb导通孔制作方法及pcb
CN111148355B (zh) * 2019-12-31 2022-12-23 生益电子股份有限公司 一种背钻孔区域铜层和树脂的结合力提升方法及pcb板
CN111712052A (zh) * 2020-07-13 2020-09-25 广东喜珍电路科技有限公司 一种用于pcb外层屏蔽层背钻孔封孔方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020046754A (ko) * 2000-12-15 2002-06-21 밍 루 표면실장용 인쇄회로 기판과 부품 실장 방법
CN103220888A (zh) * 2013-04-18 2013-07-24 梅州市志浩电子科技有限公司 印刷电路板丝网塞孔方法
CN103517578A (zh) * 2012-06-15 2014-01-15 深南电路有限公司 一种多层pcb板制造方法及多层pcb板

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3152225B2 (ja) * 1999-06-11 2001-04-03 日本電気株式会社 プリント配線板及びその製造方法
CN205993020U (zh) * 2016-08-08 2017-03-01 惠州市众信天成电子发展有限公司 一种双面电路板结构

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020046754A (ko) * 2000-12-15 2002-06-21 밍 루 표면실장용 인쇄회로 기판과 부품 실장 방법
CN103517578A (zh) * 2012-06-15 2014-01-15 深南电路有限公司 一种多层pcb板制造方法及多层pcb板
CN103220888A (zh) * 2013-04-18 2013-07-24 梅州市志浩电子科技有限公司 印刷电路板丝网塞孔方法

Also Published As

Publication number Publication date
CN110392484A (zh) 2019-10-29

Similar Documents

Publication Publication Date Title
CN103188886B (zh) 一种印制电路板及其制作方法
CN110392484B (zh) 电路板钻孔方法和装置
US20080173476A1 (en) Embedded waveguide and embedded electromagnetic shielding
CN108323002B (zh) 一种印制电路板及方法
CN106658958A (zh) 柔性电路板及其制作方法
TWI488553B (zh) 電路板及其製造方法
CN110572965A (zh) 一种hdi线路板制作工艺方法
CN107666782A (zh) 具厚铜线路的电路板及其制作方法
CN113543485A (zh) 一种印制电路板的制造方法以及印制电路板
CN103687279B (zh) 一种印制电路板制作方法
CN110392482A (zh) 电路板
CN109803494B (zh) 电路板及其制造方法
US8288663B2 (en) Electrical interconnect structure and process thereof and circuit board structure
US12016119B2 (en) Method for manufacturing multilayer printed circuit board
CN113709962B (zh) 一种差分信号传输多层pcb板结构
CN211047387U (zh) 线路板
CN104254191A (zh) 无芯层封装基板及其制作方法
CN221531762U (zh) 电路板及用电设备
CN203504881U (zh) 电路板
KR102591926B1 (ko) 회로 기판 및 그 제작 방법
CN110958788A (zh) 电路板及其制作方法
CN113745187B (zh) 具有增加芯层走线面积的载板结构及其制作方法
CN218735224U (zh) 一种lcp内埋式电感电路板
CN115734519A (zh) 高密度线路板及其制作方法
EP4262328A1 (en) Loading pads for impedance management in printed circuit board

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20230612

Address after: 3007, Hengqin international financial center building, No. 58, Huajin street, Hengqin new area, Zhuhai, Guangdong 519031

Patentee after: New founder holdings development Co.,Ltd.

Patentee after: CHONGQING FOUNDER HI-TECH ELECTRONIC Inc.

Address before: 100871, Beijing, Haidian District, Cheng Fu Road, No. 298, Zhongguancun Fangzheng building, 9 floor

Patentee before: PEKING UNIVERSITY FOUNDER GROUP Co.,Ltd.

Patentee before: CHONGQING FOUNDER HI-TECH ELECTRONIC Inc.

TR01 Transfer of patent right