KR101594241B1

KR101594241B1 - 다층 기판 및 그 제조 방법

Info

Publication number: KR101594241B1
Application number: KR1020140054621A
Authority: KR
Inventors: 도시카즈 하라다; 도모히로 요코치; 겐이치로 하세가와; 야스노리 가사마
Original assignee: 가부시키가이샤 덴소
Priority date: 2013-05-09
Filing date: 2014-05-08
Publication date: 2016-02-15
Also published as: TW201511633A; CN104144566B; CN104144566A; TWI510156B; JP2014220428A; KR20140133462A; JP5999022B2

Abstract

적층된 복수의 수지 필름(10)과, 복수의 수지 필름(10) 중 일부의 수지 필름(10c ~ 10e)이 가지는 관통 구멍(11)에 삽입된 전자 부품(20)과, 일부의 수지 필름(10c ~ 10e)에 인접하는 수지 필름(10f)에 설치되고, 전자 부품(20)의 주면(20a)과 접속된 도전성의 접속 부재(40f)를 구비한 다층 기판(1)에 있어서, 관통 구멍(11)을 가지는 수지 필름(10d, 10e)의 표면상으로써, 관통 구멍(11) 근처의 위치에, 전자 부품(20)의 측면(20c)과 접촉하는 동시에, 접속 부재(40f)와 도통하는 도체 패턴(30d, 30e)를 설치한다.

Description

다층 기판 및 그 제조 방법 {MULTI-LAYER BOARD AND METHOD OF MANUFACTURING THE SAME}

본 발명은, 복수의 수지 필름을 적층한 적층체를 가압하면서 가열하여 형성되는 다층 기판 및 그 제조 방법에 관한 것이다.

이러한 다층 기판이 특허문헌 1에 개시되어 있다. 이 다층 기판은, 적층된 복수의 수지 필름 중에서, 일부의 수지 필름에 형성된 관통 구멍에 칩 부품이 삽입되어 있다. 칩 부품은 전극을 가지고 있고, 전극의 주면, 즉, 전극의 하면이 그 바로 밑에 위치하는 비어와 접속되어 있다. 비어는, 다층 기판 내의 도체 패턴과 함께 기판 내의 배선을 구성하고 있다. 또한, 비어는, 도전 페이스트를 소결시키는 것으로 형성된다.

덧붙여, 특허문헌 1에 개시된 다층 기판에서는, 칩 부품의 전극의 하면과 비어가 접속되어 있었는데, 종래의 다층 기판에는, 칩 부품의 전극의 상면과 비어가 접속된 것이나, 칩 부품의 전극의 상면 및 하면의 양면과 비어가 접속된 것도 있다.

특허문헌 1: 일본국 특개2008-147254호 공보

그러나, 상기한 다층 기판에서는, 칩 부품의 상면과 하면의 적어도 한쪽의 주면만이 비어와 접속되어 있고, 칩 부품과 기판 내 배선의 접속 개소가 적기 때문에, 접속 신뢰성이 낮다고 하는 문제가 있다. 예를 들면, 비어용의 도전 페이스트 양이 부족한, 즉 도전 페이스트 양의 충전 부족이 일어나면, 칩 부품과 비어 사이가 접속 불량이 되고, 그 결과 칩 부품과 기판 내의 배선이 도통 불량이 된다.

덧붙여, 이러한 문제는, 칩 부품의 주면에 대해 비어를 접속시키는 경우에 한하지 않고, 칩 부품의 주면에 대해 도금층이나 금속박 등의 도체 패턴을 접속시키는 경우에 있어서도 마찬가지로 생긴다. 또한, 이러한 문제는, 관통 구멍에 칩 부품을 삽입한 다층 기판에 한하지 않고, 관통 구멍에 다른 전자 부품을 삽입한 다층 기판에 있어서도 마찬가지로 생긴다.

본 발명은 상기한 점에 감안하여, 전자 부품과 기판 내 배선과의 접속 신뢰성을 향상시킨 다층 기판 및 그 제조 방법을 제공하는 것을 목적으로 한다.

상기 목적을 달성하기 위하여, 청구항 1에 기재된 발명에서는, 적층된 복수의 수지 필름(10)과, 복수의 수지 필름 중 일부의 수지 필름이 가지는 관통 구멍(11)에 삽입되어, 관통 구멍의 축방향 단부에 위치하는 주면(20a, 60a)과, 관통 구멍을 구성하는 벽면에 대향하는 측면(20c, 60c)을 가지는 전자 부품(20, 60)과, 복수의 수지 필름 중 관통 구멍을 가지고 있지 않은 수지 필름으로써 일부의 수지 필름에 인접하는 수지 필름에 설치되어, 전자 부품의 주면과 접속된 도전성의 접속 부재(40f, 30f)를 구비하고,

상기 일부의 수지 필름의 표면 상에는, 관통 구멍의 근처 위치에, 전자 부품의 측면과 접촉하는 동시에, 접속 부재와 도통하는 도체 패턴(30, 30d, 30e)이 설치되어 있는 것을 특징으로 하고 있다.

본 발명에서는, 전자 부품의 주면(20a, 20b)과 접속 부재(40f)를 제1의 전극(21)과 제2 전극(22)을 개재하여 접속하는 동시에, 전자 부품의 측면과 도체 패턴(30)을 접속 부재(30d, 30e)를 개재하여 접속하고 있다. 이 때문에, 본 발명에 의하면, 전자 부품의 주면(20a, 20b)만을 기판 내의 배선과 접속하는 경우와 비교하여, 전자 부품과 기판 내 배선과의 접속 개소가 증가하고 있으므로, 전자 부품과 기판 내 배선과의 접속 신뢰성이 향상한다.

덧붙여, 이 란(欄) 및 특허 청구의 범위에서 기재한 각 수단의 괄호 내의 부호는, 후술하는 실시 형태에 기재된 구체적 수단과의 대응 관계를 나타내는 일례이다.

도 1은, 본원 발명의 제1 실시 형태에 있어서의 다층 기판의 단면도이다.
도 2는, 도 1의 다층 기판을 구성하는 복수의 수지 필름이 적층되는 모습을 나타내는 사시도이다.
도 3A는, 제1 실시 형태에 있어서의 다층 기판의 제조 공정 가운데, 수지 필름의 준비 공정을 나타내는 단면도이다.
도 3B는, 도 3A에 이어지는 수지 필름의 준비 공정을 나타내는 단면도이다.
도 3C는, 도 3B에 이어지는 수지 필름의 준비 공정을 나타내는 단면도이다.
도 4A는, 제1 실시 형태에 있어서의 다층 기판의 제조 공정 가운데, 수지 필름의 적층 공정을 나타내는 단면도이다.
도 4B는, 제1 실시 형태에 있어서의 다층 기판의 제조 공정 가운데, 칩 부품의 삽입 공정을 나타내는 단면도이다.
도 4C는, 도 4B에서 나타내는 칩 부품의 삽입 공정에 이어 실행되는 칩 부품의 삽입 공정을 나타내는 단면도이다.
도 4D는, 제1 실시 형태에 있어서의 다층 기판의 제조 공정 가운데, 적층체의 가압 가열 공정을 나타내는 단면도이다.
도 5는, 본원 발명의 제2 실시 형태에 있어서의 다층 기판의 단면도이다.
도 6A는, 제2 실시 형태에 있어서의 다층 기판의 제조 공정 가운데, 수지 필름의 준비 공정을 나타내는 단면도이다.
도 6B는, 도 6A에서 나타내는 수지 필름의 준비 공정에 이어지는 수지 필름의 준비 공정을 나타내는 단면도이다.
도 7은, 본원 발명의 제3 실시 형태에 있어서의 다층 기판의 단면도이다.
도 8은, 제3 실시 형태에 있어서의 다층 기판의 제조 공정 가운데, 적층체의 가압 가열 공정을 나타내는 단면도이다.
도 9는, 제3 실시 형태에 있어서의 다층 기판의 제조 공정 가운데, 핀의 삽입 공정을 나타내는 단면도이다.
도 10은, 본원 발명의 다른 실시 형태에 있어서의 다층 기판의 핀을 나타내는 외관도이다.

이하, 본 발명의 실시 형태에 대해 도면에 근거해 설명한다. 덧붙여, 이하의 각 실시 형태 상호에 있어서, 서로 동일 혹은 균등한 부분에는, 동일 부호를 붙여서 설명을 실시한다.

(제1 실시 형태)

도 1, 2에 나타내는 바와 같이, 다층 기판(1)은, 전자 부품이 내장된 부품 내장 기판으로써, 복수의 수지 필름(10)이 적층된 적층체를 가열 프레스하여 성형된 것이다.

복수의 수지 필름(10)은, 열가소성 수지로 구성되어 있고, 서로 접착되어 있다. 도 1, 2에 나타내는 예에서는, 6매의 수지 필름(10)이 적층되어 있다. 6매의 수지 필름(10)의 각각을 위에서부터 순서대로 제1 ~ 제6 수지 필름(10a ~ 10f)이라고 부른다. 제1 ~ 제6 수지 필름(10a ~ 10f) 가운데, 제3 ~ 제5 수지 필름(10c, 10d, 10e)은, 관통 구멍(11)을 가지고 있고, 제1, 제2 및 제6 수지 필름(10a, 10b, 10f)은 관통 구멍(11)을 가지고 있지 않다. 제6 수지 필름(10f)은, 관통 구멍(11)을 가지는 제5 수지 필름(10e)에 인접하고 있다. 따라서, 제3 ~ 제5 수지 필름(10c ~ 10e)이, 특허 청구의 범위에 기재된 일부의 수지 필름에 상당하고, 제6 수지 필름(10f)이 특허 청구의 범위에 기재된 관통 구멍(11)을 가지고 있지 않은 수지 필름으로써 일부의 수지 필름에 인접하는 수지 필름에 상당한다.

제3 ~ 제5 수지 필름(10c ~ 10e)이 가지는 관통 구멍(11)에, 칩 부품(20)이 삽입되어 있다. 칩 부품(20)은, 반도체 칩, 칩 콘덴서, 칩 저항 등 칩형의 전자 부품이다. 칩 부품(20)은, 주면으로서의 하면(20a) 및 상면(20b)과, 측면(20c)을 가지고 있다. 주면(20a, 20b)은, 관통 구멍(11)의 축방향 단부에 위치하고 있다. 측면(20c)은, 관통 구멍(11)의 내부에 위치하고 있어, 관통 구멍(11)을 구성하는 벽면에 대향하고 있다.

칩 부품(20)은, 양측의 측방 단부에 각각 제1, 제2 전극(21, 22)이 설치되어 있다. 제1, 제2 전극(21, 22)은 금속 재료 등의 도전성 재료로 구성되어 있다. 제1, 제2 전극(21, 22)의 표면은, 칩 부품(20)의 주면(20a, 20b)과 측면(20c)의 양쪽에 접하고 있으며, 칩 부품(20)의 주면(20a, 20b)과 측면(20c)의 어느 쪽에서도 전기적인 접속이 가능하게 되어 있다. 칩 부품(20)은, 제1, 제2 전극(21, 22)을 구비한 구성을 가진다.

제1, 제2 전극(21, 22)의 하면(21a, 22a)은, 제6 수지 필름(10f)에 설치된 층간 접속 부재로서의 비어(40f)와 접속되어 있다. 이 접속이란 물리적 및 전기적인 접속을 의미한다. 제1, 제2 전극(21, 22)은, 비어(40f)를 개재하고, 제6 수지 필름(10f)의 하면에 설치된 도체 패턴(30f)과 도통하고 있다. 이 비어(40f)가 특허 청구의 범위에 기재된 전자 부품의 주면과 접속된 도전성의 접속 부재에 상당한다.

또한, 제1 ~ 제5 수지 필름(10a ~ 10e)의 상면에는 도체 패턴(30)이 설치되어 있다. 제1 ~ 제5 수지 필름(10a ~ 10e) 및 제6 수지 필름(10f)에 설치된 각 도체 패턴(30)은, 각 수지 필름 중에 설치된 비어(40)를 개재하여 서로 도통하고 있다. 따라서, 제1 ~ 제6 수지 필름(10a ~ 10f)에 설치된 각 도체 패턴(30a ~ 30f)은, 제1, 제2 전극(21, 22)과 전기적으로 접속되어 있고, 비어(40)와 함께, 제1, 제2 전극(21, 22)에 접속된 배선을 구성하고 있다.

그리고, 제4, 제5 수지 필름(10d, 10e)의 각각의 상면에 설치된 도체 패턴(30d, 30e)은, 비어(40)의 위치로부터 관통 구멍(11) 근처의 위치까지 배치되어 있고, 이들 도체 패턴(30d, 30e)의 측면(31)이 제1, 제2 전극(21, 22)의 측면( 21c, 22c)과 접촉하고 있다. 도체 패턴(30)의 측면(31)을 제1, 제2 전극(21, 22)에 접촉시키는 것이므로, 도체 패턴(30)은 두꺼운 편이 바람직하다.

다음으로, 본 실시 형태의 다층 기판(1)의 제조 방법을 설명한다. 다층 기판(1)은, 수지 필름(10)의 준비 공정과, 수지 필름(10)의 적층 공정과, 칩 부품(20)의 삽입 공정과, 적층체의 가압 가열 공정을 순서대로 실시하는 것으로 제조된다.

수지 필름(10)의 준비 공정에서는, 관통 구멍(11)을 가지는 수지 필름(10) 및 관통 구멍(11)을 가지고 있지 않은 수지 필름(10)을 포함한 복수의 수지 필름(10)을 준비한다. 관통 구멍(11)을 가지는 수지 필름(10)이 도 1의 제3 ~ 제5 수지 필름(10c ~ 10e)이고, 관통 구멍(11)을 가지고 있지 않은 수지 필름(10)이 도 1의 제1, 제2, 제6 수지 필름(10a, 10b, 10f)이다.

여기서, 제4, 제5 수지 필름(10d, 10e)의 준비에 대해 구체적으로 설명한다. 우선, 도 3A에 나타내는 바와 같이, 수지 필름(10)의 한쪽 표면에 동박(銅箔) 등의 도체박(導體箔)을 설치한 후, 포토리소그래피(photolithography) 및 에칭에 의해 도체박을 패터닝하고, 도체 패턴(30)을 형성한다. 이 때, 형성된 도체 패턴(30)은, 관통 구멍(11)의 형성 예정 영역 및 그 근처의 영역에도 존재하고 있다.

이어서, 도 3B에 나타내는 바와 같이, 수지 필름(10)에 관통 구멍(11)을 형성한다. 이 때, 레이저 가공 또는 펀치 가공에 의해, 관통 구멍(11)의 형성 예정 영역에 존재하는 도체박도 제거한다. 이것에 의해, 관통 구멍(11)의 근처에 도체 패턴(30)이 설치된다.

이어서, 도 3C에 나타내는 바와 같이, 레이저 가공에 의해, 비어 홀(12)을 형성한 후, 비어 홀(12) 내에 비어(40)를 형성하기 위한 도전 페이스트(13)를 충전한다. 이상에 의해, 제4, 제5 수지 필름(10d, 10e)의 준비가 완료한다.

덧붙여, 제3 수지 필름(10c)에 대해서는, 상기한 제4, 제5 수지 필름(10d, 10e)의 준비 공정에 대해, 형성되는 도체 패턴(30)의 형상 및 위치를 변경하는 것으로 준비할 수 있다. 제1, 제2 수지 필름(10a, 10b)에 대해서는, 상기한 제4, 제5 수지 필름(10d, 10e)의 준비 공정에 대해, 관통 구멍(11)의 형성을 생략하는 동시에, 형성되는 도체 패턴(30)의 형상 및 위치를 변경하는 등으로써 준비할 수 있다. 제6 수지 필름(10f)에 대해서는, 상기한 제4, 제5 수지 필름의 준비 공정에 대해, 관통 구멍(11)의 형성을 생략하는 동시에, 형성되는 도체 패턴(30)의 형상 및 위치를 변경하고, 나아가, 칩 부품(20)과 전기적으로 접속되는 비어(40f)를 추가하는 등으로써 준비할 수 있다. 또한, 제6 수지 필름(10f)에 대해서는, 제1, 제2 수지 필름(10a, 10b)의 준비와 마찬가지로, 수지 필름의 상면에 도체박이 설치되고, 하면에 비어(40)가 형성되는데, 적층시에 그 상하면이 거꾸로 된다.

수지 필름(10)의 적층 공정에서는, 도 4A에 나타내는 바와 같이, 준비한 제3 ~ 제6 수지 필름(10c ~ 10f)을 적층해 수지 필름(10)의 적층체를 형성한다. 이것에 의해, 제3 ~ 제5 수지 필름(10c ~ 10e)의 관통 구멍(11)이 늘어서고, 적층체에 칩 부품(20)을 삽입하는 오목부가 형성된다.

칩 부품(20)의 삽입 공정에서는, 도 4B에 나타내는 바와 같이, 수지 필름(10)의 적층체의 오목부에 칩 부품(20)을 삽입한다. 그 후, 도 4C에 나타내는 바와 같이, 수지 필름(10)의 적층체의 오목부에 뚜껑을 닫는 것처럼, 제1, 제2 수지 필름(10a, 10b)을 적층한다. 이것에 의해, 제1 ~ 제6 수지 필름(10a ~ 10f)의 적층체가 형성된다.

이어서, 가압 가열 공정에서는, 도 4D에 나타내는 바와 같이, 히터가 매설된 한 쌍의 열 프레스판(50)에 의해, 제1 ~ 제6 수지 필름(10a ~ 10f)의 적층체를 가압하면서 가열한다. 이것에 의해, 각 수지 필름(10)이 서로 접착되어 일체화하는 동시에, 수지가 유동하고 틈새가 묻히고, 칩 부품(20)과 수지 필름(10)이 일체화한다. 이와 같이, 수지 필름(10)과 칩 부품(20)을 일괄로 일체화시킨다. 덧붙여, 이 때의 가열에 의해, 도전 페이스트(13)에 포함되는 분말이 소결하여 비어(40)가 형성된다. 이상에 의해, 도 1에 나타내는 다층 기판(1)이 제조된다.

이상의 설명대로, 본 실시 형태에서는, 관통 구멍(11)을 가지는 제4, 제5 수지 필름(10d, 10e)의 상면 중 관통 구멍(11) 근처의 위치에, 칩 부품(20)의 제1, 제2 전극(21, 22)의 측면(21c, 22c)과 접촉하는 도체 패턴(30d, 30e)이 설치되어 있다. 이 도체 패턴(30d, 30e)은, 칩 부품(20)의 제1, 제2 전극(21, 22)의 하면(21a, 22a)에 접합된 비어(40)와 도통하고 있다. 이 때문에, 본 실시 형태의 다층 기판(1)은, 칩 부품(20)의 제1, 제2 전극(21, 22)을 비어(40)와만 전기적으로 접속한 경우와 비교하여, 제1, 제2 전극(21, 22)의 기판 내 배선과의 접속 개소가 증가하고 있고, 칩 부품(20)과 기판 내 배선과의 접속 신뢰성이 향상하고 있다.

(제2 실시 형태)

도 5에 나타내는 바와 같이, 본 실시 형태에서는, 제4, 제5 수지 필름(10d, 10e)에 설치한 도체 패턴(30d, 30e)이, 관통 구멍(11)의 주연부에서 관통 구멍(11)으로 들어가도록 절곡된 절곡부(32)를 가지고 있으며, 이 절곡부(32)보다 선단측 부분(33)의 표면이 칩 부품(20)의 측면(20c)에 접촉하고 있다.

이러한 구성은, 제1 실시 형태에서 설명한 제4, 제5 수지 필름(10d, 10e)의 준비 공정에 있어서, 다음과 같이 변경하는 것으로 실현된다. 즉, 도 6A에 나타내는 바와 같이, 도체 패턴(30)의 단부(34)가, 관통 구멍(11)의 형성 예정 영역의 내부에 위치하도록, 도체 패턴(30)을 형성한다. 그 후, 도 6B에 나타내는 바와 같이, 도체 패턴(30)을 남기면서, 관통 구멍(11)을 형성한다. 이것에 의해, 도체 패턴(30)의 단부(34)가 관통 구멍(11)의 주연부로부터 관통 구멍(11)의 중심측으로 돌출한 도체 패턴(30)이 형성된다.

그리고, 칩 부품(20)의 삽입 공정에 있어서, 칩 부품(20)을 관통 구멍(11)에 삽입했을 때, 칩 부품(20)에 의해 도체 패턴(30)이 절곡부(32)로 절곡되어, 도체 패턴(30)이 칩 부품(20)의 측면(20c)과 접촉한다.

본 실시 형태에 의하면, 도체 패턴(30)의 측면(단면)을 칩 부품(20)의 측면(20c)에 접촉시키는 경우와 비교하여, 칩 부품(20)의 측면(20c)과 도체 패턴(30)의 접촉 면적을 증대시킬 수 있다.

(제3 실시 형태)

도 7에 나타내는 바와 같이, 본 실시 형태의 다층 기판(100)은, 제1 실시 형태의 다층 기판(1)에 대해 칩 부품(20)을 핀(60)으로 변경한 것이다.

핀(60)은, 침(針) 형상의 접속 부재로, 다층 기판(100)의 배선과 외부를 전기적으로 접속하는 전자 부품이다. 핀(60)은, 주면(60a)과 측면(60c)을 가지고 있다. 핀(60)의 길이 방향 단부의 선단면이 주면(60a)이고, 길이 방향에 따르는 면이 측면(60c)이다. 따라서, 핀(60)의 주면(60a)은, 관통 구멍(11)의 축방향 단부에 위치하고 있다. 핀(60)의 측면(60c)은, 관통 구멍(11)의 내부에 위치하고 있고, 관통 구멍(11)을 구성하는 벽면에 대향하고 있다.

도 7에 나타내는 예에서는, 복수의 수지 필름(10)으로서, 8매의 수지 필름(10a ~ 10h)이 적층되어 있다. 관통 구멍(11)을 가지고 있지 않은 수지 필름(10f)에 주면 접속용의 도체 패턴(30f)이 설치되어 있다. 이 주면 접속용의 도체 패턴(30f)에, 핀(60)의 주면(60a)이 접촉하고 있다. 이 주면 접속용의 도체 패턴(30f)은, 각 수지 필름(10)의 표면에 설치된 도체 패턴(30)과 비어(40)를 개재하여 도통하고 있다. 이 주면 접속용의 도체 패턴(30f)이, 특허 청구의 범위에 기재된 전자 부품의 주면에 접속된 접속 부재에 상당한다.

또한, 본 실시 형태에 있어서도, 제1 실시 형태와 마찬가지로, 관통 구멍(11)을 가지는 필름(10)의 표면 중 관통 구멍(11) 근처의 위치에, 도체 패턴(30)이 설치되어 있다. 도 7에 나타내는 예에서는, 제1 ~ 제5 수지 필름(10a ~ 10e)의 상면 중 관통 구멍(11) 근처의 위치에, 도체 패턴(30a ~ 30e)이 설치되어 있다. 이들 도체 패턴(30a ~ 30e)의 측면(31)이, 핀(60)의 측면(60c)에 접촉하고 있다. 핀(60)의 측면(60c)에 접촉하고 있는 도체 패턴(30a ~ 30e)은, 비어(40)를 개재하고, 주면 접속용의 도체 패턴(30f)과 도통하고 있다.

다음으로, 본 실시 형태의 다층 기판(100)의 제조 방법을 설명한다. 본 실시 형태의 다층 기판(100)의 제조 방법은, 적층체의 가압 가열 공정 후에 핀(60)의 삽입 공정을 실시하는 점이 제1 실시 형태와 다르고, 그 외에는 제1 실시 형태와 같다.

즉, 수지 필름의 준비 공정에서, 관통 구멍(11)을 가지는 수지 필름(10) 및 관통 구멍(11)을 가지고 있지 않은 수지 필름(10)을 포함한 복수의 수지 필름(10)을 준비한다. 이 때, 관통 구멍(11)을 가지는 수지 필름(10)으로써, 관통 구멍(11) 근처의 위치에 도체 패턴(30a ~ 30e)이 설치된 것을 준비한다. 한편, 관통 구멍(11)을 가지고 있지 않은 수지 필름(10)으로서 주면 접속용의 도체 패턴(30f)이 설치된 것을 준비한다.

이어서, 도 8에 나타내는 바와 같이, 수지 필름(10)의 적층 공정을 실시한 후, 적층체의 가압 가열 공정을 실시한다. 이것에 의해, 각 수지 필름(10)이 서로 접착되어 일체화한다. 또한, 이 때의 가열에 의해, 도전 페이스트에 포함되는 분말이 소결하여 비어(40)가 형성된다.

이어서, 도 9에 나타내는 바와 같이, 핀(60)의 삽입 공정에 있어서, 핀(60)을 관통 구멍(11)에 삽입한다. 이것에 의해, 핀(60)의 주면(60a)를 주면 접속용의 도체 패턴(30f)과 접촉시키는 동시에, 핀(60)의 측면(60c)을 관통 구멍(11) 근처에 설치된 도체 패턴(30a ~ 30e)의 측면(31)과 접촉시킨다. 이상에 의해, 도 7에 나타내는 다층 기판(100)이 제조된다.

본 실시 형태에 있어서도, 핀(60)의 주면(60a)에 더하여, 핀(60)의 측면(60c)을 도체 패턴(30)과 접촉시키고 있으므로, 핀(60)의 주면(60a)만을 도체 패턴(30)과 접촉시키는 경우와 비교해, 핀(60)의 접촉 면적이 증가하고, 핀(60)과 기판 내 배선과의 접속 신뢰성이 향상하고 있다.

(다른 실시 형태)

본 발명은 상기한 실시 형태에 한정되는 것이 아니고, 하기와 같이, 특허 청구의 범위에 기재한 범위 내에 있어서 적절한 변경이 가능하다.

(1) 제1 실시 형태에서는, 제4, 제5 수지 필름(10d, 10e)의 준비 시, 관통 구멍(11)의 형성 예정 영역 및 그 근처의 영역에 존재하도록 도체 패턴(30)을 형성하고, 관통 구멍(11)의 형성과 함께 도체 패턴(30)의 일부를 제거했다. 이것에 대해, 관통 구멍(11)의 형성 전에, 관통 구멍(11)의 형성 예정 영역에 존재하지 않고, 그 근처의 영역에 존재하도록 도체 패턴(30)을 형성해 두어도 된다.

(2) 제1, 제2 실시 형태에서는, 칩 부품(20)의 제1, 제2 전극(21, 22)의 하면(21a, 22a)을, 비어(40)와 접속시켰는데, 비어(40) 대신에, 도금층이나 금속박으로 이루어진 도체 패턴(30) 등의 다른 접속 부재와 접속시켜도 된다.

(3) 제1, 제2 실시 형태에서는, 칩 부품(20)의 한쪽 주면인 하면(20a)을 비어(40)와 접속시켰는데, 칩 부품(20)의 다른쪽 주면인 상면(20b)을 비어(40)와 접속시켜도 된다.

(4) 제1, 제2 실시 형태에서는, 칩 부품(20)의 제1, 제2 전극(21, 22)의 측면(21c, 22c)과 접촉하는 도체 패턴(30)을, 제4, 제5 수지 필름(10d, 10e)의 한쪽의 표면인 상면에 설치했는데, 다른쪽의 표면인 하면에 설치해도 된다.

(5) 제3 실시 형태에서는, 핀(60)이 단독 부품이었는데, 도 10에 나타내는 바와 같이, 핀(60)이 삽입 부품(61)의 발(足)로 불리는 삽입부를 구성해도 된다.

(6) 제3 실시 형태에서는, 적층체의 가압 가열 공정 후에 핀(60)의 삽입 공정을 실시했는데, 핀(60)을 다층 기판에 내장하는 경우, 제1 실시 형태와 마찬가지로, 핀(60)의 삽입 공정 후에 적층체의 가압 가열 공정을 실시하도록 해도 된다.

(7) 제3 실시 형태에서는, 관통 구멍(11)을 가지는 수지 필름(10)의 표면상 가운데 관통 구멍(11) 근처의 위치에 설치된 도체 패턴(30)의 측면(31)을 핀(60)의 측면(60c)과 접촉시켰는데, 제2 실시 형태와 같이, 도체 패턴(30)의 절곡부보다 선단측 부분의 표면을 핀(60)의 측면(60c)에 접촉시켜도 된다.

(8) 상기 각 실시 형태에서는, 복수의 수지 필름(10)이 열가소성 수지로 구성되어 있었는데, 이것에 한하지 않고, 복수의 수지 필름(10)이 모두 열경화성 수지로 구성되어 있어도 된다. 또한, 복수의 수지 필름(10)으로서, 열가소성 수지로 구성된 것과 열경화성 수지로 구성된 것을 병용해도 된다.

(9) 상기 각 실시 형태는, 서로 무관한 것이 아니고, 조합이 명확하게 불가한 경우를 제외하고, 적절히 조합이 가능하다. 또한, 상기 각 실시 형태에 있어서, 실시 형태를 구성하는 요소는, 특별히 필수라고 명시했을 경우 및 원리적으로 명확하게 필수라고 생각되는 경우 등을 제외하고, 반드시 필수의 것이 아니라는 것은 말할 필요도 없다.

Claims

적층된 복수의 수지 필름(10)과,
상기 복수의 수지 필름 중 일부의 수지 필름이 가지는 관통 구멍(11)에 삽입되고, 상기 관통 구멍의 축 방향 단부에 위치하는 주면(20a, 60a)과, 상기 관통 구멍을 구성하는 벽면에 대향하는 측면(20c, 60c)을 가지는 전자 부품(20, 60)과,
상기 복수의 수지 필름 중 상기 관통 구멍을 가지고 있지 않은 수지 필름으로써 상기 일부의 수지 필름에 인접하는 수지 필름에 설치되고, 상기 전자 부품의 주면과 접속된 도전성의 접속 부재(40f, 30f)를 구비하고,
상기 일부의 수지 필름(10c, 10d, 10e)의 표면상에는, 상기 관통 구멍(11) 근처의 위치에, 상기 전자 부품(20)의 측면과 접촉하는 동시에, 상기 접속 부재(40f)와 도통하는 접속 신뢰성 향상용의 도체 패턴(30, 30d, 30e)이 설치되어 있고, 상기 도체 패턴(30, 30d, 30e)은, 상기 전자 부품(20, 60)의 측면과 접속하고 있는 것을 특징으로 하는 다층 기판.
삭제
청구항 1의 기재에 있어서,
상기 도체 패턴은, 그 선단측 부분이 상기 관통 구멍에 들어가도록, 상기 관통 구멍의 주연부에서 절곡된 절곡부(32)를 가지고 있고, 상기 절곡부보다 선단측 부분(33)의 표면이 상기 전자 부품의 측면과 접촉하고 있는 것을 특징으로 하는 다층 기판.
청구항 1 또는 3의 기재에 있어서,
상기 전자 부품은, 칩 부품(20)인 것을 특징으로 하는 다층 기판.
청구항 1 또는 3의 기재에 있어서,
상기 전자 부품은, 접속용의 핀(60)인 것을 특징으로 하는 다층 기판.
청구항 1 또는 3의 기재에 있어서,
상기 전자 부품(20)은, 상기 관통 구멍(11)을 구성하는 벽면에 대향하는 측면(20c)에 형성된 전극(21, 22)을 가지고 있는 것을 특징으로 하는 다층 기판.
청구항 1에 기재된 다층 기판의 제조 방법에 있어서,
관통 구멍(11)을 가지는 수지 필름 및 상기 관통 구멍을 가지고 있지 않은 수지 필름을 포함한 복수의 수지 필름(10)을 준비하는 준비 공정과,
상기 복수의 수지 필름을 적층하는 적층 공정과,
상기 적층 공정 후에, 상기 관통 구멍에 전자 부품(20, 60)을 삽입하는 삽입 공정과,
상기 삽입 공정 후에, 적층한 상기 복수의 수지 필름을 가압하면서 가열하는 것에 의해, 상기 복수의 수지 필름을 일체화시키는 동시에, 상기 복수의 수지 필름과 상기 전자 부품을 일체화시키는 가압 가열 공정을 구비하고,
상기 준비 공정에 있어서, 상기 관통 구멍을 가지는 수지 필름으로써, 상기 관통 구멍 근처의 위치에 도체 패턴(30, 30d, 30e)이 설치된 것을 준비하는 동시에, 상기 관통 구멍을 가지고 있지 않은 수지 필름으로서, 상기 전자 부품의 주면(20a, 60a)과 접속하기 위한 상기 접속 부재(40f, 30f)가 설치된 것을 준비하고,
상기 삽입 공정에 있어서, 상기 전자 부품을 상기 관통 구멍에 삽입함으로써, 상기 전자 부품의 주면을 상기 접속 부재와 접촉시키는 동시에, 상기 전자 부품의 측면(20c, 60c)을 상기 도체 패턴과 접촉시키는 것을 특징으로 하는 다층 기판의 제조 방법.
청구항 1에 기재된 다층 기판의 제조 방법에 있어서,
관통 구멍(11)을 가지는 수지 필름 및 상기 관통 구멍을 가지고 있지 않은 수지 필름을 포함한 복수의 수지 필름(10)을 준비하는 준비 공정과,
상기 복수의 수지 필름을 적층하는 적층 공정과,
상기 적층 공정 후에, 적층한 상기 복수의 수지 필름을 가압하면서 가열함으로써, 상기 복수의 수지 필름을 일체화시키는 가압 가열 공정과,
상기 가압 가열 공정 후에, 상기 관통 구멍에 전자 부품(60)을 삽입하는 삽입 공정을 구비하고,
상기 준비 공정에 있어서, 상기 관통 구멍을 가지는 수지 필름으로써, 상기 관통 구멍 근처의 위치에 도체 패턴(30)이 설치된 것을 준비하는 동시에, 상기 관통 구멍을 가지고 있지 않은 수지 필름으로써, 상기 전자 부품의 주면(60a)과 접속하기 위한 상기 접속 부재(30f)가 설치된 것을 준비하고,
상기 삽입 공정에 있어서, 상기 전자 부품을 상기 관통 구멍에 삽입함으로써, 상기 전자 부품의 주면을 상기 접속 부재와 접촉시키는 동시에, 상기 전자 부품의 측면(60c)을 상기 도체 패턴과 접촉시키는 것을 특징으로 하는 다층 기판의 제조 방법.