JP2004200448A - 電子部品の基板実装方法 - Google Patents

Abstract

【課題】信頼性の高い基板実装を行うことができる基板実装方法の提供。
【解決手段】プレスフィットピンを有する電子部品の基板実装方法において、第１の工程では、配線層２ａ，２ｂ，３ａ，３ｂが形成された基板１に、金属メッキが施されていないスルーホール６を、配線層２ａ，２ｂ，３ａ，３ｂを貫通するように形成する。第２工程では、形成したスルーホール６に電子部品のピン７を挿入する。そして、第２の工程の後に、スルーホール６の壁面やピン７の露出面や配線層２ａ，２ｂの表面に導電性材料による被膜８を形成する。ピン７を挿入した後に被膜８を形成することにより、ピン７と配線層２ａ，２ｂ，３ａ，３ｂとの接触に加えて、被膜８を介して導通を図ることができる。
【選択図】 図１

Description

【０００１】
【発明の属する技術分野】
本発明は、プレスフィットピンを有する電子部品の基板実装方法に関する。
【０００２】
【従来の技術】
プリント基板に電子部品を実装する方法の一つに、プレスフィット構造を用いるものがある。プレスフィット構造では、電子部品のリードやコネクタピンをプレスフィットピンと呼ばれるピン幅方向に弾性変形するピンで形成する。このピン幅はプリント基板に形成されたスルーホールの孔径よりも大きく設定され、ピンをスルーホールに圧入するとピンが弾性変形し、そのときの接触圧力によりピンとプリント基板導体との電気的接続が図られる（例えば、特許文献１参照）。
【０００３】
【特許文献１】
特開２０００−１７４４０６号公報
【０００４】
【発明が解決しようとする課題】
しかしながら、ピンをスルーホールに圧入する構造であるため、ピンを圧入した際にピンがスルーホールの側壁の導体を削り落とす可能性があり、この導体の削りかすが脱落すると、導電性異物として短絡不良を引き起こす原因となる。また、ピンとスルーホールとの間の接触圧力により電気的接続を図っているため、接続信頼性を得るためにスルーホールの径寸法やピンの幅寸法等の寸法公差を厳しくする必要があった。しかし、スルーホールの径寸法は、孔形成時の寸法ばらつきや、スルーホールの側壁に形成される導体膜の膜厚ばらつきなどにより、所定公差範囲の高精度なスルーホールを形成するのは非常に難しかった。
【０００５】
本発明は、信頼性の高い基板実装を行うことができる基板実装方法を提供するものである。
【０００６】
【課題を解決するための手段】
請求項１の本発明は、プレスフィットピンを有する電子部品の基板実装方法に適用され、第１の工程では、回路が形成された基板に、金属メッキが施されていないスルーホールを回路を貫通するように形成し、第２の工程では、形成したスルーホールに電子部品のプレスフィットピンを挿入して電子部品を基板に装着し、その後の第３工程において、スルーホールの壁面を含む所定基板領域およびピンの表面に導電性材料による被膜を形成することを特徴とする。プレスフィットピンと回路との電気的接続は、プレスフィットピンと回路との直接的接触に加えて被膜を介しても行われる。
請求項２の発明は、プレスフィットピンを有する電子部品の基板実装方法に適用され、第１の工程では、回路が形成された基板に、導電性被膜が形成されたスルーホールを回路を貫通するように形成し、第２の工程では、形成したスルーホールに電子部品のプレスフィットピンを挿入して電子部品を基板に装着し、その後の第３工程において、スルーホールの壁面を含む所定基板領域およびプレスフィットピンの表面に導電性材料による被膜を形成することを特徴とする。スルーホールに形成された導電性被膜によってプレスフィットピンと回路との接触状態が向上する。
【０００７】
【発明の効果】
本発明によれば、ピンをスルーホールに挿入した後に、スルーホールの壁面を含む所定基板領域およびピンの表面に被膜を形成するので、ピン径およびスルーホール内径の寸法誤差によらず、ピンと回路との導通を確実に行うことが可能となり信頼性のより高い基板実装を行うことができる。
さらに、導電性被膜が形成されたスルーホールとすることによって、プレスフィットピンと回路との接触状態がより向上する。
【０００８】
【発明の実施の形態】
以下、図を参照して本発明の実施の形態を説明する。
−第１の実施の形態−
図１および２は本発明による基板実装方法の第１の実施の形態を説明する図である。図１は、電子部品が実装された基板のスルーホール部分の断面図である。図２は、図１のＡ−Ａ断面図である。基板１は複数の配線層２ａ，２ｂ，３ａ，３ｂが積層された多層基板である。図１に示した例では、４層の配線層２ａ，２ｂ，３ａ，３ｂを有しているが、本発明は配線層の数に関係なく適用することができる。
【０００９】
配線層２ａ，２ｂは基板１の表面側および裏面側に形成され、配線層３ａ，３ｂは基板内部に形成されている。各配線層２ａ，２ｂ，３ａ，３ｂは、絶縁性の基板基材４により互いに絶縁されている。基板１の表面および裏面には、ソルダーレジスト５が塗布されている。
【００１０】
基板１を貫通するスルーホール６は各配線２ａ，２ｂ，３ａ，３ｂを貫通するように設けられており、スルーホール６の壁面には各配線２ａ，２ｂ，３ａ，３ｂの断面が露出している。電子部品のピン７はプレスフィットピン構造を有しており、図２に示すように楕円断面を有している。ピン７の長軸方向の径ｄ１はスルーホール６の孔径に対してプラス公差に設定される。すなわち、ピン７をスルーホール６に挿入すると、この公差分だけピン７が弾性変形し、符号Ｅで示す部分においてピン７の周面とスルーホール６の壁面に露出した配線２ａ，２ｂ，３ａ，３ｂとが接触して導通することになる。また、ピン７が弾性変形することによって、電子部品が基板１に固定される。
【００１１】
なお、図１に示す例では、ピン７の周面と配線２ｂとは接触していないが、ピン７をより深く挿入すれば配線２ｂとも接触することができる。また、ピン７は楕円断面に限らず様々な形態が考えられる。
【００１２】
図２に示すように、ピン７をスルーホール６に挿入すると、ピン７が弾性変形し、ピン７とスルーホール６との接触圧力によりピン７がスルーホール６内に固定される。図２に示す例では、ピン７の断面は楕円形状をしており、ピン７はスルーホール６に挿入した際に楕円の長軸方向に弾性変形する。
【００１３】
ピン７の表面、スルーホール６の内壁および配線２ａ，２ｂの表面には導電性材料の被膜８、例えば、銅メッキ層が形成される。被膜８は、図１に示すように外部に露出している基板表面やピン７の表面だけでなく、スルーホール６内に挿入されているピン７の表面や、スルーホール６の内壁面にも形成される。そのため、ピン７と配線層２ａ，２ｂ，３ａ，３ｂとの接触だけでなく、導電性被膜８を介して導通が得られるため、両者の間の電気的接続状態の向上を図ることができる。
【００１４】
図２に示すようにスルーホール６内におけるピン７とスルーホール内壁との間のギャップ最大寸法をｄ２としたとき、被膜８を化学銅メッキのようなメッキ処理にて形成する場合には、基板１の板厚とギャップ最大寸法ｄ２との比（アスペクト比）を１０以下とするのが好ましい。すなわち、アスペクト比を、「１０：１」や「８：１」や「５：１」等のような値に設定し、ギャップ最大寸法ｄ２の大きさが基板１の厚さの０．１倍以上とすれば良い。例えば、基板１の厚さは１．０(mm)〜３．２(mm)程度であるが、厚さ３．２（mm）の場合には隙間寸法ｄを０．３２(mm)以上に設定すれば良い。
【００１５】
このように、ギャップ最大寸法ｄ２の大きさを基板１の厚さの０．１倍以上とすることにより、すなわち、アスペクト比を１０以下とすることにより、スルーホール内におけるスルーホール壁面およびピン表面へのメッキの付き回り性を確保することができ、これらに形成される被膜８の厚さを、ピン７が挿入されていないスルーホール６にメッキ処理を施した場合と同等の厚さにすることができる。その結果、被膜８による接続信頼性を確保することができる。
【００１６】
《実装工程の説明》
図３〜図８は基板１への電子部品の実装手順を示す断面図である。図３は基板１の断面図であり、基板表面に配線層２ａ，２ｂが、基板内部には配線層３ａ，３ｂが形成されている。まず、図４に示すように、基板１の所定位置にスルーホール６をドリル等を用いて形成する。スルーホール６の孔径は通常０．４(mm)以上に設定される。スルーホール６を形成した後には、孔形成の際に生じた切り粉や汚れなどを除去するデスミア処理を行う。
【００１７】
次いで、図５に示すように、銅メッキを施すべきスルーホール６の内壁および配線層２ａ，２ｂの表面にメッキ用の触媒処理を行う。銅メッキ層は、触媒層２０が形成された面に形成される。そして、図６のように表面の配線層２ａ，２ｂにフォトリソグラフィ等により所定の回路パタンを形成し、その後、ソルダーレジスト５を形成する（図７）。
【００１８】
次に、図８に示すように、電子部品のピン７を触媒処理が施されたスルーホール６内に挿入して電子部品を実装する。挿入時に、スルーホール６のピン７が接触する部分においては触媒層２０の一部がピン７により削り取られ、ピン７と配線２ａ，２ｂ，３ａ，３ｂとが導通する。ピン７を挿入したならば、化学銅メッキ処理を行う。このメッキ処理によって、触媒層２０が形成された部分およびピン７の表面に銅が析出し、図１に示すように銅メッキ層である被膜８が形成される。銅メッキ層の厚さは、１５μｍ〜３５μｍ程度に設定される。
【００１９】
なお、ピン７に銅メッキを析出させたくない領域がある場合や、銅メッキにより機能に影響を与える部品がある場合には、その領域や部品にマスキングを施したり、その領域や部品をメッキ液の液面上に出すようにすれば良い。
【００２０】
図９、１０は本発明に対する比較例を示したものであって、従来のようにスルーホールにメッキ処理を施した後にピン７を挿入する場合を示している。図９は図１と同様にピン７が挿入されたスルーホール部分の断面図であり、図１０はＢ−Ｂ断面図である。図９，１０に示す比較例では、基板１にスルーホール３１を形成したならば、スルーホール内壁および配線層２ａ，２ｂの表面に銅メッキ処理を施してメッキ層３０を形成する。メッキ層３０の膜厚は、被膜８と同様に１５μｍ〜３５μｍ程度である。そして、メッキ層３０が形成されたスルーホール３１内にピン７を挿入することにより、電子部品を基板１に実装する。配線２ａ，２ｂ，３ａ，３ｂとピン７とはメッキ層３０を介して導通することになる。
【００２１】
図９，１０に示す実装方法では、ピン７の弾性変形による接触圧力のみによりピン７と配線層２ａ，２ｂ，３ａ，３ｂとの導通を図っているため、充分な接触圧力を得るためにピン７の寸法公差を本願発明よりも大きくする必要がある。そのため、メッキ厚さも含めたスルーホール内径に関して高い寸法精度が要求され、例えば、±０．０２５ｍｍ程度の公差が必要とされる。
【００２２】
しかしながら、スルーホール３１はドリリング等の切削加工により形成され、さらに、ピン挿入前にスルーホール内壁にメッキ層３０を形成するため、切削加工の寸法誤差とメッキ層３０の厚さ寸法誤差との両方がスルーホール内径の誤差に影響し、常に上述したような公差内に納めるのは難しい。そして、スルーホール３１にはメッキ層３０が予め形成されているため、スルーホール内径が基準よりも小さい場合には、図１１に示すようにピン挿入時にメッキ層３０が削られやすくなって導電性異物３０ａが発生しやすくなる。この導電性異物３０ａが脱落して配線等に付着すると、短絡不良が発生することになる。
【００２３】
図１１は、スルーホール内径が小さい場合に発生し得る状況を模式的に示したものである。メッキ層３０の一部が削られて、ピン７と配線２ａ，３ａとの間に隙間３２が生じている。また、スルーホール内径が小さいと挿入時の力も大きくなり、クラック７ａの発生等によるピン７の損傷や、基板１の損傷が生じやすくなる。図１１では、スルーホール３１の左側の基板１が変形し、配線層２ｂの剥離や配線層３ａとメッキ層３０との間に隙間が生じたりしている。
【００２４】
逆に、スルーホール内径が基準よりも大きい場合には、ピン７とスルーホール内壁との接触圧が小さくなりすぎる。図１０に示すように、ピン７は符号Ｃで示す部分の側面でしかメッキ層３０と接触していないため、接触圧が小さくなると充分な導通が得られない場合も出てくる。
【００２５】
一方、本実施の形態では、被膜８が形成される前のスルーホール６にピン７を挿入する構成であるため、ピン挿入時に導電性異物が発生しない。また、スルーホール内径寸法はメッキ厚寸法の誤差の影響を受けず切削時の誤差にだけ依存するので、スルーホール６に関する寸法精度の管理がし易くなる。そのため、図１１に示すような不具合の発生を防止することができる。
【００２６】
また、前述したように、ピン７をスルーホール６に挿入した後に導電性の被膜８を形成しているため（図１，２参照）、被膜８を介した電気的接合も行われる。ピン７の外径およびスルーホール６の内径の寸法誤差によらず、それらの間の電気的接続を確実に行うことができ、信頼性向上を図ることができる。さらに、被膜を介して導通が図れるため、図９，１０の場合ほど接触圧力が大きくなくても良く、ピン７の公差を小さくしてピン７の弾性変形量小さくすることが可能となる。その結果、ピンの損傷等を防止することができる。
【００２７】
−第２の実施の形態−
上述した第１の実施の形態ではメッキ処理が施されていないスルーホール６にピン７を挿入し、ピン挿入後に導電性の被膜８をメッキ処理等により形成したが、第２の実施の形態では、充分な導通を得るのに必要とされるメッキ厚さよりも薄いメッキ層４０（図１２参照）を予めスルーホールに形成しておき、メッキ層４０が形成されたスルーホールにピン７を挿入するようにした。ピン挿入後は、第１の実施の形態と同様に被膜８を形成する。
【００２８】
すなわち、図３に示した基板１に対して、図４〜図７に示すスルーホール形成工程、触媒処理工程、回路パタン形成工程およびソルダーレジスト形成工程を順に行う。次いで、図１２に示すように、触媒処理が施されたスルーホール壁面および配線層２ａ，２ｂの表面に化学銅メッキ処理を行い、それぞれにメッキ層４０を形成する。メッキ層４０の膜厚は３〜５μｍ程度に設定される。なお、本実施の形態ではソルダーレジスト形成工程の次にメッキ層４０を形成する工程を配したが、例えば、回路パタン形成工程の前にメッキ層４０を形成しても良い。
【００２９】
次いで、電子部品のピン７をスルーホール４１内に挿入する。スルーホール４１内にピン７を挿入したならば、図１４に示すように、化学銅メッキ処理によりメッキ層４０およびピン７の露出部分に被膜８を形成する。図１５は図１４のＤ−Ｄ断面図であり、第１の実施の形態の図２と同様の図である。被膜８は、スルーホール内のピン７の表面およびスルーホール内壁にも形成される。そのため、ピン７と配線層２ａ，２ｂ，３ａ，３ｂとは、被膜８およびメッキ層４０を介して導通しており、電気的接続状態は第１の実施の形態よりもさらに向上する。
【００３０】
上述したように、メッキ層４０の膜厚は、本来必要とされる膜厚（１５μｍ〜３５μｍ程度）に対して約１／１０程度と薄いため、このときのメッキ膜厚の誤差はスルーホール内径ｄ３（図１４参照）の誤差に対してほとんど無視できるくらいに小さいものとなる。そのため、第１の実施の形態と同様に、スルーホール内径ｄ３の寸法精度の向上を図ることができ、図１１に示すような不具合の発生を防止することができる。
【００３１】
また、スルーホール４１の寸法精度が向上するので、ピン７を挿入したときに導電性異物３０ａ（図１１）がほとんど発生しない。そして、導電性異物３０ａが生じた場合でも、削り取られる導電性異物３０ａが小さくメッキ層４０との密着力が弱いため、高圧洗浄等で洗浄することにより導電性異物３０ａを容易に除去することができる。
【００３２】
なお、本実施の形態においても、ギャップ最大寸法ｄ２の大きさを基板１の厚さの０．１倍以上とすることによりメッキの付き回り性が確保でき、スルーホール壁面およびピン７の表面に形成される被膜８の厚さを、ピン７が挿入されていないスルーホール６にメッキ処理を施した場合と同等の厚さにすることができる。その結果、被膜８による接続信頼性を確保することができる。
【００３３】
上述した実施の形態では、例えば、配線層２ａ，２ｂ，３ａ，３ｂは回路を実現している。また、被膜８やメッキ層４０を銅メッキで形成する場合を例に説明したが、銅メッキ以外のメッキを施しても良い。上述した一連の実装工程は一例を示したものであって、本発明はプリント基板の製造方法であるフルアディティブ工法やパートリアディティブ工法にも適用することができ、上述した実施の形態と同様の効果を得ることができる。なお、上述した実施の形態における基板１の厚さや孔径等は一例を示したものであって、本発明はこれに限定されるものではない。
【図面の簡単な説明】
【図１】本発明による基板実装方法の第１の実施の形態を説明する図であり、電子部品が実装された基板のスルーホール部分の断面図である。
【図２】図１のＡ−Ａ断面図である。
【図３】基板１の断面図である。
【図４】スルーホール形成工程を示す図である。
【図５】触媒処理工程を示す図である。
【図６】回路パタン形成工程を示す図である。
【図７】ソルダーレジスト形成工程を示す図である。
【図８】ピン挿入工程を示す図である。
【図９】比較例を示す断面図である。
【図１０】図９のＢ−Ｂ断面図である。
【図１１】スルーホール内径が小さい場合に発生し得る状況を示した模式図である。
【図１２】第２の実施の形態におけるメッキ層４０の形成工程を説明する図である。
【図１３】ピン挿入工程を示す図である。
【図１４】第２の実施の形態の実装方法により形成された基板１の断面を示す図である。
【図１５】図１４のＤ−Ｄ断面図である。
【符号の説明】
１ 基板
２ａ，２ｂ，３ａ，３ｂ 配線層
５ ソルダーレジスト
６，３１，４１ スルーホール
７ ピン
８ 被膜
２０ 触媒層
３０，４０ メッキ層
３０ａ 導電性異物
ｄ２ ギャップ最大寸法

Claims (4)

1. プレスフィットピンを有する電子部品の基板実装方法であって、
   回路が形成された基板に、金属メッキが施されていないスルーホールを前記回路を貫通するように形成する第１の工程と、
   前記第１の工程で形成されたスルーホールに前記電子部品のプレスフィットピンを挿入する第２の工程と、
   前記第２の工程の後に、前記スルーホールの壁面を含む所定基板領域および前記ピンの表面に導電性材料による被膜を形成する第３の工程と、を有することを特徴とする電子部品の基板実装方法。
2. プレスフィットピンを有する電子部品の基板実装方法であって、
   回路が形成された基板に、導電性被膜が形成されたスルーホールを前記回路を貫通するように形成する第１の工程と、
   前記第１の工程で形成されたスルーホールに前記電子部品のプレスフィットピンを挿入する第２の工程と、
   前記第２の工程の後に、前記スルーホールの壁面を含む所定基板領域および前記ピンの表面に導電性材料による被膜を形成する第３の工程と、を有することを特徴とする電子部品の基板実装方法。
3. 請求項２に記載の基板実装方法において、
   前記第１の工程における導電性被膜の厚さを、前記第３の工程における導電性被膜の厚さよりも薄くしたことを特徴とする基板実装方法。
4. 請求項１〜３のいずれかに記載の基板実装方法において、
   前記ピンの前記スルーホール壁面に接触していない面と前記スルーホールとのギャップ最大寸法が前記基板の厚さの０．１倍以上となるように、前記基板の厚さおよび前記スルーホールの孔径を設定したことを特徴とする基板実装方法。

Images