CN104144566A - 多层基板及其制造方法 - Google Patents

Abstract

本发明涉及多层基板及其制造方法。多层基板（1）具备：层叠的多个树脂膜（10）；电子部件（20），插入到多个树脂膜（10）中的一部分树脂膜（10c～10e）所具有的贯通孔（11）；以及导电性的连接构件（40f），设置在与一部分树脂膜（10c～10e）邻接的树脂膜（10f），与电子部件（20）的主面（20a）连接，在具有贯通孔（11）的树脂膜（10d、10e）的表面上，在贯通孔（11）的旁边的位置设置有与电子部件（20）的侧面（20c）接触并且与连接构件（40f）导通的导体图案（30d、30e）。

Description

多层基板及其制造方法

技术领域

本发明涉及对层叠了多个树脂膜的层叠体一边加压一边加热而形成的多层基板及其制造方法。

背景技术

在专利文献1公开了这样的多层基板。在该多层基板中，在形成于层叠的多个树脂膜中的一部分的树脂膜的贯通孔插入有芯片（chip）部件。芯片部件具有电极，电极的主面即电极的下表面与位于其正下方的通路（via）连接。通路与多层基板内的导体图案一同构成基板内的布线。此外，通路通过使导电膏（paste）烧结而形成。

另外，虽然在专利文献1公开的多层基板中芯片部件的电极的下表面与通路连接，但是，在以往的多层基板中，既有芯片部件的电极的上表面与通路连接的，也有芯片部件的电极的上表面和下表面这两个面与通路连接的。

现有技术文献

专利文献

专利文献1：特开2008-147254号公报。

发明内容

发明要解决的课题

但是，在上述的多层基板中，只有芯片部件的上表面和下表面的至少一方的主面与通路连接，芯片部件与基板内的布线的连接处少，因此，存在连接可靠性低的问题。例如，当通路用的导电膏的量不足时，即，当引起导电膏量的填充不足时，芯片部件与通路之间会变得连接不良，其结果是，芯片部件与基板内的布线变得导通不良。

另外，这样的问题不限于对芯片部件的主面连接通路的情况，在对芯片部件的主面连接镀层或金属箔等导体图案的情况下也同样产生。此外，这样的问题不限于在贯通孔插入有芯片部件的多层基板，在贯通孔插入有其它电子部件的多层基板中也同样产生。

鉴于上述方面，本发明的目的在于，提供一种提高了电子部件与基板内的布线的连接可靠性的多层基板及其制造方法。

用于解决课题的方案

为了达成上述目的，在方案1所述的发明中，其特征在于，具备：进行层叠的多个树脂膜10；插入到多个树脂膜中的一部分树脂膜所具有的贯通孔11，具有主面20a、60a和侧面20c、60c的电子部件20、60，其中，所述主面位于贯通孔的轴方向端部，所述侧面与构成贯通孔的壁面相向；以及设置在作为多个树脂膜中的不具有贯通孔的树脂膜且与一部分树脂膜邻接的树脂膜，与电子部件的主面连接的导电性的连接构件40f、30f，在所述一部分树脂膜的表面上，在贯通孔的旁边的位置，设置有与电子部件的侧面接触并且与连接构件导通的导体图案30、30d、30e。

在本发明中，经由第一电极21和第二电极22连接电子部件的主面20a、20b和连接构件40f，并且经由连接构件30d、30e连接电子部件的侧面与导体图案30。因此，根据本发明，与只将电子部件的主面20a、20b与基板内的布线连接的情况相比，电子部件与基板内的布线的连接处增加，因此，电子部件与基板内的布线的连接可靠性提高。

另外，在本说明书以及权利要求书中记载的各单元的括号内的附图标记是示出与后述的实施方式所记载的具体的单元的对应关系的一个例子。

附图说明

图1是本申请发明的第一实施方式中的多层基板的截面图。

图2是示出构成图1的多层基板的多个树脂膜层叠的样子的立体图。

图3A是示出第一实施方式中的多层基板的制造工序中的树脂膜的准备工序的截面图。

图3B是示出继图3A之后的树脂膜的准备工序的截面图。

图3C是示出继图3B之后的树脂膜的准备工序的截面图。

图4A是示出第一实施方式中的多层基板的制造工序中的树脂膜的层叠工序的截面图。

图4B是示出第一实施方式中的多层基板的制造工序中的芯片部件的插入工序的截面图。

图4C是示出继图4B所示的芯片部件的插入工序之后执行的芯片部件的插入工序的截面图。

图4D是示出第一实施方式中的多层基板的制造工序中的层叠体的加压加热工序的截面图。

图5是本申请发明的第二实施方式中的多层基板的截面图。

图6A是示出第二实施方式中的多层基板的制造工序中的树脂膜的准备工序的截面图。

图6B是示出继图6A所示的树脂膜的准备工序之后的树脂膜的准备工序的截面图。

图7是本发明的第三实施方式中的多层基板的截面图。

图8是示出第三实施方式中的多层基板的制造工序中的层叠体的加压加热工序的截面图。

图9是示出第三实施方式中的多层基板的制造工序中的插脚（pin）的插入工序的截面图。

图10是示出本申请发明的另一个实施方式中的多层基板的插脚的外观图。

具体实施方式

以下，基于附图对本发明的实施方式进行说明。另外，在以下的各实施方式彼此之中，对相互相同或均等的部分标注相同附图标记进行说明。

（第一实施方式）

如图1、图2所示，多层基板1是内置有电子部件的部件内置型基板，对层叠了多个树脂膜10的层叠体进行加热模压而成形。

多个树脂膜10由热塑性树脂构成，相互粘接。在图1、图2所示的例子中，层叠有6个树脂膜10。将6个树脂膜10从上按顺序分别称为第一～第六树脂膜10a～10f。第一～第六树脂膜10a～10f中的第三～第五树脂膜10c、10d、10e具有贯通孔11，第一、第二以及第六树脂膜10a、10b、10f不具有贯通孔11。第六树脂膜10f与具有贯通孔11的第五树脂膜10e邻接。因而，第三～第五树脂膜10c～10e相当于权利要求书所述的一部分树脂膜，第六树脂膜10f相当于权利要求书所述的作为不具有贯通孔11的树脂膜且与一部分树脂膜邻接的树脂膜。

在第三～第五树脂膜10c～10e所具有的贯通孔11插入有芯片部件20。芯片部件20是半导体芯片、芯片电容器（chip condenser）、芯片电阻等芯片型的电子部件。芯片部件20具有作为主面的下表面20a以及上表面20b和侧面20c。主面20a、20b位于贯通孔11的轴方向端部。侧面20c位于贯通孔11的内部，与构成贯通孔11的壁面相向。

芯片部件20在两侧的侧方端部分别设置有第一、第二电极21、22。第一、第二电极21、22由金属材料等导电性材料构成。第一、第二电极21、22的表面面向芯片部件20的主面20a、20b和侧面20c这两方，从芯片部件20的主面20a、20b和侧面20c的任一方都能进行电连接。芯片部件20具有具备第一、第二电极21、22的结构。

第一、第二电极21、22的下表面21a、21b与设置在第六树脂膜10f的作为层间连接构件的通路40f连接。该连接意味着物理方式以及电方式的连接。第一、第二电极21、22经由通孔40f与设置在第六树脂膜10f的下表面的导体图案30f导通。该通路40f相当于权利要求书所述的与电子部件的主面连接的导电性的连接构件。

此外，在第一～第五树脂膜10a～10e的上表面设置有导体图案30。设置在第一～第五树脂膜10a～10e以及第六树脂膜10f的各导体图案30经由设置在各树脂膜中的通路40相互导通。因而，设置在第一～第六树脂膜10a～10f的各导体图案30a～30f与第一、第二电极21、22电连接，与通路40一同构成与第一、第二电极21、22连接的布线。

而且，分别设置在第四、第五树脂膜10d、10e的上表面的导体图案30d、30e从通路40的位置一直配置到贯通孔11的旁边的位置，这些导体图案30d、30e的侧面31与第一、第二电极21、22的侧面21c、22c接触。因为使导体图案30的侧面31与第一、第二电极21、22接触，所以关于导体图案30，厚的更优选。

接着，对本实施方式的多层基板1的制造方法进行说明。多层基板1通过按顺序进行树脂膜10的准备工序、树脂膜10的层叠工序、芯片部件20的插入工序以及层叠体的加压加热工序来制造。

在树脂膜10的准备工序中，准备包括具有贯通孔11的树脂膜10和不具有贯通孔11的树脂膜10的多个树脂膜10。具有贯通孔11的树脂膜10是图1的第三～第五树脂膜10c～10e，不具有贯通孔11的树脂膜10是图1的第一、第二、第六树脂膜10a、10b、10f。

在此，对准备第四、第五树脂膜10d、10e进行具体说明。首先，如图3A所示，在树脂膜10的一方的表面设置铜箔等导体箔之后，通过光刻法（photolithography）和蚀刻（etching）对导体箔进行构图，形成导体图案30。此时，形成的导体图案30还存在于贯通孔11的预定形成区域及其旁边的区域。

接下来，如图3B所示，在树脂膜10形成贯通孔11。此时，通过激光加工或冲压加工连存在于贯通孔11的预定形成区域的导体箔也除去。由此，在贯通孔11的旁边设置导体图案30。

接下来，如图3C所示，在通过激光加工形成通路孔（via hole）12之后，在通路孔12内填充用于形成通路40的导电膏13。通过以上，完成第四、第五树脂膜10d、10e的准备。

另外，对于第三树脂膜10c，能通过对上述的第四、第五树脂膜10d、10e的准备工序变更所形成的导体图案30的形状和位置来进行准备。对于第一、第二树脂膜10a、10b，能通过对上述的第四、第五树脂膜10d、10e的准备工序省略贯通孔11的形成并且变更所形成的导体图案30的形状和位置来进行准备。对于第六树脂膜10f，能通过对上述的第四、第五树脂膜10d、10e的准备工序省略贯通孔11的形成并且变更所形成的导体图案30的形状和位置，进而追加与芯片部件20电连接的通路40f等来进行准备。另外，对于第六树脂膜10f，虽然与第一、第二树脂膜10a、10b的准备同样地在树脂膜的上表面设置导体箔、在下表面形成通路40，但是，在层叠时其上下表面颠倒。

在树脂膜10的层叠工序中，如图4A所示，对准备的第三～第六树脂膜10c～10f进行层叠而形成树脂膜10的层叠体。由此，第三～第五树脂膜10c～10e的贯通孔11相连，在层叠体形成插入芯片部件20的凹部。

在芯片部件20的插入工序中，如图4B所示，在树脂膜10的层叠体的凹部插入芯片部件20。此后，如图4C所示，以盖住树脂膜10的层叠体的凹部的方式层叠第一、第二树脂膜10a、10b。由此，形成第一～第六树脂膜10a～10f的层叠体。

接下来，在加压加热工序中，如图4D所示，通过埋设有加热器的一对热压板50对第一～第六树脂膜10a～10f的层叠体一边加压一边加热。由此，各树脂膜10相互粘接而成为一体化，并且树脂流动而填补间隙，芯片部件20与树脂膜10成为一体化。像这样，使树脂膜10和芯片部件20总括起来进行一体化。另外，通过此时的加热，导电膏13所包含的粉末进行烧结而形成通路40。通过以上，制造图1所示的多层基板1。

像以上说明的那样，在本实施方式中，在具有贯通孔11的第四、第五树脂膜10d、10e的上表面中的贯通孔11的旁边的位置设置有与芯片部件20的第一、第二电极21、22的侧面21c、22c接触的导体图案30d、30e。该导体图案30d、30e与接合在芯片部件20的第一、第二电极21、22的下表面21a、22a的通路40导通。因此，本实施方式的多层基板1与芯片部件20的第一、第二电极21、22只与通路40电连接的情况相比，第一、第二电极21、22与基板内的布线的连接处增加，提高了芯片部件20与基板内的布线的连接可靠性。

（第二实施方式）

如图5所示，在本实施方式中，设置在第四、第五树脂膜10d、10e的导体图案30d、30e在贯通孔11的周缘部具有以进入到贯通孔11的方式弯曲的弯曲部32，该弯曲部32的前端测部分33的表面与芯片部件20的侧面20c接触。

这样的结构可通过在第一实施方式中说明的第四、第五树脂膜10d、10e的准备工序中进行如下变更来实现。即，如图6A所示，以使导体图案30的端部34位于贯通孔11的预定形成区域的内部的方式形成导体图案30。此后，如图6B所示，一边残留导体图案30一边形成贯通孔11。由此，形成导体图案30的端部34从贯通孔11的周缘部向贯通孔11的中心侧突出的导体图案30。

然后，在芯片部件20的插入工序中，在将芯片部件20插入到贯通孔11时，导体图案30通过芯片部件20在弯曲部32弯曲，导体图案30与芯片部件20的侧面20c接触。

根据本实施方式，与使导体图案30的侧面（端面）与芯片部件20的侧面20c接触的情况相比，能增大芯片部件20的侧面20c与导体图案30的接触面积。

（第三实施方式）

如图7所示，在本实施方式的多层基板100中，对第一实施方式的多层基板1将芯片部件20变更为插脚60。

插脚60是针状的连接构件，是将多层基板100的布线与外部进行电连接的电子部件。插脚60具有主面60a和侧面60c。插脚60的长尺寸方向端部的前端面为主面60a，沿长尺寸方向的面为侧面60c。因而，插脚60的主面60a位于贯通孔11的轴方向端部。插脚60的侧面60c位于贯通孔11的内部，与构成贯通孔11的壁面相向。

在图7所示的例子中，作为多个树脂膜10，层叠有8个树脂膜10a～10h。在不具有贯通孔11的树脂膜10f设置有主面连接用的导体图案30f。插脚60的主面60a与该主面连接用的导体图案30f接触。该主面连接用的导体图案30f经由设置在各树脂膜10的表面的导体图案30和通路40导通。该主面连接用的导体图案30f相当于权利要求书所述的与电子部件的主面连接的连接构件。

此外，在本实施方式中，也与第一实施方式同样地，在具有贯通孔11的膜10的表面中的贯通孔11的旁边的位置设置有导体图案30。在图7所示的例子中，在第一～第五树脂膜10a～10e的上表面中的贯通孔11的旁边的位置设置有导体图案30a～30e。这些导体图案30a～30e的侧面31与插脚60的侧面60c接触。与插脚60的侧面60c接触的导体图案30a～30e经由通路40与主面连接用的导体图案30f导通。

接着，对本实施方式的多层基板100的制造方法进行说明。本实施方式的多层基板100的制造方法与第一实施方式的不同点在于，在层叠体的加压加热工序之后进行插脚60的插入工序，其它与第一方式相同。

即，在树脂膜的准备工序中，准备包括具有贯通孔11的树脂膜10和不具有贯通孔11的树脂膜10的多个树脂膜10。此时，作为具有贯通孔11的树脂膜10，准备在贯通孔11的旁边的位置设置有导体图案30a～30e的树脂膜。另一方面，作为不具有贯通孔11的树脂膜10，准备设置有主面连接用的导体图案30f的树脂膜。

接下来，如图8所示，在进行树脂膜10的层叠工序之后，进行层叠体的加压加热工序。由此，各树脂膜10相互粘接而成为一体化。此外，通过此时的加热，导体膏所包含的粉末进行烧结而形成通路40。

接下来，如图9所示，在插脚60的插入工序中，将插脚60插入到贯通孔11。由此，使插脚60的主面60a与主面连接用的导体图案30f接触，并且使插脚60的侧面60c与设置在贯通孔11的旁边的导体图案30a～30e的侧面31接触。通过以上，制造图7所示的多层基板100。

在本实施方式中，除了插脚60的主面60a以外，还使插脚60的侧面60c与导体图案30接触，因此，与只使插脚60的主面60a与导体图案30接触的情况相比，插脚60的接触面积增加，提高了插脚60与基板内的布线的连接可靠性。

（其它实施方式）

本发明不限定于上述的实施方式，能像下述的那样在权利要求书所述的范围内进行适宜变更。

（1）在第一实施方式中，在准备第四、第五树脂膜10d、10e时，以存在于贯通孔11的预定形成区域及其旁边的区域的方式形成导体图案30，形成贯通孔11并且除去导体图案30的一部分。与此相对地，也可以在形成贯通孔11之前，以不存在于贯通孔11的预定形成区域而存在于其旁边的区域的方式形成导体图案30。

（2）虽然在第一、第二实施方式中使芯片部件20的第一、第二电极21、22的下表面21a、22a与通路40连接，但是，也可以代替通路40，使其与由镀层或金属箔构成的导体图案30等其它连接构件连接。

（3）虽然在第一、第二实施方式中使作为芯片部件20的一方的主面的下表面20a与通路40连接，但是，也可以使作为芯片部件20的另一方的主面的上表面20b与通路40连接。

（4）虽然在第一、第二实施方式中将与芯片部件20的第一、第二电极21、22的侧面21c、22c接触的导体图案30设置在作为第四、第五树脂膜10d、10e的一方的表面的上表面，但是，也可以设置在作为另一方的表面的下表面。

（5）虽然在第三实施方式中插脚60是单独的部件，但是，也可以如图10所示，插脚60构成插入部件61的被称为脚的插入部。

（6）虽然在第三实施方式中在层叠体的加压加热工序之后进行了插脚60的插入工序，但是，在将插脚60内置于多层基板的情况下，也可以与第一实施方式同样地在插脚60的插入工序之后进行层叠体的加压加热工序。

（7）虽然在第三实施方式中使设置在具有贯通孔11的树脂膜10的表面上的贯通孔11的旁边的位置的导体图案30的侧面31与插脚60的侧面60c接触，但是，也可以像第二实施方式那样，使导体图案30的弯曲部的前端侧部分的表面与插脚60的侧面60c接触。

（8）虽然在上述各实施方式中多个树脂膜10由热塑性树脂构成，但是，不限于此，多个树脂膜10也可以全部由热固化性树脂构成。此外，也可以并用由热塑性树脂构成的树脂膜和由热固化性树脂构成的树脂膜作为多个树脂膜10。

（9）上述各实施方式并不是相互没有关系，除了明显不能组合的情况以外，能进行适宜组合。此外，显然，在上述各实施方式中，关于构成实施方式的要素，除了特别明示了是必需的情况以及认为是在原理上明显必需的情况等以外，未必是必需的。

Claims (8)

1.一种多层基板，其特征在于，具备：

层叠的多个树脂膜（10）；

电子部件（20、60），插入到所述多个树脂膜中的一部分树脂膜所具有的贯通孔（11），具有位于所述贯通孔的轴方向端部的主面（20a、60a）和与构成所述贯通孔的壁面相向的侧面（20c、60c）；以及

导电性的连接构件（40f、30f），设置在作为所述多个树脂膜中的不具有所述贯通孔的树脂膜且与所述一部分树脂膜邻接的树脂膜，与所述电子部件的主面连接，

在所述一部分树脂膜的表面上，在所述贯通孔的旁边的位置，设置有与所述电子部件的侧面接触并且与所述连接构件导通的导体图案（30、30d、30e）。

2.根据权利要求1所述的多层基板，其特征在于，

在所述导体图案中，其侧面（31）与所述电子部件的侧面接触。

3.根据权利要求1所述的多层基板，其特征在于，

所述导体图案具有以使其前端侧部分进入到所述贯通孔的方式在所述贯通孔的周缘部弯曲的弯曲部（32），所述弯曲部的前端侧部分（33）的表面与所述电子部件的侧面接触。

4.根据权利要求1至3的任一项所述的多层基板，其特征在于，

所述电子部件是芯片部件（20）。

5.根据权利要求1至3的任一项所述的多层基板，其特征在于，

所述电子部件是连接用的插脚（60）。

6.根据权利要求1至3的任一项所述的多层基板，其特征在于，

所述电子部件（20）具有形成在与构成所述贯通孔（11）的壁面相向的侧面（20c）的电极（21、22）。

7.一种多层基板的制造方法，其中，所述多层基板是根据权利要求1所述的多层基板，所述多层基板的制造方法的特征在于，具备：

准备工序，准备包括具有贯通孔（11）的树脂膜和不具有所述贯通孔的树脂膜的多个树脂膜（10）；

层叠工序，层叠所述多个树脂膜；

插入工序，在所述层叠工序之后，在所述贯通孔插入电子部件（20、60）；以及

加压加热工序，在所述插入工序之后，通过对层叠的所述多个树脂膜一边加压一边加热，从而使所述多个树脂膜一体化，并且使所述多个树脂膜与所述电子部件一体化，

在所述准备工序中，作为具有所述贯通孔的树脂膜，准备在所述贯通孔的旁边的位置设置有导体图案（30、30d、30e）的树脂膜，并且作为不具有所述贯通孔的树脂膜，准备设置有用于与所述电子部件的主面（20a、60a）连接的所述连接构件（40f、30f）的树脂膜，

在所述插入工序中，通过将所述电子部件插入到所述贯通孔，从而使所述电子部件的主面与所述连接构件接触，并且使所述电子部件的侧面（20c、60c）与所述导体图案接触。

8.一种多层基板的制造方法，其中，所述多层基板是根据权利要求1所述的多层基板，所述多层基板的制造方法的特征在于，具备：

准备工序，准备包括具有贯通孔（11）的树脂膜和不具有所述贯通孔的树脂膜的多个树脂膜（10）；

层叠工序，层叠所述多个树脂膜；

加压加热工序，在所述层叠工序之后，通过对层叠的所述多个树脂膜一边加压一边加热，从而使所述多个树脂膜一体化；以及

插入工序，在所述加压加热工序之后，在所述贯通孔插入电子部件（60），

在所述准备工序中，作为具有所述贯通孔的树脂膜，准备在所述贯通孔的旁边的位置设置有导体图案（30）的树脂膜，并且作为不具有所述贯通孔的树脂膜，准备设置有用于与所述电子部件的主面（60a）连接的所述连接构件（30f）的树脂膜，

在所述插入工序中，通过将所述电子部件插入到所述贯通孔，从而使所述电子部件的主面与所述连接构件接触，并且使所述电子部件的侧面（60c）与所述导体图案接触。