JP2002329977A - 多層回路基板及びその製造方法 - Google Patents

Abstract

(57)【要約】 （修正有） 【課題】 機構的にシンプルで、強度が強く、高速化・
高密度化に対応できる多層回路基板の製造方法を提供す
る。 【解決手段】 まず、１層目１２ａ〜５層目の単位基板
を所定の接着剤１４を介して積層し、圧着した後、所定
の位置にスルーホール１３ａを形成し、その内壁にメッ
キ層１５を形成して積層体を形成する。この場合、積層
する単位基板の厚さを、後にスルーホール１３ａに挿入
する電子部品３のピン４の長さより一層分厚くなるよう
に、積層体の最下層をピン４と導通しないダミーの基板
とする。次に、６層目〜７層目１２ｇを所定の接着剤１
４を介して積層し、圧着した後、所定の位置にスルーホ
ール１３ｂを形成し、その内壁にメッキ処理を施して積
層体を形成する。そして、これら２つの積層体を所定の
接着剤１４を用いて固着させる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、Ｃｏｍｐａｃｔ
ＰＣＩ等のバックプレーン等に使用するのに適した多層
回路基板に係り、特に高速化／高密度化に対応すべく改
良を施した多層回路基板及びその製造方法に関するもの
である。

【０００２】

【従来の技術】多層回路基板の一種として従来から汎用
されているバックプレーン等において、その部品面に電
子部品を装着するには、図５に示したように、バックプ
レーン基板１に形成されたスルーホール２に、電子部品
３に設けられた外部接続端子４（以下、ピンという）を
挿入して、バックプレーン基板１を貫通させ、前記ピン
４の先端部を上記部品面５とは反対側の半田面６に突出
させ、その先端部を半田面６に固着させていた。

【０００３】また、従来のバックプレーンは、各スロッ
ト間の信号を単純に並列接続するものが多かったが、近
年、各スロット間をクロスバスイッチ等で接続し、バッ
クプレーン基板の半田面にロジックの搭載を要するもの
が増えつつある。

【０００４】

【発明が解決しようとする課題】しかしながら、従来の
バックプレーンにおいては、図５に示したように、半田
面６に電子部品のピン４が突出しているため、半田面６
に直接ロジックＩＣ７を装着することができない。その
ため、図６に示したように、ロジックＩＣ７を取り付け
たロジック基板８を別途用意し、スタック用コネクタ９
を用いて、バックプレーンの半田面にこのロジック基板
を積み重ねる必要があり、部材点数が増大していた。ま
た、バックプレーンの部品面５に装着される電子部品３
のピン４の数は非常に多いため、半田面６にスタック用
コネクタ９を実装するスペースの確保が非常に困難であ
った。

【０００５】本発明は、上述したような従来技術の問題
点を解決するために提案されたものであり、その目的
は、機構的にシンプルで、強度が強く、高速化・高密度
化に対応できる多層回路基板及びその製造方法を提供す
ることにある。

【０００６】

【課題を解決するための手段】上記の目的を達成するた
め、請求項１に記載の発明は、それぞれ所定の配線パタ
ーンが形成された１又は２以上の単位基板を積層してな
る多層回路基板であって、前記多層回路基板には、その
表面に装着される電子部品の端子が挿入される端子装着
穴が前記多層回路基板を貫通しないように形成され、こ
の基板の背面には、その面に装着される他の電子部品用
の配線パターンが形成され、この配線パターンに対して
前記他の電子部品が装着されていることを特徴とするも
のである。

【０００７】また、請求項２に記載の発明は、それぞれ
所定の配線パターンが形成された複数の単位基板を積層
してなる第１の積層体の所定の位置に、第１の積層体を
貫通するスルーホールが形成され、同様にして作成され
た１又は２以上の他の積層体が、前記第１の積層体と固
着されてなる多層回路基板であって、前記各積層体に形
成されたスルーホールが互いに連通しないように構成さ
れ、前記多層回路基板の表面に装着される電子部品の端
子が、前記第１の積層体に形成されたスルーホール内に
装着されていることを特徴とするものである。

【０００８】上記のように構成された請求項１又は請求
項２に記載の発明によれば、多層回路基板の表面に装着
される電子部品の端子が基板を貫通しないように構成さ
れているので、多層回路基板の背面側に電子部品の端子
が突出することがない。その結果、多層回路基板の背面
側にロジックＩＣ等の機能素子を取り付ける必要が生じ
た場合にも、従来のような取り付け部材を用いる必要は
ない。

【０００９】請求項３に記載の発明は、請求項２に記載
の多層回路基板において、前記第１の積層体に形成され
たスルーホールと第１の積層体に固着された他の積層体
の表面とによって端子装着穴が形成され、前記第１の積
層体に形成されたスルーホールに電子部品を装着した場
合に、前記電子部品に設けられた端子の先端部と、前記
端子装着穴の底部との間に所定の間隔が形成されるよう
に構成されていることを特徴とする。上記のように構成
された請求項３に記載の発明によれば、電子部品に設け
られた端子の先端部が、端子装着穴の底部に露出した接
着剤等と接触することを防止できるので、接触不良等の
生じない、信頼性の高い多層回路基板を得ることができ
る。

【００１０】請求項４に記載の発明は、表面に電子部品
を装着し、背面に他の電子部品を装着する多層回路基板
の製造方法において、それぞれ所定の配線パターンが形
成された１又は２以上の単位基板を積層すると共に、そ
の最下層に前記表面に装着される電子部品の端子と導通
しない層を積層して第１の積層体を形成し、その所定の
位置に第１の積層体を貫通するスルーホールを形成する
と共に、所定の配線パターンが形成された１又は２以上
の単位基板を積層して第２の積層体を形成し、その所定
の位置に第２の積層体を貫通するスルーホールを形成
し、各積層体に形成したスルーホールが互いに連通しな
いように前記第１の積層体と第２の積層体とを固着する
ことを特徴とするものである。

【００１１】請求項５に記載の発明は、請求項４に記載
の多層回路基板の製造方法において、前記第１の積層体
に形成されるスルーホールの長さが、少なくともその積
層体の最下層に設けられた層の厚さ分、前記表面に装着
される電子部品の端子の長さより大きく構成されている
ことを特徴とするものである。上記のように構成された
請求項４及び請求項５に記載の発明によれば、基板の表
面に装着される電子部品の端子がその基板を貫通しない
端子装着穴を備えた多層回路基板を容易に製造すること
ができる。

【００１２】

【発明の実施の形態】以下、本発明の実施の形態の一例
について図面を参照して具体的に説明する。なお、以下
に示す実施形態は、多層回路基板の一例として、部品面
の反対側に機能素子を搭載するバックプレーン（Ａｃｔ
ｉｖｅ Ｂａｃｋｐｌａｎｅ）に関するものである。

【００１３】（１）構成 （１−１）バックプレーン基板の構成 本実施形態においては、バックプレーン基板１は、図１
及び図２に示すように、表面にそれぞれ所望の配線パタ
ーン１１が形成された複数の単位基板１２ａ，１２ｂ，
……１２ｇを所定枚数積層した多層配線構造を有してい
る。このうち、最下層の単位基板１２ｇの背面には、バ
ックプレーン基板１の背面側にロジックＩＣなどの電子
部品を装着するための配線パターン１１Ｇが形成されて
いる。このバックプレーン基板１の表面側からは、その
表面側に装着する電子部品３のピン４を挿入するための
端子装着穴１３が形成されている。この端子装着穴１３
は、バックプレーン基板１を貫通することなく、その肉
厚の途中まで形成された有底孔（ブラインドホール）に
なっている。一方、バックプレーン基板１における最下
層の単位基板１２ｇの背面には、そこに形成された配線
パターン１１Ｇに対してロジックＩＣ７などを装着する
ための半田層１７が形成されている。

【００１４】さらに、図示しないが、バックプレーン基
板１を構成する各単位基板の表面に形成されている配線
パターン１１ａ〜１１ｇ及び裏面に形成されている配線
パターン１１Ｇの間を電気的に接続するために、バック
プレーン基板１の表面から裏面に貫通するスルーホール
が形成されている。

【００１５】このような構成を有する本実施形態のバッ
クプレーン基板を製造するには、図１に示したように、
まず、１層目（１２ａ）〜５層目（１２ｅ）の単位基板
を所定の接着剤１４を介して積層し、圧着した後、所定
の位置にスルーホール１３ａを形成し、その内壁にメッ
キ層１５を形成して積層体Ａを形成する。この場合、積
層する単位基板の厚さを、後にスルーホール１３ａに挿
入する電子部品３のピン４の長さより一層分厚くなるよ
うに構成する。言い換えれば、スルーホール１３ａに挿
入されるピン４との関係では、積層体Ａの最下層１２ｅ
をピン４と導通しないダミーの基板とする。

【００１６】次に、６層目（１２ｆ）〜７層目（１２
ｇ）を所定の接着剤１４を介して積層し、圧着した後、
所定の位置にスルーホール１３ｂを形成し、その内壁に
メッキ処理を施して積層体Ｂを形成する。そして、これ
ら２つの積層体Ａ、Ｂを所定の接着剤１４を用いて固着
させる。なお、図１に示したように、スルーホール１３
ａとスルーホール１３ｂとは、互いに連通しない位置に
形成されている。その結果、スルーホール１３ａ及び１
３ｂは、それぞれバックプレーン基板１を貫通しない袋
状の穴となっている。

【００１７】なお、２つの積層体Ａ、Ｂを圧着した場合
に、両積層体の間の接着面には、図２に示したように、
接着剤がはみ出して盛り上がることがあるが、本実施形
態のバックプレーン基板においては、積層体Ａの最下層
をピン４と導通しないダミーの基板としているため、電
子部品３と各単位基板に形成された配線パターンとの接
続に影響することはない。また、はみ出す接着剤の量が
多く、積層体Ａの最下層をダミーの基板とするだけでは
ピン４とはみ出した接着剤とが接触してしまう場合に
は、ダミーの基板の厚さ又は枚数を増やすことで対応す
ることができる。

【００１８】このようにして、２つの積層体Ａ、Ｂを接
着することにより、表面側からの端子装着穴１３と、裏
面側からのスルーホール１３ｂが形成されたバックプレ
ーン基板１に対しては、バックプレーン基板１全体を貫
通するようにスルーホール（図示せず）を穿孔し、この
スルーホールの内面にメッキ処理を施すことにより、各
単位基板の表面または裏面に形成されている配線パター
ン１１ａ〜１１ｅまたは１１Ｇの間を電気的に接続可能
とする。

【００１９】（１−２）電子部品の構成 本実施形態においては、図３に示すように、バックプレ
ーン基板１の部品面に装着される電子部品３の複数のピ
ン４は、その長さがバックプレーン基板１の厚さ“Ｈ”
より小さい、所定の長さ“Ｌ”に形成されている。すな
わち、ピン４の長さは、バックプレーン基板１に電子部
品３を装着した際に、ピンの先端部がバックプレーン基
板１を貫通せず、且つ、ピンの先端部と袋状の穴の底部
とが、上記ダミーの基板の厚さ分、短く構成されてい
る。

【００２０】また、図４に示したように、ピン４の形状
は、バックプレーン基板に形成されたスルーホールへの
圧入接続に適したいわゆるアクションピンとすることが
好ましい。なお、アクションピンとは、１本のピンが２
枚のバネ部材から形成され、これをバックプレーン基板
に圧入したとき、２枚のバネ部材が圧縮され、基板への
ストレスを減らし、圧入後はスルーホールの内壁に向け
て力が加えられるように構成されたものである。

【００２１】（１−３）バックプレーン基板への電子部
品及びロジックＩＣの装着 本実施形態においては、バックプレーン基板１のスルー
ホール１３ａへ電子部品３を装着した場合に、図２及び
図４に示したように、ピン４の先端部と袋状の穴の底部
との間には所定の間隔（本実施形態では、５層目の厚
さ）が形成されるように構成されているため、対向する
単位基板の表面に塗布された接着剤１４及びはみ出して
盛り上がった接着剤とピンの先端部とは接触することは
ない。

【００２２】また、バックプレーン基板１の半田面６へ
のロジックＩＣ７の装着は、図２に示したように、バッ
クプレーン基板の所望の位置に、ロジックＩＣ７に設け
られたＬ字形端子１６等の部分を半田付けし、この半田
層１７によってバックプレーン基板１に固定する。な
お、図示の実施例のようにバックプレーン基板１の背面
にスルーホール１３ｂを形成した場合に、このスルーホ
ール１３ｂを背面側に取り付ける電子部品のピンを挿入
する端子装着穴として利用することもできる。

【００２３】（２）作用・効果 このような構成を有する本実施形態のバックプレーン基
板によれば、複数枚の単位基板を積層した後に穴明けを
して、その内壁にメッキ層を形成しているので、第１及
び第２の積層体Ａ、Ｂを構成する単位基板の間で接着剤
がはみ出すことはない。一方、第１の積層体Ａと第２の
積層体Ｂの間の接着面では、両積層体を圧着した場合に
接着剤がはみ出し、盛り上がることがあるが、本実施形
態においては、第１の積層体Ａの最下層にピンと導通し
ないダミーの基板を重ね合わせてあるので、接着剤のは
み出し量が多い場合でも、接着剤とピンとが接触するこ
とはなく、基板と端子間の導通不良を防止することがで
きる。

【００２４】また、バックプレーン基板に実装する電子
部品のピンが基板を貫通しないように構成されているた
め、基板の部品面の反対側に、ロジックＩＣ等の機能素
子を搭載するための配線パターンを自由に形成すること
ができる。その結果、ロジックＩＣ等の機能素子を直接
基板に取り付けることができるので、部品点数を大幅に
削減することができ、機器の小型化が可能となる。ま
た、バックプレーン基板を貫通するスルーホールがない
ので、機構的にシンプルで、基板の強度も向上する。さ
らに、ロジックＩＣ等の機能素子を搭載するのに接続用
のコネクタを用いないので、信号の配線を最短の長さと
することができ、高速化に対して安定性と信頼性を向上
させることができる。

【００２５】このように、本実施形態の多層回路基板に
よれば、基板の表裏両面に電子部品を装着した場合で
も、各面毎に端子を密集して配置することが可能にな
り、しかも、別途ロジック基板が不要となるので、表裏
の電子部品を含めた基板全体の高さが小さくて済み、ま
た、基板の表面に配設される電子部品の端子を避けて裏
面の電子部品を配置するような制約もなくなるので、表
裏両面における集積度が各段に向上する。

【００２６】（３）他の実施の形態 なお、本発明は上記の実施の形態に限定されるものでは
なく、各種構成部材の形状や設置数は適宜変更可能であ
る。例えば、電子部品３の複数のピン４は、補強のため
にその表面にＮｉメッキ等の表面処理を施しても良い。
また、その長さは適宜調整することができ、ピンの先端
部がバックプレーン基板１を貫通しない長さであれば良
い。また、多層回路基板を構成する単位基板の数は適宜
設定することができ、また、その配線パターン、スルー
ホールの数等も任意に設定することができることは言う
までもない。

【００２７】

【発明の効果】以上説明したように、本発明の多層回路
基板によれば、従来のようなスタック方式に比べて部品
点数を削減することができ、機構的にシンプルで、強度
が強く、信頼性の高いバックプレーンを得ることができ
る。また、接続用のコネクタを用いないので、信号の配
線を最短の長さとすることができ、高速化に対して安定
性と信頼性を向上させることができる。

【図面の簡単な説明】

【図１】本発明に係る多層回路基板を構成する複数の単
位基板の構成を示す模式図

【図２】本発明に係る多層回路基板に電子部品及び機能
素子を搭載した状態を示す側断面図

【図３】本発明に係る多層回路基板への電子部品のピン
の取り付け状態を示す概略図

【図４】本発明に係る多層回路基板のスルーホールへの
電子部品のピンの取り付け状態を示す概略図

【図５】従来の多層回路基板への電子部品のピンの取り
付け状態を示す概略図

【図６】従来の多層回路基板に電子部品及び機能素子を
搭載した状態を示す側面図

【符号の説明】

１…バックプレーン基板 ２…スルーホール ３…電子部品 ４…ピン ５…部品面 ６…半田面 ７…ロジックＩＣ ８…ロジック基板 ９…スタック用コネクタ １１…配線パターン １２…単位基板 １３…端子装着穴 １３ａ、１３ｂ…スルーホール １４…接着剤 １５…メッキ層 １６…Ｌ字形端子 １７…半田層

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5E336 AA02 BB03 BC04 BC05 BC25 CC02 DD02 EE15 GG09 GG16 5E346 AA05 AA12 AA15 AA22 AA32 AA43 AA51 BB11 BB16 EE01 EE06 FF04 FF45 GG15 GG17 GG25 GG28 HH11 HH25 HH26 HH31

Claims (5)

【特許請求の範囲】
1. 【請求項１】 それぞれ所定の配線パターンが形成され
   た１又は２以上の単位基板を積層してなる多層回路基板
   であって、 前記多層回路基板には、その表面に装着される電子部品
   の端子が挿入される端子装着穴が前記多層回路基板を貫
   通しないように形成され、この基板の背面には、その面
   に装着される他の電子部品用の配線パターンが形成さ
   れ、この配線パターンに対して前記他の電子部品が装着
   されていることを特徴とする多層回路基板。
2. 【請求項２】 それぞれ所定の配線パターンが形成され
   た複数の単位基板を積層してなる第１の積層体の所定の
   位置に、第１の積層体を貫通するスルーホールが形成さ
   れ、同様にして作成された１又は２以上の他の積層体
   が、前記第１の積層体と固着されてなる多層回路基板で
   あって、 前記各積層体に形成されたスルーホールが互いに連通し
   ないように構成され、 前記多層回路基板の表面に装着される電子部品の端子
   が、前記第１の積層体に形成されたスルーホール内に装
   着されていることを特徴とする多層回路基板。
3. 【請求項３】 前記第１の積層体に形成されたスルーホ
   ールと第１の積層体に固着された他の積層体の表面とに
   よって端子装着穴が形成され、 前記第１の積層体に形成されたスルーホールに電子部品
   を装着した場合に、前記電子部品に設けられた端子の先
   端部と、前記端子装着穴の底部との間に所定の間隔が形
   成されるように構成されていることを特徴とする請求項
   ２に記載の多層回路基板。
4. 【請求項４】 表面に電子部品を装着し、背面に他の電
   子部品を装着する多層回路基板の製造方法において、 それぞれ所定の配線パターンが形成された１又は２以上
   の単位基板を積層すると共に、その最下層に前記表面に
   装着される電子部品の端子と導通しない層を積層して第
   １の積層体を形成し、その所定の位置に第１の積層体を
   貫通するスルーホールを形成すると共に、所定の配線パ
   ターンが形成された１又は２以上の単位基板を積層して
   第２の積層体を形成し、その所定の位置に第２の積層体
   を貫通するスルーホールを形成し、各積層体に形成した
   スルーホールが互いに連通しないように前記第１の積層
   体と第２の積層体とを固着することを特徴とする多層回
   路基板の製造方法。
5. 【請求項５】 前記第１の積層体に形成されるスルーホ
   ールの長さが、少なくともその積層体の最下層に設けら
   れた層の厚さ分、前記表面に装着される電子部品の端子
   の長さより大きく構成されていることを特徴とする請求
   項４に記載の多層回路基板の製造方法。