CN209496722U - 层叠线圈 - Google Patents

层叠线圈 Download PDF

Info

Publication number
CN209496722U
CN209496722U CN201790001018.0U CN201790001018U CN209496722U CN 209496722 U CN209496722 U CN 209496722U CN 201790001018 U CN201790001018 U CN 201790001018U CN 209496722 U CN209496722 U CN 209496722U
Authority
CN
China
Prior art keywords
conductive pattern
insulating substrate
substrate
bonding layer
coil
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201790001018.0U
Other languages
English (en)
Inventor
饭田汗人
乡地直树
伊藤慎悟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Application granted granted Critical
Publication of CN209496722U publication Critical patent/CN209496722U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils
    • H01F41/042—Printed circuit coils by thin film techniques
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K19/00—Liquid crystal materials
    • C09K19/04—Liquid crystal materials characterised by the chemical structure of the liquid crystal components, e.g. by a specific unit
    • C09K19/38—Polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/02—Fixed inductances of the signal type  without magnetic core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F5/00—Coils
    • H01F5/003—Printed circuit coils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/024—Dielectric details, e.g. changing the dielectric material around a transmission line
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F5/00—Coils
    • H01F2005/006—Coils with conical spiral form
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0141—Liquid crystal polymer [LCP]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0502—Patterning and lithography

Abstract

本实用新型提供一种层叠线圈，具备：第一基板，由第一绝缘基材和形成在该第一绝缘基材的第一导体图案构成；第二基板，由第二绝缘基材和形成在该第二绝缘基材的第二导体图案构成；接合层，将第一绝缘基材和第二绝缘基材以层叠状态接合，孔，遍及第一绝缘基材和第二绝缘基材而形成；以及导体，形成在孔，使第一导体图案的一部分和第二导体图案的一部分导通，接合层由热塑性树脂构成，第一绝缘基材以及第二绝缘基材与接合层相比，由在接合层的熔接温度下的变形量小的材料构成，第一导体图案以及第二导体图案是在第一基板和第二基板的层叠方向上具有线圈轴的线圈图案，接合层仅为一层，在第一导体图案与第二导体图案之间，具有仅隔着接合层的部分。

Description

层叠线圈
技术领域
本实用新型涉及将形成有导体图案的绝缘基材层叠而构成的层叠线圈。
背景技术
例如，在专利文献1示出了层叠了形成有线圈图案的两片基板的薄型的平面线圈。该平面线圈在一部分具备将第一基板和第二基板经由内侧绝缘层粘合的构造，该第一基板在树脂层埋入有第一线圈图案，该第二基板在树脂层埋入有第二线圈图案。
在先技术文献
专利文献
专利文献1：日本特开2012-89700号公报
实用新型内容
实用新型要解决的课题
通过将各自形成有线圈图案的两片基板层叠而构成的层叠线圈，能够采取层叠为一方的线圈图案与另一方的绝缘基材相对的构造(第一构造) 和层叠为线圈图案彼此相对的构造(第二构造)。图8是上述第一构造的层叠线圈的层叠前的剖视图，图9是上述第二构造的层叠线圈的层叠前的剖视图。
在图8所示的第一构造中，伴随着承载导体图案21、22的绝缘基材 11、12的变形，导体图案21、22会变形而使电特性变化。此外，在图9 所示的第二构造中，形成有导体图案21的绝缘基材11和形成有导体图案 22的绝缘基材12经由热固化性树脂层(预浸料坯层)40进行粘贴，难以使热固化性树脂流入到窄间距的导体图案间，此外，在使用了浆状的热固化性树脂的情况下，由于流入后的热固化时的变形，从而容易产生间隙(空隙)。
本实用新型的目的在于，提供一种消除了导体图案的变形、在导体图案间产生间隙的问题的层叠线圈。
用于解决课题的技术方案
(1)本实用新型的一个方式的层叠线圈的特征在于，具备：
第一基板，由第一绝缘基材和形成在该第一绝缘基材的第一导体图案构成；
第二基板，由第二绝缘基材和形成在该第二绝缘基材的第二导体图案构成；
接合层，将所述第一绝缘基材和所述第二绝缘基材以层叠状态接合，
孔，贯通所述第一绝缘基材、所述第二绝缘基材以及所述接合层的层叠体而形成；以及
Cu镀膜，形成在所述孔，使所述第一导体图案的一部分和所述第二导体图案的一部分导通，
所述接合层由热塑性树脂构成，
所述第一绝缘基材以及所述第二绝缘基材与所述接合层相比，由在所述接合层的熔接温度下的变形量小的材料构成，
所述第一导体图案以及所述第二导体图案是在所述第一基板和所述第二基板的层叠方向上具有线圈轴的线圈图案，
所述接合层仅为一层，
在所述第一导体图案与所述第二导体图案之间，具有仅隔着所述接合层的部分。
通过上述结构，可得到第一导体图案以及第二导体图案的变形少且在第一导体图案的导体图案间以及第二导体图案的导体图案间分别不易产生间隙的层叠线圈。
(2)在本实用新型的一个方式的层叠线圈中，所述第一导体图案和所述第二导体图案为螺旋状的线圈图案。
(3)在本实用新型的一个方式的层叠线圈中，所述第一导体图案和所述第二导体图案通过镀敷而形成。
(4)在本实用新型的一个方式的层叠线圈中，所述第一导体图案的厚度比所述第一绝缘基材厚，所述第二导体图案的厚度比所述第二绝缘基材厚。
(5)在本实用新型的一个方式的层叠线圈中，所述第一导体图案和所述第二导体图案中的至少一方例如是遍及多个层而形成的线圈图案。由此，可得到尽管是导体图案间的层叠间隔容易变窄的线圈，但是由导体图案的变形造成的特性变化少的线圈部件。
(6)在本实用新型的一个方式的层叠线圈中，所述第一导体图案例如是形成在所述第一绝缘基材的两面的线圈图案。通过该构造，可容易地得到具备多层的线圈图案的线圈部件。
实用新型效果
根据本实用新型，能够得到由导体图案的变形、在导体图案间产生间隙造成的特性变化少的层叠线圈。
附图说明
图1是第一实施方式涉及的层叠线圈101的剖视图。
图2是形成在各绝缘基材的导体图案的俯视图。
图3是本实施方式涉及的层叠线圈101的制造工序的各步骤中的剖视图。
图4是第二实施方式涉及的层叠线圈的制造工序的各步骤中的剖视图。
图5是第二实施方式涉及的层叠线圈的制造工序的继图4之后的各步骤中的剖视图。
图6是第三实施方式涉及的层叠线圈的制造工序的各步骤中的剖视图。
图7是第四实施方式涉及的层叠线圈的制造工序的各步骤中的剖视图。
图8是基于现有技术的第一构造的层叠线圈的层叠前的剖视图。
图9是基于现有技术的第二构造的层叠线圈的层叠前的剖视图。
具体实施方式
以下，参照附图并举出几个具体的例子示出用于实施本实用新型的多个方式。在各图中，对同一部位标注同一附图标记。考虑到要点的说明或理解的容易性，方便起见，将实施方式分开示出，但是能够进行在不同的实施方式中示出的结构的部分置换或组合。在第二实施方式以后，省略关于与第一实施方式共同的事项的记述，仅对不同点进行说明。特别是，关于基于同样的结构的同样的作用效果，将不在每个实施方式中逐次提及。
《第一实施方式》
图1是第一实施方式涉及的层叠线圈101的剖视图。图2是形成在各绝缘基材的导体图案的俯视图。图3是本实施方式涉及的层叠线圈101的制造工序的各步骤中的剖视图。图3的各剖视图是图2中的X-X线处的剖视图。
层叠线圈101具有第一基板1、第二基板2以及接合层30。第一基板 1具备绝缘基材11、形成在该绝缘基材11的上表面的第一导体图案21、以及形成在下表面的作为端子电极的导体图案21Ua、21Ub。第二基板2 具备绝缘基材12和形成在该绝缘基材12的下表面的第二导体图案22。
像在图2表示的那样，第一导体图案21以及第二导体图案22是在第一基板1和第二基板2的层叠方向上具有线圈轴的螺旋状的线圈图案。形成在第一绝缘基材11的第一导体图案21的内终端21c和形成在第二绝缘基材12的第二导体图案22的内终端22c经由利用了镀膜的过孔V2导通。
在绝缘基材11以及接合层30形成有对下表面的导体图案21Ub和第二导体图案22的外终端进行层间连接的过孔V1。此外，在绝缘基材11 形成有对下表面的导体图案21Ua和第一导体图案21的外终端进行层间连接的过孔V3。在接合层30形成有对导体图案21的内终端和导体图案22 的内终端进行层间连接的过孔V2。
本实施方式的层叠线圈101的制造方法如下。
[基板制作工序]
在例如FR-4(Flame Retardant Type 4，4型阻燃剂)类型的第一绝缘基材11粘贴例如Cu箔，并通过光刻对该Cu箔进行图案化，由此构成第一基板1。第二基板2也同样地构成。
[基板接合工序]
如图3中的步骤S1所示，由第一基板1和第二基板2夹着液晶聚合物(LCP)等热塑性树脂等的接合层30而构成层叠体，使得第一基板1 的第一导体图案21的形成面和第二基板2的第二导体图案22的形成面相对。
例如以280℃对该层叠体进行加热加压。由此，如图3中的步骤S2 所示，仅经由接合层30将第一基板1和第二基板2接合。
第一绝缘基材11以及第二绝缘基材12与接合层30相比，在接合层 30的熔接温度下的变形量小。
[过孔形成工序]
通过在上述层叠体形成贯通孔H，从而使形成在第一绝缘基材11的第一导体图案21的内终端21c和形成在第二绝缘基材12的第二导体图案的内终端22c露出，并在第一导体图案21以及第二导体图案22的露出面形成Cu镀膜。由此，使第一导体图案21以及第二导体图案22经由过孔 V2导通。此外，虽然在图3中未表示，但是同样地形成过孔V1、V3。
根据本实施方式，在两个导体图案21、22之间仅具有一层由热塑性树脂构成的接合层30，两个绝缘基材11、12与接合层30相比，在接合层 30的熔接温度下的变形量小，因此第一导体图案21以及第二导体图案22 的变形少，可得到在第一导体图案21的导体图案间、以及第二导体图案 22的导体图案间分别不易产生间隙的层叠线圈。
《第二实施方式》
在第二实施方式中，示出第一导体图案、第二导体图案各自为遍及多个层而形成的线圈图案的例子。
图4、图5是第二实施方式涉及的层叠线圈的制造工序的各步骤中的剖视图。
本实施方式的层叠线圈102的制造方法如下。
[基板制作工序]
在例如FR-4类型的第一绝缘基材11A粘贴例如Cu箔，并通过光刻对该Cu箔进行图案化，由此构成第一基板1A。
如图4中的步骤S1所示，由第一基板1A和第一基板1B夹着热固化性粘接层(粘接剂)而构成层叠体，使得第一基板1A的第一导体图案21A 的形成面和另一个第一基板1B的第一绝缘基材11B相对。另一个第一基板1B也与第一基板1A同样地构成。第一导体图案21A、21B分别是螺旋状的线圈图案。
例如以280℃对该层叠体进行加热加压。由此，如图4中的步骤S2 所示，经由热固化性粘接层41将两个第一基板1A、1B接合。
接着，如图4的步骤S3、S4所示，通过在上述层叠体形成贯通孔H，从而使形成在第一绝缘基材11A的第一导体图案21A和形成在第一绝缘基材11B的第一导体图案21B露出，在第一导体图案21A、21B的露出面形成Cu镀膜。由此，使第一导体图案21A、21B经由过孔V21导通。像这样制作第一基板1。此外，通过与该第一基板1同样的方法制作第二基板2。
[基板接合工序]
如图5中的步骤S5所示，由第一基板1和第二基板2夹着液晶聚合物(LCP)等热塑性树脂等的接合层30而构成层叠体，使得第一基板1 的第一导体图案21B的形成面与第二基板2的第二导体图案22B的形成面相对。
例如以280℃对该层叠体进行加热加压。由此，如图5中的步骤S6 所示，仅经由接合层30将第一基板1和第二基板2接合。
第一绝缘基材11A、11B以及第二绝缘基材12A、12B与接合层30 相比，在接合层30的熔接温度下的变形量小。
根据本实施方式，能够构成第一导体图案以及第二导体图案分别是遍及两层而形成的线圈图案的线圈部件。
另外，虽然在本实施方式中，示出了第一导体图案和第二导体图案的双方是遍及多个层而形成的导体图案的例子，但是也可以仅第一导体图案或第二导体图案中的一方是遍及多个层而形成的导体图案。
《第三实施方式》
在第三实施方式中，示出第一导体图案以及第二导体图案是遍及多个层而形成的线圈图案的另一个例子。
图6是第三实施方式涉及的层叠线圈的制造工序的各步骤中的剖视图。
本实施方式的层叠线圈103的制造方法如下。
[基板制作工序]
如图6中的步骤S1所示，对在第一绝缘基材11形成了铜箔的双面粘贴铜箔基板的铜箔进行图案化，形成第一导体图案21A、21B。此外，通过在第二实施方式中示出的方法，形成过孔V21。
通过以上的顺序制作第一基板1，并同样地制作第二基板2。
[基板接合工序]
如图6中的步骤S2所示，由第一基板1和第二基板2夹着液晶聚合物(LCP)等热塑性树脂等的接合层30而构成层叠体，使得第一基板1 的第一导体图案21B和第二基板2的第二导体图案22B相对。
例如以280℃对该层叠体进行加热加压。由此，如图6中的步骤S2 所示，仅经由接合层30将第一基板1和第二基板2接合。
然后，如图6中的步骤S3所示，在表面设置保护层51、52。例如，粘贴聚酰亚胺树脂片。或者，例如多次涂敷形成环氧树脂，使得成为给定厚度。另外，该保护层51、52是对层叠体的表层的处理，因此能够使用流动性高的材料，由此能够抑制空隙的产生。
另外，虽然在本实施方式中，示出了第一导体图案和第二导体图案的双方是遍及绝缘基材的两面而形成的导体图案的例子，但是也可以仅第一导体图案或第二导体图案中的一方遍及绝缘基材的两面而形成。
《第四实施方式》
在第四实施方式中，示出第一导体图案以及第二导体图案是遍及绝缘基材的两面而形成的线圈图案的例子。
图7是第四实施方式涉及的层叠线圈的制造工序的各步骤中的剖视图。
本实施方式的层叠线圈104的制造方法如下。
[基板制作工序]
如图7中的步骤S1所示，例如在Cu、Al等导电性的支承基板61形成作为抗蚀层的第一绝缘基材11，并对该第一绝缘基材11进行图案化。
接着，如图7中的步骤S2所示，在第一绝缘基材11的开口部分实施镀Cu，形成作为线圈图案的第一导体图案21。
接着，如图7中的步骤S3所示，在支承基板61的表面，形成覆盖第一绝缘基材11以及第一导体图案21的树脂层71。树脂层71与接合层30 相比，在接合层30的熔接温度下的变形量小。
接着，如图7中的步骤S4、S5所示，将支承基板61剥离，在第一导体图案21的露出部使Cu镀膜生长。
通过以上的顺序制作第一基板1，并同样地制作第二基板2。
[基板接合工序]
如图7中的步骤S6所示，由第一基板1和第二基板2夹着液晶聚合物(LCP)等热塑性树脂等的接合层30而构成层叠体，使得第一基板1 的第一导体图案21的露出面与第二基板2的第二导体图案22的露出面相对。
例如以280℃对该层叠体进行加热加压。由此，如图7中的步骤S7 所示，仅经由接合层30将第一基板1和第二基板2接合。
树脂层71、72与接合层30相比，在接合层30的熔接温度下的变形量小。
根据本实施方式，能够构成具有厚度比第一绝缘基材11厚的第一导体图案以及厚度比第二绝缘基材12厚的第二导体图案的线圈部件。
另外，虽然在本实施方式中，示出了第一导体图案和第二导体图案的双方是遍及绝缘基材的两面而形成的导体图案的例子，但是也可以仅第一导体图案或第二导体图案中的一方遍及绝缘基材的两面而形成。
最后，上述的实施方式的说明在所有的方面均为例示，并不是限制性的。对本领域技术人员而言，能够适当地进行变形以及变更。本实用新型的范围不是由上述的实施方式示出，而是由权利要求书示出。进而，本实用新型的范围包含从与权利要求书等同的范围内的实施方式的变更。
附图标记说明
H：贯通孔；
V1、V2、V3：过孔；
V21、V22：过孔；
1：第一基板；
1A、1B：第一基板；
2：第二基板；
11、11A、11B：第一绝缘基材；
12、12A、12B：第二绝缘基材；
21、21A、21B：第一导体图案；
21c：内终端；
21Ua、21Ub：导体图案；
22、22A、22B：第二导体图案；
22c：内终端；
30：接合层；
40、41：热固化性粘接层；
51、52：保护层；
61：支承基板；
71、72：树脂层；
101、102、103、104：层叠线圈。

Claims (6)

1.一种层叠线圈，其特征在于，具备：
第一基板，由第一绝缘基材和形成在该第一绝缘基材的第一导体图案构成；
第二基板，由第二绝缘基材和形成在该第二绝缘基材的第二导体图案构成；
接合层，将所述第一绝缘基材和所述第二绝缘基材以层叠状态接合，
孔，贯通所述第一绝缘基材、所述第二绝缘基材以及所述接合层的层叠体而形成；以及
Cu镀膜，形成在所述孔，使所述第一导体图案的一部分和所述第二导体图案的一部分导通，
所述接合层由热塑性树脂构成，
所述第一绝缘基材以及所述第二绝缘基材与所述接合层相比，由在所述接合层的熔接温度下的变形量小的材料构成，
所述第一导体图案以及所述第二导体图案是在所述第一基板和所述第二基板的层叠方向上具有线圈轴的线圈图案，
所述接合层仅为一层，
在所述第一导体图案与所述第二导体图案之间，具有仅隔着所述接合层的部分。
2.根据权利要求1所述的层叠线圈，其特征在于，
所述第一导体图案和所述第二导体图案为螺旋状的线圈图案。
3.根据权利要求1或2所述的层叠线圈，其特征在于，
所述第一导体图案和所述第二导体图案通过镀敷而形成。
4.根据权利要求1或2所述的层叠线圈，其特征在于，
所述第一导体图案的厚度比所述第一绝缘基材厚，所述第二导体图案的厚度比所述第二绝缘基材厚。
5.根据权利要求1或2所述的层叠线圈，其特征在于，
所述第一导体图案和所述第二导体图案中的至少一方是遍及多个层而形成的线圈图案。
6.根据权利要求1或2所述的层叠线圈，其特征在于，
所述第一导体图案是形成在所述第一绝缘基材的两面的线圈图案。
CN201790001018.0U 2016-08-18 2017-08-03 层叠线圈 Active CN209496722U (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016160540 2016-08-18
JP2016-160540 2016-08-18
PCT/JP2017/028206 WO2018034161A1 (ja) 2016-08-18 2017-08-03 積層コイルおよびその製造方法

Publications (1)

Publication Number Publication Date
CN209496722U true CN209496722U (zh) 2019-10-15

Family

ID=61196599

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201790001018.0U Active CN209496722U (zh) 2016-08-18 2017-08-03 层叠线圈

Country Status (4)

Country Link
US (1) US11688553B2 (zh)
JP (1) JP6536751B2 (zh)
CN (1) CN209496722U (zh)
WO (1) WO2018034161A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022216700A1 (en) * 2021-04-09 2022-10-13 Murata Manufacturing Co., Ltd. Integrated isolated dc-dc convertor module
WO2023132262A1 (ja) * 2022-01-05 2023-07-13 住友電工プリントサーキット株式会社 コイル装置及びプリント配線板

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61124117A (ja) * 1984-11-20 1986-06-11 Matsushita Electric Ind Co Ltd プリントコイルの製造方法
JPH0279208A (ja) * 1988-09-14 1990-03-19 Toshiba Corp 薄膜磁気ヘッドの製造方法
JPH07335443A (ja) * 1994-06-13 1995-12-22 Hitachi Maxell Ltd コイル装置およびそれを用いたｉｃメモリ装置
JP3818478B2 (ja) 1998-09-08 2006-09-06 シャープ株式会社 シート型トランス、その製造方法およびシート型トランスを含むスイッチング電源モジュール
JP2004095860A (ja) * 2002-08-30 2004-03-25 Murata Mfg Co Ltd 積層型コイル部品及びその製造方法
JP2004111701A (ja) * 2002-09-19 2004-04-08 Denso Corp プリント配線板及びその製造方法
US20060180344A1 (en) * 2003-01-20 2006-08-17 Shoji Ito Multilayer printed wiring board and process for producing the same
KR100751470B1 (ko) * 2003-02-13 2007-08-23 가부시키가이샤후지쿠라 다층 기판 및 그 제조 방법
JP2005193407A (ja) * 2003-12-26 2005-07-21 Tdk Corp 電子部品及び多層基板
JP4599118B2 (ja) * 2004-08-30 2010-12-15 富士重工業株式会社 燃料タンク
KR100688858B1 (ko) * 2004-12-30 2007-03-02 삼성전기주식회사 스파이럴 3차원 인덕터를 내장한 인쇄회로기판 및 그 제조방법
JP5587116B2 (ja) * 2009-09-30 2014-09-10 京セラ株式会社 配線基板及び実装構造体
US8513535B2 (en) * 2009-10-30 2013-08-20 Kyocera Corporation Circuit board and structure using the same
JP2011151367A (ja) * 2009-12-25 2011-08-04 Sony Corp 回路基板積層モジュール及び電子機器
JP5839535B2 (ja) 2010-10-20 2016-01-06 旭化成エレクトロニクス株式会社 平面コイル及びアクチュエータ
US9113569B2 (en) * 2011-03-25 2015-08-18 Ibiden Co., Ltd. Wiring board and method for manufacturing same
KR101255953B1 (ko) * 2011-09-27 2013-04-23 삼성전기주식회사 적층형 공진 코일의 제조 방법
US9287034B2 (en) * 2012-02-27 2016-03-15 Ibiden Co., Ltd. Printed wiring board, inductor component, and method for manufacturing inductor component
JP2014007339A (ja) * 2012-06-26 2014-01-16 Ibiden Co Ltd インダクタ部品、その製造方法及びプリント配線板
JP2014032978A (ja) * 2012-07-31 2014-02-20 Ibiden Co Ltd インダクタ部品、インダクタ部品の製造方法及び配線板
JP5743034B2 (ja) * 2013-02-19 2015-07-01 株式会社村田製作所 インダクタブリッジおよび電子機器
JP6170790B2 (ja) * 2013-09-13 2017-07-26 新光電気工業株式会社 配線基板及びその製造方法
US20150116950A1 (en) * 2013-10-29 2015-04-30 Samsung Electro-Mechanics Co., Ltd. Coil component, manufacturing method thereof, coil component-embedded substrate, and voltage adjustment module having the same
WO2015064437A1 (ja) * 2013-11-01 2015-05-07 株式会社クラレ 熱可塑性液晶ポリマーフィルムの製造方法、並びに回路基板及びその製造方法
JP6424453B2 (ja) * 2014-04-10 2018-11-21 株式会社村田製作所 多層基板の製造方法および多層基板
KR101642643B1 (ko) * 2015-01-27 2016-07-29 삼성전기주식회사 코일 부품 및 이의 제조 방법
KR101717970B1 (ko) * 2015-04-28 2017-03-21 민동훈 다층 구조의 보이스 코일판 및 이를 포함하는 평판형 스피커
WO2019188287A1 (ja) * 2018-03-28 2019-10-03 株式会社村田製作所 樹脂多層基板、アクチュエータ、および樹脂多層基板の製造方法

Also Published As

Publication number Publication date
US11688553B2 (en) 2023-06-27
WO2018034161A1 (ja) 2018-02-22
JP6536751B2 (ja) 2019-07-03
JPWO2018034161A1 (ja) 2019-01-10
US20190157001A1 (en) 2019-05-23

Similar Documents

Publication Publication Date Title
TWI629921B (zh) A printed circuit board
CN204597019U (zh) 将电缆固定于布线基板的固定结构、以及电缆
TW201740779A (zh) 多層柔性電路板及其製作方法
US20140374153A1 (en) Printed circuit board and method for manufacturing same
TWI466606B (zh) 具有內埋元件的電路板及其製作方法
CN106231810A (zh) 一种新型母排及其制作方法
CN108668425B (zh) 信号传输线本体及其制作方法、USB Type C连接器
CN209496722U (zh) 层叠线圈
US8723050B2 (en) Multilayer printed circuit board and method for making same
CN103906360A (zh) 柔性电路板及其制作方法
CN208480057U (zh) 多层基板
CN205902188U (zh) 电气元件以及移动设备
TW201233264A (en) Method for manufacturing flexible and hard composite printed circuit board
CN107731495A (zh) 线圈模块
WO2016031691A1 (ja) 多層回路基板の製造方法および多層回路基板
CN103687333B (zh) 电路元器件内置基板的制造方法
JP2012089568A (ja) 有機多層基板及びその製造方法
CN212034479U (zh) 内插器以及电子设备
CN208835246U (zh) 多层基板
WO2019107289A1 (ja) フレキシブルプリント配線板の製造方法及びフレキシブルプリント配線板
CN207305077U (zh) 软硬结合电路板
CN104144566B (zh) 多层基板及其制造方法
JP2009043833A (ja) 中空ヒンジ部を有する配線基板の製造方法
KR20200092031A (ko) 플렉서블 케이블 점퍼 구조체 및 이를 제조하는 방법
CN112004331A (zh) 线路板及其制备方法

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant