CN208480057U - 多层基板 - Google Patents

多层基板 Download PDF

Info

Publication number
CN208480057U
CN208480057U CN201821102215.4U CN201821102215U CN208480057U CN 208480057 U CN208480057 U CN 208480057U CN 201821102215 U CN201821102215 U CN 201821102215U CN 208480057 U CN208480057 U CN 208480057U
Authority
CN
China
Prior art keywords
recess portion
laminated body
base plate
multilager base
chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201821102215.4U
Other languages
English (en)
Inventor
用水邦明
爱须史
爱须一史
柳濑航
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Application granted granted Critical
Publication of CN208480057U publication Critical patent/CN208480057U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

本实用新型实现如下多层基板,即,在内表面形成有凹部的腔内配置电子部件的结构中,通过抑制凹部的裂缝,从而抑制了后面的加热时的爆裂。多层基板具备:层叠体,层叠以树脂为主材料的多个绝缘基材层而形成;腔,形成于层叠体;凹部,从腔的内表面朝向层叠体的外表面而形成;电子部件,配置在腔内;以及增强材料,形成于层叠体。电子部件经由导电性接合材料以及绝缘性接合材料安装于腔的底面。绝缘性接合材料的一部分配置在凹部。增强材料的杨氏模量(弹性模量)大于层叠体。此外,增强材料配置在凹部的前端附近。

Description

多层基板
技术领域
本实用新型涉及多层基板,特别涉及具备层叠体和容纳于在层叠体形成的腔的电子部件的多层基板。
背景技术
以往,已知有如下构造的多层基板,即,半导体元件等电子部件容纳于在层叠体形成的腔内,并使用接合材料与腔的底面等接合。例如,专利文献1公开了电子部件被容纳于在内侧面形成有凹部的腔的构造的多层基板。
一般来说,若在电子部件的接合中使用的接合材料的量少,则有时电子部件不被固定在腔内,因此,使用的接合材料的量在多数情况下设定得较多。但是,在该情况下,在将电子部件配置到腔内时,接合材料沿着腔的内侧面挤向上方,有时接合材料会附着到不希望附着的部分。因此,会引起配置在腔内的电子部件的位置偏移等安装不良、短路等,电子部件与多层基板的电连接可靠性下降。
相对于此,根据专利文献1记载的构造,在将电子部件配置到腔内时,接合材料流入到形成在腔的内侧面的凹部并停留,因此能够抑制接合材料沿着腔的内侧面挤向上方。
在先技术文献
专利文献
专利文献1:日本特开2003-124381号公报
存在层叠以树脂为主材料的多个绝缘基材层而形成层叠体的情况。但是,在该情况下,形成在腔的内表面的凹部容易裂开。此外,在将电子部件配置到腔内时,接合材料难以流入到该裂开的部分。因此,在腔内产生小孔(空隙),在回流工艺等后续工序中施加热时,多层基板有可能爆裂。
实用新型内容
实用新型要解决的课题
本实用新型的目的在于,提供如下多层基板,即,在内表面形成有凹部的腔内配置电子部件的结构中,通过抑制凹部的裂缝,从而抑制了后面的加热时的爆裂。
用于解决课题的技术方案
(1)本实用新型的多层基板的特征在于,具备:
层叠体,层叠以树脂为主材料的多个绝缘基材层而形成;
腔,形成于所述层叠体,具有底面;
凹部,从所述腔的内表面朝向所述层叠体的外表面而形成;
电子部件,配置在所述腔内,经由接合材料安装于所述底面;以及
增强材料,形成于所述层叠体,杨氏模量大于所述层叠体,
所述接合材料的一部分配置在所述凹部,
所述增强材料配置在所述凹部的前端附近。
在该结构中,因为增强材料配置在凹部的前端附近,所以能够抑制凹部开裂。因此,能够抑制在腔内形成接合材料难以流入的小孔,能够抑制加热时的多层基板的爆裂。
此外,在该结构中,在凹部也配置接合材料的一部分,因此与不在凹部配置接合材料的情况相比,层叠体与接合材料相接的面积变大,能够提高电子部件对层叠体的接合强度。
(2)在上述(1)中,所述凹部也可以是在所述绝缘基材层的面方向上形成的槽或孔。
(3)在上述(1)中,所述凹部也可以是在所述多个绝缘基材层的层叠方向上形成的槽或孔。
(4)在上述(2)中,所述凹部也可以是在所述多个绝缘基材层的层叠方向上形成的槽或孔。
(5)在上述(1)中,优选的是,所述多层基板具备:布线导体,形成于所述层叠体,所述增强材料由与所述布线导体相同的材料构成。通过该结构,能够通过相同的工序形成增强材料和布线导体,因此能够简化制造工序。
(6)在上述(2)中,优选的是,所述多层基板具备:布线导体,形成于所述层叠体,所述增强材料由与所述布线导体相同的材料构成。通过该结构,能够通过相同的工序形成增强材料和布线导体,因此能够简化制造工序。
(7)在上述(3)中,优选的是,所述多层基板具备:布线导体,形成于所述层叠体,所述增强材料由与所述布线导体相同的材料构成。通过该结构,能够通过相同的工序形成增强材料和布线导体,因此能够简化制造工序。
(8)在上述(4)中,优选的是,所述多层基板具备:布线导体,形成于所述层叠体,所述增强材料由与所述布线导体相同的材料构成。通过该结构,能够通过相同的工序形成增强材料和布线导体,因此能够简化制造工序。
(9)在上述(1)至(8)中的任一项中,优选的是,所述增强材料的一部分在所述凹部的前端露出,所述增强材料以及所述接合材料具有导电性,所述增强材料中的在所述凹部的所述前端露出的部分通过金属接合与所述接合材料连接。通过该结构,能够进一步提高电子部件与层叠体的接合强度。
实用新型效果
根据本实用新型,能够实现如下多层基板,即,在内表面形成有凹部的腔内配置电子部件的结构中,通过抑制凹部的裂缝,从而抑制了后面的加热时的爆裂。
附图说明
图1(A)是第一实施方式涉及的多层基板101的剖视图,图1(B)是示出多层基板101具备的层叠体10的剖视图。
图2是按顺序示出多层基板101的制造工序的剖视图。
图3(A)是第二实施方式涉及的多层基板102的剖视图,图3(B)是示出多层基板102具备的层叠体10的剖视图。
图4(A)是第三实施方式涉及的多层基板103的剖视图,图4(B)是多层基板103具备的层叠体10A的剖视图。
附图标记说明
AP1、AP2:开口,CV、CV1:腔,DP1、DP3:凹部,DS1:腔的底面,P1、P2:外部连接电极(布线导体),VS1:层叠体的第一主面,VS2:层叠体的第二主面,SS1:层叠体的第一端面,SS2:层叠体的第二端面,1:电子部件,3:导电性接合材料,4:绝缘性接合材料,10、10A:层叠体,11、12、13、14、15:绝缘基材层,21、23:增强材料,31、32、33、34、35、36:导体(布线导体),41、42:电子部件的输入输出端子,101、102、103:多层基板。
具体实施方式
以下,参照附图并举出几个具体的例子来示出用于实施本实用新型的多个方式。在各图中,对同一部位标注同一附图标记。考虑到要点的说明或理解的容易性,方便起见,将实施方式分开示出,但是能够进行在不同的实施方式中示出的结构的部分置换或组合。在第二实施方式以后,省略关于与第一实施方式共同的事项的记述,仅对不同点进行说明。特别是,对于基于同样的结构的同样的作用效果,不在每个实施方式中逐次提及。
《第一实施方式》
图1(A)是第一实施方式涉及的多层基板101的剖视图,图1(B)是示出多层基板101具备的层叠体10的剖视图。图1(A)以及图1(B)中的各部分的厚度夸张地进行了图示。这在以后示出的各剖视图中也是同样的。
多层基板101具备层叠体10、腔CV、凹部DP1、电子部件1、增强材料21、导体31、32、33、34、35、36以及外部连接电极P1、P2等。
层叠体10是具有第一主面VS1、第二主面VS2、第一端面SS1以及第二端面SS2的大致长方体。第一主面VS1与第二主面VS2相互对置,第一端面SS1与第二端面SS2相互对置。像后面详细叙述的那样,层叠体10层叠以树脂(热塑性树脂)为主材料的多个绝缘基材层而形成。层叠体10是例如以液晶聚合物(LCP)或聚醚醚酮(PEEK)为主材料的长方体。
腔CV是从层叠体10的第一主面VS1朝向第二主面VS2形成的长方体状的孔,具有底面DS1。
凹部DP1是从腔CV的内表面(例如,图1(B)中的腔CV的左内侧面或右内侧面)朝向层叠体10的外表面(例如,图1(B)中的层叠体10的第一端面SS1或第二端面SS2)形成的槽。具体地,凹部DP1是朝向绝缘基材层的面方向(X轴方向)形成在腔CV的内侧面的槽,遍及腔CV的内侧面的全周而形成。此外,如图1(B)所示,凹部DP1的下表面与腔CV的底面DS1一致。
导体31、32、33、34、35、36以及外部连接电极P1、P2形成在层叠体10。具体地,导体31、32是形成在腔CV的底面DS1的导体图案。导体33、34是形成在层叠体10的内部的导体图案。导体35、36是形成在层叠体10的第一主面VS1的导体图案。外部连接电极P1、P2是形成在层叠体10的第二主面VS2的导体图案。导体31经由导体33以及层间连接导体与外部连接电极P1连接。导体32经由导体34以及层间连接导体与外部连接电极P2连接。导体31、32、33、34、35、36以及外部连接电极P1、P2例如是Cu箔等的导体图案。
在本实施方式中,这些导体31、32、33、34、35、36以及外部连接电极P1、P2相当于本实用新型中的“布线导体”。
电子部件1整体配置在腔CV内,并经由导电性接合材料3以及绝缘性接合材料4安装在底面DS1。具体地,电子部件1的输入输出端子41、42经由导电性接合材料3与形成在底面DS1的导体31、32分别连接。此外,电子部件1的下表面以及端面的一部分经由绝缘性接合材料4与腔CV接合。电子部件1例如是半导体元件、或芯片型电感器等芯片部件。导电性接合材料3例如是焊料等,绝缘性接合材料4例如是环氧类热固化性树脂的粘接剂、底部填充剂等。
如图1(A)所示,绝缘性接合材料4的一部分配置在凹部DP1。在本实施方式中,该绝缘性接合材料4相当于本实用新型中的“接合材料”。
增强材料21形成于层叠体10,是杨氏模量(杨氏模量E、E=σ/ε)大于层叠体10的导电性的构件。如图1(B)等所示,增强材料21配置在凹部DP1的前端附近。另外,增强材料21的一部分在凹部DP1的前端露出。此外,增强材料21是平面形状为环状的导体图案,由与导体31、32、33、34、35、36相同的材料构成。增强材料21例如是Cu箔等的导体图案。
根据本实施方式涉及的多层基板101,发挥如下的效果。
(a)在本实施方式中,因为在凹部DP1的前端附近配置有杨氏模量比层叠体10大的增强材料21,所以能够抑制凹部DP1裂开(特别是,朝向与XY平面平行的方向行进的断裂)。因此,能够抑制在腔CV内形成绝缘性接合材料4难以流入的小孔,能够抑制后面加热时的多层基板的爆裂。
(b)在本实施方式中,在将电子部件1配置到腔CV内时,绝缘性接合材料4的一部分流入到形成在腔CV的内表面的凹部DP1并停留,因此能够抑制绝缘性接合材料4沿着腔CV的内侧面挤向上方。因此,根据该结构,能够抑制由于绝缘性接合材料4附着到不希望附着的部分而产生的电子部件1的安装不良等。
(c)此外,在本实施方式中,绝缘性接合材料4的一部分配置在凹部DP1。因此,与绝缘性接合材料4的一部分不配置在凹部DP1的情况相比,层叠体10与绝缘性接合材料4相接的面积变大,能够提高电子部件1对层叠体10的接合强度。
(d)在本实施方式中,增强材料21由与形成于层叠体10的布线导体(导体31、32、33、34、35、36以及外部连接电极P1、P2)相同的材料构成。通过该结构,能够通过相同的工序形成增强材料21和布线导体,因此能够简化制造工序。
(e)在本实施方式中,层叠体10层叠包含热塑性树脂的多个绝缘基材层而形成。根据该结构,像后面详细叙述的那样,通过统一对层叠的多个绝缘基材层进行压制,从而能够容易地形成层叠体10,因此能够削减多层基板101的制造工序,能够将成本抑制得较低。
本实施方式涉及的多层基板101例如通过以下所示的制造方法进行制造。图2是按顺序示出多层基板101的制造工序的剖视图。另外,在图2中,为了便于说明,以单片(onechip)的制造工序进行说明,但是实际的多层基板的制造工序以集合基板状态进行。
首先,如图2中的(1)所示,准备多个绝缘基材层11、12、13、14、15,在多个绝缘基材层11、12、13、14、15形成导体31、32、33、34、35、36以及外部连接电极P1、P2。具体地,将金属箔(例如,Cu箔)层压在集合基板状态的绝缘基材层11、12、13、14、15的单侧主面,并通过光刻对该金属箔进行图案化。由此,在绝缘基材层11的表面形成导体35、36,在绝缘基材层13的表面形成导体31、32以及增强材料21。此外,在绝缘基材层14的背面形成导体33、34,在绝缘基材层15的背面形成外部连接电极P1、P2。
绝缘基材层11、12、13、14、15例如是以聚酰亚胺(PI)、液晶聚合物(LCP)等为主材料的树脂(热塑性树脂)片。
此外,在多个绝缘基材层13、14、15形成层间连接导体。层间连接导体通过如下方式来设置,即,在通过激光等在绝缘基材层设置了贯通孔之后,配设包含Cu、Sn等中的一种以上或它们的合金的导电性膏,通过后面的加热加压使其固化。
进而,在绝缘基材层11形成开口AP1,在绝缘基材层12形成开口AP2。开口AP1、AP2是面积大于电子部件1的平面形状的矩形的贯通孔。开口AP2的面积大于开口AP1。开口AP1、AP2例如通过激光加工等形成。或者,开口AP1、AP2也可以通过冲孔等进行起模而形成。
接着,按绝缘基材层15、14、13、12、11的顺序进行层叠。此后,通过在多个绝缘基材层的层叠方向(Z轴方向)上对进行了层叠的绝缘基材层11、12、13、14、15进行加热加压(统一压制),从而构成如图2中的(2)所示的集合基板状态的层叠体10。此时,通过开口AP1、AP2和未形成开口的绝缘基材层13的层叠,从而在层叠体10形成腔CV以及凹部DP1。
接着,如图2中的(3)所示,在层叠体10的底面DS1安装电子部件1。具体地,在导体31、32印刷膏状的导电性接合材料3,在底面DS1上涂敷热固化前的绝缘性接合材料4,然后用装配机等装配电子部件1,使得电子部件1的输入输出端子41、42配置在导体31、32上。此后,通过回流工艺,将电子部件1的输入输出端子41、42经由导电性接合材料3与导体31、32分别接合,将电子部件1的下表面等经由绝缘性接合材料4与腔CV的底面DS1等接合。由于该回流工艺时的温度,膏状的导电性接合材料3熔解,电子部件1的输入输出端子41、42与导体31、32分别连接。同时,热固化前的绝缘性接合材料4热固化,电子部件1的下表面等与腔CV的底面DS1等接合。
另外,在将电子部件1配置到腔CV内时,绝缘性接合材料4的一部分流入到形成于腔CV的内表面的凹部DP1并停留,因此能够抑制绝缘性接合材料4沿着腔CV的内侧面挤向上方。
最后,从集合基板分离每个单片,得到多层基板101。
根据该制造方法,能够容易地制造抑制了凹部DP1的裂缝并抑制了后面的加热时的爆裂的多层基板。
此外,根据该制造方法,通过对进行了层叠的多个绝缘基材层11、12、13、14、15进行统一压制,从而能够容易地形成层叠体10。因此,能够削减多层基板101的制造工序,能够将成本抑制得较低。
《第二实施方式》
在第二实施方式中,示出不使用绝缘性接合材料而将电子部件安装到腔内的多层基板的例子。
图3(A)是第二实施方式涉及的多层基板102的剖视图,图3(B)是示出多层基板102具备的层叠体10的剖视图。
多层基板102与第一实施方式涉及的多层基板101的不同点在于,电子部件1仅使用导电性接合材料3安装到腔CV的底面DS1。此外,在多层基板102中,与多层基板101的不同点在于,电子部件1的一部分配置在腔CV内。关于多层基板102的其它结构,与多层基板101实质上相同。
以下,对与第一实施方式涉及的多层基板101不同的部分进行说明。
电子部件1的输入输出端子41、42经由导电性接合材料3与形成在底面DS1的导体31、32分别连接。
如图3(A)所示,导电性接合材料3的一部分配置在凹部DP1。在本实施方式中,该导电性接合材料3相当于本实用新型中的“接合材料”。
此外,在本实施方式中,配置在凹部DP1的导电性接合材料3的一部分与在凹部DP1的前端露出的增强材料21通过金属接合进行连接。
根据本实施方式涉及的多层基板102,除了在第一实施方式中叙述的效果以外,还发挥如下的效果。
(f)在本实施方式中,配置在凹部DP1的导电性接合材料3的一部分与在凹部DP1的前端露出的增强材料21通过金属接合进行连接。通过该结构,能够进一步提高电子部件1与层叠体10的接合强度。
(g)此外,在本实施方式中,因为导电性接合材料3的一部分流入到形成于腔CV的内表面的凹部并停留,所以能够抑制导电性接合材料3沿着腔CV的内侧面挤向上方。因此,根据该结构,可抑制由于导电性接合材料3附着到不希望附着的部分而产生的短路等,电子部件与多层基板的电连接可靠性提高。
另外,像在本实施方式中示出的那样,电子部件1也可以不是整体配置在腔CV内。
《第三实施方式》
在第三实施方式中,示出凹部的形状不同的例子。
图4(A)是第三实施方式涉及的多层基板103的剖视图,图4(B)是多层基板103具备的层叠体10A的剖视图。
多层基板103与第一实施方式涉及的多层基板101的不同点在于,具备层叠体10A以及增强材料23。此外,多层基板103与多层基板101的不同点在于,具备凹部DP3。关于多层基板103的其它结构,与多层基板101实质上相同。
以下,对与第一实施方式涉及的多层基板101不同的部分进行说明。
多层基板103具备层叠体10A、腔CV1、凹部DP3、电子部件1、增强材料23等。层叠体10A与第一实施方式涉及的层叠体10的不同点在于,形成有凹部DP3。
凹部DP3是从腔CV1的内表面(图4(B)中的底面DS1)朝向层叠体10A的外表面(图4(B)中的层叠体10A的第二主面VS2)形成的孔。具体地,凹部DP3是在多个绝缘基材层的层叠方向(Z轴方向)上形成的孔。
增强材料23形成于层叠体10A,是杨氏模量(杨氏模量E、E=σ/ε)大于层叠体10A的导电性的构件。如图4(B)等所示,增强材料23配置在凹部DP3的前端附近。另外,增强材料23在凹部DP3的前端露出。
像在本实施方式中示出的那样,凹部也可以是朝向Z轴方向形成的孔。
即使是这样的结构,在将电子部件1配置到腔CV1内时,绝缘性接合材料4的一部分也会流入到形成于腔CV1的内表面的凹部DP3并停留,因此能够抑制绝缘性接合材料4沿着腔CV1的内侧面挤向上方。
此外,在本实施方式中,因为在凹部DP3的前端附近配置有杨氏模量大于层叠体10A的增强材料23,所以能够抑制凹部DP3裂开(特别是,朝向与YZ平面平行的方向行进的断裂)。
《其它实施方式》
虽然在以上所示的各实施方式中示出了层叠体的形状为长方体的例子,但是并不限定于该结构,也可以是平板。此外,层叠体的平面形状能够在发挥本实用新型的作用效果的范围内适当地进行变更,例如也可以是多边形、圆形、椭圆形、曲柄形、T字形、Y字形等。
虽然在以上所示的各实施方式中示出了层叠五个绝缘基材层而形成的层叠体的例子,但是并不限定于该结构。形成层叠体的绝缘基材层的层叠数能够在发挥本实用新型的作用效果的范围内适当地进行变更,例如也可以是三个以上。
虽然在以上所示的各实施方式中示出了通过层叠包含热塑性树脂的多个绝缘基材层并进行加热加压而形成层叠体的例子,但是并不限定于该结构。例如,也可以通过对将接合层(例如,半固化状态的预浸渍树脂)夹在包含热固化性树脂的多个绝缘基材层之间并进行了层叠的产物进行加热加压而形成层叠体。
此外,虽然在以上所示的各实施方式中示出了腔CV为长方体状的孔的例子,但是并不限定于该结构。腔CV的平面形状能够在发挥本实用新型的作用效果的范围内适当地进行变更。关于腔CV的平面形状(从Z轴方向观察的形状),只要是电子部件1能够安装于底面DS1的形状,则也可以是例如多边形、圆形、椭圆形等。
此外,虽然在以上所示的各实施方式中示出了电子部件1经由导电性接合材料3与形成在腔CV的底面DS1的导体31、32连接的例子,但是并不限定于该结构。在本实用新型中,只要电子部件1安装在底面DS1即可,例如,也可以是电子部件1的输入输出端子通过引线接合与形成在层叠体的第一主面VS1的导体(例如,图1(A)中的导体35、36)连接的结构。
虽然在以上所示的各实施方式中示出了增强材料在凹部的前端露出的例子,但是并不限定于该结构。在本实用新型中,只要增强材料配置在凹部的前端附近即可。在此,所谓“增强材料配置在凹部的前端附近”,是指增强材料配置在凹部的前端附近,例如,是指增强材料配置在增强材料与凹部的前端之间的距离L1小于腔CV的内表面与凹部的前端之间的距离L2(凹部的深度)的位置(L1<L2)。根据该结构,即使凹部裂开,也能够通过配置在凹部的前端附近的增强材料抑制凹部的裂缝(断裂)进一步扩大。其中,在抑制凹部的裂缝的方面,优选增强材料在凹部的前端露出的结构。
另外,在增强材料为Cu箔等的导体图案的情况下,通过在从裂开的部分露出的增强材料使镀膜生长,从而还能够堵住由于凹部裂开而产生的小孔。
另外,虽然在以上所示的各实施方式中示出了增强材料21、23由与布线导体相同的材料构成的例子,但是并不限定于该结构。增强材料例如也可以是不锈钢制的导体图案,还可以是进行了烧成的陶瓷等。
虽然在第一实施方式、第二实施方式中示出了凹部DP1是遍及腔CV的内侧面的全周而形成的槽的例子,但是并不限定于该结构。凹部DP1例如也可以是形成在腔CV的内侧面的一部分的槽。在该情况下,关于增强材料21,即使是只在形成于腔CV的内侧面的一部分的凹部的前端侧配置增强材料的结构,也会发挥本实用新型的作用效果。此外,虽然在第一实施方式、第二实施方中示出了凹部DP1的下表面与腔CV的底面DS1一致的例子,但是并不限定于该结构。凹部DP1的下表面无需严密地与底面DS1一致。另外,凹部DP1的数量也可以是多个。也可以是多个凹部DP1配置在腔CV的内侧面的不同的高度方向(Z轴方向)上的结构。进而,凹部DP1也可以是朝向腔CV的绝缘基材层的面方向(X轴方向、Y轴方向)形成在腔CV的内侧面的孔。
此外,虽然在第三实施方式中示出了凹部DP3是从腔CV的底面DS1朝向层叠体10A的第二主面VS2形成的孔的例子,但是并不限定于该结构。凹部DP3例如也可以是朝向Z轴方向形成的槽。
另外,虽然在以上示出的各实施方式中示出了具备凹部DP1或凹部DP3中的任一者的多层基板,但是多层基板也可以具备凹部DP1、DP3这两者。此外,虽然在以上示出的各实施方式中示出了凹部DP1、DP3的剖面形状为矩形的例子,但是并不限定于该结构。凹部DP1、DP3的剖面形状能够在发挥本实用新型的作用效果的范围内适当地进行变更,例如也可以是三角形、半圆锥形等。凹部DP1、DP3的个数、形状、位置、大小等能够在发挥本实用新型的作用效果的范围内适当地进行变更。
此外,关于增强材料的个数、形状、位置、大小等,也能够在发挥本实用新型的作用效果的范围内适当地进行变更。即,增强材料的平面形状无需为环状。
此外,形成于多层基板(层叠体)的电路结构并不限定于在各实施方式中说明的结构。形成于层叠体的电路能够在发挥本实用新型的作用、效果的范围内适当地进行变更。例如,层叠体也可以具备由导体图案构成的线圈、由导体图案形成的电容器。此外,也可以在层叠体形成例如各种传输线路(带线、微带线、曲折线、共面线等)等。进而,也可以在层叠体安装例如芯片型电感器、芯片型电容器等芯片部件。
最后,上述的实施方式的说明在全部方面均为例示,不是限制性的。对于本领域技术人员而言,能够适当地进行变形以及变更。本实用新型的范围不是由上述的实施方式示出,而是由权利要求书示出。进而,本实用新型的范围包括在与权利要求书等同的范围内对实施方式进行的变更。

Claims (9)

1.一种多层基板,具备:
层叠体,层叠以树脂为主材料的多个绝缘基材层而形成;
腔,形成于所述层叠体,具有底面;
凹部,从所述腔的内表面朝向所述层叠体的外表面而形成;
电子部件,配置在所述腔内,经由接合材料安装于所述底面;以及
增强材料,形成于所述层叠体,杨氏模量大于所述层叠体,
所述接合材料的一部分配置在所述凹部,
所述增强材料配置在所述凹部的前端附近。
2.根据权利要求1所述的多层基板,其中,
所述凹部是在所述绝缘基材层的面方向上形成的槽或孔。
3.根据权利要求1所述的多层基板,其中,
所述凹部是在所述多个绝缘基材层的层叠方向上形成的槽或孔。
4.根据权利要求2所述的多层基板,其中,
所述凹部是在所述多个绝缘基材层的层叠方向上形成的槽或孔。
5.根据权利要求1所述的多层基板,其中,
所述多层基板具备:布线导体,形成于所述层叠体,
所述增强材料由与所述布线导体相同的材料构成。
6.根据权利要求2所述的多层基板,其中,
所述多层基板具备:布线导体,形成于所述层叠体,
所述增强材料由与所述布线导体相同的材料构成。
7.根据权利要求3所述的多层基板,其中,
所述多层基板具备:布线导体,形成于所述层叠体,
所述增强材料由与所述布线导体相同的材料构成。
8.根据权利要求4所述的多层基板,其中,
所述多层基板具备:布线导体,形成于所述层叠体,
所述增强材料由与所述布线导体相同的材料构成。
9.根据权利要求1至8中的任一项所述的多层基板,其中,
所述增强材料的一部分在所述凹部的前端露出,
所述增强材料以及所述接合材料具有导电性,
所述增强材料中的在所述凹部的所述前端露出的部分通过金属接合与所述接合材料连接。
CN201821102215.4U 2017-07-21 2018-07-12 多层基板 Active CN208480057U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017141747A JP6673304B2 (ja) 2017-07-21 2017-07-21 多層基板
JP2017-141747 2017-07-21

Publications (1)

Publication Number Publication Date
CN208480057U true CN208480057U (zh) 2019-02-05

Family

ID=65210411

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201821102215.4U Active CN208480057U (zh) 2017-07-21 2018-07-12 多层基板

Country Status (2)

Country Link
JP (1) JP6673304B2 (zh)
CN (1) CN208480057U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2020162473A1 (ja) * 2019-02-05 2021-12-02 株式会社村田製作所 樹脂多層基板および樹脂多層基板の製造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020162514A1 (ja) 2019-02-08 2020-08-13 日東電工株式会社 スマートウィンドウ制御装置、スマートウィンドウ制御方法及びスマートウィンドウ制御プログラム
WO2023238562A1 (ja) * 2022-06-09 2023-12-14 株式会社村田製作所 多層基板

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5395360B2 (ja) * 2008-02-25 2014-01-22 新光電気工業株式会社 電子部品内蔵基板の製造方法
US8735739B2 (en) * 2011-01-13 2014-05-27 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
JP2014036188A (ja) * 2012-08-10 2014-02-24 Dainippon Printing Co Ltd キャビティを有する多層配線基板及びその製造方法
JP6208449B2 (ja) * 2013-03-29 2017-10-04 京セラ株式会社 多層配線基板の製造方法
JP2017005168A (ja) * 2015-06-12 2017-01-05 イビデン株式会社 プリント配線板およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2020162473A1 (ja) * 2019-02-05 2021-12-02 株式会社村田製作所 樹脂多層基板および樹脂多層基板の製造方法
JP7147885B2 (ja) 2019-02-05 2022-10-05 株式会社村田製作所 樹脂多層基板および樹脂多層基板の製造方法

Also Published As

Publication number Publication date
JP2019021863A (ja) 2019-02-07
JP6673304B2 (ja) 2020-03-25

Similar Documents

Publication Publication Date Title
EP3148298B1 (en) Manufacturing method of printing circuit board with micro-radiators
CN103141164B (zh) 元器件内置基板及其制造方法
CA2616793C (en) Bending-type rigid printed wiring board and process for producing the same
CN103493610B (zh) 刚性柔性基板及其制造方法
CN103460822B (zh) 芯片元器件内置树脂多层基板及其制造方法
CN208480057U (zh) 多层基板
US20130256850A1 (en) Electronic package for millimeter wave semiconductor dies
US9999125B2 (en) Method for fabricating ceramic insulator for electronic packaging
CN103021982A (zh) 集成电路及制造方法
US10433414B2 (en) Manufacturing method of printing circuit board with micro-radiators
US11510315B2 (en) Multilayer substrate, interposer, and electronic device
CN105513747B (zh) 片式电子组件和具有该片式电子组件的板
US20090316329A1 (en) Chip component and method for producing the same and component built-in module and method for producing the same
CN105814682A (zh) 半导体装置
WO2007040193A1 (ja) ハイブリッド集積回路装置とその製造方法
JP2007201175A (ja) 半導体装置およびそれを備えた電子機器、およびそれに用いる半導体装置用基板の製造方法
US11469027B2 (en) Built-in-coil substrate and method for manufacturing the same
JP2011151103A (ja) 電子部品相互の接続構造及び接続方法
CN209496722U (zh) 层叠线圈
EP2813132B1 (en) Multilayer electronics assembly and method for embedding electrical circuit components within a three dimensional module
KR20130057461A (ko) 멀티파트 배선 기판, 배선 기판, 및 전자 장치
CN208047004U (zh) 树脂基板
US11437182B2 (en) Electronic component and method of manufacturing electronic component
CN113015339A (zh) 一种嵌埋陶瓷线路板的制作方法及嵌埋陶瓷线路板
KR100877406B1 (ko) 반도체 실장기판 및 그 제조방법

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant