CN212034479U - 内插器以及电子设备 - Google Patents

内插器以及电子设备 Download PDF

Info

Publication number
CN212034479U
CN212034479U CN201890001332.3U CN201890001332U CN212034479U CN 212034479 U CN212034479 U CN 212034479U CN 201890001332 U CN201890001332 U CN 201890001332U CN 212034479 U CN212034479 U CN 212034479U
Authority
CN
China
Prior art keywords
mounting surface
interposer
interlayer connection
conductor
laminate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201890001332.3U
Other languages
English (en)
Inventor
饭田汗人
小山展正
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Application granted granted Critical
Publication of CN212034479U publication Critical patent/CN212034479U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/366—Assembling printed circuits with other printed circuits substantially perpendicularly to each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

本实用新型提供一种内插器和具备该内插器的电子设备。内插器具备：层叠体，将多个绝缘基材层层叠而成，以一部分弯曲的状态被保持，且具有相互对置的第1安装面以及第2安装面；多个导体图案，形成在层叠体，在与第1安装面以及第2安装面垂直的第1方向上延伸；层间连接导体，形成在层叠体，在与第1安装面以及第2安装面平行的第2方向上延伸，将多个导体图案彼此连接；第1电极，形成在第1安装面；以及第2电极，形成在第2安装面，经由多个导体图案以及层间连接导体与第1电极电连接，第1安装面以及第2安装面是与多个绝缘基材层的层叠方向平行的面，第1安装面与第2安装面之间的第1方向上的长度比层间连接导体的第2方向上的合计长度长。

Description

内插器以及电子设备
技术领域
本实用新型涉及对分别形成了给定的电路的多个构件彼此等进行连接的内插器、以及具备该内插器的电子设备。
背景技术
伴随着电子设备具备的电路基板、电子部件的高集成化，此外，伴随着具有相互不同的布线密度的电路基板的混合存在，根据需要，有时采用经由内插器将多个电路基板彼此电连接的构造。
例如，在专利文献1示出了如下的构造，即，在第1构件(第1电路基板)与第2构件(第2电路基板)之间夹着内插器，并经由该内插器进行电连接，其中，第1构件(第1电路基板)和第2构件(第2电路基板) 在厚度方向上分开配置。上述内插器是如下的构造，即，由导体图案和层间连接导体形成了对第1构件和第2构件进行连接的布线，导体图案形成在多个绝缘基材层的层叠体，层间连接导体形成在上述层叠体，并在厚度方向(多个绝缘基材层的层叠方向。第1构件和第2构件分开的方向)上延伸。
在先技术文献
专利文献
专利文献1：国际公开第2014/002592号
实用新型内容
实用新型要解决的课题
但是，在专利文献1所示的构造中，在需要厚度(多个绝缘基材层的层叠方向上的厚度)厚的内插器的情况下，产生如下的问题。
(a)难以使用例如镀敷法来形成在厚度方向上长的形状的层间连接导体。
(b)在绝缘基材层的层叠数多的层叠体的情况下，可考虑如下方法，即，使多个过孔导体(例如，在形成于绝缘基材层的开口填充导电性膏，并通过加热压制处理使导电性膏固化而成的过孔导体)相互连接，从而形成在厚度方向上长的形状的层间连接导体。但是，在该情况下，所需的过孔导体的数目变多，过孔导体的连接部位变多，由此，电连接可靠性变低。
本实用新型的目的在于，提供一种即使在厚度尺寸(第1构件与第2 构件之间的距离)大的情况下也可通过简单的结构提高第1构件与第2 构件之间的布线的电连接可靠性的内插器、以及具备该内插器的电子设备。
用于解决课题的技术方案
(1)本实用新型的内插器是配置在第1构件与第2构件之间而将所述第1构件和所述第2构件电连接的内插器，其特征在于，具备：
层叠体，将多个绝缘基材层层叠而成，以一部分弯曲的状态被保持，且具有相互对置的第1安装面以及第2安装面；
多个导体图案，形成在所述层叠体，在与所述第1安装面以及所述第 2安装面垂直的第1方向上延伸；
层间连接导体，形成在所述层叠体，在与所述第1安装面以及所述第 2安装面平行的第2方向上延伸，将所述多个导体图案彼此连接；
第1电极，形成在所述第1安装面；以及
第2电极，形成在所述第2安装面，经由所述多个导体图案以及所述层间连接导体与所述第1电极电连接，
所述第1安装面以及所述第2安装面是与所述多个绝缘基材层的层叠方向平行的面，
所述第1安装面与所述第2安装面之间的所述第1方向上的长度比所述层间连接导体的所述第2方向上的合计长度长。
(2)本实用新型的内插器是配置在第1构件与第2构件之间而将所述第1构件和所述第2构件电连接的内插器，其特征在于，具备：
层叠体，将多个绝缘基材层层叠而成，以一部分弯曲的状态被保持，且具有相互平行的第1安装面以及第2安装面；
多个导体图案，形成在所述层叠体；
层间连接导体，形成在所述层叠体；
第1电极，形成在所述第1安装面；以及
第2电极，形成在所述第2安装面，经由所述多个导体图案以及所述层间连接导体与所述第1电极电连接，
所述层叠体具有所述多个绝缘基材层的层叠方向与所述第1安装面以及所述第2安装面平行的直立部，
在所述直立部中，所述多个导体图案在与所述第1安装面以及所述第 2安装面垂直的第1方向上延伸，
在所述直立部中，所述层间连接导体在与所述第1安装面以及所述第2安装面平行的第2方向上延伸，且将所述多个导体图案彼此连接，
在所述直立部中，所述第1方向上的长度比所述层间连接导体的所述第2方向上的合计长度长。
在该结构中，由导体图案形成相对长的在第1方向(第1构件和第2 构件分开的方向)上延伸的布线。因此，与由层间连接导体形成在第1 方向上延伸的长的布线的情况相比，能够容易地实现对第1电极和第2 电极进行连接的布线的电连接可靠性高的内插器。
(3)也可以是，在上述(2)中，所述第1安装面以及所述第2安装面中的任一者是与所述层叠方向平行的所述层叠体的端面。
(4)优选地，在上述(1)至(3)中的任一项中，所述多个导体图案和所述层间连接导体通过固相扩散接合连接。通过该结构，与使用镀敷法等形成与多个导体图案连接的层间连接导体的情况相比，能够通过容易的制造方法提高导体图案与层间连接导体之间的接合强度。
(5)优选地，在上述(1)至(3)中的任一项中，所述层间连接导体是通过镀敷形成的金属。根据该结构，与层间连接导体为使导电性膏固化而成的过孔导体的情况相比，能够进一步降低对第1电极与第2电极之间进行连接的布线(信号线)的导体损耗。
(6)优选地，在上述(1)至(4)中的任一项中，所述多个绝缘基材层以树脂为主材料，所述层间连接导体包含树脂材料。一般来说，使导电性膏固化而成的过孔导体包含树脂成分，因此与作为单质金属的通孔镀敷等相比，与以树脂为主材料的绝缘基材层的接合强度高。因此，与通过镀敷法形成层间连接导体的情况相比，层间连接导体与绝缘基材层的接合强度提高。因此，能够实现机械强度和电连接可靠性高的内插器。
(7)优选地，在上述(1)至(6)中的任一项中，所述多个绝缘基材层以树脂为主材料，所述层间连接导体是分别形成在不同的绝缘基材层的多个层间连接导体，从所述第2方向观察，所述多个层间连接导体配置在相互不重叠的位置。一般来说，将以树脂为主材料的多个绝缘基材层层叠而成的层叠体容易由于外力、冲击等而变形。而且，在上述层叠体连续地配置有多个层间连接导体的情况下，若上述层叠体变形，则应力集中于这些层间连接导体，这些层间连接导体变容容易破损。另一方面，根据该结构，因为多个层间连接导体并未在层叠方向上连续地配置，所以在对层叠体施加了外力、冲击等的情况下，施加于各个层间连接导体的应力被分散。因此，即使在对层叠体施加了外力等的情况下，也可抑制层间连接导体的破损等，相对于外力的层间连接导体的连接可靠性提高。
(8)优选地，在上述(1)至(7)中的任一项中，具备：面状导体，形成在所述层叠体，从所述第2方向观察，所述多个导体图案的至少一部分与所述面状导体重叠。根据该结构，通过基于面状导体的屏蔽效果，对于从内插器观察位于第2方向上的至少一方的物品等，能够抑制来自信号线(多个导体图案或层间连接导体)的无用辐射，或者能够抑制来自外部的噪声对信号线的影响。此外，根据该结构，在形成层叠体的多个绝缘基材层的层叠方向与第1方向(第1构件和第2构件分开的方向)平行的情况下，与将在第1方向上延伸的多个层间连接导体配置在信号线的周围 (相对于信号线靠第2方向侧)的结构相比较，对信号线的屏蔽性提高。因此，能够提高信号线与外部的隔离度。
(9)优选地，在上述(8)中，所述面状导体的数目是多个，多个所述面状导体配置于在所述第2方向上夹着所述多个导体图案或所述层间连接导体的位置。根据该结构，对于信号线的第2方向的两侧，基于面状导体的屏蔽效果进一步提高。因此，对于从内插器观察位于第2方向的两侧的物品等，可进一步抑制来自信号线(多个导体图案或层间连接导体) 的无用辐射，或者可进一步抑制来自外部的噪声对信号线的影响。
(10)优选地，在上述(1)至(9)中的任一项中，所述多个绝缘基材层由热塑性树脂构成。根据该结构，能够实现能够容易地进行塑性变形且能够维持(保持)所希望的形状的内插器。此外，根据该结构，容易使内插器变形为所希望的形状，因此能够实现即使在对内插器要求高的尺寸精度的情况下也容易与第1构件或第2构件连接的内插器。
(11)本实用新型的电子设备的特征在于，具备：
第1构件；
第2构件；以及
内插器，配置在所述第1构件与所述第2构件之间，将所述第1构件和所述第2构件电连接；
所述内插器具有：
层叠体，将多个绝缘基材层层叠而成，以一部分弯曲的状态被保持，且具有相互对置的第1安装面以及第2安装面；
多个导体图案，形成在所述层叠体，在与所述第1安装面以及所述第 2安装面垂直的第1方向上延伸；
层间连接导体，形成在所述层叠体，在与所述第1安装面以及所述第 2安装面平行的第2方向上延伸，将所述多个导体图案彼此连接；
第1电极，形成在所述第1安装面；以及
第2电极，形成在所述第2安装面，经由所述多个导体图案以及所述层间连接导体与所述第1电极电连接，
所述第1安装面以及所述第2安装面是与所述多个绝缘基材层的层叠方向平行的面，
所述第1安装面与所述第2安装面之间的所述第1方向上的长度比所述层间连接导体的所述第2方向上的合计长度长，
所述第1电极与所述第1构件电连接，所述第2电极与所述第2构件电连接。
(12)本实用新型的电子设备的特征在于，具备：
第1构件；
第2构件；以及
内插器，配置在所述第1构件与所述第2构件之间，将所述第1构件和所述第2构件电连接；
所述内插器具有：
层叠体，将多个绝缘基材层层叠而成，以一部分弯曲的状态被保持，且具有相互平行的第1安装面以及第2安装面；
多个导体图案，形成在所述层叠体；
层间连接导体，形成在所述层叠体；
第1电极，形成在所述第1安装面；以及
第2电极，形成在所述第2安装面，经由所述多个导体图案以及所述层间连接导体与所述第1电极电连接，
所述层叠体具有所述多个绝缘基材层的层叠方向与所述第1安装面以及所述第2安装面平行的直立部，
在所述直立部中，所述多个导体图案在与所述第1安装面以及所述第 2安装面垂直的第1方向上延伸，
在所述直立部中，所述层间连接导体在与所述第1安装面以及所述第 2安装面平行的第2方向上延伸，且将所述多个导体图案彼此连接，
在所述直立部中，所述第1方向上的长度比所述层间连接导体的所述第2方向上的合计长度长，
所述第1电极与所述第1构件电连接，所述第2电极与所述第2构件电连接。
根据该结构，能够实现即使在厚度尺寸(第1构件与第2构件之间的距离)大的情况下也可提高第1构件与第2构件之间的布线的电连接可靠性的电子设备。
(13)优选地，在上述(11)或(12)中，所述层叠体的有效弹性模量比所述第1构件以及所述第2构件小。根据该结构，内插器的可挠性比第1构件、第2构件高，因此可抑制由施加于第1构件、第2构件的应力等造成的接合部位的破损。
(14)也可以是，在上述(11)至(13)中的任一项中，还具备：部件，安装在所述第1构件或所述第2构件，并配置在所述第1构件与所述第2构件之间。
(15)优选地，在上述(14)中，所述内插器具有形成在所述层叠体的面状导体，所述面状导体的至少一部分位于所述多个导体图案与所述部件之间。根据该结构，面状导体对部件的屏蔽效果提高，能够抑制从信号线(多个导体图案或层间连接导体)对部件的无用辐射，或者能够抑制来自部件的噪声对信号线的影响。
实用新型效果
根据本实用新型，能够实现即使在厚度尺寸(第1构件与第2构件之间的距离)大的情况下也可通过简单的结构提高第1构件与第2构件之间的布线的电连接可靠性的内插器。此外，能够实现具备该内插器的电子设备。
附图说明
图1是第1实施方式涉及的内插器301的剖视图。
图2是示出第1实施方式涉及的电子设备401的主要部分的剖视图。
图3是按顺序示出内插器301的制造工序的剖视图。
图4是第2实施方式涉及的内插器302的剖视图。
图5是按顺序示出内插器302的制造工序的剖视图。
图6是第3实施方式涉及的内插器303的剖视图。
图7是内插器303的分解俯视图。
图8是示出第3实施方式涉及的电子设备403的主要部分的剖视图。
图9是第4实施方式涉及的内插器304的剖视图。
图10是第5实施方式涉及的内插器305的剖视图。
图11是示出内插器305的折弯之前的状态的剖视图。
具体实施方式
以下，参照图并列举几个具体的例子示出用于实施本实用新型的多个方式。在各图中，对同一部位标注同一附图标记。考虑到要点的说明或理解的容易性，方便起见，将实施方式分开示出，但是能够进行在不同的实施方式中示出的结构的部分置换或组合。在第2实施方式以后，省略关于与第1实施方式共同的事项的记述，仅对不同点进行说明。特别是，关于基于同样的结构的同样的作用效果，将不在每个实施方式中逐次提及。
《第1实施方式》
图1是第1实施方式涉及的内插器301的剖视图。
本实用新型的内插器配置(夹)在第1构件与第2构件之间，将第1 构件和第2构件电连接。此外，本实用新型的电子设备是具备本实用新型的内插器等的装置，例如是便携式电话终端、所谓的智能电话、平板终端、笔记本PC、PDA、可穿戴终端(所谓的智能手表、智能眼镜等)、照相机、游戏机、玩具等。
内插器301具备层叠体10、多个导体图案21、22、层间连接导体V1、第1电极P1、以及第2电极P2。
层叠体10是将具有可挠性的多个绝缘基材层11、12、13层叠而成的长方体状的绝缘体。层叠体10具有相互对置的第1主面MS1以及第2 主面MS2。第1主面MS1以及第2主面MS2是与多个绝缘基材层11、 12、13的层叠方向(Z轴方向)垂直的面。此外，层叠体10具有相互对置的端面SS1以及端面SS2。端面SS1、SS2是与层叠方向(Z轴方向) 平行的面(层叠体10的端面)。绝缘基材层11、12、13例如是由液晶聚合物(LCP)或聚醚醚酮(PEEK)等热塑性树脂构成的片材。
在本实施方式中，端面SS1相当于本实用新型中的“第1安装面”，端面SS2相当于本实用新型中的“第2安装面”。
多个导体图案21、22是如下的导体图案，即，形成在层叠体10内，并在与端面SS1(第1安装面)以及端面SS2(第2安装面)垂直的第1 方向(例如，图1所示的X轴方向)上延伸。多个导体图案21、22例如是Cu箔等的导体图案。
层间连接导体V1是如下的导体，即，形成在层叠体10内，并在与端面SS1(第1安装面)以及端面SS2(第2安装面)平行的第2方向(图 1所示的Z轴方向)上延伸，层间连接导体V1将多个导体图案21、22 彼此连接。层间连接导体V1例如是通过无电解镀敷法形成的金属(例如， Cu)。
第1电极P1是形成在端面SS1(第1安装面)的导体，第2电极P2 是形成在端面SS2(第2安装面)的导体。第1电极P1和第2电极P2 经由多个导体图案21、22以及层间连接导体V1电连接。具体地，第1 电极P1与导体图案21的一端连接。导体图案21的另一端经由层间连接导体V1与导体图案22的一端连接，导体图案22的另一端与第2电极 P2连接。第1电极P1以及第2电极P2例如是通过无电解镀敷(或电镀) 形成的Cu等的镀敷膜。
像这样，在本实施方式中，由电连接的多个导体图案21、22以及层间连接导体V1形成对第1电极P1与第2电极P2之间进行连接的布线(信号线)。
此外，如图1所示，端面SS1(第1安装面)与端面SS2(第2安装面)之间的X轴方向(第1方向)上的长度La1比层间连接导体V1的Z 轴方向(第2方向)上的合计长度Lb1长(La1＞Lb1)。换言之，在对第 1电极P1与第2电极P2之间进行连接的布线之中，在第1方向(X轴方向)上延伸的布线(多个导体图案21、22的电路径)的长度比在第2方向(Z轴方向)上延伸的布线(层间连接导体V1)的长度长。
接着，参照图对具备本实用新型的内插器301的电子设备进行说明。图2是示出第1实施方式涉及的电子设备401的主要部分的剖视图。
电子设备401具备第1电路基板101、第2电路基板201、内插器301 以及部件81、91等。第1电路基板101和第2电路基板201在第1方向 (X轴方向)上分开配置，内插器301以及部件81、91配置(夹)在第 1电路基板101与第2电路基板201之间。第1电路基板101以及第2电路基板201例如是玻璃/环氧基板。部件81、91例如是片型电感器、片型电容器等芯片部件、RFIC元件或阻抗匹配电路等。
在本实施方式中，第1电路基板101相当于本实用新型中的“第1 构件”，第2电路基板201相当于本实用新型中的“第2构件”。
如图2所示，在第1电路基板101的上表面S1安装有内插器301以及部件81。在第2电路基板201的下表面S2安装有部件91。内插器301 以直立的状态(层叠体10的端面SS1(第1安装面)与第1电路基板101 对置、且层叠体10的端面SS2(第2安装面)与第2电路基板201的下表面S2对置的状态)与第1电路基板101以及第2电路基板201分别连接。
在第1电路基板101的上表面S1形成有多个连接盘61、62、63。内插器301的第1电极P1与上述连接盘61直接焊接。由此，内插器301 的第1电极P1与第1电路基板101(第1构件)电连接。此外，部件81 的端子与上述连接盘62、63分别直接焊接。
在第2电路基板201的下表面S2形成有多个连接盘71、72、73。内插器301的第2电极P2与上述连接盘71直接焊接。由此，内插器301 的第2电极P2与第2电路基板201(第2构件)电连接。此外，部件91 的端子与上述连接盘72、73分别直接焊接。
在本实施方式中，内插器301的有效弹性模量比第1电路基板101 以及第2电路基板201的有效弹性模量小。例如，玻璃/环氧基板的杨氏模量为大约25GPa。另一方面，作为内插器301的层叠体10的液晶聚合物(LCP)的杨氏模量为大约15GPa。
另外，本说明书中的“有效弹性模量”并不限于单一材料的“弹性模量”，是指复合材料(由树脂、导体图案、层间连接导体、粘接剂等构成的复合材料)整体的“弹性模量”。
根据本实施方式涉及的内插器301以及电子设备401，达到如下的效果。
(a)在本实施方式中，由导体图案21、22形成第1电极P1与第2 电极P2之间的布线中的、相对长的在第1方向(X轴方向。第1构件和第2构件分开的方向)上延伸的布线。在通常的内插器(具备将多个绝缘基材层在第1方向上层叠而成的层叠体的内插器)的情况下，在第1方向上延伸的布线通过通孔镀敷、过孔导体(使导电性膏固化而成的过孔导体) 等层间连接导体来进行。特别是，在通过通孔镀敷来进行在第1方向上延伸的长的布线的情况下，需要形成细长的通孔，通孔的形成、镀敷加工变得困难。此外，在通过过孔导体来进行在第1方向上延伸的长的布线的情况下，变得需要在多个绝缘基材层分别形成开口并填充导电性膏等工序，制造工序变得复杂化。根据上述结构，与通过层间连接导体(通孔镀敷、过孔导体)形成在第1方向上延伸的长的布线的情况相比，能够通过简单的结构实现信号线(对第1电极P1与第2电极P2之间进行连接的布线) 的电连接可靠性高的内插器。
(b)此外，如上所述，在本实施方式中，信号线(对第1电极P1 与第2电极P2之间进行连接的布线)中的在第1方向上延伸的长的布线由导体图案21、22形成。一般来说，将导电性膏固化而成的过孔导体的体积电阻率比导体图案(金属单质)高。因此，若像通常的内插器那样将在第1方向上延伸的长的布线全部由过孔导体形成，则导体损耗变大。另一方面，导体图案能够容易地调整线宽度，因此通过加宽导体图案的线宽度，从而能够容易地降低导体损耗。因此，通过上述结构，与由上述过孔导体形成在第1方向上延伸的长的布线的情况相比，能够容易地降低信号线的导体损耗。
(c)此外，在本实施方式中，层间连接导体V1是通孔镀敷。根据该结构，与层间连接导体为将导电性膏固化而成的过孔导体的情况相比，能够进一步降低信号线(对第1电极P1与第2电极P2之间进行连接的布线)的导体损耗。
(d)在本实施方式中，内插器301夹在第1构件(第1电路基板101) 与第2构件(第2电路基板201)之间，第1构件以及第2构件经由内插器301电连接。根据该结构，能够在第1构件的表面(第1电路基板101 的上表面S1)以及第2构件的表面(第2电路基板201的下表面S2)确保安装部件81、91的空间，同时能够以第1电路基板101和第2电路基板201分开的状态将两者电连接。
(e)此外，在本实施方式涉及的电子设备中，内插器301的第1电极P1与第1电路基板101的连接盘61直接焊接，内插器301的第2电极P2与第2电路基板201的连接盘71直接焊接。根据该结构，能够在几乎没有无用的间隙的情况下将内插器301和第1电路基板101接合，因此在电子设备内的狭窄的空间也能够配置内插器301。此外，因为在内插器301与第1电路基板101之间几乎没有无用的间隙，所以可抑制由电磁波的泄漏造成的无用辐射以及能量损耗。进而，根据该结构，与经由连接器将内插器连接到第1电路基板的情况相比较，不易产生阻抗不匹配，还能够抑制反射损耗。另外，这对于内插器301与第2电路基板201之间的连接关系也是同样的。
(f)本实施方式涉及的内插器301(层叠体10)的有效弹性模量比第1电路基板101(第1构件)以及第2电路基板201(第2构件)小，具有可挠性(可变形性)。根据该结构，例如，在第1构件(或第2构件) 的稍微存在凹凸的部位也能够安装内插器。此外，因为内插器301的可挠性比第1电路基板101、第2电路基板201高，所以可抑制由施加于第1 电路基板101、第2电路基板201的应力等造成的接合部位(第1电极 P1和连接盘61的接合部位、第2电极P2和连接盘71的接合部位)的破损。
另外，在本实施方式中，形成层叠体10的多个绝缘基材层11、12、 13由热塑性树脂构成。根据该结构，能够实现能够容易地进行塑性变形且能够维持(保持)所希望的形状的内插器。另外，在通过焊料将内插器直接连接到难以变形的第1构件、第2构件的情况下，对内插器要求高的尺寸精度。另一方面，根据上述结构，因为使用将由热塑性树脂构成的多个片材层叠而成的层叠体10，所以内插器具有可挠性(可变形性)，容易使内插器变形为所希望的形状。因此，特别是，即使在如上所述的对内插器要求高的尺寸精度的情况下，通过使内插器在连接之前变形，从而第1 构件或第2构件和内插器的连接也变得容易。
另外，在通常的内插器(具备将多个绝缘基材层在第1方向上层叠而成的层叠体的内插器)的情况下，第1方向上的厚度(厚度尺寸)难以稳定。例如，在对层叠的多个绝缘基材层进行加热压制而形成层叠体时，电极向层叠体的陷入量产生偏差，内插器的第1方向上的厚度有可能产生偏差。此外，还存在由于形成在层叠体的导体图案而在层叠体的主面(电极的形成面)产生凹凸的情况。进而，若在加热压制后的层叠体的主面形成阻焊膜等保护膜，则根据保护膜的湿润程度、粘性，厚度也有可能产生偏差。另一方面，在本实施方式涉及的电子设备401中，因为是内插器301 以直立的状态(层叠体10的端面SS1与第1构件对置且端面SS2与第2 构件对置的状态)与第1构件以及第2构件连接的构造，所以容易使第1 方向上的厚度尺寸稳定。像在后面详细叙述的那样，这是因为内插器301 是从集合基板裁切为各个单片而形成的。即，内插器301的厚度(第1 方向上的厚度尺寸)由切割的精度决定，不受由形成在层叠体的主面的凹凸、保护膜的湿润程度等造成的厚度尺寸的偏差的影响。
本实施方式涉及的内插器301例如通过如下的工序来制造。图3是按顺序示出内插器301的制造工序的剖视图。另外，在图3中，为了便于说明，以单片(One chip)的制造工序进行说明，但是实际的内插器的制造工序以集合基板状态进行。
首先，如图3中的(1)所示，准备在两面形成了导体图案21、22 的绝缘基材层12。具体地，在集合基板状态的绝缘基材层12的两面层压金属箔(例如，Cu箔)，然后通过光刻对该金属箔进行图案化。绝缘基材层12例如是以液晶聚合物(LCP)或聚醚醚酮(PEEK)等热塑性树脂为主材料的片材。
接着，如图3中的(2)所示，在绝缘基材层12形成开口H1。开口 H1是从绝缘基材层12的表面到达至背面的贯通孔。开口H1例如通过利用了冲裁等的脱模来形成。
然后，如图3中的(3)所示，在绝缘基材层12形成层间连接导体 V1，并准备绝缘基材层11、13。层间连接导体V1例如是通过无电解镀敷等形成的金属(Cu等的通孔镀敷)。绝缘基材层11、13的平面形状与绝缘基材层12的平面形状大致相同。绝缘基材层11、13例如是以液晶聚合物(LCP)或聚醚醚酮(PEEK)等热塑性树脂为主材料的片材。
接着，如图3中的(4)所示，按绝缘基材层13、12、11的顺序进行层叠。然后，通过对层叠的绝缘基材层11、12、13进行加热压制，从而形成如图3中的(5)所示的集合基板状态的层叠体10，然后从集合基板分离为各个单片。
最后，在层叠体10的端面SS1、SS2分别形成第1电极P1以及第2 电极P2，得到图3中的(6)所示的内插器301。第1电极P1以及第2 电极P2例如是通过无电解镀敷(或电镀)形成的Cu等的镀敷膜。
《第2实施方式》
在第2实施方式中，示出层间连接导体的结构不同的内插器的例子。
图4是第2实施方式涉及的内插器302的剖视图。
内插器302与第1实施方式涉及的内插器301的不同点在于，具备层间连接导体V2。关于内插器302的其它结构，与内插器301相同。
以下，对与第1实施方式涉及的内插器301不同的部分进行说明。
层间连接导体V2是如下的导体，即，形成在层叠体10，并在与端面 SS1(第1安装面)以及端面SS2(第2安装面)平行的第2方向(图4 所示的Z轴方向)上延伸，层间连接导体V2将多个导体图案21、22彼此连接。层间连接导体V2例如是通过如下方式设置的过孔导体，即，在设置于绝缘基材层12的开口配设包含Cu、Sn中的一种以上或它们的合金的导电性膏，然后通过层叠工艺中的加热压制处理使其固化。
如图4所示，端面SS1(第1安装面)与端面SS2(第2安装面)之间的X轴方向(第1方向)上的长度La2比层间连接导体V2的Z轴方向(第2方向)上的合计长度Lb2长(La2＞Lb2)。
根据本实施方式涉及的内插器302，除了在第1实施方式中叙述的效果以外，还达到如下的效果。
(g)在本实施方式中，多个导体图案21、22和层间连接导体V2通过固相扩散接合来连接。通过该结构，与使用镀敷法等形成与多个导体图案21、22连接的层间连接导体的情况相比，能够通过容易的制造方法提高导体图案与层间连接导体之间的接合强度。
(h)此外，在本实施方式中，层间连接导体V2包含树脂材料。将导电性膏固化而成的过孔导体(层间连接导体V2)包含树脂成分，因此与作为单质金属的通孔镀敷等相比，与以树脂为主材料的绝缘基材层的接合强度高。因此，与通过镀敷法形成层间连接导体的情况相比，层间连接导体V2和绝缘基材层12的接合强度提高。因此，通过该结构，能够实现机械强度和电连接可靠性高的内插器。
(i)进而，在本实施方式中，形成层叠体10的多个绝缘基材层11、 12、13由热塑性树脂构成，且层间连接导体V2是将导电性膏固化而形成的过孔导体。根据该结构，像在后面详细叙述的那样，通过对层叠的多个绝缘基材层11、12、13统一进行压制，从而能够容易地形成层叠体10，因此可削减层叠体10的制造工序的工时，能够将成本抑制得低。
本实施方式涉及的内插器302例如通过如下的工序来制造。图5是按顺序示出内插器302的制造工序的剖视图。
首先，如图5中的(1)所示，准备绝缘基材层11、12、13。此外，在绝缘基材层12形成导体图案21，在绝缘基材层13形成导体图案22。具体地，在集合基板状态的绝缘基材层12、13的单面层压金属箔(例如， Cu箔)，然后通过光刻对金属箔进行图案化。
此外，在绝缘基材层12形成层间连接导体V2。层间连接导体V2通过如下方式来形成，即，在通过激光等在绝缘基材层12设置了开口之后，配设(填充)包含Cu、Sn等中的一种以上或它们的合金的导电性膏，然后通过层叠工艺中的加热压制处理使导电性膏固化。因此，层间连接导体 V2设为熔点(熔融温度)比后面的加热压制时的温度低的材料。
接着，如图5中的(2)所示，按绝缘基材层13、12、11的顺序进行层叠。然后，通过对层叠的绝缘基材层11、12、13进行加热压制，从而形成如图5中的(3)所示的集合基板状态的层叠体10，然后从集合基板分离为各个单片。
最后，在层叠体10的端面SS1、SS2分别形成第1电极P1以及第2 电极P2，得到图5中的(6)所示的内插器302。
根据上述制造方法，通过对层叠的多个绝缘基材层11、12、13统一进行压制，从而能够容易地形成内插器302(层叠体10)，因此可削减制造工序的工时，能够将成本抑制得低。
《第3实施方式》
在第3实施方式中，示出具备多个层间连接导体以及面状导体的内插器的例子。
图6是第3实施方式涉及的内插器303的剖视图。图7是内插器303 的分解俯视图。
内插器303具备层叠体10A、多个导体图案21、22、23、面状导体 31、32、层间连接导体V21、V22、第1电极P1、第2电极P2、以及接地电极GP11、GP12、GP21、GP22。
内插器303与第2实施方式涉及的内插器302的不同点在于，具备层叠体10A、面状导体31、32以及接地电极GP11、GP12、GP21、GP22。此外，内插器303的导体图案的数目以及层间连接导体的数目与内插器302不同。关于内插器303的其它结构，与内插器302实质上相同。
以下，对与第2实施方式涉及的内插器302不同的部分进行说明。
层叠体10A是将具有可挠性的多个绝缘基材层11a、12a、13a、14a、 15a、16a、17a层叠而成的长方体状的绝缘体。层叠体10A具有相互对置的端面SS1(第1安装面)以及端面SS2(第2安装面)。端面SS1是与多个绝缘基材层11a～17a的层叠方向(Z轴方向)平行的面(层叠体10A 的端面)。绝缘基材层11a～17a与在第1实施方式中说明的绝缘基材层11、 12、13实质上相同。
多个导体图案21、22、23是如下的导体图案，即，形成在层叠体10A，并在与端面SS1(第1安装面)以及端面SS2(第2安装面)垂直的第1 方向(例如，图6所示的X轴方向)上延伸。面状导体31、32是形成在层叠体10A并在第1方向上延伸的导体图案。导体图案21、22、23以及面状导体31、32例如是Cu箔等的导体图案。
层间连接导体V21、V22是如下的导体，即，形成在层叠体10A，并在与端面SS1(第1安装面)以及端面SS2(第2安装面)平行的第2方向(图6所示的Z轴方向)上延伸，层间连接导体V21、V22将多个导体图案21、22、23彼此连接。层间连接导体V21、V22是通过如下方式设置的过孔导体，即，在通过激光等在绝缘基材层设置了开口之后，配设 (填充)包含Cu、Sn等中的一种以上或它们的合金的导电性膏，然后通过层叠工艺中的加热压制处理使其固化。
如图6以及图7所示，层间连接导体V21、V22分别形成在不同的绝缘基材层。具体地，层间连接导体V21形成在绝缘基材层14a，层间连接导体V22形成在绝缘基材层15a。从第2方向(Z轴方向)观察，多个层间连接导体V21、V22配置在相互不重叠的位置。
第1电极P1以及接地电极GP11、GP12是形成在端面SS1(第1安装面)的导体，第2电极P2以及接地电极GP21、GP22是形成在端面SS2 (第2安装面)的导体。接地电极GP11、GP12、GP21、GP22例如是通过无电解镀敷(或电镀)形成的Cu等的镀敷膜。
第1电极P1和第2电极P2经由多个导体图案21、22、23以及层间连接导体V21、V22电连接。具体地，如图6以及图7所示，第1电极 P1与导体图案21的一端连接，导体图案21的另一端经由层间连接导体 V21与导体图案22的一端连接。导体图案22的另一端经由层间连接导体 V22与导体图案23的一端连接，导体图案23的另一端与第2电极P2连接。此外，接地电极GP11和接地电极GP21经由面状导体31电连接。接地电极GP12和接地电极GP22经由面状导体32电连接。
像这样，在本实施方式中，由电连接的多个导体图案21、22、23以及层间连接导体V21、V22形成对第1电极P1与第2电极P2之间进行连接的布线(信号线)。
在本实施方式中，由导体图案21、面状导体31、32、被导体图案21 和面状导体31夹着的绝缘基材层12a、13a、被导体图案21和面状导体 32夹着的绝缘基材层14a、15a、16a构成带状线构造的传输线路。此外，由导体图案23、面状导体31、32、被导体图案23和面状导体31夹着的绝缘基材层12a、13a、14a、15a、被导体图案23和面状导体32夹着的绝缘基材层16a构成带状线构造的传输线路。
如图6所示，端面SS1(第1安装面)与端面SS2(第2安装面)之间的X轴方向(第1方向)上的长度La3比层间连接导体V21、V22的Z 轴方向(第2方向)上的合计长度Lb3长(La3＞Lb3)。
从第2方向(Z轴方向)观察，多个导体图案21、22、23整体与面状导体31、32重叠。此外，面状导体31、32配置于在第2方向(Z轴方向)上夹着多个导体图案21、22、23或层间连接导体V21、V22的位置。
接着，参照图对具备本实用新型的内插器303的电子设备进行说明。图8是示出第3实施方式涉及的电子设备403的主要部分的剖视图。
电子设备403具备第1电路基板102(第1构件)、第2电路基板202 (第2构件)、内插器303以及部件82等。另外，在第1电路基板102 以及第2电路基板202配置有部件82以外的许多的部件，但是省略了图示。第1电路基板102和第2电路基板202在第1方向(X轴方向)上分开配置，内插器303以及部件82配置在第1电路基板102与第2电路基板202之间。第1电路基板102的结构与在第1实施方式中说明的第1 电路基板101实质上相同。第2电路基板202的结构与在第1实施方式中说明的第2电路基板201实质上相同。此外，部件82例如是构成阻抗匹配电路的片式电容器等。另外，也可以夹着内插器303在与部件82相反侧(内插器303的+Z方向侧)靠近地配置有其它部件。
如图8所示，在第1电路基板102的上表面S1安装有内插器303以及部件82。层叠体10A的端面SS1(第1安装面)与第1电路基板102 对置，层叠体10A的端面SS2(第2安装面)与第2电路基板202的下表面S2对置。
在第1电路基板102的上表面S1形成有多个连接盘61、62、63、64、 65。内插器303的第1电极P1与上述连接盘61直接焊接。由此，内插器303的第1电极P1与第1电路基板102(第1构件)电连接。此外，内插器303的接地电极GP11、GP12与上述连接盘62、63分别直接焊接。由此，内插器303的接地电极GP11、GP12与第1电路基板102的接地电连接。此外，部件82的端子与上述连接盘64、65分别直接焊接。
在第2电路基板202的下表面S2形成有多个连接盘71、72、73。内插器303的第2电极P2与上述连接盘71直接焊接。由此，内插器303 的第2电极P2与第2电路基板202(第2构件)电连接。此外，内插器 303的接地电极GP21、GP22与上述连接盘72、73分别直接焊接。由此，内插器303的接地电极GP21、GP22与第2电路基板202的接地电连接。
如图8所示，面状导体32的至少一部分位于多个导体图案21、22、 23与部件82之间。
此外，在本实施方式中，第1电路基板102以及第2电路基板202 为玻璃/环氧基板，有效相对介电常数为大约4。另一方面，内插器303 的层叠体10A为液晶聚合物(LCP)，有效相对介电常数为大约3。即，在本实施方式中，内插器303的层叠体10A的有效相对介电常数比第1 电路基板102以及第2电路基板202的有效相对介电常数小。
另外，本说明书中的“有效相对介电常数”并不限于单一材料的“相对介电常数”，是指复合材料(由树脂、导体图案、层间连接导体、粘接剂等构成的复合材料)整体的“相对介电常数”。
根据本实施方式涉及的内插器303以及电子设备403，除了在第2实施方式中叙述的效果以外，还达到如下的效果。
(j)一般来说，将以树脂为主材料的多个绝缘基材层层叠而成的层叠体容易由于外力、冲击等而变形。而且，在上述层叠体连续地配置有多个层间连接导体的情况下，若上述层叠体变形，则应力集中于这些层间连接导体，这些层间连接导体变得容易破损。另一方面，在本实施方式中，从第2方向(Z轴方向)观察，多个层间连接导体V21、V22配置在相互不重叠的位置。根据该结构，多个层间连接导体V21、V22并未在第2 方向上连续地配置，因此在对层叠体10A施加了外力、冲击等的情况下 (特别是，对Z轴方向的外力)，施加于层间连接导体V21、V22的应力被分散。因此，即使在对层叠体10A施加了外力等的情况下，也可抑制层间连接导体V21、V22的破损等，相对于外力的层间连接导体V21、 V22的连接可靠性提高。因此，能够实现机械强度高的内插器。
(k)本实施方式涉及的内插器303与第1电路基板102(第1构件) 以及第2电路基板202(第2构件)相比，有效相对介电常数小。因此，能够减小在内插器303的导体图案间(例如，导体图案21与面状导体32 之间，或者导体图案23与面状导体31之间)产生的电容分量。一般来说，搭载部件的电路基板的线膨胀系数需要与所搭载的部件的线膨胀系数一致，以往将加入了玻璃纤维等填料的玻璃/环氧基板用于电路基板。相对于此，本实用新型的内插器并不像第1电路基板102、第2电路基板202 那样搭载许多部件，因此没有这样的限制，能够使用有效相对介电常数比第1电路基板102、第2电路基板202低的材料。
(1)在本实施方式中，从第2方向(Z轴方向)观察，多个导体图案21、22、23与面状导体31、32重叠。根据该结构，通过基于面状导体 31、32的屏蔽效果，对于从内插器303观察位于第2方向上的至少一方的物品(例如，部件82)等，能够抑制来自信号线(电连接的导体图案 21、22、23以及层间连接导体V21、V22)的无用辐射，或者能够抑制来自外部(例如，部件82)的噪声对信号线的影响。此外，根据该结构，在形成层叠体的多个绝缘基材层的层叠方向与第1方向(第1构件和第2 构件分开的方向)平行的情况下，与将在第1方向上延伸的多个层间连接导体配置在信号线的周围(相对于信号线靠第2方向侧)的结构相比较，对信号线的屏蔽性提高。因此，能够提高信号线和外部的隔离度。
另外，在本实施方式中，示出了如下的结构，即，从第2方向(Z轴方向)观察，多个导体图案21、22、23整体与面状导体31、32重叠，但是并不限定于该结构。只要从第2方向观察，多个导体图案的至少一部分与面状导体重叠，就可达到上述作用效果。但是，从上述作用效果的方面考虑，优选地，从第2方向观察，多个导体图案整体与面状导体重叠。
(m)在本实施方式中，多个面状导体31、32配置于在第2方向(Z 轴方向)上夹着信号线的位置。根据该结构，对于信号线的第2方向的两侧，基于面状导体的屏蔽效果进一步提高。因此，对于从内插器303观察位于第2方向的两侧的物品(例如，部件82)等，可进一步抑制来自信号线的无用辐射，或者可进一步抑制来自外部(例如，部件82)的噪声对信号线的影响。
(n)进而，在本实施方式涉及的电子设备403中，面状导体32的至少一部分位于多个导体图案21、22、23与部件82之间。根据该结构，通过基于面状导体的屏蔽效果，能够抑制从信号线对部件82的无用辐射，或者能够抑制来自部件82的噪声对信号线的影响。
另外，在本实施方式中，示出了由三个导体图案21、22、23和两个层间连接导体V21、V22形成对第1电极P1与第2电极P2之间进行连接的信号线的例子，但是信号线的结构并不限定于此。导体图案的数目以及层间连接导体的数目能够在达到本实用新型的作用效果的范围内适当地进行变更，例如，也可以由四个以上的导体图案和三个以上的层间连接导体形成信号线。
《第4实施方式》
在第4实施方式中，示出在层叠体的表面形成有面状导体的例子。
图9是第4实施方式涉及的内插器304的剖视图。
内插器304具备层叠体10B、多个导体图案21、22、面状导体31A、 32A、层间连接导体V21、V22、第1电极P1、以及第2电极P2。
内插器304与第2实施方式涉及的内插器302的不同点在于，具备层叠体10B以及面状导体31A、32A。此外，内插器304的层间连接导体的数目与内插器302不同。关于内插器304的其它结构，与内插器302实质上相同。
以下，对与第2实施方式涉及的内插器302不同的部分进行说明。
层叠体10B是将具有可挠性的多个绝缘基材层11b、12b、13b、14b 层叠而成的长方体状的绝缘体。层叠体10B具有相互对置的第1主面MS1 以及第2主面MS2。第1主面MS1以及第2主面MS2是与多个绝缘基材层11b～14b的层叠方向(Z轴方向)垂直的面。绝缘基材层11b～14b与在第1实施方式中说明的绝缘基材层11、12、13实质上相同。
多个导体图案21、22是如下的导体图案，即，形成在层叠体10B，并在与端面SS1(第1安装面)以及端面SS2(第2安装面)垂直的第1 方向(例如，图9所示的X轴方向)上延伸。面状导体31A是形成在第 1主面MS1整体的导体，面状导体32A是形成在第2主面MS2整体的导体。面状导体31A、32A例如是通过无电解镀敷(或电镀)形成的Cu等的镀敷膜。
从第2方向(Z轴方向)观察，多个导体图案21、22的整体与面状导体31A、32A重叠(省略图示)。此外，面状导体31A、32A配置于在第2方向(Z轴方向)上夹着多个导体图案21、22或层间连接导体V21、 V22的位置。
层间连接导体V21、V22是如下的导体，即，形成在层叠体10B，并在与端面SS1(第1安装面)以及端面SS2(第2安装面)平行的第2方向(图9所示的Z轴方向)上延伸，层间连接导体V21、V22将多个导体图案21、22彼此连接。层间连接导体V21、V22是通过如下方式设置的过孔导体，即，在通过激光等在绝缘基材层设置了开口之后，配设(填充)包含Cu、Sn等中的一种以上或它们的合金的导电性膏，然后通过层叠工艺中的加热压制处理使其固化。
如图9所示，层间连接导体V21、V22分别形成在不同的绝缘基材层。另外，在本实施方式中，从第2方向(Z轴方向)观察，多个层间连接导体V21、V22配置在相互重叠的位置。
第1电极P1和第2电极P2经由多个导体图案21、22以及层间连接导体V21、V22电连接。具体地，如图9所示，第1电极P1与导体图案 21的一端连接。导体图案21的另一端经由层间连接导体V21、V22与导体图案22的一端连接，导体图案22的另一端与第2电极P2连接。
像这样，在本实施方式中，由电连接的多个导体图案21、22以及层间连接导体V21、V22形成对第1电极P1与第2电极P2之间进行连接的布线(信号线)。
在本实施方式中，由导体图案21、面状导体31A、32A、被导体图案 21和面状导体31A夹着的绝缘基材层11b、被导体图案21和面状导体32A 夹着的绝缘基材层12b、13b、14b构成带状线构造的传输线路。此外，由导体图案22、面状导体31A、32A、被导体图案22和面状导体31A夹着的绝缘基材层11b、12b、13b、被导体图案22和面状导体32A夹着的绝缘基材层14b构成带状线构造的传输线路。
即使是这样的结构，也达到与第3实施方式涉及的内插器303同样的作用效果。
《第5实施方式》
在第5实施方式中，示出具备一部分弯曲的层叠体的内插器的例子。
图10是第5实施方式涉及的内插器305的剖视图。图11是示出内插器305的折弯之前的状态的剖视图。
内插器305与第2实施方式涉及的内插器302的不同点在于，具备层叠体10C、第1电极P1A以及多个层间连接导体V21、V22。关于内插器 305的其它结构，与内插器302实质上相同。
以下，对与第2实施方式涉及的内插器302不同的部分进行说明。
层叠体10C是将具有可挠性的多个绝缘基材层11c、12c、13c层叠而成且一部分弯曲的L字形的绝缘体。层叠体10C具有相互平行的第2主面MS2A以及端面SS2。另外，在本实施方式中，第2主面MS2A的一部分和端面SS2的一部分对置。端面SS2是与多个绝缘基材层11c、12c、 13c的层叠方向(Z轴方向)平行的面(层叠体10C的端面)。
在本实施方式中，层叠体10C的第2主面MS2A相当于本实用新型中的“第1安装面”，端面SS2相当于本实用新型中的“第2安装面”。
一部分弯曲的层叠体10C例如通过如下方式得到，即，将图11所示的长方体状的层叠体10C(长边方向与X轴方向一致的矩形的平板)一边进行加热、加压一边沿着折弯线CL(图11中的单点划线)折弯为L 字形。由此，可得到维持(保持)了被弯曲加工的形状的层叠体。图11 所示的层叠体10C的第2主面MS2的一部分被折弯后，成为图10所示的层叠体10C的第2安装面(第2主面MS2A)。
一部分弯曲的层叠体10C具有直立部SP。直立部SP是指，多个绝缘基材层11c、12c、13c的层叠方向与第1安装面(第2主面MS2A)以及第2安装面(端面SS2)平行的部分。
多个导体图案21、22是形成在层叠体10C内的导体图案。在直立部SP中，多个导体图案21、22在与第2主面MS2A(第1安装面)以及端面SS2(第2安装面)垂直的第1方向(例如，图10所示的X轴方向) 上延伸。
层间连接导体V21、V22是形成在层叠体10C内的导体。在直立部 SP中，层间连接导体V21在与第2主面MS2A(第1安装面)以及端面 SS2(第2安装面)平行的第2方向(图10所示的Z轴方向)上延伸，将多个导体图案21、22彼此连接。另外，层间连接导体V22在与第2主面MS2A(第1安装面)以及端面SS2(第2安装面)垂直的第1方向(X 轴方向)上延伸。层间连接导体V21、V22是通过如下方式设置的过孔导体，即，在通过激光等在绝缘基材层设置了开口之后，配设(填充)包含 Cu、Sn等中的一种以上或它们的合金的导电性膏，然后通过层叠工艺中的加热压制处理使其固化。
此外，层间连接导体V21、V22分别形成在不同的绝缘基材层。具体地，层间连接导体V21形成在绝缘基材层12c，层间连接导体V22形成在绝缘基材层13c。
第1电极P1A是形成在第2主面MS2A(第1安装面)的导体图案，第2电极P2是形成在端面SS2(第2安装面)的导体。第1电极P1A例如是Cu等的导体图案，第2电极P2例如是通过无电解镀敷(或电镀) 形成的Cu等的镀敷膜。
第1电极P1A和第2电极P2经由多个导体图案21、22以及层间连接导体V21、V22电连接。具体地，如图10所示，第1电极P1A经由层间连接导体V22与导体图案22的一端连接。导体图案22的另一端经由层间连接导体V21与导体图案21的一端连接。导体图案21的另一端与第2电极P2连接。
像这样，在本实施方式中，由电连接的多个导体图案21、22以及层间连接导体V21、V22形成对第1电极P1A与第2电极P2之间进行连接的布线(信号线)。
此外，如图10所示，在直立部SP中，第1方向(X轴方向)上的长度La5比层间连接导体V21的第2方向(Z轴方向)上的合计长度Lb5 长(La5＞Lb5)。换言之，在对第1电极P1A与第2电极P2之间进行连接的布线之中，直立部SP中的在第1方向(X轴方向)上延伸的布线(多个导体图案21、22)的长度比直立部SP中的在第2方向(Z轴方向)上延伸的布线(层间连接导体V21)的长度长。
像这样，即使是一部分弯曲的层叠体，通过在直立部中满足上述结构，从而也达到与第2实施方式涉及的内插器302同样的作用效果。另外，根据本实施方式涉及的内插器305，除了在第2实施方式中叙述的效果以外，还达到如下的效果。
(o)在本实施方式中，第1电极P1A是形成在层叠体10C的主面(与层叠体的层叠方向垂直的面。图11所示的层叠体10C的第2主面MS2) 的一部分的导体图案。根据该结构，与在层叠体的端面形成第1电极的情况相比较，容易将第1电极大面积化。因此，通过将第1电极大面积化，从而内插器相对于第1构件的安装性提高，能够提高内插器和第1构件的接合强度(第1电极P1A和第1构件的连接盘的接合强度)。另外，在第 2电极为形成在层叠体的主面的一部分的导体图案的情况下，容易将第2 电极大面积化，能够提高内插器相对于第1构件的安装性。
(p)此外，本实施方式涉及的内插器305是将具有可挠性的层叠体 10C的一部分进行了弯曲的结构。根据该结构，利用层叠体10C自身的可挠性、弯曲的部分，容易使内插器(层叠体)变形。因此，即使在第1 构件与第2构件之间的距离(第1方向上的距离)按每个电子设备稍微存在偏差的情况下，通过使内插器的第1方向上的长度变化(进行微调)，从而也能够在第1构件与第2构件之间容易地配置内插器。此外，根据该结构，因为利用层叠体10C自身的可挠性、弯曲的部分将内插器与第1 构件、第2构件连接，所以施加于第1构件、第2构件的应力等不易传递到接合部位(第1电极P1A和第1构件的连接盘的接合部位、第2电极 P2和第2构件的连接盘的接合部位)。因此，可抑制由施加于第1构件、第2构件的应力等造成的上述接合部位的破损等，能够提高第1构件(或第2构件)与内插器之间的连接可靠性。
另外，虽然在本实施方式中示出了第1安装面(第2主面MS2A)的一部分和第2安装面(端面SS2)的一部分对置的例子，但是并不限定于该结构。第1安装面和第2安装面未必一定要对置，只要相互平行即可。进而，虽然在本实施方式中示出了“第1安装面”为层叠体10C的第2 主面MS2A且“第2安装面”为端面SS2的例子，但是并不限定于此。例如，也可以是，“第1安装面”为层叠体的端面，“第2安装面”为层叠体的第1主面或第2主面中的任一者。
此外，虽然在本实施方式中示出了弯曲为L字形的层叠体10C的例子，但是被弯曲的层叠体的形状并不限定于此。被弯曲的层叠体的形状能够在达到本实用新型的作用效果的范围内适当地进行变更。此外，关于使层叠体弯曲的部分、方向等，也不限定于在本实施方式中说明的结构，能够在达到本实用新型的作用效果的范围内适当地进行变更。
《其它实施方式》
虽然在以上所示的各实施方式中，示出了内插器整体配置(夹)在第 1构件(第1电路基板)与第2构件(第2电路基板)之间的结构，但是并不限定于该结构。也可以是内插器的一部分配置在第1构件与第2构件之间的结构。
另外，虽然在以上所示的各实施方式中，示出了内插器和第1构件(第 1电路基板)经由焊料直接连接的例子，但是内插器和第1构件也可以经由连接器连接。例如，也可以是如下结构，即，在内插器的第1安装面安装插头，在第1构件安装插座，通过插头和插座的嵌合进行电连接/机械连接。此外，内插器和第2构件也可以经由连接器连接。但是，从上述的作用效果(参照上述(e))的方面考虑，优选内插器和第1构件经由焊料直接连接，且内插器和第2构件经由焊料直接连接。
虽然在以上所示的各实施方式中，示出了层叠体的形状为长方体状的例子，但是并不限定于该结构。层叠体的形状能够在达到本实用新型的作用效果的范围内适当地进行变更，例如，平面形状也可以是多边形、圆形、椭圆形、L字形、T字形、Y字形、曲柄形等。
虽然在以上所示的各实施方式中，示出了将三个、四个或七个绝缘基材层层叠而成的层叠体的例子，但是并不限定于该结构。形成层叠体的绝缘基材层的层叠数能够在达到本实用新型的作用效果的范围内适当地进行变更，例如也可以是两个、五个、六个，还可以是八个以上。
虽然在以上所示的各实施方式中，示出了将由热塑性树脂构成的多个绝缘基材层层叠而形成层叠体的例子，但是并不限定于该结构。各绝缘基材层例如也可以是由环氧树脂等热固化性树脂构成的片材、阻焊膜、覆盖膜等保护层。层叠体也可以是多种树脂的复合材料，例如可以是将玻璃/ 环氧基板等热固化性树脂和热塑性树脂层叠而形成的结构。此外，层叠体并不限于通过对层叠的多个绝缘基材层进行加热压制而将表面彼此熔接的层叠体，也可以是在各绝缘基材层之间具有粘接材料层的结构。
虽然在以上所示的各实施方式中，示出了内插器仅具备对第1构件 (第1电路基板)与第2构件(第2电路基板)之间进行电连接的电极(第 1电极、第2电极以及接地电极)的例子，但是并不限定于该结构。例如，内插器也可以具备辅助电极(不对第1构件与第2构件之间进行电连接的电极)。通过具备辅助电极的结构，即使在内插器为长条状的情况下，也能够与其它部件同样地焊料安装于第1构件或第2构件。
虽然在以上所示的各实施方式中，示出了多个导体图案形成在层叠体内的内插器的例子，但是并不限定于该结构。也可以是，多个导体图案的一部分形成在层叠体的表面。
另外，形成在内插器(层叠体)的电路结构并不限定于在各实施方式中说明的结构。形成在内插器的电路能够在达到本实用新型的作用、效果的范围内适当地进行变更。
在内插器中，例如，也可以由导体图案形成信号线以外的电感器、电容器等。进而，也可以在内插器设置各种滤波器(低通滤波器、高通滤波器、带通滤波器、带阻滤波器)等频率滤波器。此外，也可以在内插器形成有带状线构造以外的各种传输线路(例如，微带线、共面线等)等。
进而，本实用新型的内插器也可以是安装(或埋设)芯片部件等各种部件的结构。
最后，上述的实施方式的说明在所有的方面均为例示，并不是限制性的。对本领域技术人员而言，能够适当地进行变形以及变更。本实用新型的范围不是由上述的实施方式示出，而是由权利要求书示出。进而，本实用新型的范围包含从与权利要求书等同的范围内的实施方式进行的变更。
附图标记说明
H1：开口；
La1、La2、La3、La4：第1电极与第2电极之间的第1方向上的长度；
La5：直立部中的第1方向上的长度；
Lb1、Lb2、Lb3、Lb4：层间连接导体的第2方向上的合计长度；
Lb5：直立部中的层间连接导体的第2方向上的合计长度；
MS1：层叠体的第1主面；
MS2、MS2A：层叠体的第2主面；
P1、P1A：第1电极；
P2：第2电极；
GP11、GP12、GP21、GP22：接地电极；
S1：第1电路基板的上表面；
S2：第2电路基板的下表面；
SS1、SS2：层叠体的端面；
SP：层叠体的直立部；
V1、V2、V21、V22：层间连接导体；
10、10A、10B、10C：层叠体；
11、11a、11b、11c、12、12a、12b、12c、13、13a、13b、13c、14a、 14b、15a：绝缘基材层；
21、22、23：导体图案；
31、31A、32、32A：面状导体；
61、62、63、64、65、71、72、73：连接盘；
81、82、91：部件；
101、102：第1电路基板(第1构件)；
201、202：第2电路基板(第2构件)；
301、302、303、304、305：内插器；
401、403：电子设备。

Claims (21)

1.一种内插器，配置在第1构件与第2构件之间，将所述第1构件和所述第2构件电连接，其特征在于，具备：
层叠体，将多个绝缘基材层层叠而成，以一部分弯曲的状态被保持，且具有相互对置的第1安装面以及第2安装面；
多个导体图案，形成在所述层叠体，在与所述第1安装面以及所述第2安装面垂直的第1方向上延伸；
层间连接导体，形成在所述层叠体，在与所述第1安装面以及所述第2安装面平行的第2方向上延伸，将所述多个导体图案彼此连接；
第1电极，形成在所述第1安装面；以及
第2电极，形成在所述第2安装面，经由所述多个导体图案以及所述层间连接导体与所述第1电极电连接，
所述第1安装面以及所述第2安装面是与所述多个绝缘基材层的层叠方向平行的面，
所述第1安装面与所述第2安装面之间的所述第1方向上的长度比所述层间连接导体的所述第2方向上的合计长度长。
2.根据权利要求1所述的内插器，其特征在于，
所述多个导体图案和所述层间连接导体通过固相扩散接合连接。
3.根据权利要求1所述的内插器，其特征在于，
所述层间连接导体是通过镀敷形成的金属。
4.根据权利要求1所述的内插器，其特征在于，
所述多个绝缘基材层以树脂为主材料，
所述层间连接导体包含树脂材料。
5.根据权利要求1所述的内插器，其特征在于，
所述多个绝缘基材层以树脂为主材料，
所述层间连接导体是分别形成在不同的绝缘基材层的多个层间连接导体，
从所述第2方向观察，所述多个层间连接导体配置在相互不重叠的位置。
6.根据权利要求1所述的内插器，其特征在于，
具备：面状导体，形成在所述层叠体，
从所述第2方向观察，所述多个导体图案的至少一部分与所述面状导体重叠。
7.根据权利要求1所述的内插器，其特征在于，
所述多个绝缘基材层由热塑性树脂构成。
8.一种内插器，配置在第1构件与第2构件之间，将所述第1构件和所述第2构件电连接，其特征在于，具备：
层叠体，将多个绝缘基材层层叠而成，以一部分弯曲的状态被保持，且具有相互平行的第1安装面以及第2安装面；
多个导体图案，形成在所述层叠体；
层间连接导体，形成在所述层叠体；
第1电极，形成在所述第1安装面；以及
第2电极，形成在所述第2安装面，经由所述多个导体图案以及所述层间连接导体与所述第1电极电连接，
所述层叠体具有所述多个绝缘基材层的层叠方向与所述第1安装面以及所述第2安装面平行的直立部，
在所述直立部中，所述多个导体图案在与所述第1安装面以及所述第2安装面垂直的第1方向上延伸，
在所述直立部中，所述层间连接导体在与所述第1安装面以及所述第2安装面平行的第2方向上延伸，且将所述多个导体图案彼此连接，
在所述直立部中，所述第1方向上的长度比所述层间连接导体的所述第2方向上的合计长度长。
9.根据权利要求8所述的内插器，其特征在于，
所述第1安装面以及所述第2安装面中的任一者是与所述层叠方向平行的所述层叠体的端面。
10.根据权利要求8所述的内插器，其特征在于，
所述多个导体图案和所述层间连接导体通过固相扩散接合连接。
11.根据权利要求8所述的内插器，其特征在于，
所述层间连接导体是通过镀敷形成的金属。
12.根据权利要求8所述的内插器，其特征在于，
所述多个绝缘基材层以树脂为主材料，
所述层间连接导体包含树脂材料。
13.根据权利要求8所述的内插器，其特征在于，
所述多个绝缘基材层以树脂为主材料，
所述层间连接导体是分别形成在不同的绝缘基材层的多个层间连接导体，
从所述第2方向观察，所述多个层间连接导体配置在相互不重叠的位置。
14.根据权利要求8所述的内插器，其特征在于，
具备：面状导体，形成在所述层叠体，
从所述第2方向观察，所述多个导体图案的至少一部分与所述面状导体重叠。
15.根据权利要求8所述的内插器，其特征在于，
所述多个绝缘基材层由热塑性树脂构成。
16.一种电子设备，其特征在于，具备：
第1构件；
第2构件；以及
内插器，配置在所述第1构件与所述第2构件之间，将所述第1构件和所述第2构件电连接；
所述内插器具有：
层叠体，将多个绝缘基材层层叠而成，以一部分弯曲的状态被保持，且具有相互对置的第1安装面以及第2安装面；
多个导体图案，形成在所述层叠体，在与所述第1安装面以及所述第2安装面垂直的第1方向上延伸；
层间连接导体，形成在所述层叠体，在与所述第1安装面以及所述第2安装面平行的第2方向上延伸，将所述多个导体图案彼此连接；
第1电极，形成在所述第1安装面；以及
第2电极，形成在所述第2安装面，经由所述多个导体图案以及所述层间连接导体与所述第1电极电连接，
所述第1安装面以及所述第2安装面是与所述多个绝缘基材层的层叠方向平行的面，
所述第1安装面与所述第2安装面之间的所述第1方向上的长度比所述层间连接导体的所述第2方向上的合计长度长，
所述第1电极与所述第1构件电连接，所述第2电极与所述第2构件电连接。
17.根据权利要求16所述的电子设备，其特征在于，
所述层叠体的有效弹性模量比所述第1构件以及所述第2构件小。
18.根据权利要求16所述的电子设备，其特征在于，
还具备：部件，安装在所述第1构件或所述第2构件，并配置在所述第1构件与所述第2构件之间。
19.一种电子设备，其特征在于，具备：
第1构件；
第2构件；以及
内插器，配置在所述第1构件与所述第2构件之间，将所述第1构件和所述第2构件电连接；
所述内插器具有：
层叠体，将多个绝缘基材层层叠而成，以一部分弯曲的状态被保持，且具有相互平行的第1安装面以及第2安装面；
多个导体图案，形成在所述层叠体；
层间连接导体，形成在所述层叠体；
第1电极，形成在所述第1安装面；以及
第2电极，形成在所述第2安装面，经由所述多个导体图案以及所述层间连接导体与所述第1电极电连接，
所述层叠体具有所述多个绝缘基材层的层叠方向与所述第1安装面以及所述第2安装面平行的直立部，
在所述直立部中，所述多个导体图案在与所述第1安装面以及所述第2安装面垂直的第1方向上延伸，
在所述直立部中，所述层间连接导体在与所述第1安装面以及所述第2安装面平行的第2方向上延伸，且将所述多个导体图案彼此连接，
在所述直立部中，所述第1方向上的长度比所述层间连接导体的所述第2方向上的合计长度长，
所述第1电极与所述第1构件电连接，所述第2电极与所述第2构件电连接。
20.根据权利要求19所述的电子设备，其特征在于，
所述层叠体的有效弹性模量比所述第1构件以及所述第2构件小。
21.根据权利要求19所述的电子设备，其特征在于，
还具备：部件，安装在所述第1构件或所述第2构件，并配置在所述第1构件与所述第2构件之间。
CN201890001332.3U 2017-11-01 2018-10-15 内插器以及电子设备 Active CN212034479U (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017211580 2017-11-01
JP2017-211580 2017-11-01
PCT/JP2018/038283 WO2019087753A1 (ja) 2017-11-01 2018-10-15 インターポーザおよび電子機器

Publications (1)

Publication Number Publication Date
CN212034479U true CN212034479U (zh) 2020-11-27

Family

ID=66331736

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201890001332.3U Active CN212034479U (zh) 2017-11-01 2018-10-15 内插器以及电子设备

Country Status (4)

Country Link
US (1) US11145586B2 (zh)
JP (1) JP6870751B2 (zh)
CN (1) CN212034479U (zh)
WO (1) WO2019087753A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114916129A (zh) * 2021-02-09 2022-08-16 奥特斯奥地利科技与系统技术有限公司 由错开的互连元件连接的部件承载件

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0429337A (ja) * 1990-05-24 1992-01-31 Shimadzu Corp フリップチップ実装用プリント基板
JPH06326475A (ja) * 1993-05-12 1994-11-25 Nitto Denko Corp 突起状接点部付き多層回路基板とその接続方法
JPH11284342A (ja) * 1998-03-31 1999-10-15 Sumitomo Metal Ind Ltd パッケージとその製造方法
JP2001077290A (ja) * 1999-09-08 2001-03-23 Sony Corp 三次元電子部品用モジュール、三次元電子部品モジュールおよびそれらの製造方法
JP2001111195A (ja) 1999-10-13 2001-04-20 Eastern Co Ltd 回路基板の製造方法
US20020117753A1 (en) 2001-02-23 2002-08-29 Lee Michael G. Three dimensional packaging
GB2407207B (en) * 2003-10-13 2006-06-07 Micron Technology Inc Structure and method for forming a capacitively coupled chip-to-chip signalling interface
JP2009065008A (ja) * 2007-09-07 2009-03-26 Mitsubishi Plastics Inc 導電性ペースト組成物
WO2011024469A1 (ja) 2009-08-28 2011-03-03 株式会社村田製作所 基板製造方法および樹脂基板
JP5926890B2 (ja) 2011-03-04 2016-05-25 オリンパス株式会社 配線板、配線板の製造方法、および撮像装置
US8363418B2 (en) * 2011-04-18 2013-01-29 Morgan/Weiss Technologies Inc. Above motherboard interposer with peripheral circuits
CN204597019U (zh) 2012-06-29 2015-08-26 株式会社村田制作所 将电缆固定于布线基板的固定结构、以及电缆
JP6098217B2 (ja) * 2013-02-20 2017-03-22 株式会社村田製作所 回路基板およびその製造方法
CN110212276B (zh) 2014-12-01 2022-05-10 株式会社村田制作所 电子设备及电气元件
US9706607B2 (en) * 2014-12-10 2017-07-11 Lg Display Co., Ltd. Flexible display device with multiple types of micro-coating layers
WO2019069637A1 (ja) * 2017-10-03 2019-04-11 株式会社村田製作所 インターポーザおよび電子機器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114916129A (zh) * 2021-02-09 2022-08-16 奥特斯奥地利科技与系统技术有限公司 由错开的互连元件连接的部件承载件

Also Published As

Publication number Publication date
JP6870751B2 (ja) 2021-05-12
JPWO2019087753A1 (ja) 2020-07-30
US20200258828A1 (en) 2020-08-13
US11145586B2 (en) 2021-10-12
WO2019087753A1 (ja) 2019-05-09

Similar Documents

Publication Publication Date Title
JP6156610B2 (ja) 電子機器、およびアンテナ素子
CN211606926U (zh) 内插器以及电子设备
US11510315B2 (en) Multilayer substrate, interposer, and electronic device
US9673501B2 (en) Laminated flat cable and method for producing same
CN112638063B (zh) 防水线路板及其制作方法
US10756462B2 (en) Resin multilayer substrate and an electronic device and a joint structure of a resin multilayer substrate
CN212034479U (zh) 内插器以及电子设备
CN218450661U (zh) 电路板、封装结构及电子设备
WO2018139382A1 (ja) 多層基板および電子機器
CN211828497U (zh) 树脂多层基板以及电子设备
CN210443547U (zh) 电子设备
CN217062060U (zh) 传输线路基板以及电子设备
US20230318160A1 (en) Multilayer substrate and manufacturing method therefor
CN216852482U (zh) 树脂多层基板
WO2019240000A1 (ja) 電気素子の製造方法、電気素子、および電気素子の実装構造
CN210959022U (zh) 复合多层基板
JP2014175829A (ja) 伝送線路、アンテナ装置及び伝送線路製造方法
CN110402538A (zh) 谐振电路元件以及电路模块

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant