CN218450661U - 电路板、封装结构及电子设备 - Google Patents

电路板、封装结构及电子设备 Download PDF

Info

Publication number
CN218450661U
CN218450661U CN202221618425.5U CN202221618425U CN218450661U CN 218450661 U CN218450661 U CN 218450661U CN 202221618425 U CN202221618425 U CN 202221618425U CN 218450661 U CN218450661 U CN 218450661U
Authority
CN
China
Prior art keywords
layer
circuit board
circuit
conductor
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202221618425.5U
Other languages
English (en)
Inventor
韩建华
陈俊龙
陈向阳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN202221618425.5U priority Critical patent/CN218450661U/zh
Application granted granted Critical
Publication of CN218450661U publication Critical patent/CN218450661U/zh
Priority to PCT/CN2023/100270 priority patent/WO2023246602A1/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本申请提供一种电路板，包括玻璃基板、线路层、第一导体和第二导体；所述玻璃基板包括多个层叠的玻璃介质层；所述线路层的数量为多个并且层叠，每一所述线路层设置于一个所述玻璃介质层的一表面；所述第一导体贯穿所述玻璃介质层；所述第二导体位于相邻的两个所述玻璃介质层之间，并且连接至少一个所述线路层；所述线路层之间通过所述第一导体以及所述第二导体中的至少一个电连接。上述多层玻璃介质层有利于在电路板传输信号时降低信号传输损耗。本申请还提供应用上述电路板的封装结构已经应用上述封装结构的电子设备。

Description

电路板、封装结构及电子设备
技术领域
本申请涉及一种有利于降低信号传输损耗的电路板，应用所述电路板的封装结构以及应用该封装结构的电子设备。
背景技术
随着科技的不断发展，通信领域中的竞争越来越激烈。芯片封装结构通常是对裸芯片进行封装后形成的结构，其通常包括芯片以及承载芯片的电路板。随着数据处理和传输容量的提升，封装结构高速传输线的数量越来越多，传输速率越来越高，如何降低芯片封装结构的信号传输损耗是接下来需要考虑的问题。
实用新型内容
本申请第一方面提供了一种电路板，所述电路板包括玻璃基板、线路层、第一导体和第二导体。所述玻璃基板包括多个层叠的玻璃介质层；所述线路层的数量为多个并且层叠，每一所述线路层设置于一个所述玻璃介质层的一表面；所述第一导体贯穿所述玻璃介质层；第二导体，位于相邻的两个所述玻璃介质层之间，并且穿过所述粘结层连接至少一个所述线路层；所述线路层之间通过所述第一导体以及所述第二导体中的至少一个电连接。
本申请电路板采用玻璃基板，由于玻璃本身具有较低的介电损耗，因此在传输信号时玻璃基板有利于降低信号传输损耗，尤其针对高速信号传输时更加明显。而且，玻璃基板的平整度高、翘曲小、模量高且热膨胀系数小，有利于制备大尺寸的电路板，并且制得电路板应力残留低，进而有利于提高电路板的可靠性。另外，由于所述玻璃基板能够形成径深比小的通孔，因此有利于利用厚度较高的玻璃基板进行线路设计，较厚的玻璃介质层可搭配宽的阻抗线设计，实现低损耗传输，同时小径深比的通孔有利于提高电路板的局部的布线密度。
结合第一方面，在一些实施例中，相邻的两个所述玻璃介质层之间设有粘结层，有利于提升电路板结构的稳定性。
结合第一方面，在一些实施例中，相邻的两个所述玻璃介质层之间通过异方性导电胶膜或者SiO2-SiO2键合层结合。所述SiO2-SiO2键合层本身具有较低的介电损耗，因此在传输信号时玻璃基板有利于降低信号传输损耗，尤其针对高速信号传输时更加明显，所述SiO2-SiO2键合层使得所述电路板电性能更优。
结合第一方面，在一些实施例中，所述第二导体为电镀层，有利于提升电路板的导电率。
结合第一方面，在一些实施例中，所述第二导体为金属键合层。
结合第一方面，在一些实施例中，所述第二导体为导电焊接部。
结合第一方面，在一些实施例中，所述第二导体为导电烧结部。
结合第一方面，在一些实施例中，相邻的两个所述玻璃介质层中，其中一个所述玻璃介质层的相背的两个表面设有所述线路层，相背的两个表面设有所述线路层的所述玻璃介质层通过粘结层与另一个所述玻璃介质层连接。上述结构有利于降低玻璃介质层两侧非对称结构引起的板翘曲，并且有利于降低电路板的内应力，进而有利于降低电路板变形的风险，提高了电路板的可靠性。
结合第一方面，在一些实施例中，位于相邻的两个所述玻璃介质层之间的所述线路层包括焊盘部，所述焊盘部连接相邻的所述玻璃介质层中的所述第一导体；在相邻的两个所述玻璃介质层之间的所述粘结层和所述线路层，所述粘结层设有开窗，所述线路层的所述焊盘部的至少部分区域位于所述开窗内，且所述粘结层与所述焊盘部之间存在间隙。在提供充足的用于形成所述第二导体的焊接材料以确保线路层之间的导通的同时，所述间隙为焊接材料提供溢流容纳空间，从而降低焊接材料外溢至其他线路的风险。
结合第一方面，在一些实施例中，在相邻的两个所述玻璃介质层之间的所述粘结层和所述线路层，所述线路层的所述焊盘部完全位于所述开窗内，且被所述间隙环绕，从而为溢流的焊接材料提供充足的容纳空间。
结合第一方面，在一些实施例中，在相邻的两个所述玻璃介质层之间的所述粘结层和所述线路层，所述线路层的所述焊盘部包括第一部分和第二部分，所述第一部分位于所述开窗内，所述第二部分被所述粘结层覆盖，且所述粘结层与所述第一部分之间存在间隙。上述结构在为溢流的焊接材料提供容纳空间的同时，有利于在所述第二部分的附近布设线路，从而有利于满足电路板高密度布线的需求。
结合第一方面，在一些实施例中，所述电路板还包括外层线路结构，所述外层线路结构层叠于所述玻璃基板的表面。
结合第一方面，在一些实施例中，所述玻璃介质层中设有通孔容纳所述第一导体，所述通孔的径深比小于1:3，进而有利于利用厚度较高的玻璃基板进行线路设计，同时有利于提高电路板的布线密度。
本申请第二方面提供了一种封装结构，包括第一电子元器件、第二电子元器件以及如上所述的电路板，所述第一电子元器件与所述第二电子元器件之间通过所述电路板电连接。
本申请第三方面提供了一种电子设备，包括壳体以及容置于所述壳体内的如上述所述的封装结构。
附图说明
图1为本申请一个实施例的封装结构的结构示意图。
图2为本申请一个实施例的封装结构的信号传输链路示意图。
图3为本申请一个实施例的封装结构的信号传输链路示意图。
图4为本申请一个实施例的封装结构的信号传输链路示意图。
图5a为本申请一个实施例的封装结构的结构示意图。
图5b为本申请一个实施例的封装结构的信号传输链路示意图。
图6a为本申请一个实施例的封装结构的结构示意图。
图6b为本申请一个实施例的封装结构的信号传输链路示意图。
图7为本申请一个实施例的封装结构的信号传输链路示意图。
图8为本申请一个实施例的封装结构的信号传输链路示意图。
图9为本申请一个实施例的封装结构的信号传输链路示意图。
图10为本申请一个实施例的封装结构的信号传输链路示意图。
图11a为本申请一个实施例的封装结构的结构示意图。
图11b为本申请一个实施例的封装结构的信号传输链路示意图。
图12为本申请一个实施例的封装结构的结构示意图。
图13为本申请一个实施例的封装结构的信号传输链路示意图。
图14为本申请实施例1的封装结构的结构示意图。
图15为本申请实施例1的封装结构的信号传输链路示意图。
图16为本申请实施例2的封装结构的结构示意图。
图17为本申请实施例2的封装结构的信号传输链路示意图。
图18为本申请实施例3的封装结构的结构示意图。
图19为本申请实施例3的封装结构的信号传输链路示意图。
图20a为本申请实施例4的封装结构的结构示意图。
图20b为本申请实施例4的另一种封装结构的局部剖面示意图。
图21为本申请实施例4的封装结构的信号传输链路示意图。
图22为本申请实施例5的封装结构的结构示意图。
图23为本申请实施例5的封装结构的信号传输链路示意图。
图24为本申请实施例6的一种封装结构的结构示意图。
图25为本申请实施例6的另一种封装结构的结构示意图。
图26为如图24所示的封装结构在A-A方向上的局部剖面示意图。
图27为如图25所示的封装结构在B-B方向上的局部剖面示意图。
主要元件符号说明
封装结构 100、100a、100b、100c、100d、100e
电路板 10、10a、10b、10c、10d、10e、10f
第一电子元器件 20
第二电子元器件 30
玻璃基板 11
线路层 13
玻璃介质层 110
第一导体 15
第二导体 14
转接板 41、42、47
第三电子元器件 44
电路板 43
第四电子元器件 45
其他元器件 46
第一玻璃介质层 110a
第二玻璃介质层 110b
第三玻璃介质层 110c
第四玻璃介质层 110d
第五玻璃介质层 110e
第一线路层 131
第二线路层 132
第三线路层 133
第四线路层 134
第五线路层 135
第六线路层 136
第一电连接垫 131a
第二电连接垫 131b
第三电连接垫 131c
粘结层 16
阻焊层 17
第一外层线路结构 51
第二外层线路结构 53
第一外层线路层 511
第一有机介质层 513
第二外层线路层 531
第二有机介质层 533
第七线路层 137
第六玻璃介质层 110f
金属键合层 18
导电焊接部 19
导电烧结部 61
间隙 63
开窗 161
焊盘部 13a
间隙 63
第一部分 13a1
第二部分 13a2
具体实施方式
下面结合本申请实施例中的附图对本申请实施例进行描述。
如图1所示，为一种封装结构100。所述封装结构100可应用于终端中。所述终端包括壳体以及容置于所述壳体中的所述封装结构100。所述终端可为但不仅限于路由器、数据中心、交换机、计算服务器、光电传输设备、手机、笔记本电脑、平板电脑等电子设备。
请参阅图1、图2与图3，所述封装结构100包括电路板10、第一电子元器件20以及第二电子元器件30。所述电路板10包括玻璃基板11以及与所述玻璃基板11结合的线路层13。所述第一电子元器件20通过所述线路层13与所述第二电子元器件30电连接，从而实现第一电子元器件20与所述第二电子元器件30之间的信号传输。
所述电路板10采用玻璃基板，由于玻璃本身具有较低的介电损耗(Df)，因此在传输信号时，玻璃基板有利于降低所述第一电子元器件20与所述第二电子元器件30之间的信号传输损耗，尤其是针对高速信号传输时更加明显。而且，玻璃基板11的平整度高、翘曲小、模量高且热膨胀系数小，有利于大尺寸的封装结构100的组装，并且在封装结构100组装完成后应力残留低，有利于提高所述电路板10内部电连接的可靠性、所述第一电子元器件20与所述电路板10连接的可靠性及所述第二电子元器件30与所述电路板10连接的可靠性。
所述玻璃基板11的厚度可根据需要进行调整。由于所述玻璃基板11能够形成径深比小的通孔，进而形成直径与厚度的比值(即径厚比)小的第一导体，因此有利于利用厚度较高的玻璃基板进行线路设计，较厚的玻璃介质层可搭配宽的阻抗线设计，实现低损耗传输，同时小径深比的通孔有利于提高电路板的局部的布线密度。
所述玻璃基板11可包括多个玻璃介质层110，多个所述玻璃介质层110层叠。所述玻璃介质层110的厚度可根据需要进行选择，并且任意两个所述玻璃介质层110的厚度可以相同也可以不同。目前，所述玻璃介质层的厚度已可达100微米以上，也可低至20微米以下。当然，所述玻璃基板11也可由一个玻璃介质层110构成。
所述线路层13的数量可为多个，多个所述线路层13间隔层叠分布于所述玻璃基板11。每一所述线路层13设置于一所述玻璃介质层110的一表面。任意两个所述线路层13的厚度可以相同也可以不同。所述线路层13的厚度可为0.5微米至25微米。当然，所述线路层13的数量也可为一个。所述线路层的厚度也不仅限于上述范围。
如图2所示，所述玻璃介质层110的数量为五个，所述线路层13的数量为六个。所述线路层13与所述玻璃介质层110交替层叠，即每相邻两个所述玻璃介质层110之间夹设一个所述线路层13，且两个位于最外侧的所述玻璃介质层110背离相邻的所述玻璃介质层的一侧也设有所述线路层13。关于所述玻璃介质层110和所述线路层13的具体数量本申请不做限定，具体根据实际需求选择。并且，本申请的所述线路层13与所述玻璃介质层110的结合方式也不做限定。
分别位于所述玻璃介质层110两侧的两所述线路层13之间通过第一导体15电连接。所述第一导体15贯穿所述玻璃介质层110以实现两所述线路层13之间的电连接。在一些实施例中，所述玻璃介质层110中设有通孔容纳所述第一导体15，所述通孔的径深比小于1:3，一般能达到1:5至1:15，甚至1:20以下。因此有利于利用厚度较高的玻璃基板进行线路设计，同时有利于提高电路板的布线密度。相邻的两个玻璃介质层110中的第一所述导体15可对应设置，也可错开设置。
所述电路板10还包括位于相邻的两个所述玻璃介质层110之间的第二导体14。所述第二导体14与至少一个所述线路层13连接。所述线路层13之间通过所述第一导体15以及所述第二导体14中的至少一个电连接。如图2所示，第二导体14一端连接线路层13，另一端连接第一导体15。而该第一导体15的另一端连接另一线路层13。
如图1和图2所示，所述第一电子元器件20与所述第二电子元器件30可位于所述玻璃基板11的同侧。另外，所述第一电子元器件20与所述第二电子元器件30也可位于所述玻璃基板11的相背两侧。
所述第一电子元器件20与所述电路板10直接连接。如图1和图3所示，所述第一电子元器件20可包括一颗或多颗有源器件，例如有源芯片，包括但不限于电源芯片、数字芯片、射频芯片等。多个所述第一电子元器件20之间也可通过所述电路板10进行信号传输。由于玻璃的热膨胀系数与芯片的热膨胀系数较为接近，因此即使当封装结构100内部的温度较高时，玻璃基板11的热变形与芯片的热变形比较接近，从而有利于减少芯片与玻璃基板11连接处的应力，进而有利于提高芯片与玻璃基板11之间连接的可靠性。另外，由于玻璃基板对电信号的传输损耗较低，因此利于上述电路板10的封装结构100可以选择功耗更低的芯片，有利于降低所述封装结构100整体的功耗，并且增大了芯片的选择范围，有利于缩减成本。可以理解的，所述第一电子元器件20不仅限于上述例举的元器件，具体根据需要选择。在一些实施例中，如图4所示，所述第一电子元器件20还可通过转接板41与所述电路板10电连接。所述转接板41可为但不仅限于微电路板(Interposer)或晶圆级扇出封装(FOP)。如图6a和图6b所示，两个所述第一电子元器件20还可通过所述转接板41进行信号传输。当然，在所述电路板10布线条件允许的情况下，所述转接板41也可省略。进而，所述第一电子元器件20与所述第二电子元器件30之间的电信号无需通过所述转接板41，进一步减少了电信号的传输损耗。
请参阅图1及图2，所述第二电子元器件30与所述电路板10直接连接。所述第二电子元器件30可为光电模块(OE)、高速线缆(Cable)、连接器、芯片等中的一个或者多个。在一些实施例中，如图5a、图5b、图6a及图6b所示，所述第二电子元器件30还可通过转接板42与所述电路板10电连接。所述转接板42可为但不仅限于微电路板(Interposer)或晶圆级扇出封装(FOP)。当然，在所述电路板10布线条件允许的情况下，所述转接板42也可省略。进而，所述第一电子元器件20与所述第二电子元器件30之间的电信号无需通过所述转接板42，进一步减少了电信号的传输损耗。
如图7所示，所述电路板10上还可安装第三电子元器件44。所述第三电子元器件44可包括光电模块(OE)、高速线缆(Cable)、连接器、芯片、电容、电阻、电感、滤波器等中的一个或者多个。
在一些实施例中，如图8、图9及图10所示，所述封装结构100还可包括电路板43，所述电路板43与所述电路板10电连接。所述电路板43中的介质层可包括玻璃介质层，也可包括传统有机介质层，例如但不仅限于聚酰亚胺(PI)、半固化片(PP)、味之素堆积膜(ABF)、液晶高分子聚合物(Liquid Crystal Polymer，LCP)、铁氟龙(Teflon)、聚对苯二甲酸乙二醇酯(Polyethylene Terephthalate,PET)或聚萘二甲酸乙二醇酯(PolyethyleneNaphthalate,PEN)等形成的膜层。在一些实施例中，如图11a、图11b及图12所示，所述电路板43上还安装有第四电子元器件45，所述第四电子元器件45可依次通过所述电路板43及所述电路板10来和所述第一电子元器件20或者第二电子元器件30电连接。当然，所述第四电子元器件45也可不与所述第一电子元器件20或者第二电子元器件30电连接。所述第四电子元器件45可包括光电模块(OE)、高速线缆(Cable)、连接器、芯片、电容、电阻、电感、滤波器等中的一个或者多个。具体的，在一些实施例中，如图13所示，所述第一电子元器件20包括两个高速芯片，两所述高速芯片之间通过转接板41进行信号传输，所述高速芯片与所述第二电子元器件30之间依次通过转接板41以及电路板10进行信号传输，所述高速芯片与所述第四电子元器件45依次通过转接板41、电路板10以及电路板43进行信号传输，其中，部分所述第四电子元器件45与所述电路板43之间还可通过转接板47进行信号传输。
接下来分别以实施例1、实施例2、实施例3、实施例4、实施例5及实施例6为例，结合附图对本申请实施例的封装结构的实施方式进行详细的介绍。其中，在不冲突的情况下，下述的各实施例中的特征可以相互组合。
实施例1：
请参阅图14及图15，为本申请实施例1的封装结构100a的示意图。所述封装结构100a包括电路板10a、第一电子元器件20、第二电子元器件30以及其他元器件46。
所述电路板10a包括玻璃基板11以及线路层13。其中，所述玻璃基板11包括五个层叠的玻璃介质层110，分别为第一玻璃介质层110a、第二玻璃介质层110b、第三玻璃介质层110c、第四玻璃介质层110d以及第五玻璃介质层110e。每一个所述玻璃介质层110上铺设有所述线路层13。所述线路层13的数量为六个，分别为第一线路层131、第二线路层132、第三线路层133、第四线路层134、第五线路层135以及第六线路层136。所述第一线路层131、所述第一玻璃介质层110a、所述第二线路层132、所述第二玻璃介质层110b、所述第三线路层133、所述第三玻璃介质层110c、所述第四线路层134、所述第四玻璃介质层110d、所述第五线路层135、所述第五玻璃介质层110e以及所述第六线路层136依次层叠。所述第一线路层131包括第一电连接垫131a、第二电连接垫131b以及第三电连接垫131c。
所述电路板10a还包括粘结层16，设置于相邻两所述玻璃介质层110之间。具体的，所述粘结层16粘结其中一所述玻璃介质层110铺设有线路层13的一侧与另一所述玻璃介质层110未铺设线路层13的一侧。所述粘结层16可包括但不仅限于PI膜或ABF树脂膜等。
所述玻璃介质层110中设有电镀的第一导体15以实现分别位于该玻璃介质层110两侧的两所述线路层13的电连接。所述第一导体15沿所述玻璃介质层110的厚度方向贯穿所述玻璃介质层110。所述电路板10还包括位于相邻的两个所述玻璃介质层110之间的第二导体14。所述第二导体14为电镀层。在本实施例中，除第三线路层133与第四线路层134之间直接通过第一导体15连接之外，其余相邻的两个线路层13之间通过所述第一导体15以及所述第二导体14实现电连接。其中，位于相邻的两个所述玻璃介质层110中的两个第一导体15对应设置时，该两个第一导体15通过所述线路层13以及所述第二导体14连接。而本实施例中，第一导体15、电路层13以及第二导体14均为电镀而成，进而三者呈电镀一体结构，从而有利于提高电路板10a的导电率。
所述电路板10a还包括阻焊层17，所述阻焊层17位于所述第一玻璃介质层110a背离所述第二玻璃介质层110b的一侧，且所述第一电连接垫131a、所述第二电连接垫131b以及所述第三电连接垫131c从所述阻焊层17露出。所述阻焊层17还位于所述第五玻璃介质层110e背离所述第四玻璃介质层110d的一侧。其中，所述第六线路层136需与其他元件连接的电连接垫(图未标)从所述阻焊层17露出。
所述第一电子元器件20为高速芯片，其可包括裸芯片与RDL(RedistributionLayer，重新布线)层，所述裸芯片通过RDL层安装于所述第一电连接垫131a。所述第二电子元器件30为光电模块，其安装于所述第二电连接垫131b。其他元器件46可包括一颗或多颗无源器件，无源器件包括但不限于电阻、电容、电感、滤波器、耦合器等，也可包括一颗或多颗有源器件，例如有源芯片，包括但不限于电源芯片、数字芯片、射频芯片等。其安装于第三电连接垫131c。
如图15所示，在实施例中，裸芯片先通过线长较短的RDL层后再经过线长较长的电路板10a与光电模块进行信号传输。由于RDL层线长较短，因此信号在RDL层传输时损耗较小。而由于玻璃本身具有较低的介电损耗(Df)，因此信号在采用玻璃作为介质层的线长较长的电路板上传输时单位损耗也得以降低。再者，由于玻璃介质层中的第一导体能够实现较小的径厚比，因此电路板能够利用较厚的玻璃介质层，搭配较宽的高速传输线来实现大幅度降低信号传输损耗的目的。另外，由于RDL层与所述电路板10a未设置转接板，使得信号传输链路缩短，进一步地降低了信号传输时的损耗。
实施例2：
请参阅图16及图17，为本申请实施例2的封装结构100b的示意图。与实施例1的区别之处不仅限在于，1)在所述第一玻璃介质层110a与位于所述第一玻璃介质层110a背离所述第二玻璃介质层110b的一侧的所述阻焊层17之间，增设与所述线路层13电连接的第一外层线路结构51；在所述第五玻璃介质层与位于所述第五玻璃介质层110e背离所述第四玻璃介质层110d的一侧的阻焊层17之间，增设与所述线路层13电连接的第二外层线路结构53。所述第一外层线路结构51包括第一外层线路层511及第一有机介质层513。其中，第一外层线路层511包括多个从阻焊层17露出的电连接垫，以分别和第一电子元器件20、第二电子元器件30以及其他元器件46连接。所述第二外层线路结构53包括第二外层线路层531及第二有机介质层533。其中，所述第二外层线路层531包括从所述阻焊层17露出的电连接垫。所述第一有机介质层513及所述第二有机介质层533分别可包括不限于ABF树脂、半固化片(Prepreg，PP)、PI、环氧树脂(epoxy resin)、聚苯醚(Polyphenylene Oxide，PPO)、PEN或PET等形成的膜。2)所述线路层13之间的电连接关系存在差异。
如图17所示，在实施例中，裸芯片依次先通过线长较短的RDL层以及线长较短的第一外层线路结构51后再经过线长较长的电路板10b与光电模块进行信号传输。由于RDL层及第一外层线路结构51的线长较短，因此信号在RDL层传输时损耗较小。而由于玻璃本身具有较低的介电损耗(Df)，因此信号在采用玻璃作为介质层的线长较长的电路板上传输时损耗也得以降低。再者，由于玻璃介质层中的第一导体能够实现较小的径厚比，因此电路板能够利用较厚的玻璃介质层，搭配较宽的高速传输线来实现大幅度降低信号传输损耗的目的。
实施例3：
请参阅图18及图19，为本申请实施例3的封装结构100c的示意图。与实施例1的区别之处不仅限在于，1)每一所述玻璃玻璃介质层110的两侧均设有一线路层13。同一玻璃介质层110两侧的线路层13通过第一导体15电连接，相邻两个所述玻璃介质层110之间的两个线路层13通过第二导体14电连接2)所述第二导体14为金属键合层18。所述金属键合层18包括但不限于Cu-Sn键合层、Au-Sn键合层、Au-Au键合层、Cu-Cu键合层等中的一种或多种。相邻两所述玻璃介质层110之间可为空腔，也可包括但不仅限于SiO2-SiO2键合层、高分子树脂层、异方性导电胶膜(ACF)等中的一种或几种。
如图19所示，在实施例中，裸芯片先通过线长较短的RDL层后再经过线长较长的电路板10c与光电模块进行信号传输。由于RDL层的线长较短，因此信号在RDL层传输时损耗较小。而由于玻璃本身具有较低的介电损耗(Df)，因此信号在采用玻璃作为介质层的线长较长的电路板上传输时损耗也得以降低。再者，由于玻璃介质层中的第一导体能够实现较小的径厚比，因此电路板能够利用较厚的玻璃介质层，搭配较宽的高速传输线来实现大幅度降低信号传输损耗的目的。
实施例4：
请参阅图20a及图21，本申请实施例4的封装结构100d的示意图。与实施例1的区别之处不仅限在于，1)第一玻璃介质层110a的相背的两表面均铺设线路层13，第二玻璃介质层110b与所述第一玻璃介质层110a结合的表面以及第二玻璃介质层110b与所述第三玻璃介质层110c结合的表面均未铺设线路层，所述第三玻璃介质层110c的相背的两表面均铺设线路层13，第四玻璃介质层110d与第三玻璃介质层110c结合的表面以及第四玻璃介质层110d与第五玻璃介质层110e结合的表面均未铺设线路层，所述第五玻璃介质层110e的相背的两表面均铺设线路层13。所述第二玻璃介质层110b通过一粘结层16与第一玻璃介质层110a以及第二线路层132结合，并且通过另一粘结层16与第三玻璃介质层110c以及第三线路层133结合。所述第四玻璃介质层110d通过一粘结层16与第三玻璃介质层110c以及第四线路层134结合，并且通过另一粘结层16与第五玻璃介质层110e以及第五线路层135结合。所述第二玻璃介质层110b以及所述第四玻璃介质层110d中可设置第一导体15。也就是说，相邻的两个所述玻璃介质层110中，其中一个玻璃介质层110的相背的两个表面均设有线路层13，而另一个玻璃介质层110的相背的两表面均不铺设线路层13但可设置第一导体15，设有线路层13的玻璃介质层110通过粘结层16与未设有线路层13的玻璃介质层110连接。上述结构有利于降低玻璃介质层两侧非对称结构引起的板翘曲，并且有利于降低电路板10d的内应力，进而有利于降低电路板10d变形的风险，提高了封装结构100d的可靠性。2)所述线路层13之间的电连接关系存在差异。3)位于相邻的两个所述玻璃介质层110之间的所述第二导体14为导电焊接部19。所述导电焊接部19为焊料经焊接而成，所述焊料可包括但不仅限于锡膏、电镀锡柱或金锡合金等。具体的，位于相邻的两个玻璃介质层110之间的所述线路层13包括焊盘部13a，所述焊盘部13a连接相邻的所述玻璃介质层110中的所述第一导体15。在相邻的两个玻璃介质层110之间的粘结层16和线路层13，所述粘结层16设有开窗161，所述线路层13的所述焊盘部13a嵌入所述开窗161，且所述开窗161的大小与所述焊盘部13a的大小一致。
如图20b所示，所述开窗161的大小也可小于所述焊盘部13a的大小，且所述线路层13的所述焊盘部13a的周缘区域也可被所述粘结层16覆盖，所述线路层13的所述焊盘部13a的其他区域位于所述开窗161内，例如所述线路层13的所述焊盘部13a的中心区域。
可以理解的，具有上述区别1)的封装结构中的第二导体也可不仅限于导电焊接部。
如图21所示，在实施例中，裸芯片先通过线长较短的RDL层后再经过线长较长的电路板10d与光电模块进行信号传输。由于RDL层的线长较短，因此信号在RDL层传输时损耗较小。而由于玻璃本身具有较低的介电损耗(Df)，因此信号在采用玻璃作为介质层的线长较长的电路板上传输时损耗也得以降低。再者，由于玻璃介质层中的第一导体能够实现较小的径厚比，因此电路板能够利用较厚的玻璃介质层，搭配较宽的高速传输线来实现大幅度降低信号传输损耗的目的。
实施例5：
请参阅图22及图23，本申请实施例5的封装结构100e的示意图。与实施例3的区别之处不仅限在于，位于相邻的两个所述玻璃介质层110之间的所述第二导体14为导电烧结部61。所述导电烧结部61可为但不仅限于铜膏烧结部、银膏烧结部等中的一种或几种。
如图23所示，在实施例中，裸芯片先通过线长较短的RDL层后再经过线长较长的电路板10e与光电模块进行信号传输。由于RDL层的线长较短，因此信号在RDL层传输时损耗较小。而由于玻璃本身具有较低的介电损耗(Df)，因此信号在采用玻璃作为介质层的线长较长的电路板上传输时损耗也得以降低。再者，由于玻璃介质层中的第一导体能够实现较小的径厚比，因此电路板能够利用较厚的玻璃介质层，搭配较宽的高速传输线来实现大幅度降低信号传输损耗的目的。
实施例6：
请参阅图24、图25、图26及图27，与实施例4的区别之处不仅限在于，1)所述玻璃介质层110的层数不同，所述线路层13的层数不同，所述粘结层16的层数不同。2)在相邻的两个玻璃介质层110之间的粘结层16和线路层13，所述粘结层16设有开窗163，所述线路层13的所述焊盘部13a的至少部分区域位于所述开窗163内，且所述粘结层16与所述焊盘部13a之间存在间隙63。所述间隙63用来为形成导电焊接部19的焊接材料提供溢流空间，有利于提供充足的用于形成所述第二导体的材料以确保线路层之间的导通的同时，降低焊接材料外溢至其他线路的风险。具体的，所述间隙63中可未填充溢流的焊接材料，也可部分填充或者完全填满溢流的焊接材料。
具体的，如图24及图26所示，在相邻的两个玻璃介质层110之间的粘结层16和线路层13，所述线路层13的所述焊盘部13a完全位于所述开窗163内，且所述粘结层16与所述线路层13的所述焊盘部13a之间被所述间隙63完全隔开，即被所述线路层13的所述焊盘部13a被所述间隙环绕，从而为溢流的焊接材料提供充足的容纳空间。
如图25及图27所示，在相邻的两个玻璃介质层110之间的粘结层16和线路层13，所述线路层13的所述焊盘部13a包括第一部分13a1和第二部分13a2，所述第一部分13a1位于所述开窗163内，所述粘结层16覆盖所述第二部分13a2，且所述粘结层16与所述线路层13的所述第一部分13a1之间存在间隙63。上述结构在为溢流的焊接材料提供容纳空间的同时，有利于在所述线路层13的所述焊盘部13a被所述粘结层16覆盖的区域(即第二部分13a2)的附近布设线路，从而有利于满足电路板高密度布线的需求。
需要说明的是，以上仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内；在不冲突的情况下，本申请的实施方式及实施方式中的特征可以相互组合。因此，本申请的保护范围应以权利要求的保护范围为准。

Claims (16)

1.一种电路板，其特征在于，包括：
玻璃基板，包括多个层叠的玻璃介质层；
多个层叠的线路层，每一所述线路层设置于一个所述玻璃介质层的一表面；
第一导体，贯穿所述玻璃介质层；
第二导体，位于相邻的两个所述玻璃介质层之间，并且连接至少一个所述线路层；
所述线路层之间通过所述第一导体以及所述第二导体中的至少一个电连接。
2.如权利要求1所述的电路板，其特征在于，相邻的两个所述玻璃介质层之间设有粘结层。
3.如权利要求1所述的电路板，其特征在于，相邻的两个所述玻璃介质层之间通过异方性导电胶膜或者SiO2-SiO2键合层结合。
4.如权利要求1所述的电路板，其特征在于，所述第二导体为电镀层。
5.如权利要求1所述的电路板，其特征在于，所述第二导体为金属键合层。
6.如权利要求1所述的电路板，其特征在于，所述第二导体为导电焊接部。
7.如权利要求1所述的电路板，其特征在于，所述第二导体为导电烧结部。
8.如权利要求1所述的电路板，其特征在于，相邻的两个所述玻璃介质层中，其中一个所述玻璃介质层的相背的两个表面设有所述线路层，相背的两个表面设有所述线路层的所述玻璃介质层通过粘结层与另一个所述玻璃介质层连接。
9.如权利要求8所述的电路板，其特征在于，位于相邻的两个所述玻璃介质层之间的所述线路层包括焊盘部，所述焊盘部连接相邻的所述玻璃介质层中的所述第一导体；在相邻的两个所述玻璃介质层之间的所述粘结层和所述线路层，所述粘结层设有开窗，所述线路层的所述焊盘部的至少部分区域位于所述开窗内。
10.如权利要求9所述的电路板，其特征在于，所述粘结层与所述焊盘部之间存在间隙。
11.如权利要求10所述的电路板，其特征在于，在相邻的两个所述玻璃介质层之间的所述粘结层和所述线路层，所述线路层的所述焊盘部完全位于所述开窗内，且被所述间隙环绕。
12.如权利要求10所述的电路板，其特征在于，在相邻的两个所述玻璃介质层之间的所述粘结层和所述线路层，所述线路层的所述焊盘部包括第一部分和第二部分，所述第一部分位于所述开窗内，所述第二部分被所述粘结层覆盖，且所述粘结层与所述第一部分之间存在间隙。
13.如权利要求1所述的电路板，其特征在于，所述电路板还包括外层线路结构，所述外层线路结构层叠于所述玻璃基板的表面。
14.如权利要求1所述的电路板，其特征在于，所述玻璃介质层中设有通孔容纳所述第一导体，所述通孔的径深比小于1:3。
15.一种封装结构，其特征在于，包括第一电子元器件、第二电子元器件以及电路板，所述电路板为如权利要求1至14任意一项所述的电路板，所述第一电子元器件与所述第二电子元器件之间通过所述电路板电连接。
16.一种电子设备，其特征在于，包括壳体以及容置于所述壳体内的如权利要求15所述的封装结构。
CN202221618425.5U 2022-06-24 2022-06-24 电路板、封装结构及电子设备 Active CN218450661U (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202221618425.5U CN218450661U (zh) 2022-06-24 2022-06-24 电路板、封装结构及电子设备
PCT/CN2023/100270 WO2023246602A1 (zh) 2022-06-24 2023-06-14 电路板、封装结构及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202221618425.5U CN218450661U (zh) 2022-06-24 2022-06-24 电路板、封装结构及电子设备

Publications (1)

Publication Number Publication Date
CN218450661U true CN218450661U (zh) 2023-02-03

Family

ID=85076757

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202221618425.5U Active CN218450661U (zh) 2022-06-24 2022-06-24 电路板、封装结构及电子设备

Country Status (2)

Country Link
CN (1) CN218450661U (zh)
WO (1) WO2023246602A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023246602A1 (zh) * 2022-06-24 2023-12-28 华为技术有限公司 电路板、封装结构及电子设备

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3726002A (en) * 1971-08-27 1973-04-10 Ibm Process for forming a multi-layer glass-metal module adaptable for integral mounting to a dissimilar refractory substrate
JP4345153B2 (ja) * 1999-09-27 2009-10-14 ソニー株式会社 映像表示装置の製造方法
DE10145190A1 (de) * 2001-09-13 2003-04-03 Siemens Ag Verfahren zur Herstellung glasbasierter elektronischer Bauelemente
US6841493B2 (en) * 2002-06-04 2005-01-11 E. I. Du Pont De Nemours And Company High K glass and tape composition for use at high frequency
JP2011258838A (ja) * 2010-06-10 2011-12-22 Fujitsu Ltd 積層回路基板、接着シート、積層回路基板の製造方法および接着シートの製造方法
US20150201495A1 (en) * 2014-01-14 2015-07-16 Qualcomm Incorporated Stacked conductive interconnect inductor
CN112004325A (zh) * 2020-09-07 2020-11-27 中国振华集团云科电子有限公司 一种多层异质熟瓷结构薄膜元器件及电路板制备方法
CN218450661U (zh) * 2022-06-24 2023-02-03 华为技术有限公司 电路板、封装结构及电子设备

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023246602A1 (zh) * 2022-06-24 2023-12-28 华为技术有限公司 电路板、封装结构及电子设备

Also Published As

Publication number Publication date
WO2023246602A1 (zh) 2023-12-28

Similar Documents

Publication Publication Date Title
US11800636B2 (en) Electronic substrate having differential coaxial vias
JP5018483B2 (ja) 電子デバイスパッケージ、モジュール、および電子機器
US7821795B2 (en) Multilayer wiring board
US8238109B2 (en) Flex-rigid wiring board and electronic device
JP2008263197A (ja) 半導体チップを有する回路基板アセンブリ、これを利用する電気アセンブリ、及びこれを利用する情報処理システム
CN103493610A (zh) 刚性柔性基板及其制造方法
KR20050065038A (ko) 비수직 비아가 구비된 인쇄회로기판 및 패키지
CN103460822A (zh) 芯片元器件内置树脂多层基板及其制造方法
US11510315B2 (en) Multilayer substrate, interposer, and electronic device
US7948070B2 (en) Semiconductor package having impedance matching device
EP3547363B1 (en) Electronic assembly and electronic system with impedance matched interconnect structures
WO2023246602A1 (zh) 电路板、封装结构及电子设备
US7045897B2 (en) Electrical assembly with internal memory circuitized substrate having electronic components positioned thereon, method of making same, and information handling system utilizing same
TWI785090B (zh) 印刷電路板
JPH1174648A (ja) 配線基板
US6545227B2 (en) Pocket mounted chip having microstrip line
US8829361B2 (en) Wiring board and mounting structure using the same
US11690173B2 (en) Circuit board structure
CN113438831B (zh) 一种任意层互联内埋芯片微波多功能组件及其制造方法
US11145586B2 (en) Interposer and electronic device
TWI777540B (zh) 天線模組及其製作方法和終端
CN112448151B (zh) 天线叠构及其制作方法
CN114567962B (zh) 电路板的制造方法及电路板
JP6137789B2 (ja) フラットケーブル
CN117751448A (zh) 复合基板及其制备方法、电子设备

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant