JP6098217B2 - 回路基板およびその製造方法 - Google Patents

回路基板およびその製造方法 Download PDF

Info

Publication number
JP6098217B2
JP6098217B2 JP2013031295A JP2013031295A JP6098217B2 JP 6098217 B2 JP6098217 B2 JP 6098217B2 JP 2013031295 A JP2013031295 A JP 2013031295A JP 2013031295 A JP2013031295 A JP 2013031295A JP 6098217 B2 JP6098217 B2 JP 6098217B2
Authority
JP
Japan
Prior art keywords
base material
main surface
circuit board
material layer
substrate body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013031295A
Other languages
English (en)
Other versions
JP2014160776A (ja
Inventor
直樹 郷地
直樹 郷地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2013031295A priority Critical patent/JP6098217B2/ja
Priority to US14/183,651 priority patent/US9373531B2/en
Publication of JP2014160776A publication Critical patent/JP2014160776A/ja
Application granted granted Critical
Publication of JP6098217B2 publication Critical patent/JP6098217B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • H01L21/67259Position monitoring, e.g. misposition detection or presence detection
    • H01L21/67265Position monitoring, e.g. misposition detection or presence detection of substrates stored in a container, a magazine, a carrier, a boat or the like

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

本発明は、フレキシブルで変形しやすい第一部分と、第一部分よりも変形しにくい第二部分と、を少なくとも備える回路基板およびその製造方法に関する。
従来、上記のような回路基板としては、例えば特許文献1に記載のようなプリント基板がある。図8は、従来のプリント基板の縦断面図である。図8において、プリント基板500は、高密度実装が必要な四層構造基板部500aと、パワー素子実装が行なわれ放熱性が要求される放熱構造基板部500b(導体パターン22の層は二層)と、これらを接続する屈曲性が必要な接続構造基板部500c(導体パターン22の層は一層)とから構成される。
次に、プリント基板500のより詳細な構成を説明する。四層構造基板部500a、放熱構造基板部500bおよび接続構造基板部500cは、絶縁基材523a〜523fが積層されて構成される。より具体的には、絶縁基材523cは左右方向に延在するシート状の基材である。四層構造基板部500aは、絶縁基材523cの左端と、その上に積層された絶縁基材523a,523bと、絶縁基材523cの左端下側に積層された絶縁基材523dと、を含んでいる。
また、放熱構造基板部500bは、絶縁基材523cの右端と、その上に積層された絶縁基材523eと、絶縁基材523cの下側に積層された絶縁基材523fと、を含んでいる。
以上のようなプリント基板500では、接続構造基板部500cは、四層構造基板部500aおよび放熱構造基板部500bよりも薄く、これらよりもフレキシブルで変形しやすい第一部分となっている。また、四層構造基板部500aおよび放熱構造基板部500bは、第一部分よりも変形しにくい第二部分となっている。よって、プリント基板500は、使用時に、周囲の構造物を避けるために、接続構造基板部500cが曲げられた状態で配置される場合がある。
特開2002−305382号公報
しかしながら、上記プリント基板500では、図9に示すように、四層構造基板部500aと、接続構造基板部500cとの境界近傍にて、接続構造基板部500cに破損(特に亀裂や剥離)504が生じやすいという問題点があった。
より詳細には、接続構造基板部500cが例えば境界部分で下方に曲げられると、接続構造基板部500cの上側主面部分が引っ張り応力によって伸びる。それに対し、四層構造基板部500aにおける絶縁基材523cは、上下に絶縁基材523a,523b,523dが積層されるため、接続構造基板部500cにおける絶縁基材523cに比べて伸びにくい。よって、接続構造基板部500cが曲げられると、四層構造基板部500aにおける絶縁基材523cが本来伸びる分、接続構造基板部500cの絶縁基材523cが余計に伸びる。すなわち、四層構造基板部500aと接続構造基板部500cの境界部分で下方に曲げられると四層構造基板部500aと接続構造基板部500cの境界部分の上面に引っ張り応力が集中する。その結果、上記境界近傍において、接続構造基板部500cの絶縁基材523cに破損504が発生するおそれがある。
それゆえに、本発明の目的は、曲げ時に破損が生じ難い回路基板およびその製造方法を提供することである。
上記目的を達成するために、本発明の一局面は、可撓性を有する複数の基材層を所定の第一方向に積層して形成され、該第一方向に垂直な第二方向に延在する基板本体を備えた回路基板であって、前記基板本体は、前記第一方向に相対する第一主面および第二主面を少なくとも有する第一部分と、前記第一主面と同じ側に設けられた第三主面と、前記第一方向に該第三主面と相対しかつ前記第二主面と同じ側に設けられた第四主面と、を少なくとも有する第二部分であって、前記第二方向に沿う前記第一部分の一方端に接続されかつ前記第一方向への厚さが該第一部分よりも厚い第二部分と、前記第一主面および前記第三主面を接続する少なくとも一つの第一接続面であって、前記第一部分側から前記第二部分に向かって凹む曲面を有する第一接続面と、を含み、前記曲面は、前記第一主面と連続的に接続され、かつ、前記第一方向及び前記第二方向に直交する第三方向から見て、前記第一部分から前記第二部分に向かう方向を下方とするU字状をなす
本発明の他の局面は、第一方向に相対する二つの主面を有する複数の基材層であって、熱可塑性を有する複数の基材層を準備する工程と、前記第一方向に垂直な第二方向に延在する少なくとも一つの第一基材層の少なくとも一つの主面の一方端に、該第二方向への長さが該第一基材層のものよりも短い少なくとも一つの第二基材層を積層する工程と、前記第一方向および前記第二方向と直交する第三方向に延在し、前記第二基材層の端部に向かって凸型曲面を有するスペーサを、該第二基材層の端部に隣接するよう該第一基材層の主面上に載置する工程と、少なくとも前記スペーサの凸型曲面部分を覆う、少なくとも一つの第三基材層を積層する工程と、前記積層された複数の基材層を、前記第一方向から加熱および加圧する工程と、を備え、前記凸型曲面は、前記第一基材層の主面と連続的に繋がり、かつ、前記第三方向から見て、前記第二基材層の端部に向かう方向を下方とするU字状をなす。
上記各局面によれば、曲げ時に破損が生じ難い回路基板およびその製造方法を提供することができる。
本発明の一実施形態に係る回路基板10を用いた電子機器の模式図である。 図1の回路基板10の縦断面図である。 図2の基板本体12の上面図である。 図2の基板本体12の底面図である。 図2の基板本体12の分解図である。 図1に示す回路基板の製造方法の要部を示す第一の図である。 図1に示す回路基板の製造方法の要部を示す第二の図である。 図1に示す回路基板の製造方法の要部を示す第三の図である。 第一変形例に係る回路基板10aの縦断面図である。 従来のプリント基板の縦断面図である。 図9のプリント基板が抱えている課題を示す模式図である。
以下、図面を参照して、本発明の実施形態に係る回路基板およびその製造方法を説明する。
(はじめに)
まず、図中のx軸、y軸およびz軸について説明する。x軸、y軸およびz軸は互いに直交する。z軸は、基材層の積層方向(以下、第一方向zという場合がある)を示す。また、x軸は基材層の左右方向(第二方向xという場合がある)を示す。また、y軸は、基材層の前後方向(第三方向yという場合がある)を示す。
(一実施形態に係る回路基板の構成)
図1において、電子機器30の内部には、大略的には、第一マザー基板32aと、第二マザー基板32bと、回路基板10と、が配置される。
第一マザー基板32aの主面と、第二マザー基板32bの主面とは、本実施形態では、z軸方向位置について一致していない。つまり、マザー基板32aの主面と、マザー基板32bの主面との間には段差がある。
回路基板10は、典型的には、上記のようなマザー基板32a,32bを電気的に接続するために用いられる。回路基板10は、具体的には、図1〜図4に示すように、基板本体12、信号線路20a〜20c、外部端子21a,21b、回路導体22b,22d及びビアホール導体vを備えている。また、回路基板10には、後述するように、集積回路100およびコネクタ110が実装される。
基板本体12は、可撓性の板状部材であって、z軸方向からの平面視(以下、上面視という場合がある)で、図1〜図4に示すように、第二方向xに延在する長方形状を有し、相対的に変形しにくい第二部分P2および第三部分P3を両端に備え、第二部分P2および第三部分P3の間に、これらよりもフレキシブルで変形しやすい第一部分P1を備えている。具体的には、第二部分P2は第一部分P1のx軸負方向側の端部に、第三部分P3は第一部分P1のx軸正方向側の端部に隣接し接続される。
また、基板本体12には、図2に示すように、基材層18a〜18eがこの順番でz軸の正方向側から負方向側へと積層されている。
基材層18a〜18eは、ポリイミドや液晶ポリマー等の可撓性を有する熱可塑性樹脂によって作製されており、第一方向zに相対する二つの主面を有する。以下では、基材層18a〜18eのz軸正方向側の主面を表面と称し、そのz軸負方向側の主面を裏面と称す。
ここで、図5を参照する。基材層18aは、上面視で、基板本体12と概ね同じ外形形状を有する。基材層18aは、第一および第二基材部18a−1,18a−2および接続部18a−3を含んでいる。なお、図5には、基材部18aの両端の図示は省略されている。この点については、他の基材層18についても同様である。
基材層18bは、上面視で、基板本体12と概ね同じ外形形状を有する。基材層18bは、第一および第二基材部18b−1,18b−2および接続部18b−3を含んでいる。
基材層18cは、上面視で、基板本体12と概ね同じ外形形状を有する。この基材層18cは、第一および第二基材部18c−1,18c−2および接続部18c−3を含んでいる。
基材層18dは、上面視で、矩形形状を有する第一および第二基材部18d−1,18d−2を含んでいる。
また、基材層18eは、z軸方向からの平面視で、矩形形状を有する第一および第二基材部18e−1,18e−2を含んでいる。
基板本体12の第一部分P1は、上記接続部18a−3〜18c−3が積層された部分である。この第一部分P1は、第一主面S1および第二主面S2(図2参照)を備えている。主面S1は、接続部18c−3の裏面である。主面S2は、主面S1と第一方向zに相対向し、接続部18a−3の表面である。
第二部分P2は、図5に示すように、基材部18a−1〜18e−1が積層された部分である。この第二部分P2は、第三主面S3および第四主面S4(図2参照)を備えている。主面S3は、基材部18e−1の裏面である。主面S4は、主面S3と第一方向zに相対向し、基材部18a−1の表面である。
すなわち、図5に示すように、基材部18b−1の表面に基材部18a−1が積層され、基材部18c−1の裏面に基材部18d−1,18e−1が積層される。よって、基材部18a−1は、基板本体12の第一部分P1の第一方向z(つまり厚み方向)の中心よりもz軸正方向側に設けられている。また、基材部18d−1,18e−1は、基板本体12の第一部分P1の厚み方向の中心よりもz軸負方向側に設けられている。
また、基板本体12の第三部分P3は、基材部18a−2〜18e−2が積層された部分である。この第三部分P3は、第五主面S5および第六主面S6(図2参照)を備えている。主面S5は、基材部18e−2の裏面である。主面S6は、主面S5と第一方向zに相対向し、基材部18a−2の表面である。
すなわち、図5に示すように、基材部18b−2の表面に基材部18a−2が積層され、基材部18c−2の裏面に基材部18d−2,18e−2が積層されている。よって、基材部18a−2は、基板本体12の第三部分P3の第一方向z(厚み方向)の中心よりもz軸正方向側に設けられている。また、基材部18d−2,18e−2は、基板本体12の第三部分P3の厚み方向中心よりもz軸負方向側に設けられている。
上記から分かるように、基板本体12のz軸負方向側の主面は、主面S1,S3,S5を含んでいる。また、基板本体12のz軸正方向側主面は、主面S2,S4,S6を含んでいる。
また、第一部分P1および第二部分P2の境界は、図5中、点線L1で示すように、上面視で、基材部18e−1のx軸正方向側においてy軸方向に延びる短辺と一致している。また、第一部分P1および第三部分P3の境界は、点線L2で示すように、上面視で、基材部18e−2のx軸負方向側においてy軸方向に延びる短辺と一致している。
また、図2に示すように、基板本体12の第二部分P2および第三部分P3の第一方向zへの厚みD1は、基材層18d,18eの厚みの分だけ、第一部分P1の厚さD2よりも大きくなっている。したがって、基材部18d−1,18e−1が基板本体12の第二部分P2の補強部材としても機能する。同様に、基材部18d−2,18e−2が基板本体12の第三部分P3の補強部材としても機能している。これにより、基板本体12において、第二部分P2および第三部分P3は、第一部分P1よりも変形しにくくなっている。逆に、第一部分P1は、相対的に可撓性が多く残っており、フレキシブルで変形しやすくなっている。この第一部分P1は、図1に示すように、回路基板10を電子機器30で使用する際に、例えば、主面S2が主面S1よりも外周側に位置するように曲げられる。一方、第二部分P2および第三部分P3は、使用時に曲げられない。
再度、図5を参照する。信号線路20a〜20cは、例えば、高周波信号を伝送するために、基板本体12内に設けられている線状導体である。本実施形態では、信号線路20a〜20cは、基材層18cの表面上に形成されており、第二部分P2、第一部分P1および第三部分P3にまたがるようにx軸方向に延在する直線状の導体である。信号線路20a〜20cは、銀や銅を主成分とする比抵抗の小さな金属材料により作製されている。ここで、信号線路20a〜20cが基材層18cの表面に形成されているとは、基材層18cの表面にめっきにより形成された金属箔がパターニングされて信号線路20a〜20cが形成されていることや、基材層18cの表面に張り付けられた金属箔がパターニングされて信号線路20a〜20cが形成されていることを指す。また、信号線路20a〜20cの表面には平滑化が施されるので、信号線路20a〜20cにおいて基材層18cに接している面の表面粗さは、信号線路20a〜20cにおいて基材層18cに接していない面の表面粗さよりも大きくなる。
なお、信号線路20a〜20cに対向するグランド導体をさらに基材層18bなどに設けてマイクロストリップラインとして用いてもよい。また、トリプレート型のストリップラインや、コプレーナ線路などとして用いても構わない。
外部端子21aは、図3に示すように、基材部18a−1の表面上に形成されている矩形状の複数の導体である。外部端子21a上には、図2に示すように、集積回路100が実装される。外部端子21bは、図3に示すように、基材部18a−2の表面上に形成されている矩形状の複数の導体である。外部端子21b上には、図2に示すように、コネクタ110が実装される。外部端子21a,21bが基材部18a−1,18a−2の表面に形成されているとは、基材部18a−1,18a−2の表面にめっきにより形成された金属箔がパターニングされて外部端子21a,21bが形成されていることや、基材部18a−1,18a−2の表面に張り付けられた金属箔がパターニングされて外部端子21a,21bが形成されていることを指す。
回路導体22bは、基材部18b−1,18b−2の表面上に形成されている導体であり、基板本体12の第二部分P2および第三部分P3内に設けられているコイルやコンデンサ、配線等である。回路導体22bが基材部18b−1,18b−2の表面に形成されているとは、基材部18b−1,18b−2の表面にめっきにより形成された金属箔がパターニングされて回路導体22bが形成されていることや、基材部18b−1,18b−2の表面に張り付けられた金属箔がパターニングされて回路導体22bが形成されていることを指す。
回路導体22dは、基材部18d−1,18d−2の裏面上に形成されている導体であり、基板本体12の第二部分P2および第三部分P3内に設けられているコイルやコンデンサ、配線等である。回路導体22dが基材部18d−1,18d−2の裏面に形成されているとは、基材部18d−1,18d−2の裏面にめっきにより形成された金属箔がパターニングされて回路導体22dが形成されていることや、基材部18d−1,18d−2の裏面に張り付けられた金属箔がパターニングされて回路導体22dが形成されていることを指す。
ビアホール導体vは、基材部18a−1をz軸方向に貫通する層間接続導体であり、外部端子21aと回路導体22bとを接続している。ビアホール導体vは、基材部18a−1をz軸方向に貫通するビアホールに対して導電性ペーストが充填されることにより形成される。なお、ビアホール導体vは、図示しないが、基板本体12において基材部18a−1以外の部分にも設けられている。
集積回路100は、半導体集積回路であり、例えば、回路基板10が用いられる電子機器の駆動回路である。集積回路100は、前記の通り、第二部分P2に設けられている外部端子21a上に実装される。コネクタ110は、マザーボード等に設けられたコネクタに対して接続される外部接続用のコネクタである。コネクタ110は、上記の通り、第三部分P3に設けられている外部端子21b上に実装される。なお、詳細な図示は省略するが信号線路20a〜20cは、コネクタ110に電気的に接続されている。
以上のように構成された回路基板10は、図1に示すように、第一部分P1が曲げられて用いられる。より詳細には、上記の通り、第二部分P2には、補強部材として機能する基材部18a−1,18d−1,18e−1が設けられ、第三部分P3には、補強部材として機能する基材部18a−2,18d−2,18e−2が設けられている。変形しにくい第二部分P2は、その下面S2に設けられた粘着テープ34によりマザー基板32aの主面に固定される。また、変形しにくい第三部分P3は、その上面S1のコネクタ110に取り付けられたL字型接続金具36によりマザー基板32bの主面に固定される。
上記の通り、マザー基板32aの主面と、マザー基板32bの主面との間にはz軸方向に段差がある。このようなマザー基板32a,32bを電気的に接続するために、第一部分P1は、補強部材を備えていないので、第二部分P2および第三部分P3に比べて変形しやすい。この構成により、回路基板10は、図1に例示するように、第一部分P1で曲げることが可能となり、段差があるマザー基板32a,32bを接続しやすくなる。さらには、第一部分P1を例えば第二部分P2との境界部分に沿って曲げると、第二部分P2が相対的に硬く、第一部分P1のガイドとして機能するため、曲げ位置がずれにくくなる。
しかしながら、基板本体12の第一部分P1が上記の通りに曲げられると、基材層18aの表面近傍に引っ張り応力が発生する。この引っ張り応力に起因する基板本体12の破損発生を低減するため、本実施形態では、図2や図5等に示すように、基材部18d−1,18e−1のx軸正方向側の端部に、第二部分P2の主面S3(換言すると、基材部18e−1の裏面)と、第一部分P1の主面S1(換言すると、基材部18c−3の裏面)とを接続し、yz平面に平行で第三方向yに延在する第一接続面Sc1が設けられている。本実施形態では、接続面Sc1は、基材部18d−1,18e−1のx軸正方向側の端部を用いて形成される。より具体的には、接続面Sc1は、図2および図5に示すように、基材部18e−1のx軸正方向側端部にある平面F1と、基材部18d−1のx軸正方向側端部に形成された曲面C1と、を含んでいる。この曲面C1は、y軸方向からの平面視で平面F1からx軸負方向に向かって(換言すると、第一部分P1側から第二部分P2に向かって)アーチ状に窪んでいる凹型曲面である。
また、本実施形態では、基材部18d−2,18e−2のx軸負方向側の端部に、第三部分P3の主面S5(換言すると、基材部18e−2の裏面)と、第一部分P1の主面S1(換言すると、基材部18c−3の裏面)とを接続し、yz平面に平行で第三方向yに延在する第三接続面Sc3が設けられる。本実施形態では、接続面Sc3は、基材部18d−2,18e−2のx軸負方向側の端部を用いて形成される。より具体的には、接続面Sc3は、図2および図5に示すように、基材部18e−2のx軸負方向側端部にある平面F3と、基材部18d−2のx軸負方向側端部に形成された曲面C3と、を含んでいる。この曲面C3は、y軸方向からの平面視でx軸正方向に向かって(換言すると、第一部分P1側から第二部分P2に向かってアーチ状に窪んでいる凹型曲面である。
(回路基板の製造方法)
以下に、回路基板10の製造方法について図面を参照しながら説明する。以下では、一つの回路基板10が作製される場合を例にとって説明するが、実際には、大判の基材層が積層及びカットされることにより、複数の回路基板10が同時に作製される。
まず、一方の主面の全面に銅箔(金属膜)が形成された熱可塑性樹脂からなる基材層18a〜18dを準備する。具体的には、基材層18a〜18dの一方の主面に銅箔を張り付ける。更に、基材層18a〜18dの銅箔の表面に、例えば、防錆のための亜鉛鍍金を施して、平滑化する。基材層18a〜18dは、液晶ポリマーである。また、銅箔の厚さは、25μm〜50μmである。また、銅箔が形成されていない熱可塑性樹脂からなる基材層18eを準備する。
次に、基材層18aの表面上に形成された銅箔をパターニングすることにより、外部端子21a,21b(図3参照)を基材層18aの表面上に形成する。具体的には、基材層18aの表面の銅箔上に、外部端子21a,21bと同じ形状のレジストを印刷する。そして、銅箔に対してエッチング処理を施すことにより、レジストにより覆われていない部分の銅箔を除去する。その後、レジストを除去する。これにより、外部端子21a,21bが基材層18aの表面上にフォトリソグラフィ工程により形成される。
次に、回路導体22b(図2参照)を基材層18bの表面上に形成する。また、信号線路20a〜20c(図2参照)を基材層18cの表面上に形成する。また、回路導体22d(図2参照)を基材層18dの裏面上に形成する。なお、信号線路20a〜20c及び回路導体22b,22dの形成工程は、外部端子21a,21bの形成工程と同じであるので説明を省略する。
次に、基材層18aのビアホール導体vが形成される位置にレーザービームを照射することによって貫通孔を形成する。なお、レーザービームは、銅箔が設けられていない側の主面(裏面)から照射する。また、ビアホール導体vに対応する貫通孔に導電性ペーストを充填する。なお、基材層18b〜18eに、同じ要領でビアホール導体が設けられる場合もある。
次に、図6Aに示すように、基材層18a〜18eをz軸方向の正方向側から負方向側へとこの順に積み重ねる。基材層18eは、x軸正方向側端部が第一部分P1と第二部分P2の境界L1(点線部分を参照)に沿うように、積層される。また、基材層18dは、x軸正方向側端部を、基材層18eのx軸正方向側端部を基準として、x軸負方向側に所定量だけオフセットして積み重ねる。この基材層18dのx軸正方向側端部に隣接するように、上記凹型曲面に嵌合する凸型曲面を有するスペーサ24を載置する。換言すると、基材層18eは、基材層18dの裏面およびスペーサ24の凸型曲面の部分を少なくとも覆うように積層される。このスペーサ24は、各基材層18の熱軟化温度よりも高い熱軟化温度を有する。また、このスペーサ24は後工程で基板本体12から抜き取られる。その時、容易に抜き取りができるよう、スペーサ24の表面には例えばフッ素加工が施されている。
次に、図6Bに示すように、耐熱温度が基材層18の熱軟化温度よりも高い材質からなるクッション材26が、基材層18d,18eのx軸正方向側端部に接するように基材層18cの下面に載置される。
その後、基材層18a〜18eの積層体を、z軸の正方向側および負方向側から、例えば金型28a,28bにより加圧および加熱する。これにより、熱可塑性を有する基材層18a〜18eが軟化し、基材層18a〜18eが接合し一体化して、基板本体12が形成される。また、スペーサ24周辺の基材層18c〜18eが軟化して流動して、スペーサ24周辺の空間に進入することで、接続面Sc1の曲面が形成される。基板本体12内の貫通孔に充填された導電性ペーストが固化する。その後、金型28a,28bが退避した後、クッション材26およびスペーサ24が取り外されて、前述のような接続面Sc1が形成される。
上記では、第一部分P1および第二部分P2の境界側を図示して、回路基板10の製造工程を説明した。上記と同様にして、第一部分P1および第三部分P3の境界L2側には、接続面Sc3が形成される(図5参照)。
次に、図6Cに示すように、基板本体12を加熱しながら、基板本体12の第一部分P1を、第一部分P1および第二部分P2の境界部分を中心として(換言するとy軸回り)曲げる。図6Cの例では、時計回りに第一部分P1が曲げられる。その後、基板本体12を冷却する。これにより、回路基板10は、第一部分P1を曲げた状態で形状を保持するようになる。
最後に、第二部分P2の上面S1に集積回路100を実装し、第三部分P3の上面S1にコネクタ110を実装する。以上の工程により、回路基板10が完成する。
(実施形態の作用・効果)
以上のように構成された回路基板10によれば、曲げ時に基板本体12に破損が生じることを抑制できる。
より詳細には、回路基板10の使用時には、第一部分P1が曲げられる。例えば、図6Cに示すように第一部分P1が接続面Sc1側に曲げられる場合、第一部分P1と第二部分P2とは、微分不能な不連続点により接続されるのではなく、接続面Sc1の凹型曲面C1により、滑らかに連続的に接続されているため、座屈量を小さくすることができる。それゆえ、上面S1における第一部分P1と第二部分P2との境界部分近傍に加わる引っ張り応力が小さくなる。その結果、曲げ時に第一部分P1と第二部分P2との境界部分に破損が生じ難い回路基板10およびその製造方法を提供することができる。同様に、上面S1における第一部分P1と第三部分P3との境界部分近傍に加わる引っ張り応力も、第三接続面Sc3の曲面C3の作用により小さくなる。その結果、曲げ時に第一部分P1と第三部分P3との境界部分に破損が生じ難くなる。
また、図6Cの例示とは逆に、基板本体12の第一部分P1を、y軸を中心として反時計回りに曲げる場合、接続面Sc1,Sc3に加わる応力が凹型曲面により分散される。その結果、曲げ時に第一部分P1と、第二部分P2または第三部分P3との境界部分に破損が生じ難い回路基板10およびその製造方法を提供することができる。
(付記)
上記実施形態では、第一部分P1を基準として一方側(上記例ではz軸の負方向側)にのみ、接続面Sc1,Sc3に凹型曲面C1,C3が設けられていた。しかし、これに限らず、図7の回路基板10aに示すように、第二部分P2および第三部分P3のそれぞれのz軸両方向側に補強部材が設けられている場合には、上記回路基板10と同様に、接続面Sc1,Sc3の凹型曲面C1,C3が設けられる。これに加え、回路基板10aには、第一部分P1を挟んで接続面Sc1,Sc3とは逆側に(換言すると、z軸の正方向側)に、第二接続面Sc2および第四接続面Sc4が設けられていても構わない。具体的には、第二接続面Sc2は、平面F2および凹型曲面C2を、第四接続面Sc4は、平面F4および凹型曲面C4を備えることとなる。
また、上記実施形態では、第一部分P1のx軸の負方向側および正方向側に接続面Sc1,Sc3を備える例を説明した。しかし、これに限らず、第一部分P1のx軸の負方向側または正方向側に接続面Sc1または接続面Sc3のいずれか一方を備えるだけでも構わない。
本発明に係る回路基板およびその製造方法は、曲げ時に第一部分に破損が生じ難くなり、各種部品が高密度に集積された電子機器(例えば、携帯電話やスマートフォン)に好適である。
x 第二方向
y 第三方向
z 第一方向
10,10a 回路基板
12 基板本体
18,18a〜18e 基材層
Sc1〜Sc4 接続面
C1〜C4 凹型曲面
P1〜P3 第一部分〜第三部分
S1〜S6 第一主面〜第六主面
24 スペーサ

Claims (4)

  1. 可撓性を有する複数の基材層を所定の第一方向に積層して形成され、該第一方向に垂直な第二方向に延在する基板本体を備えた回路基板であって、
    前記基板本体は、
    前記第一方向に相対する第一主面および第二主面を少なくとも有する第一部分と、
    前記第一主面と同じ側に設けられた第三主面と、前記第一方向に該第三主面と相対しかつ前記第二主面と同じ側に設けられた第四主面と、を少なくとも有する第二部分であって、前記第二方向に沿う前記第一部分の一方端に接続されかつ前記第一方向への厚さが該第一部分よりも厚い第二部分と、
    前記第一主面および前記第三主面を接続する少なくとも一つの第一接続面であって、前記第一部分側から前記第二部分に向かって凹む曲面を有する第一接続面と、を含み、
    前記曲面は、前記第一主面と連続的に接続され、かつ、前記第一方向及び前記第二方向に直交する第三方向から見て、前記第一部分から前記第二部分に向かう方向を下方とするU字状をなす回路基板。
  2. 前記基板本体はさらに、前記第二主面および前記第四主面を接続する少なくとも一つの第二接続面であって、前記第一部分側から前記第二部分に向かって凹む曲面を有する第二接続面を、含む請求項1に記載の回路基板。
  3. 前記基板本体はさらに、
    前記第一方向に相対する第五主面および第六主面を少なくとも有し、前記第二方向に沿う前記第一部分の他方端に接続される第三部分であって、前記第一方向への厚さが該第一部分よりも厚い第三部分と、
    前記第一主面および前記第五主面を接続する少なくとも一つの第三接続面であって、前記第一部分側から前記第三部分に向かって凹む曲面を有する第三接続面と、を含む請求項1または2に記載の回路基板。
  4. 第一方向に相対する二つの主面を有する複数の基材層であって、熱可塑性を有する複数の基材層を準備する工程と、
    前記第一方向に垂直な第二方向に延在する少なくとも一つの第一基材層の少なくとも一つの主面の一方端に、該第二方向への長さが該第一基材層のものよりも短い少なくとも一つの第二基材層を積層する工程と、
    前記第一方向および前記第二方向と直交する第三方向に延在し、前記第二基材層の端部に向かって凸型曲面を有するスペーサを、該第二基材層の端部に隣接するよう該第一基材層の主面上に載置する工程と、
    少なくとも前記スペーサの凸型曲面部分を覆う、少なくとも一つの第三基材層を積層する工程と、
    前記積層された複数の基材層を、前記第一方向から加熱および加圧する工程と、を備え、
    前記凸型曲面は、前記第一基材層の主面と連続的に繋がり、かつ、前記第三方向から見て、前記第二基材層の端部に向かう方向を下方とするU字状をなす回路基板の製造方法。
JP2013031295A 2013-02-20 2013-02-20 回路基板およびその製造方法 Active JP6098217B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013031295A JP6098217B2 (ja) 2013-02-20 2013-02-20 回路基板およびその製造方法
US14/183,651 US9373531B2 (en) 2013-02-20 2014-02-19 Substrate transfer device, substrate processing apparatus, and substrate accommodation method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013031295A JP6098217B2 (ja) 2013-02-20 2013-02-20 回路基板およびその製造方法

Publications (2)

Publication Number Publication Date
JP2014160776A JP2014160776A (ja) 2014-09-04
JP6098217B2 true JP6098217B2 (ja) 2017-03-22

Family

ID=51351298

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013031295A Active JP6098217B2 (ja) 2013-02-20 2013-02-20 回路基板およびその製造方法

Country Status (2)

Country Link
US (1) US9373531B2 (ja)
JP (1) JP6098217B2 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014116545A (ja) * 2012-12-12 2014-06-26 Tokyo Electron Ltd 基板処理装置
US9786530B2 (en) * 2014-10-20 2017-10-10 Taiwan Semiconductor Manufacturing Co., Ltd. Wafer transfer method and system
KR101713171B1 (ko) * 2015-06-08 2017-03-07 세일전자 주식회사 구부릴 수 있는 연성금속동박적층 인쇄회로기판 및 이를 제조하는 방법
JP2017123389A (ja) * 2016-01-06 2017-07-13 富士通株式会社 リジッドフレキシブル基板及びその製造方法
KR102397110B1 (ko) * 2016-06-13 2022-05-12 도쿄엘렉트론가부시키가이샤 기판 반송 장치 및 기판 반송 방법
WO2019069637A1 (ja) * 2017-10-03 2019-04-11 株式会社村田製作所 インターポーザおよび電子機器
WO2019087753A1 (ja) * 2017-11-01 2019-05-09 株式会社村田製作所 インターポーザおよび電子機器
JP7349240B2 (ja) * 2018-10-05 2023-09-22 東京エレクトロン株式会社 基板倉庫及び基板検査方法
WO2020082232A1 (en) 2018-10-23 2020-04-30 Yangtze Memory Technologies Co., Ltd. Semiconductor device flipping apparatus
CN215299475U (zh) * 2018-12-17 2021-12-24 株式会社村田制作所 多层基板
JP7336877B2 (ja) * 2019-05-21 2023-09-01 東京エレクトロン株式会社 基板処理装置および基板処理方法
JP7324667B2 (ja) * 2019-09-20 2023-08-10 株式会社Screenホールディングス 基板処理装置
JPWO2022130980A1 (ja) * 2020-12-14 2022-06-23
JP2023070872A (ja) * 2021-11-10 2023-05-22 株式会社ディスコ ウェーハ検出装置、搬送装置、方法、プログラム及び非一時的な記録媒体

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2811238B2 (ja) 1991-04-08 1998-10-15 大日本スクリーン製造株式会社 基板取り出し装置
US5565034A (en) * 1993-10-29 1996-10-15 Tokyo Electron Limited Apparatus for processing substrates having a film formed on a surface of the substrate
KR100315007B1 (ko) * 1995-11-22 2002-02-28 이시다 아키라 카세트내의 기판 검출 및 반송장치와 그 방법
JP4253365B2 (ja) * 1997-10-17 2009-04-08 オリンパス株式会社 ウェハ搬送装置
JP3380147B2 (ja) 1997-11-13 2003-02-24 大日本スクリーン製造株式会社 基板処理装置
JP3964662B2 (ja) 2001-12-03 2007-08-22 東京エレクトロン株式会社 基板の取り出し方法
JP2004140018A (ja) * 2002-10-15 2004-05-13 Denso Corp 多層基板の製造方法、多層基板、及びそれを用いたモバイル機器
JP2005268413A (ja) * 2004-03-17 2005-09-29 Sumitomo Bakelite Co Ltd 多層回路基板およびその製造方法
JP2006041159A (ja) * 2004-07-27 2006-02-09 Cmk Corp リジッドフレックス多層プリント配線板とその製造方法
US7751922B2 (en) * 2004-10-06 2010-07-06 Hitachi Kokusai Electric Inc. Semiconductor manufacturing apparatus and manufacturing of a semiconductor device
JP2007150063A (ja) 2005-11-29 2007-06-14 Hitachi Industrial Equipment Systems Co Ltd 搬送システム
TWI302011B (en) * 2006-05-05 2008-10-11 Powerchip Semiconductor Corp Correcting apparatus for wafer transport equipment and correcting method for wafer transport equipment
JP2009302343A (ja) * 2008-06-13 2009-12-24 Denso Corp 多層基板及びその製造方法
JP2010067706A (ja) 2008-09-09 2010-03-25 Shin Etsu Polymer Co Ltd 収納容器、ウェーハ移載システム及びウェーハ移載方法
JP5360223B2 (ja) * 2009-10-05 2013-12-04 株式会社村田製作所 回路基板
JP5447431B2 (ja) * 2011-05-09 2014-03-19 株式会社安川電機 ロボットシステム
JP6185722B2 (ja) * 2012-03-08 2017-08-23 株式会社日立国際電気 基板処理装置、基板移載方法及び半導体装置の製造方法並びに状態検知プログラム
JP6040883B2 (ja) * 2012-12-25 2016-12-07 東京エレクトロン株式会社 基板搬送装置、基板搬送方法及び記憶媒体
JP5871845B2 (ja) * 2013-03-12 2016-03-01 東京エレクトロン株式会社 基板搬送装置、基板処理装置、基板取出方法および記憶媒体

Also Published As

Publication number Publication date
JP2014160776A (ja) 2014-09-04
US20140234058A1 (en) 2014-08-21
US9373531B2 (en) 2016-06-21

Similar Documents

Publication Publication Date Title
JP6098217B2 (ja) 回路基板およびその製造方法
JP5720862B2 (ja) 回路基板
TW200950612A (en) Multilayer wiring board and method for manufacturing the same
US20170256478A1 (en) Wiring substrate and method for manufacturing the same
JP2019106508A (ja) 高周波伝送用プリント配線板
JP4930655B2 (ja) 信号線路及びその製造方法
CN209949596U (zh) 多层基板
JP6259813B2 (ja) 樹脂多層基板、および樹脂多層基板の製造方法
JP2016201424A (ja) プリント配線板およびその製造方法
JP5672091B2 (ja) 多層基板
US20170265299A1 (en) Wiring board and method for manufacturing the same
CN214101885U (zh) 树脂多层基板以及电子设备
KR101483874B1 (ko) 인쇄회로기판
US9433108B2 (en) Method of fabricating a circuit board structure having an embedded electronic element
JP2014090147A (ja) 配線基板およびこれを用いた実装構造体
JP2017045882A (ja) フレキシブル基板及びその製造方法並びに電子装置
JP5201271B2 (ja) 回路基板及びその製造方法
US9655242B2 (en) Printed wiring board
US11291110B2 (en) Resin substrate and electronic device
JP7103030B2 (ja) 電子部品内蔵パッケージ及びその製造方法
JP5379710B2 (ja) 補強層付フレキシブル配線回路基板の製造方法
JP6319447B2 (ja) 樹脂多層基板
JP2015026747A (ja) 樹脂多層基板
JP6380533B2 (ja) 樹脂多層基板
JP2019091897A (ja) 部品実装樹脂基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151102

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20160606

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160913

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160920

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161206

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170124

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170206

R150 Certificate of patent or registration of utility model

Ref document number: 6098217

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150