CN209949596U - 多层基板 - Google Patents

多层基板 Download PDF

Info

Publication number
CN209949596U
CN209949596U CN201790000873.XU CN201790000873U CN209949596U CN 209949596 U CN209949596 U CN 209949596U CN 201790000873 U CN201790000873 U CN 201790000873U CN 209949596 U CN209949596 U CN 209949596U
Authority
CN
China
Prior art keywords
coil pattern
insulator layer
multilayer substrate
viewed
coil
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201790000873.XU
Other languages
English (en)
Inventor
村冈一尊
用水邦明
伊藤优辉
乡地直树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Application granted granted Critical
Publication of CN209949596U publication Critical patent/CN209949596U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils
    • H01F41/043—Printed circuit coils by thick film techniques
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/188—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by direct electroplating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661—Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H01F2027/2809—Printed windings on stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/29—Terminals; Tapping arrangements for signal inductances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/29—Terminals; Tapping arrangements for signal inductances
    • H01F27/292—Surface mounted devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0723—Electroplating, e.g. finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107—Using laser light
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/241—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)

Abstract

本实用新型提供一种能够抑制在主面形成凹凸的多层基板。本实用新型所涉及的多层基板具备：坯体，具有第2绝缘体层被层叠于比第1绝缘体层更靠层叠方向的一侧的构造；第1线圈图案，被设置在第1绝缘体层的层叠方向的一侧的主面上；和第2线圈图案，被设置在第2绝缘体层的层叠方向的一侧的主面上，在从层叠方向观察时，第1线圈图案以及第2线圈图案具有盘旋的螺旋形状，在从层叠方向观察时，设置有第1线圈图案的第1区域的至少一部分与设置有第2线圈图案的第2区域的至少一部分重叠，第2线圈图案的厚度的最大值比第1线圈图案的厚度的最大值小。

Description

多层基板
技术领域
本实用新型涉及多层基板，特别地，涉及具备线圈图案的多层基板。
背景技术
作为与现有的多层基板有关的实用新型，例如已知专利文献1中所述的平面线圈。在该平面线圈中，具备两层树脂层和两根布线。两层树脂层在上下方向被层叠。两根布线被设置于两层树脂层内，通过镀覆而形成。此外，在从上侧观察时，两根布线呈漩涡形状，被设置于相互重合的区域内。并且，两根布线的中心被相互连接。
在先技术文献
专利文献
专利文献1：JP专利第5839535号公报
实用新型内容
-实用新型要解决的课题-
然而，在专利文献1所述的平面线圈中，布线通过镀覆而形成。通过镀覆而形成的布线具有较大的厚度。因此，若在从上侧观察时，两根布线被设置于重合的区域内，则设置有布线的部分处的平面线圈的上下方向的厚度与未设置布线的部分处的平面线圈的上下方向的厚度产生较大的差异。其结果，在平面线圈的上表面或者下表面容易形成较大的凹凸。
因此，本实用新型的目的在于，提供一种能够抑制在主面形成凹凸的多层基板。
-解决课题的手段-
作为本实用新型的第1方式的多层基板的特征在于，具备：坯体，包含第1绝缘体层以及第2绝缘体层，并且具有该第2绝缘体层被层叠于比该第1绝缘体层更靠层叠方向的一侧的构造；第1线圈图案，被设置在所述第1绝缘体层的所述层叠方向的一侧的主面上；第2线圈图案，被设置在所述第2绝缘体层的所述层叠方向的一侧的主面上，在从所述层叠方向观察时，所述第1线圈图案以及所述第2线圈图案具有盘旋的螺旋形状，在从所述层叠方向观察时，设置有所述第1线圈图案的第1区域的至少一部分与设置有所述第2线圈图案的第2区域的至少一部分重叠，所述第2 线圈图案的厚度的最大值比所述第1线圈图案的厚度的最大值小，
在从所述层叠方向观察时，所述第1线圈图案以及所述第2线圈图案具有漩涡形状，
在从所述层叠方向观察时，所述第2线圈图案具有与所述第1线圈图案重叠的部分、或者具有位于在所述第1线圈图案的径向上相邻的该第1 线圈图案间的部分，
定义在与所述第1线圈图案延伸的方向正交的剖面中将该第1线圈图案的厚度最大的位置连结而得到的假想线，
在从所述层叠方向观察时，所述假想线的最外周的部分与所述第2线圈图案不重叠。
本实用新型的第2方式所涉及的多层基板的特征在于，具备：
坯体，包含第1绝缘体层以及第2绝缘体层，并且具有该第2绝缘体层被层叠于比该第1绝缘体层更靠层叠方向的一侧的构造；
第1线圈图案，被设置在所述第1绝缘体层的所述层叠方向的一侧的主面上；和
第2线圈图案，被设置在所述第2绝缘体层的所述层叠方向的一侧的主面上，
在从所述层叠方向观察时，所述第1线圈图案以及所述第2线圈图案具有盘旋的螺旋形状，
在从所述层叠方向观察时，设置有所述第1线圈图案的第1区域的至少一部分与设置有所述第2线圈图案的第2区域的至少一部分重叠，
所述第2线圈图案的厚度的最大值比所述第1线圈图案的厚度的最大值小，
在从所述层叠方向观察时，所述第1线圈图案以及所述第2线圈图案具有漩涡形状，
在从所述层叠方向观察时，所述第2线圈图案具有与所述第1线圈图案重叠的部分、或者具有位于在所述第1线圈图案的径向上相邻的该第1 线圈图案间的部分，
定义在与所述第1线圈图案延伸的方向正交的剖面中将该第1线圈图案的厚度最大的位置连结而得到的假想线，
在从所述层叠方向观察时，所述假想线在与所述第2线圈图案并行的区间内与该第2线圈图案不重叠。
本实用新型的第3方式所涉及的多层基板的特征在于，具备：
坯体，包含第1绝缘体层以及第2绝缘体层，并且具有该第2绝缘体层被层叠于比该第1绝缘体层更靠层叠方向的一侧的构造；
第1线圈图案，被设置在所述第1绝缘体层的所述层叠方向的一侧的主面上；和
第2线圈图案，被设置在所述第2绝缘体层的所述层叠方向的一侧的主面上，
在从所述层叠方向观察时，所述第1线圈图案以及所述第2线圈图案具有盘旋的螺旋形状，
在从所述层叠方向观察时，设置有所述第1线圈图案的第1区域的至少一部分与设置有所述第2线圈图案的第2区域的至少一部分重叠，
所述第2线圈图案的厚度的最大值比所述第1线圈图案的厚度的最大值小，
所述第1线圈图案的线宽比所述第2线圈图案的线宽小。
本实用新型的第4方式所涉及的多层基板的特征在于，具备：
坯体，包含第1绝缘体层以及第2绝缘体层，并且具有该第2绝缘体层被层叠于比该第1绝缘体层更靠层叠方向的一侧的构造；
第1线圈图案，被设置在所述第1绝缘体层的所述层叠方向的一侧的主面上；和
第2线圈图案，被设置在所述第2绝缘体层的所述层叠方向的一侧的主面上，
在从所述层叠方向观察时，所述第1线圈图案以及所述第2线圈图案具有盘旋的螺旋形状，
在从所述层叠方向观察时，设置有所述第1线圈图案的第1区域的至少一部分与设置有所述第2线圈图案的第2区域的至少一部分重叠，
所述第2线圈图案的厚度的最大值比所述第1线圈图案的厚度的最大值小，
所述第1线圈图案的线间的距离比所述第2线圈图案的线间的距离小。
-实用新型效果-
根据本实用新型，能够抑制在多层基板的主面形成凹凸。
附图说明
图1是多层基板10、10a、10b、10e的外观立体图。
图2是多层基板10的分解立体图。
图3是从上侧透视多层基板10、10a、10b、10e的图。
图4是多层基板10的图3的A-A处的剖面构造图。
图5A是多层基板10的制造时的工序剖视图。
图5B是多层基板10的制造时的工序剖视图。
图5C是多层基板10的制造时的工序剖视图。
图5D是多层基板10的制造时的工序剖视图。
图5E是多层基板10的制造时的工序剖视图。
图5F是多层基板10的制造时的工序剖视图。
图5G是多层基板10的制造时的工序剖视图。
图6是多层基板10a的图3的A-A处的剖面构造图。
图7是多层基板10b的图3的A-A处的剖面构造图。
图8A是多层基板10b的制造时的工序剖视图。
图8B是多层基板10b的制造时的工序剖视图。
图8C是多层基板10b的制造时的工序剖视图。
图8D是多层基板10b的制造时的工序剖视图。
图8E是多层基板10b的制造时的工序剖视图。
图9是多层基板10c的剖面构造图。
图10A是多层基板10c的制造时的工序剖视图。
图10B是多层基板10c的制造时的工序剖视图。
图10C是多层基板10c的制造时的工序剖视图。
图11是多层基板10d的剖面构造图。
图12A是多层基板10d的制造时的工序剖视图。
图12B是多层基板10d的制造时的工序剖视图。
图12C是多层基板10d的制造时的工序剖视图。
图12D是多层基板10d的制造时的工序剖视图。
图12E是多层基板10d的制造时的工序剖视图。
图12F是多层基板10d的制造时的工序剖视图。
图13是多层基板10e的图3的A-A处的剖面构造图。
具体实施方式
以下，参照附图来对本实用新型的实施方式所涉及的多层基板进行说明。
(多层基板的结构)
以下，参照附图来对一实施方式所涉及的多层基板的结构进行说明。图1是多层基板10、10a、10b、10e的外观立体图。图2是多层基板10 的分解立体图。图3是从上侧透视多层基板10的图。在图3中，表示线圈图案20、22以及外部电极24、26。图4是多层基板10的图3的A-A 处的剖面构造图。以下，将多层基板10的层叠方向定义为上下方向。此外，在从上侧观察多层基板10时，将长边延伸的方向定义为左右方向，将短边延伸的方向定义为前后方向。上下方向、左右方向以及前后方向相互正交。此外，这里的上下方向、左右方向以及前后方向是一例，不必与多层基板10的使用时的上下方向、左右方向以及前后方向一致。
多层基板10例如被用于移动电话等的电子设备内。如图1至图4所示，多层基板10具备：坯体12、线圈图案20、22、过孔导体v1、v2以及外部电极24、26。
在从上侧观察时，坯体12是呈长方形状的板状部件，具有挠性。在从上侧观察时，坯体12的长边在左右方向延伸。在从上侧观察时，坯体 12的短边在前后方向延伸。但是，坯体12的形状是一例，并不局限于示例。
此外，坯体12包含绝缘体层14、16以及保护层18。绝缘体层14、 16以及保护层18从下侧向上侧按照该顺序被层叠。因此，坯体12具有绝缘体层16(第2绝缘体层的一例)被层叠于比绝缘体层14(第1绝缘体层的一例)更靠上侧(层叠方向的一侧的一例)的位置的构造。绝缘体层 14的材料例如是聚酰亚胺。绝缘体层16以及保护层18的材料例如是环氧树脂(抗蚀剂)。但是，绝缘体层14、16以及保护层18的材料是一例，并不局限于示例的材料。另外，也可以不设置保护层18。
线圈图案20(第1线圈图案的一例)被设置于绝缘体层14的上表面上(层叠方向的一侧的主面的一例)，在从上侧观察时，具有在逆时针方向盘旋并且从外周侧朝向内周侧的漩涡形状(spiral，二维的螺旋形状)。在从上侧观察时，线圈图案20的外形呈长方形状。在从上侧观察时，线圈图案20的内周侧的端部位于绝缘体层14的上表面的对角线的交点附近。此外，在从上侧观察时，线圈图案20的外周侧的端部位于绝缘体层 14的左前的角附近。并且，线圈图案20具有约2周的长度。
此外，如图4所示，线圈图案20包含基底导体20a以及镀覆部20b。基底导体20a是直接形成在绝缘体层14的上表面上的导体层。基底导体 20a在与线圈图案20延伸的方向正交的剖面中，具有均匀或者实质均匀的厚度。所谓厚度，是指导体层、绝缘体层的上下方向的厚度。基底导体20a 的材料例如是Cu。镀覆部20b是被设置在基底导体20a上的导体层。镀覆部20b是以基底导体20a为基底电极并通过电镀而生长的导体层。此外，镀覆部20b的厚度在与线圈图案20延伸的方向正交的剖面中，在线宽方向的中央附近成为最大。并且，镀覆部20b的厚度在与线圈图案20延伸的方向正交的剖面中，随着从线宽方向的中央附近向线宽方向远离而变小。所谓线宽方向，是指在从上侧观察时，与线圈图案20延伸的方向正交的方向。并且，镀覆部20b的厚度的最大值比基底导体20a的厚度的最大值大。由于镀覆部20b是在基底导体20a上通过电镀而形成的，因此在上下方向具有非常大的厚度。因此，镀覆部20b相比于将通过镀覆而较薄形成的金属膜图案化而形成的镀覆层，具有较大的厚度。镀覆部20b的材料例如是Cu。但是，基底导体20a以及镀覆部20b的材料是一例，并不局限于示例的材料。
线圈图案22(第2线圈图案的一例)被设置在绝缘体层16的上表面上(层叠方向的一侧的主面的一例)，在从上侧观察时，具有在逆时针方向盘旋并且从内周侧朝向外周侧的漩涡形状(spiral，二维的螺旋形状)。在从上侧观察时，线圈图案22的外形呈长方形状。在从上侧观察时，线圈图案22的内周侧的端部位于绝缘体层16的上表面的对角线的交点附近。此外，在从上侧观察时，线圈图案22的外周侧的端部位于绝缘体层 16的左后的角附近。并且，线圈图案22具有约1.5周的长度。
此外，线圈图案22是直接形成在绝缘体层16的上表面上的导体层。线圈图案22的材料例如是Cu。但是，线圈图案22的材料是一例，并不局限于示例的材料。此外，线圈图案22的厚度实质均匀。并且，线圈图案22的厚度的最大值比线圈图案20的厚度的最大值小。因此，线圈图案 22的上下方向上的凹凸比线圈图案20的上下方向上的凹凸小。所谓凹凸，是指线圈图案20、22的厚度的最大值与最小值之差。
这里，参照图3来更加详细地说明线圈图案20与线圈图案22的位置关系。将设置有线圈图案20的区域设为区域A1(第1区域的一例)。将设置有线圈图案22的区域设为区域A2(第2区域的一例)。在从上侧观察时，区域A1、A2分别是由线圈图案20、22的最外周的部分包围的区域。由于线圈图案20、22具有漩涡形状，因此严格来说，由线圈图案20、 22的最外周的部分包围的区域不是封闭的空间。但是，在本实施方式中，为了方便，将通过利用假想线来将在线圈图案20、22的最外周未连结的部分延长而形成的长方形状的空间称为由线圈图案20、22的最外周的部分包围的区域。
在从上侧观察时，区域A1与区域A2重叠。在本实施方式中，在从上侧观察时，区域A2被收敛于区域A1内。另外，区域A1与区域A2的重叠方式并不局限于此，区域A1的至少一部分与区域A2的至少一部分在从上侧观察时重叠即可。此外，区域A1与区域A2重叠即可，线圈图案20与线圈图案22也可以未重叠。
此外，如图3所示，在从上侧观察时，线圈图案22具有位于在线圈图案20的径向相邻的线圈图案20之间的部分。所谓线圈图案20的径向，是指从线圈图案20的内周侧朝向外周侧的方向。即，如图4所示，在从上侧观察时，线圈图案22具有位于相邻的线圈图案20之间的部分。其中，在从上侧观察时，线圈图案20呈在逆时针方向盘旋并且从外周侧向内周侧接近的形状。另一方面，线圈图案22在从上侧观察时呈在逆时针方向盘旋并且从内周侧向外周侧接近的形状。因此，在从上侧观察时，线圈图案20与线圈图案22也具有重叠的部分(更准确地，交叉的部分)。
此外，将在与线圈图案20延伸的方向正交的剖面中，连结线圈图案 20的厚度最大的位置而得到的线定义为假想线L0。在从上侧观察时，假想线L0位于线圈图案20的线宽方向的中央，具有漩涡形状。在从上侧观察时，假想线L0在与线圈图案22并行的区间内，与线圈图案22不重叠。此处所称的并行，是指两个线状的物体保持实质相等的间隔地延伸。更详细地，线圈图案20、22通过在上下方向延伸的线和在左右方向延伸的线连接，而具有漩涡形状。因此，线圈图案20(假想线L0)与线圈图案22 具有并行的区间。在从上侧观察时，在线圈图案20与线圈图案22并行的区间内，在线圈图案20与线圈图案22之间存在缝隙。因此，假想线L0 在与线圈图案22并行的区间内，不与线圈图案22重叠。进一步地，线圈图案20在与线圈图案22并行的区间内，不与线圈图案22重叠。
过孔导体v1在上下方向贯通绝缘体层16，将线圈图案20的内周侧的端部与线圈图案22的内周侧的端部连接。由此，线圈图案20与线圈图案 22被串联地电连接。即，线圈图案20、22以及过孔导体v1构成一个线圈。过孔导体v1的材料例如是Cu、Sn、Ag等。过孔导体v1的材料是一例，并不局限于示例的材料。
外部电极24被设置于绝缘体层16的上表面上，在从上侧观察时，是呈长方形状的导体层。外部电极24被设置于绝缘体层16的上表面的左前的角附近。在从上侧观察时，在保护层18的左前的角，设置长方形状的贯通孔H1。由此，外部电极24经由贯通孔H1而在外部露出，构成为能够与外部电路连接。外部电极24具有均匀的厚度。
外部电极26被设置于绝缘体层16的上表面上，在从上侧观察时，是呈长方形状的导体层。外部电极26被设置于绝缘体层16的上表面的左后的角附近。在从上侧观察时，在保护层18的左后的角，设置长方形状的贯通孔H2。由此，外部电极26经由贯通孔H2而在外部露出，构成为能够与外部电路连接。外部电极26具有均匀的厚度。此外，在外部电极26，连接线圈图案22的外周侧的端部。外部电极24、26的材料例如是Cu。外部电极24、26的材料是一例，并不局限于示例的材料。
过孔导体v2在上下方向贯通绝缘体层16，将线圈图案20的外周侧的端部与外部电极24连接。由此，线圈图案20与外部电极24被电连接。过孔导体v2的材料例如是Cu、Sn、Ag等。过孔导体v2的材料是一例，并不局限于示例的材料。
(多层基板的制造方法)
以下，参照附图来对多层基板10的制造方法进行说明。图5A至图 5G是多层基板10的制造时的工序剖视图。以下，以制作一个多层基板10 的情况为例来进行说明，实际上，通过层叠以及切割大片的电介质片，来同时制作多个多层基板10。
首先，如图5A所示，准备由具备覆盖上表面的整面的Cu箔120a(金属膜的一例)的聚酰亚胺薄膜构成的绝缘体层14。Cu箔120a例如可以通过将较薄的Cu的金属箔粘贴于绝缘体层14的上表面而形成，也可以通过利用镀覆等来在绝缘体层14的上表面上形成Cu的金属膜而形成。
接下来，如图5B所示，对设置在绝缘体层14的上表面上的Cu箔120a 进行图案化，从而形成基底导体20a。具体而言，在Cu箔120a上，印刷与图2所示的线圈图案20相同的形状的抗蚀剂。然后，通过对Cu箔120a 实施蚀刻处理，从而将未被抗蚀剂覆盖的部分的Cu箔120a除去。然后，除去抗蚀剂。由此，图2所示的基底导体20a形成在绝缘体层14的上表面上。
接下来，如图5C所示，以基底导体20a为基底电极，形成通过电镀而镀覆生长的以Cu为材料的镀覆部20b。由此，在绝缘体层14的上表面上形成包含镀覆部20b的线圈图案20。
接下来，如图5D所示，涂敷环氧树脂来形成绝缘体层16，以使得覆盖线圈图案20以及绝缘体层14的上表面。由此，针对绝缘体层14，在上侧层叠绝缘体层16。另外，在绝缘体层16的形成中，形成为将形成有线圈图案20的部分的厚度与未形成有线圈图案20的部分的厚度之差吸收。因此，此时的绝缘体层16的表面(图5D中为上面侧)在某种程度上能缓和凹凸。
接下来，如图5E所示，通过对形成有过孔导体v1、v2的位置照射激光束，来形成贯通孔h1、h2(未图示贯通孔h2)。
接下来，如图5F所示，在绝缘体层16的上表面的整面通过镀覆来形成Cu箔122。此时，在贯通孔h1、h2内也形成导体，形成过孔导体v1、 v2。
接下来，如图5G所示，对设置于绝缘体层16的上表面上的Cu箔122 进行图案化，从而形成线圈图案22。具体而言，在Cu箔122上，印刷与图2所示的线圈图案22相同的形状的抗蚀剂。然后，通过对Cu箔122实施蚀刻处理，来除去未被抗蚀剂覆盖的部分的Cu箔122。然后，除去抗蚀剂。由此，图2所示的线圈图案22形成在绝缘体层16的上表面上。
最后，如图4所示，涂敷环氧树脂来形成保护层18，以使得覆盖线圈图案22以及绝缘体层16的上表面。由于在保护层18设置有贯通孔H1、 H2，因此优选通过丝网印刷来进行环氧树脂的涂敷。经由以上的工序，多层基板10完成。
(效果)
通过如以上那样构成的多层基板10，可抑制在多层基板10的上表面或者下表面形成凹凸。更详细地，在多层基板10中，线圈图案22通过将 Cu箔122图案化而形成。由此，线圈图案22具有均匀或者实质均匀并且比包含镀覆部20b的线圈图案20的厚度小的厚度。因此，即使线圈图案 20与线圈图案22在上下方向排列，也可抑制这些的厚度的合计过大。因此，即使设置有线圈图案20的区域A1与设置有线圈图案22的区域A2 在从上侧观察时重叠，区域A1、A2重叠的区域中的坯体12的厚度与区域A1、A2不重叠的区域中的坯体12的厚度之差也不会过大。其结果，可抑制在多层基板10的上表面或者下表面形成凹凸。
此外，通过多层基板10，由于以下的理由，也可抑制在多层基板10 的上表面或者下表面形成凹凸。线圈图案20的厚度在假想线L0为最大。此外，线圈图案22具有均匀的厚度。因此，从抑制在多层基板10的上表面或者下表面形成凹凸的观点出发，不优选假想线L0与线圈图案22重叠。特别地，若在假想线L0与线圈图案22并行的区间内，假想线L0与线圈图案22重叠，则坯体12的厚度较大的区域较宽地形成。因此，在多层基板10中，假想线L0在与线圈图案22并行的区间内，与线圈图案22不重叠。由此，可抑制在多层基板10的上表面或者下表面形成凹凸。其中，这并不妨碍在假想线L0与线圈图案22并行的区间内，假想线L0与线圈图案22重叠。
另外，在多层基板10中，线圈图案20在与线圈图案22并行的区间内，与线圈图案22不重叠。由此，可更加抑制在多层基板10的上表面或者下表面形成凹凸。
此外，在多层基板10中，由于线圈图案20的厚度较大，因此线圈图案20的直流电阻值变小。其结果，多层基板10中的导体损耗(传输损耗) 被减少，容易得到具有所希望的特性的线圈。
此外，在多层基板10中，由于线圈图案22的厚度较小，因此比线圈图案20容易产生导体损耗，但能够有助于多层基板10的平坦性。
如以上那样，通过将线圈图案20与线圈图案22组合，能够确保多层基板10的上表面或者下表面的平坦性，并且能够得到具有所希望的特性的线圈。
另外，在线圈图案20、22为一个线圈的情况下，能够得到规定的电感值，并且能够得到上述的效果。
(第1变形例)
参照附图来对第1变形例所涉及的多层基板10a进行说明。图6是多层基板10a的图3的A-A处的剖面构造图。
多层基板10a在线圈图案22的线宽与多层基板10不同。以下，以该不同点为中心来对多层基板10a进行说明。
多层基板10a的线圈图案22的线宽比多层基板10的线圈图案22的线宽大。由此，线圈图案20的线宽比线圈图案22的线宽小。并且，在从上侧观察时，在线圈图案20与线圈图案22并行的区间内，线圈图案20 与线圈图案22重叠。多层基板10a的线圈图案22以外的结构与多层基板 10相同，因此省略说明。
通过如以上那样构成的多层基板10a，与多层基板10同样地，可抑制在多层基板10a的上表面或者下表面形成凹凸。
此外，由于线圈图案22的线宽较大，因此线圈图案22的直流电阻值减少。线圈图案22不如线圈图案20那样具有较大的厚度。因此，通过增大线圈图案22的线宽，能够减少线圈的直流电阻值。
(第2变形例)
参照附图来对第2变形例所涉及的多层基板10b进行说明。图7是多层基板10b的图3的A-A处的剖面构造图。
多层基板10b在绝缘体层14、16的材料与多层基板10不同。以下，以该不同点为中心来多层基板10b进行说明。
在多层基板10中，绝缘体层14的材料例如为聚酰亚胺，绝缘体层16 的材料例如为环氧树脂。另一方面，在多层基板10b中，绝缘体层14、16 的材料为热塑性树脂，例如为液晶聚合物。优选绝缘体层16的软化温度比绝缘体层14的软化温度低。但是，绝缘体层16的软化温度也可以比绝缘体层14的软化温度高，还可以与绝缘体层14的软化温度相等。多层基板10b的绝缘体层14、16以外的结构与多层基板10相同，因此省略说明。
然而，在多层基板10和多层基板10b中，绝缘体层14、16的材料不同，因此多层基板10b的制造方法与多层基板10的制造方法不同。以下，参照附图，对多层基板10b的制造方法进行说明。图8A至图8E是多层基板10b的制造时的工序剖视图。在绝缘体层14的上表面上形成线圈图案 20的工序的工序剖视图援用图5A至图5C。
首先，如图5A所示，准备包含具备覆盖上表面的整面的Cu箔120a (金属膜的一例)的液晶聚合物的绝缘体层14。Cu箔120a例如可以通过将较薄的Cu的金属箔粘贴于绝缘体层14的上表面而形成，也可以通过利用镀覆等在绝缘体层14的上表面上形成Cu的金属膜而形成。
接下来，如图5B所示，对设置在绝缘体层16的上表面上的Cu箔120a 进行图案化，从而形成基底导体20a。具体而言，在Cu箔120a上，印刷与线圈图案20相同的形状的抗蚀剂。然后，通过对Cu箔120a实施蚀刻处理，从而将未被抗蚀剂覆盖的部分的Cu箔120a除去。然后，除去抗蚀剂。由此，基底导体20a形成在绝缘体层14的上表面上。
接下来，如图5C所示，以基底导体20a为基底电极，通过电镀，使其镀覆生长，形成以Cu为材料的镀覆部20b。由此，在绝缘体层14的上表面上形成包含镀覆部20b的线圈图案20。
接下来，如图8A所示，准备包含具备覆盖上表面的整面的Cu箔122 (金属膜的一例)的液晶聚合物的绝缘体层16。Cu箔122例如可以通过将较薄的Cu的金属箔粘贴于绝缘体层16的上表面而形成，也可以通过利用镀覆等在绝缘体层16的上表面上形成Cu的金属膜而形成。
接下来，如图8B所示，对设置在绝缘体层16的上表面上的Cu箔122 进行图案化，从而形成线圈图案22。具体而言，在Cu箔122上，印刷与线圈图案22相同的形状的抗蚀剂。然后，通过对Cu箔122实施蚀刻处理，从而将未被抗蚀剂覆盖的部分的Cu箔122除去。然后，除去抗蚀剂。由此，线圈图案22形成在绝缘体层16的上表面上。
接下来，如图8C所示，通过对形成过孔导体v1、v2的位置照射激光束，来形成贯通孔h1、h2(未图示贯通孔h2)。
接下来，如图8D所示，向贯通孔h1、h2填充以Cu、Sn、Ag等金属为主成分的导电性膏。
接下来，如图8E所示，在绝缘体层14的上表面上层叠绝缘体层16，实施加热处理以及加压处理。优选加热温度为绝缘体层16的软化温度以上并且低于绝缘体层14的软化温度。由此，绝缘体层16通过加热处理而软化，并侵入到线圈图案20的线间。然后，通过被冷却，从而绝缘体层 14固化，绝缘体层14与绝缘体层16被一体化。此外，贯通孔h1、h2内的导电性膏通过加热而固化，形成过孔导体v1、v2。在该情况下，绝缘体层16也吸收形成有线圈图案20的部分与未形成线圈图案20的部分的厚度差。因此，此时的绝缘体层16在某种程度上能缓和凹凸。
最后，如图7所示，涂敷环氧树脂来形成保护层18，以使得除外部电极24、26所对应的位置以外，覆盖线圈图案22以及绝缘体层16的上表面。由于在保护层18设置有贯通孔H1、H2，因此优选环氧树脂的涂敷是通过丝网印刷来进行的。经由以上的工序，多层基板10b完成。
通过如以上那样构成的多层基板10b，与多层基板10同样地，可抑制在多层基板10b的上表面或者下表面形成凹凸。
此外，在多层基板10b中，可抑制线圈图案20的形状破坏。更详细地，绝缘体层14与绝缘体层16的压接工序中的加热温度比绝缘体层14 的软化温度低。由此，可抑制绝缘体层14软化并较大变形。其结果，可抑制设置在绝缘体层14上的线圈图案20的形状破坏。
此外，在多层基板10b中，可抑制在线圈图案20的线间产生短路。更详细地，绝缘体层14与绝缘体层16的压接工序中的加热温度为绝缘体层16的软化温度以上。由此，绝缘体层16通过加热处理而软化并侵入到线圈图案20的线间。其结果，可抑制在线圈图案20的线间产生短路。
(第3变形例)
参照附图来对第3变形例所涉及的多层基板10c进行说明。图9是多层基板10c的剖面构造图。
多层基板10c在还具备绝缘体层56、保护层58、线圈图案60、62以及过孔导体v11～v13(未图示过孔导体v12、v13)这方面，与多层基板 10不同。以下，以该不同点为中心来对多层基板10c进行说明。
坯体12具有保护层58、绝缘体层56、14、16以及保护层18按照该顺序从下侧向上侧层叠的构造。即，绝缘体层56(第3绝缘体层的一例) 层叠于比绝缘体层14更靠下侧(层叠方向的另一侧的一例)的位置。绝缘体层56以及保护层58的材料是环氧树脂。
多层基板10c的绝缘体层14、16以及保护层18、线圈图案20、22以及外部电极24、26与多层基板10的绝缘体层14、16、保护层18、线圈图案20、22以及外部电极24、26相同，因此省略说明。
线圈图案60(第3线圈图案的一例)被设置在绝缘体层14的下表面上。在从上侧观察时，线圈图案60具有在逆时针方向盘旋并且从外周侧朝向内周侧的漩涡形状(spiral，二维的螺旋形状)。此外，在从上侧观察时，设置有线圈图案60的区域与设置有线圈图案20的区域重叠。但是，线圈图案20与线圈图案60随着从内周侧朝向外周侧而交替排列并且相互不重叠。在从上侧观察时，线圈图案20与线圈图案60并不是完全不重叠，也可以在一部分交叉。此外，线圈图案20的外周侧的端部与线圈图案60 的外周侧的端部通过贯通绝缘体层14而被连接。
线圈图案60包含基底导体60a以及镀覆部60b。另外，基底导体60a 以及镀覆部60b分别与基底导体20a以及镀覆部20b相同，因此省略详细的说明。
线圈图案62(第4线圈图案的一例)被设置在绝缘体层56的下表面上。在从上侧观察时，线圈图案62具有在逆时针方向盘旋并且从内周侧朝向外周侧的漩涡形状(spiral，二维的螺旋形状)。此外，在从上侧观察时，设置有线圈图案62的区域(第4区域的一例)与设置有线圈图案20、 22、60的区域(设置有线圈图案60的区域是第3区域的一例)重叠。此外，线圈图案62的厚度的最大值比线圈图案60的厚度的最大值小。线圈图案62的其他构造与线圈图案22相同，因此省略详细的说明。
过孔导体v1在上下方向贯通绝缘体层16，将线圈图案20的内周侧的端部与线圈图案22的内周侧的端部连接。
过孔导体v11在上下方向贯通绝缘体层56，将线圈图案60的内周侧的端部与线圈图案62的内周侧的端部连接。
过孔导体v12(未图示)在上下方向贯通保护层18，将线圈图案22 的外周侧的端部与外部电极26连接。
过孔导体v13(未图示)在上下方向贯通绝缘体层56、14、16以及保护层18，将线圈图案62的外周侧的端部与外部电极26连接。
在以上那样的多层基板10c中，线圈图案20、线圈图案22、线圈图案60、线圈图案62被依次串联电连接。
接下来，参照附图来对多层基板10c的制造方法进行说明。图10A至图10C是多层基板10c的制造时的工序剖视图。
多层基板10c的制造方法与多层基板10的制造方法基本相同。但是，在多层基板10c的制造方法中，同时形成绝缘体层14的上侧的结构和绝缘体层14的下侧的结构。
首先，如图10A所示，在绝缘体层14的上表面上以及下表面上形成基底导体20a、60a。进一步地，如图10B所示，在形成在上下方向贯通绝缘体层14的贯通孔之后，形成镀覆部20b、60b。由此，形成线圈图案20、 60。本工序与使用图5A至图5C来说明的工序相同。
然后，在绝缘体层14的上表面上形成绝缘体层16，并且在绝缘体层 14的下表面上形成绝缘体层56。然后，如图10C所示，形成线圈图案22、 62以及过孔导体v1、v11～v13。本工序与使用图5D至图5G来说明的工序相同。
最后，如图9所示，涂敷环氧树脂来形成保护层18以使得覆盖线圈图案22以及绝缘体层16的上表面，并且涂敷环氧树脂来形成保护层58 以使得覆盖线圈图案62以及绝缘体层56的下表面。经由以上的工序，多层基板10c完成。
通过如以上那样构成的多层基板10c，在绝缘体层14的上侧设置线圈图案20、22，在绝缘体层14的下侧设置线圈图案60、62。并且，线圈图案60、62具有与线圈图案20、22相同的构造。即，线圈图案60包含镀覆部60b。此外，线圈图案62的厚度的最大值比线圈图案60的厚度的最大值小。由此，在绝缘体层14的上表面以及下表面设置有包含镀覆部20b、 60b的线圈图案20、60的多层基板10c中，也与多层基板10同样地，可抑制在多层基板10c的上表面或者下表面形成凹凸。
此外，线圈图案20与线圈图案60随着从内周侧朝向外周侧而交替并排并相互不重叠。由此，可抑制在多层基板10c的上表面或者下表面形成凹凸。另外，也可以线圈图案20的线宽方向的一部分与线圈图案60的线宽方向的一部分重叠。但是，优选在从上侧观察时，线圈图案20的厚度为最大值的位置与线圈图案60的厚度为最大值的位置不重叠。
(第4变形例)
参照附图来对第4变形例所涉及的多层基板10d进行说明。图11是多层基板10d的剖面构造图。
如图11所示，多层基板10d具备坯体212、线圈图案220a、220b、 220c、220d、过孔导体v100、v102、v104。
在从上侧观察时，坯体212是呈长方形状的板状部件，具有挠性。坯体212包含绝缘体层250、252a、252b、254a、254b、256a、256b以及保护层258a、258b。保护层258b、绝缘体层256b、254b、252b、250、252a、 254a、256a以及保护层258a按照该顺序从下侧向上侧层叠。
线圈图案220a被设置在绝缘体层254a的上表面上，在从上侧观察时，具有漩涡形状。线圈图案220b被设置在绝缘体层254a的下表面上，在从上侧观察时，具有漩涡形状。在从上侧观察时，线圈图案220a与线圈图案220b呈相同的形状，在一致的状态下重叠。进一步地，在绝缘体层254a 设置贯通孔。在从上侧观察时，贯通孔具有与线圈图案220a、220b重叠的漩涡形状。由此，线圈图案220a与线圈图案220b遍及全长地相互连接。这种线圈图案220a、220b是通过利用电镀来使其镀覆生长而形成的镀覆部。
线圈图案220c被设置在绝缘体层254b的下表面上，在从上侧观察时，具有漩涡形状。线圈图案220d被设置在绝缘体层254b的上表面上，在从上侧观察时，具有漩涡形状。在从上侧观察时，线圈图案220c与线圈图案220d呈相同的形状，在一致的状态下重叠。进一步地，在绝缘体层254b 设置贯通孔。在从上侧观察时，贯通孔具有与线圈图案220c、220d重叠的漩涡形状。由此，线圈图案220c与线圈图案220d遍及全长地相互连接。这种线圈图案220c、220d是通过利用电镀来使其镀覆生长而形成的镀覆部。
过孔导体v100在上下方向贯通绝缘体层256a、254a、252a、250、252b、 254b、256b。过孔导体v100连接线圈图案220a～220d的内周侧的端部。由此，线圈图案220a、220b与线圈图案220c、220d被串联电连接。
线圈图案222a被设置在绝缘体层256a的上表面上，在从上侧观察时，具有漩涡形状。线圈图案222a具有均匀或实质均匀的厚度。此外，线圈图案222a的厚度的最大值比线圈图案220a、220b的厚度各自的最大值小。
线圈图案222b被设置在绝缘体层256b的下表面上，在从上侧观察时，具有漩涡形状。线圈图案222b具有均匀或实质均匀的厚度。此外，线圈图案222b的厚度的最大值比线圈图案220c、220d的厚度各自的最大值小。线圈图案222a、222b通过对Cu等的导体层进行图案化而形成。
过孔导体v102在上下方向贯通绝缘体层256a，连接线圈图案220a的外周侧的端部和线圈图案222a的外周侧的端部。
过孔导体v104在上下方向贯通绝缘体层256b，连接线圈图案220c的外周侧的端部和线圈图案222b的外周侧的端部。
在以上那样的多层基板10d中，线圈图案222a、线圈图案220a、220b、线圈图案220c、220d、线圈图案222b被依次串联电连接。
以下，参照附图来对多层基板10d的制造方法进行说明。图12A至图 12F是多层基板10d的制造时的工序剖视图。以下，以制作一个多层基板10d的情况为例进行说明，但实际上，通过层叠以及切割大片的电介质片，同时制作多个多层基板10d。
首先，如图12A所示，在具有Cu、Al等的基板300a的上表面以及基板300b的下表面形成绝缘体层254a、254b。然后，通过电镀，在基板300a、 300b中从绝缘体层254a、254b露出的部分上形成线圈图案220b、220d。由于基板300a、300b具有Cu、Al等，因此形成作为镀覆部的线圈图案 220b、220d。
接下来，如图12B所示，将基板300a、300b。然后，形成绝缘体层 252a以使得覆盖绝缘体层254a以及线圈图案220b。同样地，形成绝缘体层252b以使得覆盖绝缘体层254b以及线圈图案220d。然后，通过绝缘体层250，将绝缘体层252a与绝缘体层252b粘接。
接下来，如图12C所示，形成在上下方向贯通基板300a、300b、绝缘体层250、254a、254b的贯通孔H10。
接下来，如图12D所示，除去基板300a、300b。然后，浸渍于包含钯盐等的金属催化剂的药液，使金属催化剂吸附于贯通孔H10的内周面。此时，优选在绝缘体层254a的上表面以及绝缘体层254b的下表面粘贴薄膜等，以使得在绝缘体层254a的上表面以及绝缘体层254b的下表面不吸附金属催化剂。然后，将薄膜剥离之后，进行电镀。由此，分别在线圈图案220b、220d上形成线圈图案220a、220c。
接下来，如图12E所示，形成绝缘体层256a以使得覆盖绝缘体层254a 的上表面以及线圈图案220a，并且形成绝缘体层256b以使得覆盖绝缘体层254b的下表面以及线圈图案220c。进一步地，在绝缘体层256a、256b 上应形成过孔导体v102、v104的位置形成贯通孔h102、h104。贯通孔h102、 h104的形成例如能够通过激光束的照射来进行。
进一步地，如图12F所示，通过例如镀覆法来形成覆盖绝缘体层254a 的上表面以及绝缘体层254b的下表面的整面的导体层。此时，在贯通孔h102、h104内也形成导体，形成过孔导体v102、v104。然后，经由具有与线圈图案222a、222b相同的形状的抗蚀剂，实施蚀刻处理(即，进行图案化)，从而形成线圈图案222a、222b。
最后，形成保护层258a以使得覆盖绝缘体层256a的上表面以及线圈图案222a，并且形成保护层258b以使得覆盖绝缘体层256b的下表面以及线圈图案222b。经由以上的工序，多层基板10d完成。
通过如以上那样构成的多层基板10d，可抑制在多层基板10d的上表面或者下表面形成凹凸。将多层基板10d的线圈图案222a、222b是通过电镀来使其镀覆生长从而形成的镀覆部的多层基板设为比较例所涉及的多层基板。另外，在比较例所涉及的多层基板中，将相当于线圈图案222a、 222b的线圈图案设为线圈图案322a、322b。此外，比较例所涉及的多层基板中的其他结构使用与多层基板10d相同的参照符号。
在比较例所涉及的多层基板中，层叠6层镀覆部的线圈图案220a～ 220d、322a、322b。通过电镀来使其镀覆生长从而形成的镀覆部的线圈图案220a～220d、322a、322b具有较大的厚度，因此容易在坯体212的上表面或者下表面形成凹凸。特别是，由于线圈图案322a、322b，导致容易在坯体212的上表面或者下表面形成凹凸。
因此，在多层基板10d中，线圈图案222a、222b是具有均匀的厚度的导体层，通过图案化而形成。因此，线圈图案222a、222b的厚度比线圈图案322a、322b的厚度小。因此，在多层基板10d中，相比于比较例所涉及的多层基板，更难以在上面或者下表面形成凹凸。
如以上那样，多层基板10d在绝缘体层250的上下两侧具备从相同位置镀覆生长的线圈图案220a、220b、220c、220d。通过设为这种构造，能够增大线圈图案220a、220b、220c、220d的剖面积，能够减少直流电阻值。但是，在从上侧观察时，由于线圈图案220a、220b、220c、220d重叠，因此在多层基板10d的上表面以及下表面容易形成较大的凹凸。因此，通过设置线圈图案222a、222b，能够难以形成较大的凹凸。
(第5变形例)
参照附图来对第5变形例所涉及的多层基板10e进行说明。图13是多层基板10e的图3的A-A处的剖面构造图。
多层基板10e在线圈图案20中在径向相邻的线圈图案20的距离(以下，称为线间的距离)，与多层基板10不同。以下，以该不同点为中心来对多层基板10e进行说明。
如图13所示，线圈图案20的线间的距离比线圈图案22的线间的距离小。由于线圈图案20包含镀覆部，因此能够以窄间距形成。由此，能够增长线圈图案20的长度或者增加匝数，能够增大电感值。
通过如以上那样构成的多层基板10e，与多层基板10同样地，可抑制在多层基板10e的上表面或者下表面形成凹凸。
(其他实施方式)
本实用新型所涉及的多层基板以及多层基板的制造方法并不局限于多层基板10、10a～10e以及多层基板10、10a～10e的制造方法，在其主旨的范围内能够变更。
另外，也可以将多层基板10、10a～10e以及多层基板10、10a～10e 的制造方法的结构任意组合。
另外，在图3中，在从上侧观察时，假想线L0在与线圈图案22并行的区间，与线圈图案22不重叠。但是，在从上侧观察时，假想线L0的最外周的部分也可以与线圈图案22不重叠。
另外，线圈图案20、22具有漩涡形状，但也可以具有盘旋形状(helix，三维的螺旋形状)。在本说明书中，所谓螺旋形状，是包含漩涡形状以及盘旋形状的概念。
另外，由于区域A1的至少一部分与区域A2的至少一部分重叠即可，因此也可以区域A1的整体与区域A2的整体重叠。
-产业上的可利用性-
如以上那样，本实用新型在多层基板中有用，特别地，在能够抑制在多层基板的主面形成凹凸这方面优良。
-符号说明-
10、10a～10d：多层基板
12、212：坯体
14、16、56、250、252a、252b、254a、254b、256a、256b：绝缘体层
18、58、258a、258b：保护层
20、22、60、62、220a～220d、222a、222b：线圈图案
20a、60a：基底导体
20b、60b：镀覆部
A1、A2：区域
L0：假想线。

Claims (15)

1.一种多层基板，其特征在于，具备：
坯体，包含第1绝缘体层以及第2绝缘体层，并且具有该第2绝缘体层被层叠于比该第1绝缘体层更靠层叠方向的一侧的构造；
第1线圈图案，被设置在所述第1绝缘体层的所述层叠方向的一侧的主面上；和
第2线圈图案，被设置在所述第2绝缘体层的所述层叠方向的一侧的主面上，
在从所述层叠方向观察时，所述第1线圈图案以及所述第2线圈图案具有盘旋的螺旋形状，
在从所述层叠方向观察时，设置有所述第1线圈图案的第1区域的至少一部分与设置有所述第2线圈图案的第2区域的至少一部分重叠，
所述第2线圈图案的厚度的最大值比所述第1线圈图案的厚度的最大值小，在从所述层叠方向观察时，所述第1线圈图案以及所述第2线圈图案具有漩涡形状，
在从所述层叠方向观察时，所述第2线圈图案具有与所述第1线圈图案重叠的部分、或者具有位于在所述第1线圈图案的径向上相邻的该第1线圈图案间的部分，
定义在与所述第1线圈图案延伸的方向正交的剖面中将该第1线圈图案的厚度最大的位置连结而得到的假想线，
在从所述层叠方向观察时，所述假想线的最外周的部分与所述第2线圈图案不重叠。
2.一种多层基板，其特征在于，具备：
坯体，包含第1绝缘体层以及第2绝缘体层，并且具有该第2绝缘体层被层叠于比该第1绝缘体层更靠层叠方向的一侧的构造；
第1线圈图案，被设置在所述第1绝缘体层的所述层叠方向的一侧的主面上；和
第2线圈图案，被设置在所述第2绝缘体层的所述层叠方向的一侧的主面上，
在从所述层叠方向观察时，所述第1线圈图案以及所述第2线圈图案具有盘旋的螺旋形状，
在从所述层叠方向观察时，设置有所述第1线圈图案的第1区域的至少一部分与设置有所述第2线圈图案的第2区域的至少一部分重叠，
所述第2线圈图案的厚度的最大值比所述第1线圈图案的厚度的最大值小，
在从所述层叠方向观察时，所述第1线圈图案以及所述第2线圈图案具有漩涡形状，
在从所述层叠方向观察时，所述第2线圈图案具有与所述第1线圈图案重叠的部分、或者具有位于在所述第1线圈图案的径向上相邻的该第1线圈图案间的部分，
定义在与所述第1线圈图案延伸的方向正交的剖面中将该第1线圈图案的厚度最大的位置连结而得到的假想线，
在从所述层叠方向观察时，所述假想线在与所述第2线圈图案并行的区间内与该第2线圈图案不重叠。
3.一种多层基板，其特征在于，具备：
坯体，包含第1绝缘体层以及第2绝缘体层，并且具有该第2绝缘体层被层叠于比该第1绝缘体层更靠层叠方向的一侧的构造；
第1线圈图案，被设置在所述第1绝缘体层的所述层叠方向的一侧的主面上；和
第2线圈图案，被设置在所述第2绝缘体层的所述层叠方向的一侧的主面上，
在从所述层叠方向观察时，所述第1线圈图案以及所述第2线圈图案具有盘旋的螺旋形状，
在从所述层叠方向观察时，设置有所述第1线圈图案的第1区域的至少一部分与设置有所述第2线圈图案的第2区域的至少一部分重叠，
所述第2线圈图案的厚度的最大值比所述第1线圈图案的厚度的最大值小，
所述第1线圈图案的线宽比所述第2线圈图案的线宽小。
4.一种多层基板，其特征在于，具备：
坯体，包含第1绝缘体层以及第2绝缘体层，并且具有该第2绝缘体层被层叠于比该第1绝缘体层更靠层叠方向的一侧的构造；
第1线圈图案，被设置在所述第1绝缘体层的所述层叠方向的一侧的主面上；和
第2线圈图案，被设置在所述第2绝缘体层的所述层叠方向的一侧的主面上，
在从所述层叠方向观察时，所述第1线圈图案以及所述第2线圈图案具有盘旋的螺旋形状，
在从所述层叠方向观察时，设置有所述第1线圈图案的第1区域的至少一部分与设置有所述第2线圈图案的第2区域的至少一部分重叠，
所述第2线圈图案的厚度的最大值比所述第1线圈图案的厚度的最大值小，
所述第1线圈图案的线间的距离比所述第2线圈图案的线间的距离小。
5.根据权利要求1至4的任意一项所述的多层基板，其特征在于，
所述第2线圈图案的所述层叠方向上的凹凸比所述第1线圈图案的该层叠方向上的凹凸小。
6.根据权利要求1至4的任意一项所述的多层基板，其特征在于，
所述第1线圈图案还包含被设置在所述第1绝缘体层的所述层叠方向的一侧的主面上的基底导体、以及被设置在该基底导体上的镀覆部。
7.根据权利要求1至4的任意一项所述的多层基板，其特征在于，
所述第1线圈图案与所述第2线圈图案被电连接。
8.根据权利要求5所述的多层基板，其特征在于，
所述第1线圈图案与所述第2线圈图案被电连接。
9.根据权利要求6所述的多层基板，其特征在于，
所述第1线圈图案与所述第2线圈图案被电连接。
10.根据权利要求1至4的任意一项所述的多层基板，其特征在于，
所述坯体还包含第3绝缘体层，并且具有该第3绝缘体层被层叠于比所述第1绝缘体层更靠所述层叠方向的另一侧的构造，
所述多层基板还具备：
第3线圈图案，被设置在所述第1绝缘体层的所述层叠方向的另一侧的主面上；和
第4线圈图案，被设置在所述第3绝缘体层的所述层叠方向的另一侧的主面上，
在从所述层叠方向观察时，设置有所述第3线圈图案的第3区域的至少一部分与设置有所述第4线圈图案的第4区域的至少一部分重叠，
所述第4线圈图案的厚度的最大值比所述第3线圈图案的厚度的最大值小。
11.根据权利要求5所述的多层基板，其特征在于，
所述坯体还包含第3绝缘体层，并且具有该第3绝缘体层被层叠于比所述第1绝缘体层更靠所述层叠方向的另一侧的构造，
所述多层基板还具备：
第3线圈图案，被设置在所述第1绝缘体层的所述层叠方向的另一侧的主面上；和
第4线圈图案，被设置在所述第3绝缘体层的所述层叠方向的另一侧的主面上，
在从所述层叠方向观察时，设置有所述第3线圈图案的第3区域的至少一部分与设置有所述第4线圈图案的第4区域的至少一部分重叠，
所述第4线圈图案的厚度的最大值比所述第3线圈图案的厚度的最大值小。
12.根据权利要求6所述的多层基板，其特征在于，
所述坯体还包含第3绝缘体层，并且具有该第3绝缘体层被层叠于比所述第1绝缘体层更靠所述层叠方向的另一侧的构造，
所述多层基板还具备：
第3线圈图案，被设置在所述第1绝缘体层的所述层叠方向的另一侧的主面上；和
第4线圈图案，被设置在所述第3绝缘体层的所述层叠方向的另一侧的主面上，
在从所述层叠方向观察时，设置有所述第3线圈图案的第3区域的至少一部分与设置有所述第4线圈图案的第4区域的至少一部分重叠，
所述第4线圈图案的厚度的最大值比所述第3线圈图案的厚度的最大值小。
13.根据权利要求7所述的多层基板，其特征在于，
所述坯体还包含第3绝缘体层，并且具有该第3绝缘体层被层叠于比所述第1绝缘体层更靠所述层叠方向的另一侧的构造，
所述多层基板还具备：
第3线圈图案，被设置在所述第1绝缘体层的所述层叠方向的另一侧的主面上；和
第4线圈图案，被设置在所述第3绝缘体层的所述层叠方向的另一侧的主面上，
在从所述层叠方向观察时，设置有所述第3线圈图案的第3区域的至少一部分与设置有所述第4线圈图案的第4区域的至少一部分重叠，
所述第4线圈图案的厚度的最大值比所述第3线圈图案的厚度的最大值小。
14.根据权利要求8所述的多层基板，其特征在于，
所述坯体还包含第3绝缘体层，并且具有该第3绝缘体层被层叠于比所述第1绝缘体层更靠所述层叠方向的另一侧的构造，
所述多层基板还具备：
第3线圈图案，被设置在所述第1绝缘体层的所述层叠方向的另一侧的主面上；和
第4线圈图案，被设置在所述第3绝缘体层的所述层叠方向的另一侧的主面上，
在从所述层叠方向观察时，设置有所述第3线圈图案的第3区域的至少一部分与设置有所述第4线圈图案的第4区域的至少一部分重叠，
所述第4线圈图案的厚度的最大值比所述第3线圈图案的厚度的最大值小。
15.根据权利要求9所述的多层基板，其特征在于，
所述坯体还包含第3绝缘体层，并且具有该第3绝缘体层被层叠于比所述第1绝缘体层更靠所述层叠方向的另一侧的构造，
所述多层基板还具备：
第3线圈图案，被设置在所述第1绝缘体层的所述层叠方向的另一侧的主面上；和
第4线圈图案，被设置在所述第3绝缘体层的所述层叠方向的另一侧的主面上，
在从所述层叠方向观察时，设置有所述第3线圈图案的第3区域的至少一部分与设置有所述第4线圈图案的第4区域的至少一部分重叠，
所述第4线圈图案的厚度的最大值比所述第3线圈图案的厚度的最大值小。
CN201790000873.XU 2016-05-19 2017-05-01 多层基板 Active CN209949596U (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016100033 2016-05-19
JP2016-100033 2016-05-19
PCT/JP2017/017125 WO2017199746A1 (ja) 2016-05-19 2017-05-01 多層基板及び多層基板の製造方法

Publications (1)

Publication Number Publication Date
CN209949596U true CN209949596U (zh) 2020-01-14

Family

ID=60326496

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201790000873.XU Active CN209949596U (zh) 2016-05-19 2017-05-01 多层基板

Country Status (4)

Country Link
US (1) US11923123B2 (zh)
JP (1) JP6458906B2 (zh)
CN (1) CN209949596U (zh)
WO (1) WO2017199746A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6390825B1 (ja) 2017-03-01 2018-09-19 株式会社村田製作所 実装用基板
KR101983191B1 (ko) * 2017-07-25 2019-05-28 삼성전기주식회사 인덕터 및 그 제조방법
JP7449660B2 (ja) * 2019-09-06 2024-03-14 株式会社村田製作所 インダクタ部品
CN113690031B (zh) * 2020-05-18 2023-11-21 瑞昱半导体股份有限公司 堆叠式电感装置
DE102021201361A1 (de) 2021-02-12 2022-08-18 Volkswagen Aktiengesellschaft Elektrisches Bauteil sowie Verfahren zur Herstellung eines in einer Multilayer-Leiterplatte eingebetteten elektrischen Bauteils

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58201391A (ja) * 1982-05-20 1983-11-24 フアナツク株式会社 ハイブリッド集積回路及びその製造方法
US4613843A (en) * 1984-10-22 1986-09-23 Ford Motor Company Planar coil magnetic transducer
JPH0536532A (ja) * 1991-08-01 1993-02-12 Tdk Corp 高周波用コイル
JP3642110B2 (ja) 1996-06-11 2005-04-27 松下電器産業株式会社 電子部品の製造方法
JPH1197243A (ja) * 1997-09-16 1999-04-09 Tokin Corp 電子部品及びその製造方法
JP4293603B2 (ja) * 2004-02-25 2009-07-08 Ｔｄｋ株式会社 コイル部品及びその製造方法
EP2214181B1 (en) 2007-12-26 2016-04-13 Murata Manufacturing Co. Ltd. Laminated electronic component and electronic component module provided with the same
US8193781B2 (en) * 2009-09-04 2012-06-05 Apple Inc. Harnessing power through electromagnetic induction utilizing printed coils
WO2012002133A1 (ja) 2010-06-28 2012-01-05 株式会社村田製作所 積層型セラミック電子部品およびその製造方法
JP5839535B2 (ja) 2010-10-20 2016-01-06 旭化成エレクトロニクス株式会社 平面コイル及びアクチュエータ
US9105381B2 (en) * 2011-01-24 2015-08-11 International Business Machines Corporation High frequency inductor structure having increased inductance density and quality factor
CN102169868B (zh) * 2011-02-22 2012-11-14 华东师范大学 一种片上集成电感
US8836460B2 (en) * 2012-10-18 2014-09-16 International Business Machines Corporation Folded conical inductor
JP5831498B2 (ja) * 2013-05-22 2015-12-09 Tdk株式会社 コイル部品およびその製造方法
JP6004108B2 (ja) 2013-07-11 2016-10-05 株式会社村田製作所 電子部品
JP2015026760A (ja) * 2013-07-29 2015-02-05 株式会社村田製作所 積層コイル
JP6201718B2 (ja) * 2013-12-17 2017-09-27 三菱電機株式会社 インダクタ、ｍｍｉｃ
WO2015107922A1 (ja) * 2014-01-15 2015-07-23 株式会社村田製作所 電気回路

Also Published As

Publication number Publication date
US20190057803A1 (en) 2019-02-21
JPWO2017199746A1 (ja) 2019-03-07
US11923123B2 (en) 2024-03-05
WO2017199746A1 (ja) 2017-11-23
JP6458906B2 (ja) 2019-01-30

Similar Documents

Publication Publication Date Title
CN209949596U (zh) 多层基板
US9883592B2 (en) Wiring board and method for manufacturing the same
JP5472230B2 (ja) チップ部品構造体及び製造方法
JP5310421B2 (ja) フレキシブル配線基板の製造方法
JP6098217B2 (ja) 回路基板およびその製造方法
JP2019016743A (ja) 多層基板
US11424063B2 (en) Multilayer substrate and method for manufacturing same
TW201127246A (en) Flex-rigid wiring board and method for manufacturing the same
US20160293322A1 (en) Stacked coil element and method for manufacturing the same
CN102573278B (zh) 多层布线基板
US9934905B2 (en) Method of manufacturing multilayer board, multilayer board, and electromagnet
WO2017018109A1 (ja) フレキシブルインダクタ
JP7294584B2 (ja) インダクタ及びその製造方法
US9484397B2 (en) Component-embedded substrate
JP6259813B2 (ja) 樹脂多層基板、および樹脂多層基板の製造方法
US9742051B2 (en) High-frequency signal transmission line and manufacturing method thereof
JP2009147263A (ja) 配線基板およびその製造方法
US9930791B2 (en) Wiring board with built-in electronic component and method for manufacturing the same
JP6515817B2 (ja) 配線基板及び電子機器
JP2017034178A (ja) 多層基板、部品実装基板及び部品実装基板の製造方法
JPWO2017199747A1 (ja) 多層基板及び多層基板の製造方法
JPWO2014125851A1 (ja) 回路基板およびその製造方法
JP2013041858A (ja) プリント配線板
JP6535980B2 (ja) フレキシブル多層基板
JP6888668B2 (ja) 配線基板および電子モジュール

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant