JP3642110B2 - 電子部品の製造方法 - Google Patents

電子部品の製造方法 Download PDF

Info

Publication number
JP3642110B2
JP3642110B2 JP14881496A JP14881496A JP3642110B2 JP 3642110 B2 JP3642110 B2 JP 3642110B2 JP 14881496 A JP14881496 A JP 14881496A JP 14881496 A JP14881496 A JP 14881496A JP 3642110 B2 JP3642110 B2 JP 3642110B2
Authority
JP
Japan
Prior art keywords
intaglio
conductor pattern
manufacturing
conductive paste
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP14881496A
Other languages
English (en)
Other versions
JPH09330843A (ja
Inventor
雅昭 葉山
昇 毛利
哲 村川
速 松永
雅之 水野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP14881496A priority Critical patent/JP3642110B2/ja
Priority to US08/870,344 priority patent/US6051448A/en
Publication of JPH09330843A publication Critical patent/JPH09330843A/ja
Application granted granted Critical
Publication of JP3642110B2 publication Critical patent/JP3642110B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils
    • H01F41/043—Printed circuit coils by thick film techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/207—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a prefabricated paste pattern, ink pattern or powder pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0113—Female die used for patterning or transferring, e.g. temporary substrate having recessed pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
    • H05K3/4667—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders characterized by using an inorganic intermediate insulating layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/977—Thinning or removal of substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は各種電子機器に用いる電子部品の製造方法に関し、特に、凹版印刷によって製造される電子部品の製造方法に関するものである。
【０００２】
【従来の技術】
近年、電子機器の小型化が進んでおり、それに伴って電子機器内で使用される電子部品の小型化も進んでいる。このような状況の下で、電子部品の導体パターンに対してもパターンを構成する導体ライン（以下、単にラインと称する）の微細化、ライン抵抗を下げることを目的とした導体パターンを構成する導電膜の厚さの増加、さらに小型化のための積層構造化が要求されている。
【０００３】
従来の電子部品の導体パターンはスクリーン印刷や凹版印刷などの印刷法で銀ペーストや銅ペーストなどの導電性ペーストのパターンを被形成物である基板上に印刷して、これを焼成して形成されてきた。例えば、凹版印刷法の応用としては、特開平４−２４０７９２号公報に開示されているように、形成すべき導体パターンに対応した凹版内に導電ペースト（有機金属インク）を充填し、その導電ペーストを乾燥・硬化させてから、被形成物である基板上に硬化性樹脂を介してそのパターンを転写することによって、所望の導体パターンを形成する印刷方法が知られている。
【０００４】
さらに、ハイブリッドＩＣ回路、サーマルヘッドあるいは透明電極などでは、導体パターンにおける各ラインの幅及びラインの間隔が微細になることから、薄膜形成とエッチングとを利用した方法が用いられていることがある。この方法では、被形成物である基板上に蒸着またはスパッタリングで金、アルミニウム、ＩＴＯなどの導電材料の薄膜を形成して、感光性樹脂を用いたフォトリソグラフィー技術によって所望の導体パターンに対応したマスクパターンを形成し、次にエッチング液及びマスクパターンを用いたエッチングを行って導電材料の薄膜をエッチングし、最後に感光性樹脂を除去して導体パターンを形成していた。
【０００５】
【発明が解決しようとする課題】
しかしながら、上述の従来の方法は以下のような問題点を有している。
【０００６】
従来のスクリーン印刷は比較的安価な設備で実施することができ、また必要な工程数は少ない。しかし、形成すべき導体パターンのラインの幅が７０μｍ以下であるような微細導体パターンをスクリーン印刷で形成することは困難である。また、ラインピッチを１５０μｍ以下に低減することは困難である。また、スクリーン印刷では導体パターンは一様に印刷されるので、設計上の要求に合わせてパターン中に高低差（ラインの高さの差）を設けることはできない。
【０００７】
従来の凹版印刷では、ラインの幅が５０μｍ程度でラインピッチ１００μｍ程度の微細導体パターンを形成することが可能であるが、５μｍ以上の厚さを有する導体膜を形成することが困難で導体抵抗の低減に限界がある。
【０００８】
一方、電子部品の所望の高密度化を達成するためには、各層の導体パターンの微細化だけでは十分ではないことがあり、したがって積層構造の形成が必要になる。そのような積層構造では、下層導体パターン、絶縁層、上層導体パターンというサンドイッチ構造が幾重にも重なって形成される。この場合、上下層の導体パターンを接続するビアホールを形成する必要があるが、導体パターンの微細化にともなってそれらビアホールの微細化も必要になってきている。しかし、上述の特開平４−２４０７９２号公報に開示されている方法も含めて従来の印刷方法では、直径１００μｍ以下であるような微細なビアホールの形成は困難である。
【０００９】
さらに、上下層の導体パターン間の確実な電気的接続を得るためには、ビアホールの内部に上下層を接続する電極（以下、ビアホール電極と称する）を形成する必要がある。しかし、従来の方法では、もし直径１００μｍ以下の微細なビアホールが形成できたとしても、そのような寸法のビアホール内部に電極を形成することは困難である。
【００１０】
また、従来の凹版印刷では、一般にガラスやシリコンウエハなどの剛体材料で形成された凹版を使用する。その場合、硬化性樹脂を介してセラミックやガラス基板などの被形成物上に導体パターンを転写する工程において、接着している凹版と被形成物とを剥離しようとしても凹版の変形がほとんど生じない。その結果、面どうしで接着している凹版と被形成物とを剥離しなければならず、強い剥離力が必要になる。
【００１１】
この点を解決するために、凹版として金属シートを用いてフレキシブル性を得ることがある。しかし、そのような場合でも、凹版のパターン形状の加工（溝の形成）はウエットエッチングで行われる。このエッチングは等方性エッチングになるために、ラインの幅に対して導体膜が厚い（すなわちラインが高い）ような導体パターンを形成するために必要になるアスペクト比の高い凹版形状の加工ができない。
【００１２】
また、硬化性樹脂を介してセラミック、ガラス基板などの被形成物上に導体ペースト材料で形成されたパターンを焼成して導体パターンを形成する場合、硬化性樹脂が４μｍ以上の厚みが必要となり、硬化性樹脂が焼成の昇温中に燃焼ガスを発生し、それに伴ってパターン変形を発生する問題点があり、寸法精度が得られない欠点があった。
【００１３】
一方、フォトリソグラフィー技術を利用した導体パターンの形成は、半導体技術でよくあるようにラインの幅が数μｍ以下で小面積のパターンを形成する場合には有効である。しかし、電子部品で用いられる導体パターンの形成では、一般に比較的大きな面積のパターンを形成することが必要とされる。そのような場合には、導電膜の蒸着、レジストの塗布、露光、現像、エッチング及びレジスト除去などの一連の工程を大型装置を用いて行わなければならない。その結果、使用する設備が高価であることから製造コストが増加しがちである。
【００１４】
本発明は上記課題を解決するためになされたものであり、その目的は、（１）導体パターンのライン幅が１０μｍ以下で導電膜の厚さが５μｍ以上であって、かつライン幅と同程度の寸法のビアホール電極を含むような微細な導体パターンを精度よく低コストかつ高信頼性で形成することができる電子部品の製造方法、（２）導体パターンの設計上の要求に合わせて、導体パターン中の任意の箇所で導体膜の厚さを他の箇所の値から変えて導体パターンに高低差を設けることができる電子部品の製造方法、（３）上記のような特徴を有する導体パターンを積層化することができる電子部品の製造方法を提供することである。
【００１５】
【課題を解決するための手段】
上記目的を達成するために本発明の電子部品の製造方法は、基板上に導体パターンを凹版印刷によって形成する電子部品の製造方法であって、可とう性樹脂の表面に溝を導体パターンに対応するパターンで形成して凹版を製造する工程と、その凹版の表面に基板と凹版との剥離を容易にする剥離層を設ける工程と、その溝に導電性ペーストを充填する工程と、導電性ペーストを乾燥する工程と、この工程で乾燥された導電性ペーストの乾燥による体積減少分を補うために追加の導電性ペーストを再充填する工程と再充填後の導電性ペーストを再乾燥する工程とを所定の回数繰り返す工程と、前記凹版と基板とを水又は水溶性樹脂を介在させて重ね合わせ、所定の範囲の温度及び所定の範囲の圧力を加えることによって水又は水溶性樹脂を凍らすことによって貼り合わせる工程と、凍らせた状態で前記凹版を基板から剥離して導電性ペーストのパターンを基板上に転写する工程と、転写された導電性ペーストのパターンを焼成して導体パターンを形成する工程からなるものである。
【００１６】
上記方法により、ライン幅が１０μｍ以下で厚さが５μｍ以上でライン幅と同程度の寸法のビアホール電極を含む微細な導体パターンをもった電子部品が得られることになる。
【００１７】
【発明の実施の形態】
本発明の請求項１に記載の発明は、基板上に導体パターンを凹版印刷によって形成する電子部品の製造方法であって、可とう性樹脂の表面に溝を導体パターンに対応するパターンで形成して凹版を製造する工程と、その凹版の表面に基板と凹版との剥離を容易にする剥離層を設ける工程と、その溝に導電性ペーストを充填する工程と、導電性ペーストを乾燥する工程と、この工程で乾燥された導電性ペーストの乾燥による体積減少分を補うために追加の導電性ペーストを再充填する工程と再充填後の導電性ペーストを再乾燥する工程とを所定の回数繰り返す工程と、前記凹版と基板とを水又は水溶性樹脂を介在させて重ね合わせ、所定の範囲の温度及び所定の範囲の圧力を加えることによって水又は水溶性樹脂を凍らすことによって貼り合わせる工程と、凍らせた状態で前記凹版を基板から剥離して導電性ペーストのパターンを基板上に転写する工程と、転写された導電性ペーストのパターンを焼成して導体パターンを形成する工程とからなり、微細な導体パターンが形成できるという作用を有する。
【００１８】
請求項２に記載の発明は、前記凹版に形成される前記溝の一部を他の箇所より深く形成して、それによって前記導体パターンの一部に高さの差を設けるようにしたものであり、任意の箇所で導体パターンの厚さを変えることができるという作用を有する。
【００１９】
請求項３に記載の発明は、第１導体パターンの少なくとも一部を覆う絶縁層を形成する工程と、絶縁層の表面に第２導体パターンを形成する工程と、第１導体パターンの絶縁層によって覆われていない部分に、第１導体パターンと第２導体パターンとを電気的に接続する電極を設ける工程とをさらに包含するものであり、積層構造が容易に実施できるという作用を有する。
【００２０】
請求項４に記載の発明は、前記凹版に形成される溝の一部を他の箇所より深く形成して前記第１導体パターンの一部に高さの差を設けるようにしたものであり、積層構造が容易に実施できるとともに、任意の箇所で導体パターンの厚さを変えることができるという作 用を有する。
【００２１】
請求項５に記載の発明は、水溶性樹脂がＰＶＡ、ポリビニルアセタール、セルロースエーテル、メチルビニルエーテル無水マレイン酸共重合体等の水溶性合成高分子とゼラチン、ガラストーク等の天然系水溶性高分子からなるものであり、凍らせることが容易であり、かつ基板への転写後の焼成時においても導体パターンの基板に対する接着力が得られることになり、導体パターンの変形を阻止するという作用を有する。
【００２２】
請求項６に記載の発明は、第１導体パターンの少なくとも一部を覆う絶縁層を形成する工程と、絶縁層の表面に第２導体パターンを形成する工程とをさらに包含しており、第１導体パターンのうちで高さが高く形成されている箇所を電極として使用して、第１導体パターンと第２導体パターンとを電気的に接続するものであり、積層構造が容易に実現できるという作用を有する。
【００２３】
請求項７および８に記載の発明は、前記絶縁層の表面に平坦部を設けるべき箇所に対応する前記第１導体パターンの部分を低く形成し、さらに、前記絶縁層の表面の前記平坦部にＩＣチップをフェースダウン実装する工程をさらに包含したものであり、ＩＣチップの実装が確実に行える作用を有する。
【００２４】
請求項９に記載の発明は、前記絶縁層が磁性材料または誘電材料によって形成されており、この材料の選択によって異なる特性の電子部品が得られる。
【００２５】
請求項１０および１１に記載の発明は、前記凹版を製造する工程において、紫外領域の発振周波数を有するレーザを用いて前記溝を形成し、前記レーザがエキシマレーザであることを特徴とし、精度の高い溝が形成できることになる。
【００２６】
請求項１２に記載の発明は、前記剥離層がフッ化炭素系の単分子膜で構成されたものであり、凹版と基板の剥離時に導電ペーストが確実に転写されることになる。
【００２７】
請求項１３に記載の発明は、前記導電性ペーストに可塑剤が添加されていて可とう性を有しているものであり、これも転写を確実に行える作用を有する。
【００２８】
請求項１４に記載の発明は、前記凹版に形成される前記溝が側面にテーパ角を有する断面形状を有しているものであり、これも転写を確実に行う作用を有する。
【００２９】
請求項１５に記載の発明は、前記基板が、誘電材料または磁性材料または絶縁材料のいずれかの絶縁基板から形成されているものであり、材料の選択により異なる電子部品を構成できるという作用を有する。
【００３０】
請求項１６に記載の発明は、前記基板がグリーンシートから形成されているものであり、合理的に電子部品の構造が行えることになる。
【００３１】
以下に、本発明の電子部品の製造方法の実施の形態を、図面を参照して説明する。
【００３２】
（実施の形態１）
本発明の電子部品の製造方法の第１の実施の形態を、高周波用チップインダクタ１の製造方法を例にとって、図１〜９を参照して以下に説明する。なお、以下の図面で、同じ構成要素には同じ参照番号をつけている。
【００３３】
図１（ａ）には本実施の形態のチップインダクタ１の平面図、図１（ｂ）には図１（ａ）の１Ｂ−１Ｂ’線におけるチップインダクタ１の断面図をそれぞれ示す。
【００３４】
チップインダクタ１は２×１．２５mmの絶縁基板２の中央部付近の表面に形成されたスパイラル状のコイル導体（ライン）３、及び絶縁基板２の両縁部に形成された端子電極４ａ及び４ｂを有している。コイル導体３の外端３ａは、一方の端子電極４ａに接続されている。コイル導体３の内端３ｂは、リード電極６及びビアホール電極７を介してもう一方の端子電極４ｂに接続されている。このリード電極６は、コイル導体３の形成後にそれを覆うように絶縁基板２の表面に形成される絶縁層５の表面にさらに設けられている。また、ビアホール電極７は、絶縁層５の表面に存在するリード電極６と、絶縁層５の下面に存在するコイル導体３とを接続している。
【００３５】
チップインダクタ１は凹版印刷によって製造される。以下、その製造方法を順に説明する。以下の説明に現れる各工程２１０〜３１０は、図２のブロック図に示されている。
【００３６】
まず、図３を参照して使用される凹版２０の製造工程２１０を説明する。凹版２０は、ＸＹステージ１６上に固定された厚さ１２５μｍのポリイミドフィルム１５上に形成される。エキシマレーザ装置１１から出射された紫外領域の波長２４８nmのレーザビームは、形成されるべきコイルのスパイラルパターン及び端子電極のパターンに対応するマスクパターンを有するマスク１２を照射する。マスク１２通過後のレーザビームは、ミラー１３で反射され、イメージングレンズ１４で縮小されてポリイミドフィルム１５上を照射する。ポリイミドフィルム１５のうち、レーザビームで照射された部分は光化学反応で分解されて、導体パターンのラインに相当する溝２１（図４参照）が形成される。これによって、所望のパターンに対応した凹版２０が形成される。ＸＹステージ１６を移動させながら上記の照射動作を繰り返すことによって、典型的には１００mm×１００mmのポリイミドフィルム１５上にサイズ２×１．２５mmの凹版２０が計４０００個形成される。
【００３７】
エキシマレーザによる加工は、炭酸ガスレーザやＹＡＧレーザによる加工が赤外波長領域のレーザビームによる熱分解加工であるのに対して、ピークパワーが数１０ＭＷに達する紫外波長領域のレーザビームによる光分解加工である。また、レーザビームのパルス幅が短いために加工領域以外の周囲への熱的影響が少ない。その結果、エキシマレーザによる加工ではパターンのライン幅が１０μｍ以下の微細な加工を行うことができる。
【００３８】
また、レーザビームが照射された部分のポリイミドフィルム１５の表面は、フィルムを構成する分子の結合が切断されていて化学的に非常に活性化された状態にある。したがって、その部分では化学結合が起こりやすい。この特徴は後述する剥離層の形成に有利である。
【００３９】
図４は、上記の方法で形成された凹版２０の溝２１の典型的な断面形状を示す。レンズの焦点深度などレーザ加工工程で使用される光学系の特性を適切に調整することによって、溝２１はその側面が２〜６０°のテーパ角を有する台形状の断面形状を有するように形成される。これによって、後の工程で溝２１の内部に充填される導電ペーストの被形成物上への転写が容易に実施できるようになる。なお、使用されるレーザビームの形状は、典型的にはエキシマレーザ装置１１からの出射時で８×２４mmの長方形で、ポリイミドフィルム１５への照射時で３．２×９．６mmの長方形である。
【００４０】
また、凹版２０の材料になるポリイミドフィルム１５の加工表面に適切な保護層を設けることによって、溝２１の形成時に発生するプラズマとの相互作用から凹版２０の加工面を保護することができる。これによって、凹版２０の表面の溝２１の開口部の変形を防ぐことができる。なお、上記目的の保護層の材料としては、例えばポリエチレンテレフタレート（ＰＥＴ）、ポリカーボネート（ＰＣ）、ポリサルフォン（ＰＳＦ）が使用できる。
【００４１】
次に、マスク１２をビアホール電極７の形成用のマスクに交換してレーザビームをさらに照射して、先の工程で形成された導体パターンの溝２１の所定の位置に、ビアホール電極７に相当する円筒形のピット２２（図５参照）を形成する。ピット２２の形成にあたっても溝２１の形成時と同様に微細加工が可能であり、また充填された導電ペーストの転写が容易なように、ピット２２がテーパ形状を有するように形成することができる。なお、円筒形以外の形状を有するピット２２を形成することも可能である。
【００４２】
以上の方法によって、幅１０μｍ〜５０μｍのラインに相当する深さ２０μｍの溝２１及び直径４５μｍのビアホール電極に相当する直径６０μｍのピット２２を含む形成されるべき導体パターンに対応する凹版２０が形成される。溝２１やピット２２の深さは、レーザビームの照射時間だけを変化させることによって、ラインの幅（溝２１の幅）を変えることなく任意に０．２μｍ単位で変更でき、最適な値にすることができる。また、溝２１の幅やピット２２の直径はマスクの寸法を変更することで容易に調整することができる。これによって、本発明の方法によれば、導体パターンのライン幅を１０μｍ以下にしたり、ビアホールの寸法をそのような微細なラインに対応して小さくしたりすることも可能である。
【００４３】
なお、上述のように凹版２０の材料としてポリイミドフィルム１５を用いることによって、本発明によれば、可とう性（フレキシブル性）を凹版２０に持たせることができる。そのことによって得られる効果は後述する。
【００４４】
上記の方法で形成した凹版２０を用いて、導体パターンを被形成物である基板の表面に転写する。しかしながら、凹版２０の材料として使用しているポリイミドフィルム１５では、溝２１及びピット２２の中に充填されて転写される導電ペーストとポリイミドフィルム１５との剥離性が十分ではない。そのため、転写工程において、溝２１及びピット２２の内部に導電ペーストが残存しやすい。特に、ビアホール電極７に相当するピット２２では、その深さが深いために導電ペーストの残存が特に顕著に発生する。その結果、凹版２０の形状が十分に転写されない結果になる。したがって、実質的に完全な凹版形状の転写を実現するためには、凹版２０の表面、特に溝２１及びピット２２の表面における剥離層の形成工程２２０が必要である。
【００４５】
本発明者らは上記問題点を解決するために、ポリイミドフィルム１５に対する剥離処理を特に導電ペーストに対する剥離力及び処理層の寿命の点から鋭意検討した。その結果、以下の方法でフッ化炭素系単分子膜の剥離層を形成することが効果的であることを確認した。
【００４６】
まず、Ｏ2アッシャーで酸素プラズマを凹版２０の表面に照射して、凹版２０の表面に残存する酸素の密度を多くする。一方、ｎ−ヘキサデカン（あるいは、トルエン、キシレン、ジシクロヘキシルでもよい）８０％、四塩化炭素１０％及びフロロホルム８％の混合溶液中に、フッ化炭素基及びクロロシラン基を含む物質を混ぜた非水性の溶媒、例えばＣＦ3（ＣＦ2）7（ＣＨ2）2ＳｉＣｌ3を約１％の濃度で溶かした溶液を調製する。この溶液中に、上記のように酸素処理された凹版２０を浸漬して凹版２０の表面に酸化膜を形成する。この酸化膜の表面には水酸基が多数含まれており、フッ化炭素基及びクロロシラン基を含む物質のＳｉＣｌ基と反応して脱塩素反応が生じる。この結果、凹版２０の表面に共有結合によって化学吸着したフッ化炭素系単分子膜が凹版２０の表面全体にわたって形成される。この単分子膜が剥離層２３（図５参照）として効果的に機能する。
【００４７】
剥離時に大きな剥離力を必要とする箇所は主に溝２１及びピット２２の部分であり、剥離層２３は主としてそのような部分に形成されることが望ましい。一方、先に述べたように凹版２０を構成するポリイミドフィルム１５のうち、エキシマレーザによる加工で溝２１及びピット２２が形成された部分は、化学的に活性な状態にある。結果として、上記のフッ化炭素系単分子膜の剥離層２３は、剥離時に大きな剥離力が必要とされる溝２１及びピット２２の内部に、より多く結合して形成される。また、剥離層２３と凹版２０、すなわち上記の単分子膜とポリイミドフィルム１５との結合は共有結合であるので両者は非常に強力に結合しており、剥離効果の耐久性がある。さらに、剥離層２３の厚さは１００〜１０００オングストロームと薄いために、凹版２０の形状精度に影響を与えず凹版２０内部に多くの導電ペーストを充填することができる。
【００４８】
このように、工程２２０で凹版２０の表面に形成される剥離層２３は非常に優れた特性を有するものである。
【００４９】
次に、工程２３０として、以上のように表面に剥離層２３が形成された凹版２０の表面に導電ペーストとしてＡｇペースト２４を塗布する。そして、塗布後の凹版２０表面をスキージ２５で掻くことによって、凹版２０表面の余分なＡｇペースト２４を除去するとともに、溝２１及びピット２２の中にＡｇペースト２４を十分に充填する（図５参照）。
【００５０】
ここで、本発明者らによって行われた使用するスキージ２５の材質に関する検討によれば、本発明では以下の理由によりセラミック製のスキージ２５の使用が望ましいことが明らかになった。すなわち、樹脂製またはスチール製のスキージは、Ａｇペースト２４中に含まれる異物や凹版２０の表面に存在するほこりなどによって傷つきやすい。そのため、そのようなスキージ表面の傷によって、凹版２０の表面が傷つきやすくなって凹版２０の寿命が低減する。それに対して、セラミック製のスキージ２５は硬いために、異物やほこりによる先端部の損傷が少ない。さらに、２０００番以上の細かい研磨材でセラミック製スキージ２５の先端部を滑らかにすれば、長時間の摩耗による消耗も防ぐことができる。この結果、セラミック製のスキージ２５は凹版２０の表面を傷つけることが少ない。
【００５１】
次に、Ａｇペースト２４を充填した凹版２０を循環式熱風乾燥機を用いて乾燥させて、Ａｇペースト２４中の有機溶剤を蒸発させる（工程２４０）。これによって、凹版２０の溝２１及びピット２２に充填されたＡｇペースト２４を溝２１及びピット２２の形状によりフィットさせて、よりシャープな形状を得ることができる。なお、乾燥手段は上記に限られるものではない。
【００５２】
本実施の形態で扱っている凹版２０の表面には比較的深い溝２１及びピット２２が形成されており、特に、ピット２２は最大深度６０μｍと深い。そのため、この乾燥工程２４０において１００℃以上の温度で凹版２０を急速に乾燥させると、溝２１及びピット２２の内部に充填されているＡｇペースト２４に直径５〜４０μｍのピンホールが発生しやすい。ライン幅が５０μｍ以下であるような微細な導体パターンでは、このようなピンホールはパターン焼成後のオープン不良の原因になり、良質な導体パターンの形成を妨げる。
【００５３】
そこで、本発明の乾燥工程２４０では、以下のように２段階に凹版２０の乾燥を行う。すなわち、まず１００℃以下の温度で５分間の予備乾燥を行い、続いて温度１５０℃で５分間の乾燥を行う。それによって、上記のようなピンホールの発生を防ぐことができ、焼成後のオープン不良の発生がない導体パターンの形成が可能になる。
【００５４】
上記の予備乾燥の実施に換えて、室温から１５０℃までの昇温を１５℃／分以下の緩やかな温度勾配で行うことによっても、上記と同様のピンホール発生の抑制という効果を得ることができる。
【００５５】
なお、溝２１やピット２２の内部のＡｇペースト２４を上記の工程２４０で乾燥または硬化させるとその柔軟性が失われやすい。その結果、微細なライン幅（例えば１００μｍ以下）を有する導体パターンを転写する場合には、転写時に発生するストレスによってＡｇペースト２４にクラックが発生して焼成後のオープン不良の原因になることがある。このような不都合を防ぐため、本発明ではＡｇペースト２４中に０．１〜１０ｗｔ％の可塑剤を添加する。これによって、Ａｇペースト２４が乾燥後にも適度な柔軟性を有するようにして転写工程でのクラックの発生を防ぐことができる。可塑剤としては、フタル酸エステル系の可塑剤、例えば、フタル酸ジメチル、フタル酸ジエチルあるいはフタル酸ジオクチルを使用することができる。
【００５６】
以上のような乾燥工程２４０を行うと、有機溶剤の蒸発分に相当するだけ溝２１やピット２２の内部に充填されているＡｇペースト２４の体積が減少する。そこで、この減少分を補うためにＡｇペースト２４の充填工程及び乾燥工程をもう一度繰り返す。先の乾燥工程２４０で有機溶剤が蒸発することによって一度硬化したＡｇペースト２４はこの再充填で再び軟化する。この再充填工程２５０及び再乾燥工程２６０によって充填されているＡｇペースト２４の形状をさらに良好なものに整えるとともに、Ａｇペースト２４の厚さを凹版２０の溝２１及びピット２２の深さと同等にすることができる。
【００５７】
凹版２０の非パターン部、特にそれぞれの溝２１の間の部分にＡｇペースト２４が残存していると、導体パターンのライン間の短絡不良の原因になり得る。このようなＡｇペースト２４の残存は、Ａｇペースト２４が粘性を有していて糸をひきやすいためにスキージ２５による引っかき動作中に糸ひき現象が発生して、除去されるべき部分にＡｇペースト２４が残存してしまうことによる。しかし、上記のように再充填工程２５０において、溝２１及びピット２２の内部に乾燥状態のＡｇペースト２４が存在する状態で再充填を行うと、非パターン部に新規に塗布されたＡｇペースト２４の溶剤が溝２１やピット２２の内部の乾燥状態のペーストに吸収されて、非パターン部に残存していたＡｇペースト２４の粘度が増加する。この結果、非パターン部のＡｇペースト２４をスキージで除去する場合に糸ひき現象が発生せず、この部分の残存ペーストが容易に除去される。そのためライン間の短絡不良が生じない導体パターンの形成を行うことができる。
【００５８】
なお、本実施の形態の説明では、再充填工程２５０及び再乾燥工程２６０はそれぞれ１回ずつ繰り返されるが、必要に応じてそれらを２回以上繰り返すことも可能である。
【００５９】
次に、絶縁基板２上に水溶性樹脂２８を形成する。この水溶性樹脂２８は転写時に凍結することで接着層として機能する。そして、図６に模式的に示されているようにＡｇペースト２４が充填された溝２１及びピット２２を有する側の凹版２０の表面と水溶性樹脂２８とを対向させて、凹版２０と絶縁基板２とを貼り合わせる（工程２７０）。貼り合わせの装置は、図６に示すようにプレス装置のプレス加圧部２６を冷凍装置２７で囲んだ構造となっている。
【００６０】
圧力は、１kg／cm2から絶縁基板２の割れが発生する限界圧力値までの範囲に設定することが望ましい。圧力値が上記下限値より小さいと、絶縁基板２の表面にうねりがある場合に、貼り合わせ時の凹版２０と絶縁基板２との間が完全に密着せず両者の間に気泡が混入することがある。そのような現象はやはり転写不良につながることがある。
【００６１】
上記の検討結果を考慮して、本実施の形態では、ラミネート工程２７０を以下の条件で行う。まず、ポリビニールアルコール樹脂（以下、ＰＶＡと略記する）を溶解した水溶性樹脂２８を１００mm角のアルミナ製の絶縁基板２の表面に塗布する。
【００６２】
水溶性樹脂２８の使用する濃度は、樹脂の種類によって１〜５０ｗｔ％の範囲で最適な濃度があるが、本実施の形態のＰＶＡにおいては１５％の濃度が最適であった。次に、このようにＰＶＡの水溶性樹脂２８を塗布した絶縁基板２と、Ａｇペースト２４を充填してある凹版２０とを、図６に示すような加圧部分２６を冷凍装置２７で囲んだ構造のプレス装置を用いて温度−４０℃、圧力２０kg／cm2条件下で貼り合わせる。本実施の形態では絶縁基板２の片面のみ水溶性樹脂２８を塗布し片面のみ貼り合わせたが、絶縁基板２の両面に水溶性樹脂２８を塗布して両面貼り合わせても良い。
【００６３】
通常、絶縁基板２の表面には、図７（ａ）または図７（ｂ）に模式的に示すように、最大幅３０μｍ程度のうねりが存在する。従来のようにガラス製の凹版２９を使用する場合には、図７（ｂ）に示すように、ガラス凹版２９の剛性が強すぎるために、凹版２９が絶縁基板２のうねり形状に十分に追従できない。そのため、水溶性樹脂２８’の厚さを１０〜５０μｍ程度に不均一にしてうねりを吸収してラミネートを行わねばならない。このため、水溶性樹脂２８’の膜厚のムラによる部分的なパターン変形が発生する。
【００６４】
しかし、本発明のようにフレキシブル性に富んだ樹脂製の凹版２０を使用する構成によれば、図７（ａ）に示すように、凹版２０が絶縁基板２のうねり形状に十分に追従できる。したがって、絶縁基板２のうねり形状には無関係に、均一な膜厚の水溶性樹脂２８を絶縁基板２上に形成することができる。
【００６５】
次に、転写工程２８０としてラミネートされた凹版２０と絶縁基板２とを温度が０℃以下で水溶性樹脂２８が凍った状態のまま凹版２０を絶縁基板２から剥離させて、氷の凝集力で接着し、導体パターンに応じてパターン化されたＡｇペースト２４の転写を行う。
【００６６】
このとき、本発明の構成では、凹版２０がフレキシブル性に富んでいるために、図８に示されるように凹版２０を９０°以上の角度に曲げることが可能である。その結果、絶縁基板２からの凹版２０の剥離は面と線との剥離になる。このため、必要な剥離力が低減されて凹版２０を容易に剥離することができる。一方、従来の剛性が強いガラス製凹版２９（図７（ｂ）参照）を用いる場合には、図８に示すような角度まで凹版２９を曲げることができず面と面との剥離になるので、大きな剥離力が必要である。また、凹版２９の曲げ角度を大きくし過ぎると、凹版２９または絶縁基板２にクラックが容易に発生する。したがって、両者の剥離には多大の注意が必要であって作業性が良くなく、作業コストや作業時間の増加を生じていた。
【００６７】
本発明によれば、例えば溝の幅１５μｍ、深さ２０μｍのパターンを有する凹版２０を用いても溝２１の内部でのＡｇペースト２４の残存がなく、上記の溝２１の幅と実質的に同じ幅及び溝２１の深さと実質的に同じ高さを有する導体パターンを転写・形成することができる。また、ビアホール電極部分に関しては、凹版２０のピット２２の直径が４５μｍで深さが６０μｍの場合に、溝２１の場合と同様に実質的に完全に対応する寸法の導体パターンを転写・形成することができる。また、導体ラインとビアホール電極とは同一工程で一体的に同時に形成されるので、両者の間の電気的接続が確実に確保される。
【００６８】
さらに、本実施の形態の高周波用チップインダクタ１のように高周波数領域で使用される電子部品では、表皮抵抗を小さくして電気的動作特性を向上させるために導体パターンの表面形状をできるだけシャープにする必要がある。しかし、従来の銅板やガラス製の凹版の形成に用いられていた湿式エッチングは等方性のエッチングになってしまうのでアスペクト比の高い加工ができない。そのため、パターンが微細になって形成すべきライン幅が細くなるにつれて深い溝を形成することができなくなる。また、溝のエッジが鋭利にならずに円みを帯びてしまう。それに対して、本発明のようにエキシマレーザによって凹版２０を加工すれば、鋭角的なエッジを有するパターンを形成することができる。さらに、すでに説明してきたように、転写時に溝２１やピット２２の内部にＡＧペースト２４が残存しないので、鋭角的な凹版２０の形状と同様の鋭利な形状を有するパターンが転写される。したがって、本実施の形態にしたがって形成された導体パターンは、高周波用導体として優れた特性を有するものになる。
【００６９】
０℃以下の状態で凹版２０の剥離を行った後温度１５０℃の乾燥機で乾燥を行う。この時、水溶性樹脂２８中の水分は急激に蒸発し、接着層は１μｍ以下の、Ａｇペースト２４を絶縁基板２に固定するのに必要最低限の接着層となる。
【００７０】
従来の熱可塑性、熱硬化性樹脂を用いた工法では、凹版から転写させるために膜厚が４μｍ以上必要となっていた。そのため、後工程の焼成において接着層の熱変化、燃焼ガスによる導体パターンの不良につながる剥離や変形が発生していた。しかしながら、本発明のように、剥離段階では強い接着力が必要なため水を凍らせた時の凝集力を用い、焼成段階では水分を蒸発させることによって、絶縁基板２上にＡｇペースト２４を固定するのに必要最低限の接着層の膜厚にし、焼成時の導体パターンの剥離、変形を防ぐことができる。もちろん、凹版２０と絶縁基板２を剥離後の乾燥、焼成の工程を、絶縁基板２と固定しなくても導体パターンの変形が起こらない連続した工程とすれば接着層に水溶性樹脂を用いる必要は無く水のみでもかまわない。
【００７１】
また、上記のような本発明の方法によれば、導体パターン中のライン３とビアホール電極７とが一体的に同時に形成される。これによって、ライン３とビアホール電極７との間の確実な電気的接続が得られる。
【００７２】
次に、以上の工程で表面にＡｇペースト２４による導体パターンを形成した絶縁基板２の表面に絶縁層５を形成するために、ガラスペーストのパターンを印刷して形成する（工程３００）。このとき、ビアホール電極７の部分は、マスク径１５０μｍのスクリーン版を使用して粘度２０万cpsの結晶化ガラスによって印刷する。これにより、ビアホール電極７の部分には印刷のにじみが発生して、ビアホール電極７の周囲を覆うガラスペーストの厚さが他の部分よりも薄くなる。この結果、ビアホール電極７の周囲にビアホール形状が形成される。
【００７３】
形成されるビアホールの径はビアホール電極７の形状によって規定されるので、これまでは形状が困難であった直径４０μｍ程度の微少なビアホールであっても、本発明によれば簡単に印刷形成することができる。また、このように微少なビアホールを形成できるので、その分だけスパイラル状のコイルパターンのターン数を増加させることができる。これによって、得られるインダクタンス値を大きくすることができる。
【００７４】
上記のように印刷されたガラスペーストのパターンを、ピーク温度８２０℃に１０分間保持して焼成し絶縁層５を形成する。このとき、結晶化ガラスを使用しているので、焼成中の流動が少なく印刷されたパターン形状が良好に保たれる。
【００７５】
従来の方法では、多層構造基板の上下層導体パターンを相互に接続するために、絶縁層にスクリーン印刷によるパターニングまたはエッチングなどによって開口部を設けてビアホールとし、さらにそこに電極材料を埋め込んでビアホール電極を形成していた。しかし、この方法では、電極の埋め込み工程における不良によって、上層または／及び下層の導体パターンとビアホール電極との電気的接続が十分でないことによる下層の導体パターンと上層の導体パターンとの間の接続不良が発生することがあった。しかし、本発明による方法では、すでに述べたようにビアホール電極７の形成は下層の導体パターンの形成と一体的に同時に行われるので上記のような接続不良は発生しない。
【００７６】
さらに、ビアホール電極７の形状・厚さを任意に設定できるので、絶縁層５の表面からビアホール電極７を数μｍ突き出させるような形状にすることによって、上層導体パターンとビアホール電極７との接続を確実に行うことができる。また、ビアホール電極７の絶縁基板２の表面に垂直な方向の断面形状を台形状にすることによって、寸法的に微細なビアホール電極７であっても後工程で必要とされるだけの接続強度が十分に得られる構造になっている。
【００７７】
最後に、絶縁層５上にリード電極６を形成する工程３１０を行う。これは、Ａｇペーストでリード電極６のパターンを絶縁層５の表面にスクリーン印刷して、ピーク温度８１０℃に１０分間保持して焼成を行うことによって形成される。これによって、本実施の形態のチップインダクタ１が製造される。
【００７８】
上記の説明では、チップインダクタ１を例にとって本実施の形態の電子部品の製造方法を説明してきたが、構造できるのはチップインダクタ１に限られるわけではないのはもちろんである。例えば、本発明に従って、チップビーズ、ＥＭＩフィルタ、コンデンサなどの他の電子部品あるいは積層構造を有する他の電子部品の電極部分を製造することができる。
【００７９】
また、上記の説明では、工程２１０〜２９０によって導体パターンを転写して形成した後に工程３００及び３１０で絶縁層５及びリード電極６の形成を行っている。あるいは、このような構造が不要な導体パターンを形成する場合には、工程２１０〜２９０までを行えば所望の導体パターンが得られるのであって工程３００及び３１０を行う必要がない。
【００８０】
また、導体パターンを形成するために使用する導電ペーストの材料としてＡｇペーストを使用したが、これに限定されるものではない。例えば、Ｃｕ，Ｎｉ，Ａｌ，Ａｕなどの他の金属ペーストまたはレジネートペーストを使用することができる。また、有機溶剤を含む導電ペースト以外にも、紫外線硬化性樹脂または熱硬化性樹脂で硬化後に適当なフレキシブル性を有する樹脂を含有する導電ペーストを使用することもできる。
【００８１】
凹版２０の材料としては、適度の可とう性（フレキシブル性）を有するものであれば、上述のポリイミドフィルム１５の他に、ＰＥＴ，ＰＳＦ，ＰＣ，ＰＥＩ（ポリエーテルイミド），ＰＡＲ（ポリアクリレート），ＰＥＥＫ（ポリエーテルケトン）などの樹脂シートを使用することができる。また、絶縁基板２上に塗布する水溶性樹脂２８の材料には、エチルセルロース系の熱可塑性樹脂あるいはエポキシやアクリル系の熱硬化性樹脂を使用することができる。
【００８２】
導体パターンを転写して形成するための被形成物を構成する絶縁基板２の材料は、特定のものに限定されるものではなく、セラミックなど一般的に使用されている材料を用いることができる。あるいは、チタン酸バリウムを主体とする誘電体さらにはフェライトなどの磁性体であってもよい。
【００８３】
特に、インダクタンス部品を形成する場合には、絶縁基板２及び絶縁層５の少なくとも一方をフェライトなどの磁性体材料で形成することが望ましい。これは、これらの磁性体材料の透磁率によって形成される電子部品のインダクタンス値を向上できるからである。また、コンデンサなどを構成する場合には誘電体材料を用いることが有効である。
【００８４】
さらに、被形成物をグリーンシートによって形成することができる。
【００８５】
凹版２０の形成にはエキシマレーザ装置１１を使用したが、波長が紫外線領域のレーザビームを発することができるものであれば、色素レーザや自由電子レーザなど他のレーザ源を使用することができる。さらに、上記波長領域でこれらのレーザと同等の必要なレベルのエネルギー密度を有するビームを発することができる光源であれば、レーザ源以外の他のものを使用することも可能である。
【００８６】
（実施の形態２）
本発明の電子部品の製造方法の第２の実施の形態を、導体パターンの積層構造を有するハイブリッドＩＣ（以下、ＨＩＣと略記する）基板の製造方法を例にとって、図１０〜図１３を参照して説明する。なお、図１０〜図１３において、同じ構成要素には同じ参照符号をつけている。
【００８７】
図１０（ａ）はＨＩＣ基板３０の平面図、図１０（ｂ）は図１０（ａ）の１１Ｂ−１１Ｂ’線におけるＨＩＣ基板３０の切断面である。なお、図１０（ａ）の右半分は上層の第２導体パターンが形成されている部分、左半分は下層の第１導体パターンが形成されている部分を示している。また、図１０（ａ）及び図１０（ｂ）はＨＩＣ基板３０の構成を簡略化して模式的に示すものであるので、図面中の導体パターンは以下に記す寸法の値を正確に反映していない。
【００８８】
ＨＩＣ基板３０は、絶縁基板３１上に形成された下層となる第１導体パターン３２、この第１導体パターン３２を覆うように形成された絶縁層３３及び絶縁層３３の上に形成された上層となる第２導体パターン３４からなる２層配線構造を有している。第１導体パターン３２は、図１０（ｂ）からわかるようにスパイラル状のコイル導体部３２ａ及びそれ以外の導体部３２ｂを含んでいる。第１導体パターン３２と第２導体パターン３４とはビアホール電極３５によって接続される。また、第１導体パターン３２の一部には、ＩＣチップをフェースダウン実装するための実装部３６が設けられている。
【００８９】
第１導体パターン３２のうちでコイル導体部３２ａに相当する部分には、電気的特性の観点から例えばピッチ６０μｍ（すなわち、各ラインの幅３０μｍ、ラインの間隔３０μｍ）で高さ（すなわち、導体膜の厚さ）３５μｍの導体パターンが形成される。また、ビアホール電極３５は、絶縁層３３の表面から先端が飛び出して上下層の導体パターン３２及び３４の間が確実に接続されるように、高さ（すなわち、導体膜の厚さ）５０μｍに形成されている。一方、第２導体パターン３４のフェースダウン実装部３６は、例えば、ピッチ１５０μｍ（すなわち、各ラインの幅７５μｍ、ラインの間隔７５μｍ）で形成される。
【００９０】
さらに、このフェースダウン実装部３６は、ＩＣチップをフェースダウン実装する際の実装条件の制約から、表面の長さ５mmあたりのうねりが３μｍ以下であるような平坦度が必要である。この場合、第１導体パターン３２のうちでフェースダウン実装部３６の下に位置する導体部３２ｂの高さ（導体膜の厚さ）が５μｍ以上あると、絶縁層３３の表面のうねりが大きくなってフェースダウン実装が困難になる。そのために、導体部３２ｂの高さは、５μｍ以下に抑えられている。
【００９１】
以上のように、本発明の第２の実施の形態では形成される導体パターンのうちで任意の場所の導体膜の厚さ（ラインの高さ）を所望のレベルに変えてパターン内に高低差を有する導体パターンが形成される。これによって表面の第２導体パターン３４の所定の位置へのＩＣチップのフェースダウン実装を可能にしたＨＩＣ基板３０が形成される。
【００９２】
以下に、本実施の形態のＨＩＣ基板３０の製造方法を説明する。なお、以下の説明における凹版の製造などの個々の工程は、形成対象である導体パターンの形状が異なるだけで第１の実施の形態に対応する各工程と実質的に等価である。したがってその特徴などに関する説明は省略する。
【００９３】
まず、第１導体パターン３２を形成するための凹版を第１の実施の形態の工程２１０と同様に、第１導体パターン３２のコイル導体部３２ａ作成用及びその他の導体部３２ｂ作成用ならびにビアホール電極３５作成用の計３種類のマスクを使用して、エキシマレーザを用いてポリイミドフィルム上に以下の順序で形成する。まず、コイル導体部３２ａのパターンに対応するマスクを用いて、深さ４５μｍの溝からなるコイル導体部３２ａに相当するパターンを形成する。次に、ビアホール電極３５のパターンに対応するマスクを用いて、深さ６５μｍの溝からなるビアホール電極に相当するパターンを形成する。最後に、導体部３２ｂのパターンに対応するマスクを用いて深さ１０μｍの溝からなる導体部３２ｂに相当するパターンを形成する。上記の各工程で形成されるそれぞれのパターンの相対的位置を５μｍ以内の精度で位置合わせすることによって、第１導体パターン３２を形成するための凹版が形成される。
【００９４】
このように形成された凹版上に、第１の実施の形態の工程２２０と同様にフッ化炭素系単分子膜からなる剥離層を形成する。次に、第１の実施の形態の工程２３０と同様に、セラミック製スキージを用いてＡｇペーストを凹版のそれぞれの溝に充填する。その後に、工程２４０と同様に循環熱風式乾燥機によってＡｇペーストを乾燥して内部に含まれる有機溶剤を蒸発させて、凹版の溝の内部のペーストを蒸発量に相当する体積分だけ減少させる。さらに、工程２５０及び２６０と同様にＡｇペーストを再充填した後に２段階の乾燥を行う。このように、第１の実施の形態と同様にペーストの充填及び乾燥工程を繰り返すことによって、Ａｇペーストの膜の厚さをそれぞれの溝の深さと実質的に等しくすることができる。
【００９５】
次に、工程２７０と同様に、水溶性樹脂を絶縁基板３１の表面に塗布して、凹版と絶縁基板３１とを圧力２５kg／cm2、基板温度−４０℃で貼り合わせる。その後、工程２８０と同様に基板温度を０℃以下の状態で凹版を剥離して、導体パターンを絶縁基板３１上に転写し、温度１５０℃の乾燥機で乾燥を行う。さらに、工程２９０と同様に導体パターンを転写した絶縁基板３１をピーク温度８５０℃まで３０℃／minの温度勾配で昇温して焼成処理を行う。
【００９６】
以上の一連の工程によって、第１の実施の形態の場合と同様に第１導体パターン３２及びビアホール電極３５が一体的に同時に形成される。
【００９７】
次に、工程３００と同様にガラスペーストのスクリーン印刷によって、絶縁基板３１の上に絶縁層３３のパターンを形成する。そして、温度８４０℃で焼成して絶縁層３３を形成する。このとき、第１の実施の形態と同様に結晶化ガラスを使用することによって、焼成中のガラスペーストの流動が少なくスクリーン印刷で形成した形状が比較的良好に保たれている。
【００９８】
次に、絶縁層３３の形成後に第２導体パターン３４に相当するパターンをＡｇペーストのスクリーン印刷によって形成する。そして、ピーク温度８１０℃に１０分間保持する焼成処理によって第２導体パターン３４を形成する。
【００９９】
上記のようにして、導体パターンのうちでスパイラル状のコイル導体部３２ａに相当する部分のラインの高さ（導体膜の厚さ）を大きくすることで、第１の実施の形態と同様の電気的特性に優れたコイルが形成される。また、ビアホール電極３５の基板表面に垂直な方向での断面を台形状にすることによって、第２導体パターン３４と第１導体パターン３２との電気的接続を確実に行うことができる。また、第１導体パターン３２の厚さを任意の所定の箇所で選択的に薄くすることによって、絶縁層３３の表面の平坦化が必要な箇所における所望の平坦化を実現できる。これによって、ＩＣチップのフェースダウン実装が可能なＩＣ基板３０が製造される。
【０１００】
ビアホール電極３５の形状は、図１０（ｂ）に示す形状に限られるものではない。例えば、図１１に示すＨＩＣ基板４０のように、ビアホールの一部分のみを埋めるような形状の電極３５’を形成することもできる。あるいは、絶縁層３３の形成時にビアホールを設けて第１導体パターン３２が絶縁層３３によって完全に覆われないようにして、第１導体パターン３２および第２導体パターン３４を接続する電極を第１導体パターン３２の形成工程とは別の工程でビアホール内に設けてもよい。
【０１０１】
さらに、上記の説明では２層配線基板を例にとって説明を行ったが、さらに多層化をはかることも可能である。例えば図１２に示すＨＩＣ基板５０では、それぞれが図１０（ｂ）あるいは図１１に示したＨＩＣ基板３０および４０の一層のパターンに相当する導体パターン５１，５２及び５３が、絶縁基板３１の上に３層積層されている。
【０１０２】
さらに、本実施の形態によれば、導体パターンのラインに高低差を設けられるので、図１３に示すような絶縁層３３の表面形状を有するＨＩＣ基板６０を形成することもできる。ＨＩＣ基板６０では、下層導体パターンのうち、絶縁層３３の表面うねり形状の制御が不要な部分に相当する導体部３２ａを比較的高いライン（厚い導体膜）によって形成している。一方、ＩＣチップ６１をフェースダウン実装する部分のように絶縁層３３の表面を平坦にする必要がある部分に相当する導体部３２ｂを比較的低いライン（薄い導体膜）によって形成している。導体部３２ｂの高さが低くなると導体抵抗が増加するが、必要に応じて導体部３２ｂのラインの幅を大きくすることによって、電気的特性に対する悪影響をおさえることができる。
【０１０３】
このように、本発明によれば絶縁層３３の表面形状に対する要求と導体パターンの電気的特性に対する要求とのトレードオフを考慮して、導体パターンの最適な形状を得ることができる。
【０１０４】
以上のように、本発明の電子部品の製造方法によれば、フレキシブル性に富んだ樹脂シートの表面に形成されるべき導体パターンに対応した溝パターンをエキシマレーザの照射によって形成して凹版を製造する。凹版の溝部パターンに充填される導電ペーストは、被形成物である基板上に実質的に完全に転写される。また、凹版に形成する溝の形状を鋭利にすることができるので、転写後の焼成によって形成される導体パターンの形状も、所望の鋭利な矩形状になる。これによって、形成される導体パターンの電気的特性が改善される。
【０１０５】
サイズの面では、導体パターンのラインの幅が１０μｍ以下で導体膜の厚さが５μｍ以上であるような微細かつ厚膜の導体パターンの形成が可能である。また、任意の所定の箇所についてのみ導体膜の厚さを厚くする、すなわち導体パターンのラインを高くすることができる。これらの点を応用することによって、本発明の電子部品の製造方法によれば、微細な導体パターンのサイズと実質的に同等な程度に幅が微少なビアホールの形成が可能である。したがって、従来の印刷方法では実現が困難であった小型の積層構造を有する電子部品を低コストで製造することができる。
【０１０６】
なお、以上の第１及び第２の実施の形態の説明では、導体パターンの中に導体膜の厚い部分を作成することが必要とされるタイプの電子部品を例にとって本発明を説明してきた。しかし、それ以外の電子部品、すなわち、特に導体膜の厚さを部分的に異ならせるあるいは厚くすることが必要でないような電子部品に対しても、本発明の電子部品の製造方法を適用できることは明らかである。そのような場合であっても、フレキシブルな樹脂シートから形成された凹版の使用によって転写工程での剥離が容易かつ確実に行えること、また、エキシマレーザによる凹版上のパターン形成により鋭利な矩形状のパターンが形成できることは、製造される電子部品の特性にとっては十分に有効な改善手段になる。
【０１０７】
【発明の効果】
以上に説明してきたように本発明によれば、可とう性に富んだ樹脂からなる凹版を用いることによって、基板の損傷や導体パターンにおけるクラックやピンホールの発生を招くことなく、凹版の剥離・導体パターンの転写が行われる。また、基板表面にうねりがあっても凹版がそのうねり形状に追従して変形できるので基板と凹版とが密着して導電ペーストの転写が良好に行われる。また、導電ペーストの転写が完全に行えるので、導体パターン中のライン幅が細く、かつ導体膜の厚さが厚いパターンであっても良好な形状で形成する。さらに、凹版への導電ペーストの充填及び乾燥を複数回行うことによって、乾燥によって導電ペーストの体積が減少しても充填される導電ペーストの形状を溝の形状によりフィットさせることが可能になる。また、凹版と基板との貼り合わせを、水溶性樹脂を凍らせることによって、不透明な基板上にも導体パターンの転写を行える。
【０１０８】
また、導電ペーストパターンの転写時のパターンと絶縁基板の接着力として、水溶性樹脂を凍らせその凝集力を利用して転写を行い、その後水分を蒸発させることにより接着層の膜厚を１μｍ以下の膜厚にし、熱的な焼成時に接着層自身から発生する燃焼ガスの影響による導体パターンの欠陥の発生が抑制される。
【０１０９】
さらに、導体パターンの多層構造化も、容易に実現される。
【０１１０】
また、導体パターンの任意の箇所の導電膜の厚さを容易に制御することが可能であるので、電気特性や絶縁層の表面の形状などの最適化を図ることができる。例えば、導体パターン中で高く形成された部分を多層構造の各導体パターンを接続する電極として使用することができる。これによって、導体パターンと電極とが一体的に同時に形成されるので、両者の間の接続不良などの欠陥の発生が防がれる。あるいは、導体パターンを低く形成することによってその部分に対応する絶縁層の表面の平坦度が向上する。これによって、ＩＣチップのフェースダウン実装に必要な平坦部を得ることができる。
【０１１１】
凹版の表面の溝の形成を紫外波長領域の発振周波数を有するレーザ、好ましくはエキシマレーザで行うことによって、凹版上に微細パターンが容易にかつ高精度に形成される。また、溝の深さの変更は、レーザの照射時間の変更によって容易に行われる。さらに、凹版に形成する溝の形状を鋭利にすることができるので、転写後の焼成によって形成される導体パターンの形状も所望の鋭利な矩形状になる。これによって、形成される導体パターンの電気的特性が改善される。
【０１１２】
フッ化炭素系単分子膜の剥離層は凹版の表面に容易に形成される。この剥離層は凹版表面に共有結合によって結合しているために耐久性があり、その結果が持続する。また、単分子層であるために剥離層は薄く、凹版の形状に影響を与えない。
【０１１３】
導体ペーストに可塑剤を添加して可とう性をもたせることによって、凹版がフレキシブルに屈曲しても追従することが可能になる。さらに、乾燥工程後であっても過度な可とう性を有することができるので、転写時のストレスに十分に対抗でき、導電ペーストにおける欠陥の発生が防がれる。
【０１１４】
凹版にテーパをもたせることによって、充填された導電ペーストの剥離・転写をさらに容易にすることが可能になり、良好な形状の導体パターンが形成される。絶縁材料として誘電材料や磁性材料を使用すれば、形成される電子部品に所望の特性を付与することが可能になる。
【０１１５】
さらに、本発明によって形成される電子部品では、高精度で微細な導体パターンが容易に形成されるとともに多層構造化も容易に行われる。また、各層の導体パターン間を接続する電極を導体パターンと一括して形成することができ、確実な電気的接続を得ることができる。
【図面の簡単な説明】
【図１】 （ａ）本発明の一実施の形態におけるチップインダクタの模式的な平面図
（ｂ）（ａ）の１Ｂ−１Ｂ’線における断面図
【図２】 同電子部品の製造方法の工程の流れを示すブロック図
【図３】 同要部である凹版の製造工程を模式的に示す概略図
【図４】 同要部である凹版表面の溝の模式的に示す断面図
【図５】 同要部である凹版への導体ペーストの充填工程を模式的に示す概略図
【図６】 同要部であるラミネート工程を模式的に示す概略図
【図７】 （ａ）同要部であるポリイミド凹版と絶縁基板とのラミネート状態を模式的に示す断面図
（ｂ）従来のガラス凹版と絶縁基板とのラミネート状態を模式的に示す断面図
【図８】 同要部である剥離工程を模式的に示す概略図
【図９】 同要部であるビアホールの形状を模式的に示す断面図
【図１０】 （ａ）本発明の他の実施の形態におけるハイブリッドＩＣ基板の模式的な平面図
（ｂ）（ａ）の１１Ｂ−１１Ｂ’線における断面図
【図１１】 本発明によって製造される他のハイブリッドＩＣ基板の模式的な断面図
【図１２】 本発明によって製造されるさらに他のハイブリッドＩＣ基板の模式的な断面図
【図１３】 本発明によって製造されるさらに他のハイブリッドＩＣ基板の模式的な断面図
【符号の説明】
１ チップインダクタ
２ 絶縁基板
３ コイル導体
４ａ，４ｂ 端子電極
５ 絶縁層
６ リード電極
７ ビアホール電極
１１ エキシマレーザ装置
１２ マスク
１３ ミラー
１４ イメージングレンズ
１５ ポリイミドフィルム
１６ ＸＹステージ
２０ 凹版
２１ 溝
２２ ピット
２３ 剥離層
２４ Ａｇペースト
２５ スキージ
２６ プレス加圧部
２７ 冷凍装置
２８，２８’ 水溶性樹脂
２９ ガラス凹版
３０，４０，５０ ハイブリッドＩＣ基板
３１ 絶縁基板
３２ 第１導体パターン
３３ 絶縁層
３４ 第２導体パターン
３５，３５’ ビアホール電極
３６ フェースダウン実装部
５１，５２，５３ 導体パターン
６１ ＩＣチップ

Claims (16)

  1. 基板上に導体パターンを凹版印刷によって形成する電子部品の製造方法において、可とう性樹脂の表面に溝を導体パターンに対応するパターンで形成して凹版を製造する工程と、前記凹版の表面に基板と凹版との剥離を容易にする剥離層を設ける工程と、前記溝に導電性ペーストを充填する工程と、前記導電性ペーストを乾燥する工程と、前記導電性ペーストを乾燥させる工程で乾燥された導電性ペーストの乾燥による体積減少分を補うために追加の導電性ペーストを再充填する工程と再充填後の導電性ペーストを再乾燥する工程とを所定の回数繰り返す工程と、前記凹版と基板とを水又は水溶性樹脂を介在させて重ね合わせ、所定の範囲の温度及び所定の範囲の圧力を加えることによって水又は水溶性樹脂を凍らすことによって貼り合わせる工程と、凍らした状態で前記凹版を基板から剥離して導電性ペーストのパターンを基板上に転写する工程と、転写された前記導電性ペーストのパターンを焼成して導体パターンを形成する工程からなる電子部品の製造方法。
  2. 可とう性樹脂の表面に溝を導体パターンに対応するパターンで形成して凹版を製造する工程は、前記凹版に形成される溝の一部を他の箇所より深く形成して導体パターンの一部に高さの差を設ける請求項１記載の電子部品の製造方法。
  3. 基板上に第１導体パターンを凹版印刷によって形成する電子部品の製造方法において、可とう性樹脂の表面に溝を第１導体パターンに対応するパターンで形成して凹版を製造する工程と、前記凹版の表面に基板と凹版との剥離を容易にする剥離層を設ける工程と、前記溝に導電性ペーストを充填する工程と、前記導電性ペーストを乾燥する工程と、前記導電性ペーストを乾燥させる工程で乾燥された導電性ペーストの乾燥による体積減少分を補うために追加の導電性ペーストを再充填する工程と再充填後の導電性ペーストを再乾燥する工程とを所定の回数繰り返す工程と、前記凹版と基板とを水又は水溶性樹脂を介在させて重ね合わせ、所定の範囲の温度及び所定の範囲の圧力を加えることによって水又は水溶性樹脂を凍らすことによって貼り合わせる工程と、凍らした状態で前記凹版を基板から剥離して導電性ペーストのパターンを基板上に転写する工程と、転写された前記導電性ペーストのパターンを焼成して第１導体パターンを形成する工程と、前記第１導体パターンの少なくとも一部を覆う絶縁層を形成する工程と、前記絶縁層の表面に第２導体パターンを形成する工程と、前記第１導体パターンの絶縁層によって覆われていない部分に、前記第１導体パターンと第２導体パターンとを電気的に接続する電極を設ける工程とからなる電子部品の製造方法。
  4. 可とう性樹脂の表面に溝を第１導体パターンに対応するパターンで形成して凹版を製造する工程は、前記凹版に形成される溝の一部を他の箇所より深く形成して前記第１導体パターンの一部に高さの差を設ける請求項３記載の電子部品の製造方法。
  5. 水溶性樹脂がＰＶＡ、ポリビニルアセタール、セルロースエーテル、メチルビニルエーテル無水マレイン酸共重合体等の水溶性合成高分子とゼラチン、ガラストーク等の天然系水溶性高分子である請求項１または３記載の電子部品の製造方法。
  6. 第１導体パターンの少なくとも一部を覆う絶縁層を形成する工程と、前記絶縁層の表面に第２導体パターンを形成する工程とをさらに包含しており、前記第１導体パターンのうちで高さが高く形成されている箇所を電極として使用して第１導体パターンと第２導体パターンとを電気的に接続する請求項４記載の電子部品の製造方法。
  7. 絶縁層の表面に平坦部を設けるべき箇所に対応する前記第１導体パターンの部分を低く形成する請求項６記載の電子部品の製造方法。
  8. 絶縁層の表面の前記平坦部にＩＣチップをフェースダウン実装する工程をさらに包含する請求項７記載の電子部品の製造方法。
  9. 絶縁層が磁性材料または誘電材料によって形成されている請求項３記載の電子部品の製造方法。
  10. 可とう性樹脂の表面に溝を前記第１導体パターンに対応するパターンで形成して凹版を製造する工程は、紫外領域の発振周波数を有するレーザを用いて前記溝を形成する請求項３記載の電子部品の製造方法。
  11. レーザがエキシマレーザである請求項１０記載の電子部品の製造方法。
  12. 剥離層がフッ化炭素系の単分子膜である請求項１または３に記載の電子部品の製造方法。
  13. 導電性ペーストに可塑剤が添加されていて可とう性を有している請求項１または３に記載の電子部品の製造方法。
  14. 凹版に形成される前記溝が側面にテーパ角を有する断面形状を有している請求項１または３に記載の電子部品の製造方法。
  15. 基板が、誘電材料または磁性材料あるいは絶縁材料のいずれかの絶縁基板である請求項１または３に記載の電子部品の製造方法。
  16. 基板がグリーンシートから形成されている請求項１または３に記載の電子部品の製造方法。
JP14881496A 1996-06-11 1996-06-11 電子部品の製造方法 Expired - Fee Related JP3642110B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP14881496A JP3642110B2 (ja) 1996-06-11 1996-06-11 電子部品の製造方法
US08/870,344 US6051448A (en) 1996-06-11 1997-06-06 Method of manufacturing an electronic component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14881496A JP3642110B2 (ja) 1996-06-11 1996-06-11 電子部品の製造方法

Publications (2)

Publication Number Publication Date
JPH09330843A JPH09330843A (ja) 1997-12-22
JP3642110B2 true JP3642110B2 (ja) 2005-04-27

Family

ID=15461320

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14881496A Expired - Fee Related JP3642110B2 (ja) 1996-06-11 1996-06-11 電子部品の製造方法

Country Status (2)

Country Link
US (1) US6051448A (ja)
JP (1) JP3642110B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020015191A (ja) * 2018-07-24 2020-01-30 三菱製紙株式会社 金属調パターン転写物の製造方法

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5609704A (en) * 1993-09-21 1997-03-11 Matsushita Electric Industrial Co., Ltd. Method for fabricating an electronic part by intaglio printing
JP3173439B2 (ja) * 1997-10-14 2001-06-04 松下電器産業株式会社 セラミック多層基板及びその製造方法
JP2000147781A (ja) * 1998-11-06 2000-05-26 Ngk Insulators Ltd スクリーンマスク及びその製造方法並びに配線基板
US6374733B1 (en) 1998-12-07 2002-04-23 Matsushita Electric Industrial Co., Ltd. Method of manufacturing ceramic substrate
US6497985B2 (en) * 1999-06-09 2002-12-24 University Of Tennessee Research Corporation Method for marking steel and aluminum alloys
JP4576670B2 (ja) * 2000-06-07 2010-11-10 パナソニック株式会社 セラミック基板の製造方法
JP2002252534A (ja) * 2001-02-26 2002-09-06 Matsushita Electric Ind Co Ltd 高周波フィルタ
WO2002073641A1 (fr) * 2001-03-08 2002-09-19 Matsushita Electric Industrial Co., Ltd. Partie d'inductance et procede de production associe
JP2003158214A (ja) * 2001-11-26 2003-05-30 Matsushita Electric Ind Co Ltd 半導体モジュール
JP3827314B2 (ja) 2003-03-17 2006-09-27 Ｔｄｋ株式会社 インダクティブデバイスの製造方法
US7638167B2 (en) * 2004-06-04 2009-12-29 Applied Microstructures, Inc. Controlled deposition of silicon-containing coatings adhered by an oxide layer
US20050271893A1 (en) * 2004-06-04 2005-12-08 Applied Microstructures, Inc. Controlled vapor deposition of multilayered coatings adhered by an oxide layer
US9725805B2 (en) 2003-06-27 2017-08-08 Spts Technologies Limited Apparatus and method for controlled application of reactive vapors to produce thin films and coatings
FR2860642B1 (fr) * 2003-10-07 2006-02-24 Commissariat Energie Atomique Procede de realisation d'un multicouche composite.
WO2005081602A1 (ja) * 2004-02-24 2005-09-01 Matsushita Electric Industrial Co., Ltd. 電子部品実装方法とそれに用いる回路基板及び回路基板ユニット
WO2005121397A2 (en) * 2004-06-04 2005-12-22 Applied Microstructures, Inc. Controlled vapor deposition of multilayered coatings adhered by an oxide layer
JP4393938B2 (ja) * 2004-07-16 2010-01-06 信越化学工業株式会社 電極材料及び太陽電池、並びに太陽電池の製造方法
US7070669B1 (en) * 2004-12-20 2006-07-04 Xerox Corporation Method for forming ceramic thick film element arrays
JP2007256334A (ja) * 2006-03-20 2007-10-04 Nec Lcd Technologies Ltd カラーフィルタ印刷方法、カラーフィルタ印刷装置、及びカラーフィルタ基板
JP2007273802A (ja) * 2006-03-31 2007-10-18 Tdk Corp 薄膜デバイス
JP4770679B2 (ja) * 2006-09-29 2011-09-14 大日本印刷株式会社 導電性バンプの形成方法
US8212155B1 (en) * 2007-06-26 2012-07-03 Wright Peter V Integrated passive device
US20090004840A1 (en) * 2007-06-27 2009-01-01 Farinelli Matthew J Method of Creating Molds of Variable Solder Volumes for Flip Attach
TWI430722B (zh) * 2008-09-05 2014-03-11 Unimicron Technology Corp 線路板之線路結構及其製程
JP6115008B2 (ja) * 2011-06-09 2017-04-19 株式会社リコー 配線部材、および、電子素子の製造方法と、それを用いた配線部材、積層配線、電子素子、電子素子アレイ及び表示装置。
WO2014185756A1 (ko) * 2013-05-16 2014-11-20 주식회사 잉크테크 하이브리드 투명전극의 제조방법 및 하이브리드 투명전극
KR101656452B1 (ko) 2013-09-06 2016-09-09 주식회사 잉크테크 전도성 패턴 형성 방법 및 전도성 패턴
KR102004791B1 (ko) * 2014-05-21 2019-07-29 삼성전기주식회사 칩 전자부품 및 그 실장기판
WO2017199746A1 (ja) * 2016-05-19 2017-11-23 株式会社村田製作所 多層基板及び多層基板の製造方法
JP6380716B1 (ja) * 2016-11-28 2018-08-29 株式会社村田製作所 多層基板、多層基板の回路基板への実装構造、および多層基板の製造方法
US10645808B2 (en) * 2018-02-22 2020-05-05 Apple Inc. Devices with radio-frequency printed circuits
DE102018119331A1 (de) * 2018-08-08 2020-02-13 Endress+Hauser Flowtec Ag Herstellungsverfahren einer Spulenvorrichtung, Spulenvorrichtung, Messaufnehmer mit Spulenvorrichtung, Messgerät mit einem Messaufnehmer
US11018028B2 (en) 2018-11-07 2021-05-25 Epistar Corporation Method of applying conductive adhesive and manufacturing device using the same
US10777527B1 (en) * 2019-07-10 2020-09-15 Mikro Mesa Technology Co., Ltd. Method for transferring micro device

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS557022B1 (ja) * 1968-05-10 1980-02-21
US3719981A (en) * 1971-11-24 1973-03-13 Rca Corp Method of joining solder balls to solder bumps
US4857482A (en) * 1987-06-30 1989-08-15 Kabushiki Kaisha Toshiba Method of forming bump electrode and electronic circuit device
JPH0230140A (ja) * 1988-07-20 1990-01-31 Fujitsu Ltd はんだボールシートの構造とはんだバンプの形成方法
US5106461A (en) * 1989-04-04 1992-04-21 Massachusetts Institute Of Technology High-density, multi-level interconnects, flex circuits, and tape for tab
JPH04240792A (ja) * 1991-01-24 1992-08-28 Matsushita Electric Ind Co Ltd 回路基板の製造方法
JPH04221674A (ja) * 1990-12-25 1992-08-12 Matsushita Electric Ind Co Ltd 凹版印刷法
JP2953199B2 (ja) * 1992-06-23 1999-09-27 三菱電機株式会社 フリップチップ実装用バンプの形成方法
JP3218414B2 (ja) * 1992-07-15 2001-10-15 キヤノン株式会社 微小ティップ及びその製造方法、並びに該微小ティップを用いたプローブユニット及び情報処理装置
JPH06124953A (ja) * 1992-10-12 1994-05-06 Matsushita Electron Corp 半導体装置のバンプ形成方法
JPH06267963A (ja) * 1993-03-17 1994-09-22 Rohm Co Ltd 半導体部品におけるバンプ電極の形成方法
US5643831A (en) * 1994-01-20 1997-07-01 Fujitsu Limited Process for forming solder balls on a plate having apertures using solder paste and transferring the solder balls to semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020015191A (ja) * 2018-07-24 2020-01-30 三菱製紙株式会社 金属調パターン転写物の製造方法
JP7144229B2 (ja) 2018-07-24 2022-09-29 三菱製紙株式会社 金属調パターン転写物の製造方法

Also Published As

Publication number Publication date
JPH09330843A (ja) 1997-12-22
US6051448A (en) 2000-04-18

Similar Documents

Publication Publication Date Title
JP3642110B2 (ja) 電子部品の製造方法
US5609704A (en) Method for fabricating an electronic part by intaglio printing
JP3173439B2 (ja) セラミック多層基板及びその製造方法
JP2006210524A (ja) 多層回路基板及びその製造方法
JP3039285B2 (ja) 電子部品およびその製造方法
US6374733B1 (en) Method of manufacturing ceramic substrate
KR100275235B1 (ko) 프린트 회로기판 및 프린트 회로기판의 제조방법
JP3152236B2 (ja) 電子部品の製造方法
JP2004055777A (ja) 複合多層配線基板の製造方法
JP3199066B2 (ja) 電子部品の製造方法
JP3152235B2 (ja) 電子部品の製造方法
JP3823457B2 (ja) セラミックス配線基板の製造方法
JP2005328025A (ja) 面実装電子部品の製造方法とこの製造方法で製造した面実装電子部品とこれを用いた電子機器
JP2003273497A (ja) 転写シートおよびその製造方法ならびに配線基板およびその製造方法
JP3709453B2 (ja) セラミックス多層配線基板の製造方法
JP2004140174A (ja) 電子部品とその製造方法及びそれらに用いる導電性ペースト
JP2004022842A (ja) 転写シートおよびその製造方法ならびに配線基板およびその製造方法
JPH07122839A (ja) セラミックス配線基板の製造方法
JP2004095685A (ja) 積層コンデンサ及びその製造方法
US20240023251A1 (en) Circuit board structure and manufacturing method thereof
JP2009094330A (ja) 配線基板用基材及び配線基板用基材の製造方法
KR960007619B1 (ko) 레지스트의 패턴을 형성하는 방법
JP4462260B2 (ja) 電子部品及びその製造方法
KR20090105704A (ko) 캐패시터 내장형 인쇄회로기판 및 그 제조방법
JP3827611B2 (ja) 転写シートおよびその製造方法ならびに配線基板およびその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040913

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040921

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050105

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050118

LAPS Cancellation because of no payment of annual fees