JP3827314B2 - インダクティブデバイスの製造方法 - Google Patents
インダクティブデバイスの製造方法 Download PDFInfo
- Publication number
- JP3827314B2 JP3827314B2 JP2003406831A JP2003406831A JP3827314B2 JP 3827314 B2 JP3827314 B2 JP 3827314B2 JP 2003406831 A JP2003406831 A JP 2003406831A JP 2003406831 A JP2003406831 A JP 2003406831A JP 3827314 B2 JP3827314 B2 JP 3827314B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor pattern
- strip
- shaped conductor
- laminated
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 55
- 230000001939 inductive effect Effects 0.000 title claims description 46
- 239000004020 conductor Substances 0.000 claims description 347
- 239000000758 substrate Substances 0.000 claims description 244
- 239000011162 core material Substances 0.000 claims description 169
- 238000000034 method Methods 0.000 claims description 144
- 239000010410 layer Substances 0.000 claims description 108
- 238000010030 laminating Methods 0.000 claims description 68
- 239000000853 adhesive Substances 0.000 claims description 55
- 230000001070 adhesive effect Effects 0.000 claims description 55
- 230000008569 process Effects 0.000 claims description 55
- 238000005520 cutting process Methods 0.000 claims description 37
- 238000000926 separation method Methods 0.000 claims description 34
- 238000003475 lamination Methods 0.000 claims description 22
- 239000012790 adhesive layer Substances 0.000 claims description 12
- 238000005498 polishing Methods 0.000 claims description 9
- 239000000919 ceramic Substances 0.000 claims description 5
- 229920005989 resin Polymers 0.000 description 47
- 239000011347 resin Substances 0.000 description 47
- 239000011229 interlayer Substances 0.000 description 36
- 230000015572 biosynthetic process Effects 0.000 description 25
- 239000000654 additive Substances 0.000 description 23
- -1 vinylbenzyl Chemical group 0.000 description 23
- 239000011241 protective layer Substances 0.000 description 22
- 239000004744 fabric Substances 0.000 description 20
- 239000011295 pitch Substances 0.000 description 19
- 239000000463 material Substances 0.000 description 16
- 239000011521 glass Substances 0.000 description 15
- 238000012546 transfer Methods 0.000 description 14
- 229910000859 α-Fe Inorganic materials 0.000 description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 11
- 230000006872 improvement Effects 0.000 description 11
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 10
- 230000000996 additive effect Effects 0.000 description 10
- 239000002313 adhesive film Substances 0.000 description 10
- 229910052802 copper Inorganic materials 0.000 description 10
- 239000010949 copper Substances 0.000 description 10
- 238000007689 inspection Methods 0.000 description 10
- 238000003825 pressing Methods 0.000 description 10
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 8
- 238000007747 plating Methods 0.000 description 8
- 239000000843 powder Substances 0.000 description 8
- 230000002950 deficient Effects 0.000 description 7
- 238000009713 electroplating Methods 0.000 description 7
- 239000000945 filler Substances 0.000 description 6
- 238000000059 patterning Methods 0.000 description 6
- 230000007423 decrease Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 230000001965 increasing effect Effects 0.000 description 5
- 239000004809 Teflon Substances 0.000 description 4
- 229920006362 Teflon® Polymers 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 4
- 229910002113 barium titanate Inorganic materials 0.000 description 4
- 239000002131 composite material Substances 0.000 description 4
- 238000005336 cracking Methods 0.000 description 4
- 238000004132 cross linking Methods 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- 238000005488 sandblasting Methods 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 238000004804 winding Methods 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 239000010453 quartz Substances 0.000 description 3
- 229910001369 Brass Inorganic materials 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 2
- 229910017709 Ni Co Inorganic materials 0.000 description 2
- 229910003267 Ni-Co Inorganic materials 0.000 description 2
- 229910003262 Ni‐Co Inorganic materials 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 239000010951 brass Substances 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 238000005553 drilling Methods 0.000 description 2
- 229920006332 epoxy adhesive Polymers 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- 239000000696 magnetic material Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 229910000889 permalloy Inorganic materials 0.000 description 2
- 230000035699 permeability Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 239000009719 polyimide resin Substances 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 125000001797 benzyl group Chemical group [H]C1=C([H])C([H])=C(C([H])=C1[H])C([H])([H])* 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000003014 reinforcing effect Effects 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 238000013518 transcription Methods 0.000 description 1
- 230000035897 transcription Effects 0.000 description 1
- 125000000391 vinyl group Chemical group [H]C([*])=C([H])[H] 0.000 description 1
- 229920002554 vinyl polymer Polymers 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G04—HOROLOGY
- G04B—MECHANICALLY-DRIVEN CLOCKS OR WATCHES; MECHANICAL PARTS OF CLOCKS OR WATCHES IN GENERAL; TIME PIECES USING THE POSITION OF THE SUN, MOON OR STARS
- G04B19/00—Indicating the time by visual means
- G04B19/06—Dials
- G04B19/16—Shiftable dials, e.g. indicating alternately from 1 to 12 and from 13 to 24
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
- H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
- H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
- H01F41/041—Printed circuit coils
- H01F41/046—Printed circuit coils structurally combined with ferromagnetic material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F17/0013—Printed inductances with stacked layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F17/0033—Printed inductances with the coil helically wound around a magnetic core
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/645—Inductive arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F5/00—Coils
- H01F5/06—Insulation of windings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/4902—Electromagnet, transformer or inductor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Coils Or Transformers For Communication (AREA)
- Manufacturing Cores, Coils, And Magnets (AREA)
Description
本発明は、コイル、トランス、コモンモードチョークコイル等の磁気誘導現象を利用したインダクティブデバイスの製造方法に係り、とくに高性能、狭公差の素子を量産性良く作成出来るインダクティブデバイスの製造方法に関する。
従来、この種のインダクティブデバイスの製法として、大別して下記の工法が挙げられる。
（１）巻線工法
磁性又は非磁性コアに線材を巻回するものであり、最も一般的な工法である。
（２）ビルドアップで形成する方法
下記特許文献１で示すように、ヘリカルの一部を成すコイル導体を形成した絶縁基板と絶縁層とを交互に積層してヘリカルコイルを形成するものである。
（３）本出願人提案の下記特許文献２（未公開であり、公知技術ではない）の方法
（１）巻線工法
磁性又は非磁性コアに線材を巻回するものであり、最も一般的な工法である。
（２）ビルドアップで形成する方法
下記特許文献１で示すように、ヘリカルの一部を成すコイル導体を形成した絶縁基板と絶縁層とを交互に積層してヘリカルコイルを形成するものである。
（３）本出願人提案の下記特許文献２（未公開であり、公知技術ではない）の方法
上記工法にはそれぞれ以下の問題点がある。
（１）巻線工法
ａ． コイルとしての性能は良いが、公差が大きくなる不具合な傾向がある。
ｂ． 巻線作業が必要であり、量産性に乏しく、コスト高になる。
（２）ビルドアップで形成する方法
ａ． 巻数が増える場合、積層数が多くなることに起因して公差が大きくなる。
ｂ． 巻数が増える場合、積層数が多くなり、量産性が低下する。
（３）本出願人提案の特許文献２の方法
製造過程で集合基板を用いるが、この場合、下記の問題点がある。
ａ． コア基板及び絶縁層の厚さがばらつき、集合基板における素子配列のＸ方向及びＹ方向ピッチが一定にならない。
ｂ． これにより歩留まりの低下（コイル導体同士がうまく接続されないことに起因するオープン不良）及びコイル内径のばらつきに起因するインダクタンス値のばらつきが発生する。
ｃ． コア基板及び／又は絶縁層が有機材料の場合は上記の問題が特に顕著であり、また新にそり及び割れの問題が発生する。
ｄ． コア基板両面の帯状導体間の裏表のアライメントが困難であり、歩留まりの低下、またインダクタンス公差の増大を来す。
（１）巻線工法
ａ． コイルとしての性能は良いが、公差が大きくなる不具合な傾向がある。
ｂ． 巻線作業が必要であり、量産性に乏しく、コスト高になる。
（２）ビルドアップで形成する方法
ａ． 巻数が増える場合、積層数が多くなることに起因して公差が大きくなる。
ｂ． 巻数が増える場合、積層数が多くなり、量産性が低下する。
（３）本出願人提案の特許文献２の方法
製造過程で集合基板を用いるが、この場合、下記の問題点がある。
ａ． コア基板及び絶縁層の厚さがばらつき、集合基板における素子配列のＸ方向及びＹ方向ピッチが一定にならない。
ｂ． これにより歩留まりの低下（コイル導体同士がうまく接続されないことに起因するオープン不良）及びコイル内径のばらつきに起因するインダクタンス値のばらつきが発生する。
ｃ． コア基板及び／又は絶縁層が有機材料の場合は上記の問題が特に顕著であり、また新にそり及び割れの問題が発生する。
ｄ． コア基板両面の帯状導体間の裏表のアライメントが困難であり、歩留まりの低下、またインダクタンス公差の増大を来す。
本発明は、上記の点に鑑み、高性能、狭公差のインダクティブデバイスを提供することを第１の目的とするとともに、そのインダクティブデバイスを高い歩留まりで量産性良く作製出来るインダクティブデバイスの製造方法を提供することを第２の目的とするものである。
本発明のその他の目的や新規な特徴は後述の実施の形態において明らかにする。
上記目的を達成するために、本願請求項１の発明に係るインダクティブデバイスの製造方法は、芯材を有する有機コア基板の表裏面に複数の帯状導体パターンを形成し、これをプリプレグ又は接着シートの絶縁層を介して複数枚重ねて加圧し一体化する積層工程と、
前記積層工程で得られた積層基板を、前記帯状導体パターンを横断する向きで切断するスライス工程と、
前記スライス工程で得られた積層スライス体の切断面に露出した前記帯状導体パターンの端部同士を接続する架橋導体パターンを当該切断面に形成する架橋導体形成工程と、
前記帯状導体パターン及び前記架橋導体パターンからなるヘリカルコイルを少なくとも１個以上有するように、前記積層スライス体を個品チップに分離する分離工程とを備えることを特徴としている。
前記積層工程で得られた積層基板を、前記帯状導体パターンを横断する向きで切断するスライス工程と、
前記スライス工程で得られた積層スライス体の切断面に露出した前記帯状導体パターンの端部同士を接続する架橋導体パターンを当該切断面に形成する架橋導体形成工程と、
前記帯状導体パターン及び前記架橋導体パターンからなるヘリカルコイルを少なくとも１個以上有するように、前記積層スライス体を個品チップに分離する分離工程とを備えることを特徴としている。
本願請求項２の発明に係るインダクティブデバイスの製造方法は、芯材を有する有機コア基板の表裏面に複数の帯状導体パターン及び該複数の帯状導体パターンを覆う絶縁層を形成し、これを接着層を介して複数枚重ねて加圧し一体化する積層工程と、
前記積層工程で得られた積層基板を、前記帯状導体パターンを横断する向きで切断するスライス工程と、
前記スライス工程で得られた積層スライス体の切断面に露出した前記帯状導体パターンの端部同士を接続する架橋導体パターンを当該切断面に形成する架橋導体形成工程と、
前記帯状導体パターン及び前記架橋導体パターンからなるヘリカルコイルを少なくとも１個以上有するように、前記積層スライス体を個品チップに分離する分離工程とを備えることを特徴としている。
前記積層工程で得られた積層基板を、前記帯状導体パターンを横断する向きで切断するスライス工程と、
前記スライス工程で得られた積層スライス体の切断面に露出した前記帯状導体パターンの端部同士を接続する架橋導体パターンを当該切断面に形成する架橋導体形成工程と、
前記帯状導体パターン及び前記架橋導体パターンからなるヘリカルコイルを少なくとも１個以上有するように、前記積層スライス体を個品チップに分離する分離工程とを備えることを特徴としている。
本願請求項３の発明に係るインダクティブデバイスの製造方法は、芯材を有する有機コア基板の片面に複数の帯状導体パターンを形成し、これをプリプレグ又は接着シートの絶縁層を介して複数枚重ねて加圧し一体化する積層工程と、
前記積層工程で得られた積層基板を、前記帯状導体パターンを横断する向きで切断するスライス工程と、
前記スライス工程で得られた積層スライス体の切断面に露出した前記帯状導体パターンの端部同士を接続する架橋導体パターンを当該切断面に形成する架橋導体形成工程と、
前記帯状導体パターン及び前記架橋導体パターンからなるヘリカルコイルを少なくとも１個以上有するように、前記積層スライス体を個品チップに分離する分離工程とを備えることを特徴としている。
前記積層工程で得られた積層基板を、前記帯状導体パターンを横断する向きで切断するスライス工程と、
前記スライス工程で得られた積層スライス体の切断面に露出した前記帯状導体パターンの端部同士を接続する架橋導体パターンを当該切断面に形成する架橋導体形成工程と、
前記帯状導体パターン及び前記架橋導体パターンからなるヘリカルコイルを少なくとも１個以上有するように、前記積層スライス体を個品チップに分離する分離工程とを備えることを特徴としている。
本願請求項４の発明に係るインダクティブデバイスの製造方法は、芯材を有する有機コア基板の片面に複数の帯状導体パターン及び該帯状導体パターンを覆う絶縁層を形成し、これを接着層を介して複数枚重ねて加圧し一体化する積層工程と、
前記積層工程で得られた積層基板を、前記帯状導体パターンを横断する向きで切断するスライス工程と、
前記スライス工程で得られた積層スライス体の切断面に露出した前記帯状導体パターンの端部同士を接続する架橋導体パターンを当該切断面に形成する架橋導体形成工程と、
前記帯状導体パターン及び前記架橋導体パターンからなるヘリカルコイルを少なくとも１個以上有するように、前記積層スライス体を個品チップに分離する分離工程とを備えることを特徴としている。
前記積層工程で得られた積層基板を、前記帯状導体パターンを横断する向きで切断するスライス工程と、
前記スライス工程で得られた積層スライス体の切断面に露出した前記帯状導体パターンの端部同士を接続する架橋導体パターンを当該切断面に形成する架橋導体形成工程と、
前記帯状導体パターン及び前記架橋導体パターンからなるヘリカルコイルを少なくとも１個以上有するように、前記積層スライス体を個品チップに分離する分離工程とを備えることを特徴としている。
本願請求項５の発明に係るインダクティブデバイスの製造方法は、請求項２，３又は４において、前記絶縁層を研磨処理して厚さを調整することを特徴としている。
本願請求項６の発明に係るインダクティブデバイスの製造方法は、請求項３又は４において、前記芯材を有する有機コア基板の前記帯状導体パターンの無い面を研磨処理して厚さを調整することを特徴としている。
本願請求項７の発明に係るインダクティブデバイスの製造方法は、請求項１，２，３，４，５又は６において、前記スライス工程の後、スライス面を研磨処理して厚さを調整することを特徴としている。
本願請求項８の発明に係るインダクティブデバイスの製造方法は、請求項１，２，３，４，５，６又は７において、前記芯材を有する有機コア基板は、前記帯状導体パターンが転写されて設けられていることを特徴としている。
本願請求項９の発明に係るインダクティブデバイスの製造方法は、表裏面に複数の帯状導体パターンを形成した無機焼結体コア基板を、プリプレグ又は接着シートの絶縁層を介して複数枚重ねて加圧し一体化する積層工程と、
前記積層工程で得られた積層基板を、前記帯状導体パターンを横断する向きで切断するスライス工程と、
前記スライス工程で得られた積層スライス体の切断面に露出した前記帯状導体パターンの端部同士を接続する架橋導体パターンを当該切断面に形成する架橋導体形成工程と、
前記帯状導体パターン及び前記架橋導体パターンからなるヘリカルコイルを少なくとも１個以上有するように、前記積層スライス体を個品チップに分離する分離工程とを備えることを特徴としている。
前記積層工程で得られた積層基板を、前記帯状導体パターンを横断する向きで切断するスライス工程と、
前記スライス工程で得られた積層スライス体の切断面に露出した前記帯状導体パターンの端部同士を接続する架橋導体パターンを当該切断面に形成する架橋導体形成工程と、
前記帯状導体パターン及び前記架橋導体パターンからなるヘリカルコイルを少なくとも１個以上有するように、前記積層スライス体を個品チップに分離する分離工程とを備えることを特徴としている。
本願請求項１０の発明に係るインダクティブデバイスの製造方法は、表裏面に複数の帯状導体パターンを形成した無機焼結体コア基板の前記表裏面に前記複数の帯状導体パターンを覆う絶縁層を形成し、これを、接着層を介して複数枚重ねて加圧し一体化する積層工程と、
前記積層工程で得られた積層基板を、前記帯状導体パターンを横断する向きで切断するスライス工程と、
前記スライス工程で得られた積層スライス体の切断面に露出した前記帯状導体パターンの端部同士を接続する架橋導体パターンを当該切断面に形成する架橋導体形成工程と、
前記帯状導体パターン及び前記架橋導体パターンからなるヘリカルコイルを少なくとも１個以上有するように、前記積層スライス体を個品チップに分離する分離工程とを備えることを特徴としている。
前記積層工程で得られた積層基板を、前記帯状導体パターンを横断する向きで切断するスライス工程と、
前記スライス工程で得られた積層スライス体の切断面に露出した前記帯状導体パターンの端部同士を接続する架橋導体パターンを当該切断面に形成する架橋導体形成工程と、
前記帯状導体パターン及び前記架橋導体パターンからなるヘリカルコイルを少なくとも１個以上有するように、前記積層スライス体を個品チップに分離する分離工程とを備えることを特徴としている。
本願請求項１１の発明に係るインダクティブデバイスの製造方法は、片面に複数の帯状導体パターンを形成した無機焼結体コア基板を、プリプレグ又は接着シートの絶縁層を介して複数枚重ねて加圧し一体化する積層工程と、
前記積層工程で得られた積層基板を、前記帯状導体パターンを横断する向きで切断するスライス工程と、
前記スライス工程で得られた積層スライス体の切断面に露出した前記帯状導体パターンの端部同士を接続する架橋導体パターンを当該切断面に形成する架橋導体形成工程と、
前記帯状導体パターン及び前記架橋導体パターンからなるヘリカルコイルを少なくとも１個以上有するように、前記積層スライス体を個品チップに分離する分離工程とを備えることを特徴としている。
前記積層工程で得られた積層基板を、前記帯状導体パターンを横断する向きで切断するスライス工程と、
前記スライス工程で得られた積層スライス体の切断面に露出した前記帯状導体パターンの端部同士を接続する架橋導体パターンを当該切断面に形成する架橋導体形成工程と、
前記帯状導体パターン及び前記架橋導体パターンからなるヘリカルコイルを少なくとも１個以上有するように、前記積層スライス体を個品チップに分離する分離工程とを備えることを特徴としている。
本願請求項１２の発明に係るインダクティブデバイスの製造方法は、片面に複数の帯状導体パターンを形成した無機焼結体コア基板の前記片面に前記複数の帯状導体パターンを覆う絶縁層を形成し、これを、接着層を介して複数枚重ねて加圧し一体化する積層工程と、
前記積層工程で得られた積層基板を、前記帯状導体パターンを横断する向きで切断するスライス工程と、
前記スライス工程で得られた積層スライス体の切断面に露出した前記帯状導体パターンの端部同士を接続する架橋導体パターンを当該切断面に形成する架橋導体形成工程と、
前記帯状導体パターン及び前記架橋導体パターンからなるヘリカルコイルを少なくとも１個以上有するように、前記積層スライス体を個品チップに分離する分離工程とを備えることを特徴としている。
前記積層工程で得られた積層基板を、前記帯状導体パターンを横断する向きで切断するスライス工程と、
前記スライス工程で得られた積層スライス体の切断面に露出した前記帯状導体パターンの端部同士を接続する架橋導体パターンを当該切断面に形成する架橋導体形成工程と、
前記帯状導体パターン及び前記架橋導体パターンからなるヘリカルコイルを少なくとも１個以上有するように、前記積層スライス体を個品チップに分離する分離工程とを備えることを特徴としている。
本願請求項１３の発明に係るインダクティブデバイスの製造方法は、芯材を有する有機コア基板の表裏面に複数の帯状導体パターンを形成したものと、無機焼結体コア基板とを接着性絶縁層を介して交互に複数枚重ねて加圧し一体化する積層工程と、
前記積層工程で得られた積層基板を、前記帯状導体パターンを横断する向きで切断するスライス工程と、
前記スライス工程で得られた積層スライス体の切断面に露出した前記帯状導体パターンの端部同士を接続する架橋導体パターンを当該切断面に形成する架橋導体形成工程と、
前記帯状導体パターン及び前記架橋導体パターンからなるヘリカルコイルを少なくとも１個以上有するように、前記積層スライス体を個品チップに分離する分離工程とを備えることを特徴としている。
前記積層工程で得られた積層基板を、前記帯状導体パターンを横断する向きで切断するスライス工程と、
前記スライス工程で得られた積層スライス体の切断面に露出した前記帯状導体パターンの端部同士を接続する架橋導体パターンを当該切断面に形成する架橋導体形成工程と、
前記帯状導体パターン及び前記架橋導体パターンからなるヘリカルコイルを少なくとも１個以上有するように、前記積層スライス体を個品チップに分離する分離工程とを備えることを特徴としている。
本願請求項１４の発明に係るインダクティブデバイスの製造方法は、請求項９，１０，１１，１２又は１３において、前記絶縁層を研磨処理して厚さを調整することを特徴としている。
本願請求項１５の発明に係るインダクティブデバイスの製造方法は、請求項１１又は１２において、前記無機焼結体コア基板の前記帯状導体パターンの無い面を研磨処理して厚さを調整することを特徴としている。
本願請求項１６の発明に係るインダクティブデバイスの製造方法は、請求項９，１０，１１，１２，１３，１４又は１５において、前記スライス工程の後、スライス面を研磨処理して厚さを調整することを特徴としている。
本願請求項１７の発明に係るインダクティブデバイスの製造方法は、請求項９，１０，１１，１２，１３，１４，１５又は１６において、前記無機焼結体は、多孔質セラミックであることを特徴としている。
本願請求項１８の発明に係るインダクティブデバイスの製造方法は、請求項９，１０，１１，１２，１３，１４，１５又は１６において、前記無機焼結体は、磁性体であることを特徴としている。
本発明によれば、高性能、狭公差のインダクティブデバイスを高い歩留まりで量産性良く作製可能である。
また、コア基板として無機焼結体コア基板を用いる場合、コア基板の温度による収縮、反り等による変形が小さく、寸法安定性に優れているので、特に積層時における位置ずれを抑えることができ、歩留まりが良好となり、コスト削減を実現できる。また、無機焼結体コア基板として多孔質セラミックを用いる場合、切削性が良く、有機基板のみと比べて基板の強度が高く、ハンドリングが良好となる。さらに、無機焼結体コア基板として磁性体を用いる場合、透磁率を高くすることができるので、トランスを構成する場合等においてヘリカルコイル相互の結合を強くすることができる利点がある。
以下、本発明を実施するための最良の形態として、インダクティブデバイスの製造方法の実施の形態を図面に従って説明する。
図１及び図２で本発明の第１の実施の形態を説明する。まず、図１（Ａ）のように、帯状導体作製工程では、芯材を有する有機コア基板１を用意し、その基板１に複数個所形成された表裏アライメント用スルーホール９を利用して、基板１の表裏面に複数の平行帯状導体パターン２を形成する。
芯材を有する有機コア基板１は、ガラスクロス、ケプラー等の樹脂クロス、フッ素樹脂（商品名：テフロン）の多孔質シート等の芯材に樹脂を含浸させたものであり、樹脂板を芯材で補強したものである。また、樹脂に例えば線膨張係数の制御や電気的特性の向上を目的として、球状シリカフィラーを添加したもの、チタン酸バリウム等の強誘電体粉末を添加したもの、フェライト粉末を添加したもの（複合フェライト）等も好ましく用いられる。樹脂の種類は高周波コイル等の高周波部品にはビニルベンジル樹脂のような高Ｑ、低誘電率材が好ましい。
前記複数の平行帯状導体パターン２の形成は、サブトラクティブ法、セミアディティブ法、転写などのフルアディティブ法等による導体層のパターニング方法で行う。前記サブトラクティブ法は導体層上に帯状導体パターン２に対応したレジスト層を形成し、レジスト層で被覆されていない導体層をエッチングにより除去する方法であり、プリント配線基板の製法で最も一般的な方法である。また、前記セミアディティブ法は下地導体層上にレジスト層を形成して、帯状導体パターン２に対応した下地導体層部分を露出させ、電気めっきにより帯状導体パターン２となる導体層を所望の厚さに形成後、不要な下地導体層部分を除去する方法である。
次に、図１（Ｂ）のように、積層工程では、芯材を有する有機コア基板１の表裏面に複数の平行帯状導体パターン２を形成したものを、層間絶縁層（プリプレグ、接着シート）３を介して複数枚積み重ね（但し、導体パターン２が露出しないように最下層と最上層にも絶縁層を設ける）、加熱、加圧して積層一体化し、積層基板１０を得る。層間絶縁層３及び最下層と最上層の絶縁層の材質はコア基板１と同様でもよく、層間絶縁層３には芯材はあっても無くともよい。
前記積層工程では、層間絶縁層３となるプリプレグ又は接着シートと基板１を交互に積み重ねて、熱プレスもしくは真空プレスで一括積層するが、基板１は上から見て正確に重なるようにアライメントを行う必要がある。アライメントの方法としては、ピンアライメント、画像によるアライメント、基板１の外形寸法を正確に出してこの内の少なくとも２辺を高精度に形成されたアライメントの型に押し当てる等によってなされる。プリプレグとしては、例えばガラスクロス入りビニルベンジル樹脂、接着シートとしては適度に流動性を有する（導体パターン２の凹凸を吸収できる）日立化成社製接着フィルムＧＦ３６００等が好適に使用できる。なお、層間絶縁層３となるプリプレグ又は接着シートの厚みは出来るだけ薄い方が、積層方向のピッチ精度の向上の為には好ましい。
前記積層工程の後、図１（Ｃ）のようにスライス工程において、前記積層工程で得た積層基板をマルチワイヤーソー、マルチブレードソー等の切断手段で帯状導体パターン２を横断する切断線Ｐで切断し、積層スライス体２０を作製する。
次に、図２（Ａ）のように、架橋導体形成工程にて積層スライス体２０の切断面に露出した帯状導体パターン２の端部同士（基板１の表側のパターンと裏側パターン）を接続する架橋導体パターン２１を表裏両面にそれぞれ形成する。ここで、架橋導体パターン２１は基板表裏１の帯状導体パターン２と共にヘリカルコイルを構成するものであり、架橋導体パターン２１の形成は、帯状導体パターン２の場合と同様の、サブトラクティブ法、セミアディティブ法、あるいはフルアディティブ法等による導体層のパターニングで行うことができる。
そして、架橋導体パターン２１の形成後の積層スライス体２０の表裏面を覆うように、図２（Ｂ）の保護層形成工程にて保護層２５を設ける。保護層２５はエポキシ、ビニルベンジル、ポリイミド等の樹脂やこれに石英等のフィラーを入れたものが好ましく、熱膨張等に配慮すると有機コア基板１と同様の材質がより好ましい。保護層２５には後工程で形成する端子電極とヘリカルコイル間の接続のために、ヘリカルコイル端部となる架橋導体パターン２１の端部を露出させるビアホール２６を形成する。ビアホール２６の形成方法はレーザー加工、サンドブラスト加工、あるいはダイサーで直線状の溝を形成する工法等が好ましく用いられる。また、保護層２５に感光性のエポキシ又はポリイミド樹脂を用いてフォトリソグラフィー法にてビアホール２６を形成するのも、位置精度または、量産性を考慮した場合好ましい。
その後、図２（Ｃ）の端子電極形成工程にて前記架橋導体パターン２１の端部に接続する端子電極３０を帯状導体パターン２や架橋導体パターン２１の形成に準ずる工法、例えばサブトラクティブ法、セミアディティブ法、フルアディティブ法等で形成する。
そして、図２（Ｄ）のチップ分離工程において、ダイシングソー等の切断手段にて１個（又は複数個）のヘリカルコイルを有するインダクティブデバイスの個品チップ４０に切断線Ｑ１，Ｑ２で切断、分離する。
チップ４０に分離後、端子電極３０のバレル電気めっき処理により、例えば、ニッケル、錫の順に電気めっき層を形成する。
なお、電気めっき処理は、チップ分離前に、端子電極形成工程の端子電極３０の形成に引き続いて実施してもよい。
前記帯状導体パターン２及び架橋導体パターン２１の種類は、金、銀、銅、アルミ等が挙げられるが、電気抵抗及び量産時のコストを考慮すると銅が好ましい。
この第１の実施の形態によれば、次の通りの効果を得ることができる。
（１）下記の理由でインダクティブデバイスのインダクタンス値が狭公差である。
ａ． 芯材を有する有機コア基板１であるため、基板の硬化収縮が小さく、寸法安定性に優れ、基板厚さバラツキが少なくなり、基板両面に帯状導体パターン２を形成したことと相俟ってヘリカルコイルの内径が一定となる。
ｂ． 芯材を有する有機コア基板１の平面方向（厚さと垂直の方向）の収縮が小さく、コイルピッチ精度が良好である。
ａ． 芯材を有する有機コア基板１であるため、基板の硬化収縮が小さく、寸法安定性に優れ、基板厚さバラツキが少なくなり、基板両面に帯状導体パターン２を形成したことと相俟ってヘリカルコイルの内径が一定となる。
ｂ． 芯材を有する有機コア基板１の平面方向（厚さと垂直の方向）の収縮が小さく、コイルピッチ精度が良好である。
（２）下記の理由で歩留まりが良い。
芯材を有する有機コア基板１は上述のように厚さバラツキが少なく、基板平面方向の収縮が小さいため、芯材を有する有機コア基板１に形成されたインダクティブデバイスとなる素子のＸ方向及びＹ方向の配列ピッチの精度が良い。
芯材を有する有機コア基板１は上述のように厚さバラツキが少なく、基板平面方向の収縮が小さいため、芯材を有する有機コア基板１に形成されたインダクティブデバイスとなる素子のＸ方向及びＹ方向の配列ピッチの精度が良い。
（３）下記の理由で量産性に優れる。
ａ． 歩留まりが良好である。
ｂ． 芯材を有する有機コア基板１を用いているため、基板強度が良好であり工程内の基板の割れを防止出来る。
ａ． 歩留まりが良好である。
ｂ． 芯材を有する有機コア基板１を用いているため、基板強度が良好であり工程内の基板の割れを防止出来る。
図３及び図４で本発明の第２の実施の形態を説明する。まず、図３（Ａ）のように、帯状導体作製工程では、コア基板１Ａを用意し、その基板１Ａの片面に複数の平行帯状導体パターン２を形成する。
コア基板１Ａは樹脂板、あるいはガラスクロス、ケプラー等の樹脂クロス、フッ素樹脂（商品名：テフロン）の多孔質シート等の芯材に樹脂を含浸させてなる、樹脂板を芯材で補強したものを使用できる。また、主材質である樹脂に例えば線膨張係数の制御や電気的特性の向上を目的として、球状シリカフィラーを添加したもの、チタン酸バリウム等の強誘電体粉末を添加したもの、フェライト粉末を添加したもの（複合フェライト）等も好ましく用いられる。樹脂の種類は高周波コイル等の高周波部品にはビニルベンジル樹脂のような高Ｑ、低誘電率材が好ましい。また、コア基板１Ａとして、石英、ガラス、アルミナ、フェライト等の無機質の基板を用いても良い。さらに、高周波での用途でない場合はパーマロイ基板、及びパーマロイの薄いシートを薄い絶縁層を介して積層したもののような、金属製の基板を用いることもできる。但し、金属製基板の場合、帯状導体パターン２を設ける側に絶縁性の接着シートを設けておく。
前記複数の平行帯状導体パターン２の形成は、前述の第１の実施の形態と同様の工法で行うことができる。
次に、図３（Ｂ）のように、積層工程では、コア基板１Ａの片面に複数の平行帯状導体パターン２を形成したものを、層間絶縁層（プリプレグ、接着シート）３を介して複数枚積み重ね（但し、導体パターン２が露出しないように最上層にも絶縁層を設ける）、加熱、加圧して積層一体化し、積層基板１０Ａを得る。コア基板１Ａが有機材質であるとき、層間絶縁層３の材質はコア基板１Ａと同様でよい。層間絶縁層３が樹脂層の場合、芯材はあっても無くともよい。また、層間絶縁層３に無機材質を用いる場合は、両側に薄い絶縁性接着シートを挟んで積層する。ここで用いる接着シートとしては適度に流動性のある（導体パターン２の凹凸を吸収できる）日立化成社製接着フィルムＧＦ３６００等が好適に使用できる。積層工程のその他の条件は前述の第１の実施の形態と同様でよい。
前記積層工程の後、図３（Ｃ）のようにスライス工程において、前記積層工程で得た積層基板をマルチワイヤーソー、マルチブレードソー等の切断手段で帯状導体パターン２を横断する切断線Ｐで切断し、積層スライス体２０Ａを作製する。
次に、図４（Ａ）のように、架橋導体形成工程にて積層スライス体２０Ａの切断面に露出した帯状導体パターン２の端部同士（上下１組のコア基板１Ａのパターン同士）を接続する架橋導体パターン２１を形成する。ここで、架橋導体パターン２１は対をなす２枚のコア基板１Ａの帯状導体パターン２と共にヘリカルコイルを構成するものであり、架橋導体パターン２１の形成は、帯状導体パターン２の場合と同様の、サブトラクティブ法、セミアディティブ法、あるいはフルアディティブ法等による導体層のパターニングで行うことができる。
以後、図４（Ｂ）の保護層形成工程、同図（Ｃ）の端子電極形成工程及び同図（Ｄ）のチップ分離工程は第１の実施の形態と同様に行うことができる。但し、チップ分離工程において、第１の実施の形態では層間絶縁層の部分を切断したが、この第２の実施の形態ではコア基板１Ａの厚みの中間位置を切断線Ｑ１で切断する。その他は、第１の実施の形態と同一又は相当部分に同一の符号を付して詳細は省略する。
この第２の実施の形態によれば、コア基板１Ａの片面のみに帯状導体パターン２を形成すればよく、工程の簡素化が図れる。また、基板両面に帯状導体パターン２を形成した場合に問題となる、表裏の導体パターンのアライメントのずれに起因する歩留まり低下を避けることができる。
なお、第２の実施の形態における積層工程での積層方法としては、コア基板の片面に平行帯状導体パターンを形成したものを、当該平行帯状導体パターンを形成している面を交互に反転して積層することも可能である。
図５及び図６で本発明の第３の実施の形態を説明する。まず、図５（Ａ）のように、帯状導体作製工程では、芯材を有する有機コア基板１を用意し、その有機コア基板１に複数個所形成された表裏アライメント用スルーホール９を利用して、有機コア基板１の表裏面に複数の平行帯状導体パターン２を形成する。この工程は第１の実施の形態と同様である。
次に、図５（Ｂ）のように、第１積層工程では、前記帯状導体作製工程で平行帯状導体パターン２が表裏に形成された有機コア基板１に対して、その表裏に層間絶縁層（プリプレグ、あるいは接着シート）４を重ねて加圧、加熱等を施して積層一体化し、基板表裏が層間絶縁層４で覆われた積層体５を作製する。層間絶縁層４は、プリプレグとしては、例えばビニルベンジル樹脂を用いたもの、あるいは、接着シートとしては適度に流動性を有する（導体パターン２の凹凸を吸収できる）もの、例えば日立化成社製接着フィルムＧＦ３６００等が好適に使用できる。なお、積層体５上下面は互いに平行な平面に形成され、また積層体５の厚み精度を出すために、必要に応じて研磨処理を施すことも好ましい。
その後、図５（Ｃ）のように、第２積層工程において、積層体５と接着層となる接着シート６とを交互に積み重ねて、熱プレスもしくは真空プレスで一括積層し積層基板１０Ｂを作製する。その際、積層体５は上から見て正確に重なるようにアライメントを行う必要がある。アライメントの方法は第１の実施の形態と同様に行うことができる。
この第２積層工程において使用する接着シート６の材質はプレス時に出来るだけ流動性のないものが好ましい。このために、例えば接着シートの樹脂の硬化度を上げる等の手法が適用出来る。この接着シート６には、流動性の少ない日立化成社製接着フィルムＧＦ３５００等が好適に使用できる。なお、接着シート６の厚みは出来るだけ薄い方が積層方向のピッチ精度の向上の為（架橋導体パターン２１の位置合わせの為）には好ましい。さらに、接着シート６として導電性を有するものを使用しても良い。例を挙げると真鍮またはアルミ基板の表裏面に薄く接着剤を塗布したもの等がある。これにより工程内の基板及び積層体の機械的強度をさらに向上させることが可能で、またピッチ精度も良くなる。
以後、図５（Ｄ）のスライス工程、図６（Ａ）の架橋導体形成工程、同図（Ｂ）の保護層形成工程、同図（Ｃ）の端子電極形成工程及び同図（Ｄ）のチップ分離工程は第１の実施の形態と同様に行うことができる。第１の実施の形態と同一又は相当部分に同一の符号を付して詳細は省略する。
この第３の実施の形態によれば、第１積層工程では層間絶縁層４をできるだけ薄くし、当該層間絶縁層形成後の積層体５の厚み精度を高くし（必要ならばグラインダー等による研削、研磨を行い）、かつ第２積層工程では接着シート６をできるだけ薄くかつプレス時の流動性が少ないものを用いることで、積層基板１０Ｂに含まれるインダクティブデバイスとなる素子の積層方向のピッチ精度が良好となり、図６（Ａ）の架橋導体形成工程における架橋導体パターン２１と帯状導体パターン２間の位置ずれが発生しにくくなり、いっそうの歩留まり向上を図り得る。なお、その他の作用効果は第１の実施の形態と同様である。
上記第３の実施の形態は、コア基板片面のみに帯状導体パターンを形成した場合にも適用可能である。この場合、第２の実施の形態と同様に、対をなす上下のコア基板の帯状導体パターン同士を架橋導体パターンで接続後、コア基板の厚み中間位置を切断すればよい。但し、接着層は絶縁性のものに限定される。
図７及び図８で本発明の第４の実施の形態を説明する。まず、図７（Ａ）の帯状導体作製工程では、コア基板７となるプリプレグを用意するとともに、導電性を有する転写用基板に平行帯状導体パターン２をパターンメッキ法で所定厚みで形成しておく。そして、前記転写用基板にプリプレグを重ねて加圧（真空プレス）、加熱し、プリプレグを硬化した後、前記転写用基板を剥離する。これにより、図７（Ａ）のようにコア基板７の片面に平行帯状導体パターン２が転写で形成される。なお、コア基板７は平行帯状導体パターン２を転写するために、転写時においては、半硬化状態となっている樹脂シートやプリプレグを硬化したものである。例えば、ガラスクロス、ケプラー等の樹脂クロス、フッ素樹脂（商品名：テフロン）の多孔質シート等の芯材に樹脂を含浸させたものであり、樹脂板を芯材で補強したものである。また、樹脂に例えば線膨張係数の制御や電気的特性の向上を目的として、球状シリカフィラーを添加したもの、チタン酸バリウム等の強誘電体粉末を添加したもの、フェライト粉末を添加したもの（複合フェライト）等も好ましく用いられる。樹脂の種類は高周波コイル等の高周波部品にはビニルベンジル樹脂のような高Ｑ、低誘電率材が好ましい。この帯状導体作製工程では転写によって平行帯状導体パターン２を転写時に半硬化状態のコア基板７の片面に設けることで、コア基板７の導体パターン２を転写した面を平滑にすることができる。ここで、「平滑」とはＲmaxが１０μｍ以下、好ましくは５μｍ以下、最も好ましくは２μｍ以下の表面状態を示す。
次に、図７（Ｂ）の基板厚さ調整工程では、研磨処理により、コア基板７の導体パターン２を転写した面の反対面を研削、研磨して基板厚みを予め定めた一定厚さに調整する。
次に、図７（Ｃ）のように、積層工程では、コア基板７の片面に複数の平行帯状導体パターン２を形成したものを、接着層となるできるだけ薄い絶縁性接着シート８を介して複数枚積み重ね（但し、導体パターン２が露出しないように最上層にも接着シート８を設ける）、加熱、加圧して積層一体化し、積層基板１０Ｃを得る。前記接着シート８の材質は流動性の少ない日立化成社製接着フィルムＧＦ３５００等が好適に使用できる。
以後、図７（Ｄ）のスライス工程、図８（Ａ）の架橋導体形成工程、同図（Ｂ）の保護層形成工程、同図（Ｃ）の端子電極形成工程及び同図（Ｄ）のチップ分離工程は第２の実施の形態と同様に行うことができ、第２の実施の形態と同一又は相当部分に同一の符号を付して詳細は省略する。
この第４の実施の形態の場合、コア基板７の片面に転写で帯状導体パターン２を設け、かつその帯状導体パターン２を配置した側の面を平滑にし、あわせて基板厚さ調整工程にてコア基板厚みを高精度で一定厚みに管理することができる。
また、コア基板７の両面が平滑となるため、接着シート８として薄く、しかも流動性の少ないものを使用でき、積層工程でのプレス圧も少なくできる。このため、積層方向のピッチ精度が極めて良好であり、第２の実施の形態の作用効果に加えて、積層基板１０Ｃに含まれるインダクティブデバイスとなる素子の積層方向のピッチ精度を極めて良好なものにでき、図８（Ａ）の架橋導体形成工程における架橋導体パターン２１と帯状導体パターン２間の位置ずれが発生しにくくなり、いっそうの歩留まり向上を図り得る。
上記第４の実施の形態における積層工程での積層方法としては、コア基板の片面に平行帯状導体パターンを形成したものを、当該平行帯状導体パターンを形成している面を交互に反転して積層することも可能である。
なお、前述の第１、第２又は第３の実施の形態においても、第４の実施の形態と同様に、転写により帯状導体パターンをコア基板面に形成し、当該コア基板の帯状導体パターン配置側の面を平滑にした構成が可能である。
図１及び図２で本発明の第５の実施の形態を説明する。この第５の実施の形態は芯材を有する有機コア基板の代わりに無機焼結体コア基板を用いるものである。まず、図１（Ａ）のように、帯状導体作製工程では、無機焼結体コア基板１を用意し、その基板１に複数個所形成された表裏アライメント用スルーホール９を利用して、基板１の表裏面に複数の平行帯状導体パターン２を形成する。この場合、コア基板１の焼結後に導体パターン２を形成してもよいし、未焼成コア基板に導体ペーストを設けておき、コア基板１の焼成と同時に導体パターン２を形成してもよい。
無機焼結体コア基板１は、磁気特性に配慮してフェライト等の磁性体を用いたり、製造時の切削性が良好な多孔質セラミック等を用いることができる。
前記複数の平行帯状導体パターン２の形成は、サブトラクティブ法、セミアディティブ法、フルアディティブ法等による導体層のパターニング方法で行う。
次に、図１（Ｂ）のように、積層工程では、無機焼結体コア基板１の表裏面に複数の平行帯状導体パターン２を形成したものを、層間絶縁層（プリプレグ、接着シート）３を介して複数枚積み重ね（但し、導体パターン２が露出しないように最下層と最上層にも絶縁層を設ける）、加熱、加圧して積層一体化し、積層基板１０を得る。層間絶縁層３には芯材はあっても無くともよい。
前記積層工程では、層間絶縁層３となるプリプレグ又は接着シートと基板１を交互に積み重ねて、熱プレスもしくは真空プレスで一括積層するが、基板１は上から見て正確に重なるようにアライメントを行う必要がある。アライメントの方法としては、ピンアライメント、画像によるアライメント、基板１の外形寸法を正確に出してこの内の少なくとも２辺を高精度に形成されたアライメントの型に押し当てる等によってなされる。プリプレグとしては、例えばガラスクロス入りビニルベンジル樹脂、接着シートとしては適度に流動性を有する（導体パターン２の凹凸を吸収できる）日立化成社製接着フィルムＧＦ３６００等が好適に使用できる。なお、層間絶縁層３となるプリプレグ又は接着シートの厚みは出来るだけ薄い方が、積層方向のピッチ精度の向上の為には好ましい。
前記積層工程の後、図１（Ｃ）のようにスライス工程において、前記積層工程で得た積層基板をマルチワイヤーソー、マルチブレードソー等の切断手段で帯状導体パターン２を横断する切断線Ｐで切断し、積層スライス体２０を作製する。
次に、図２（Ａ）のように、架橋導体形成工程にて積層スライス体２０の切断面に露出した帯状導体パターン２の端部同士（基板１の表側のパターンと裏側パターン）を接続する架橋導体パターン２１を表裏両面にそれぞれ形成する。ここで、架橋導体パターン２１は基板表裏１の帯状導体パターン２と共にヘリカルコイルを構成するものであり、架橋導体パターン２１の形成は、帯状導体パターン２の場合と同様の、サブトラクティブ法、セミアディティブ法、あるいはフルアディティブ法等による導体層のパターニングで行うことができる。
そして、架橋導体パターン２１の形成後の積層スライス体２０の表裏面を覆うように、図２（Ｂ）の保護層形成工程にて保護層２５を設ける。保護層２５はエポキシ、ビニルベンジル、ポリイミド等の樹脂やこれに石英等のフィラーを入れたものが好ましい。保護層２５には後工程で形成する端子電極とヘリカルコイル間の接続のために、ヘリカルコイル端部となる架橋導体パターン２１の端部を露出させるビアホール２６を形成する。ビアホール２６の形成方法はレーザー加工、サンドブラスト加工、あるいはダイサーで直線状の溝を形成する工法等が好ましく用いられる。また、保護層２５に感光性のエポキシ又はポリイミド樹脂を用いてフォトリソグラフィー法にてビアホール２６を形成するのも、位置精度または、量産性を考慮した場合好ましい。
その後、図２（Ｃ）の端子電極形成工程にて前記架橋導体パターン２１の端部に接続する端子電極３０を帯状導体パターン２や架橋導体パターン２１の形成に準ずる工法、例えばサブトラクティブ法、セミアディティブ法、フルアディティブ法等で形成する。
そして、図２（Ｄ）のチップ分離工程において、ダイシングソー等の切断手段にて１個（又は複数個）のヘリカルコイルを有するインダクティブデバイスの個品チップ４０に切断線Ｑ１，Ｑ２で切断、分離する。
チップ４０に分離後、端子電極３０のバレル電気めっき処理により、例えば、ニッケル、錫の順に電気めっき層を形成する。
なお、電気めっき処理は、チップ分離前に、端子電極形成工程の端子電極３０の形成に引き続いて実施してもよい。
前記帯状導体パターン２及び架橋導体パターン２１の種類は、金、銀、銅、アルミ等が挙げられるが、電気抵抗及び量産時のコストを考慮すると銅が好ましい。
この第５の実施の形態によれば、次の通りの効果を得ることができる。
（１）下記の理由でインダクティブデバイスのインダクタンス値が狭公差である。
ａ． 無機焼結体コア基板１であるため、基板の硬化収縮が小さく、寸法安定性に優れ、基板厚さバラツキが少なくなり、基板両面に帯状導体パターン２を形成したことと相俟ってヘリカルコイルの内径が一定となる。
ｂ． 無機焼結体コア基板１の平面方向（厚さと垂直の方向）の収縮が小さく、コイルピッチ精度が良好である。
ａ． 無機焼結体コア基板１であるため、基板の硬化収縮が小さく、寸法安定性に優れ、基板厚さバラツキが少なくなり、基板両面に帯状導体パターン２を形成したことと相俟ってヘリカルコイルの内径が一定となる。
ｂ． 無機焼結体コア基板１の平面方向（厚さと垂直の方向）の収縮が小さく、コイルピッチ精度が良好である。
（２）下記の理由で歩留まりが良い。
無機焼結体コア基板１は上述のように厚さバラツキが少なく、基板平面方向の収縮が小さいため、無機焼結体コア基板１に形成されたインダクティブデバイスとなる素子のＸ方向及びＹ方向の配列ピッチの精度が良い。
無機焼結体コア基板１は上述のように厚さバラツキが少なく、基板平面方向の収縮が小さいため、無機焼結体コア基板１に形成されたインダクティブデバイスとなる素子のＸ方向及びＹ方向の配列ピッチの精度が良い。
（３）下記の理由で量産性に優れる。
ａ． 歩留まりが良好である。
ｂ． 無機焼結体コア基板１を用いているため、基板強度が良好であり工程内の基板の割れを防止出来る。
ａ． 歩留まりが良好である。
ｂ． 無機焼結体コア基板１を用いているため、基板強度が良好であり工程内の基板の割れを防止出来る。
図３及び図４で本発明の第６の実施の形態を説明する。まず、図３（Ａ）のように、帯状導体作製工程では、無機焼結体コア基板１Ａを用意し、その無機焼結体コア基板１Ａの片面に複数の平行帯状導体パターン２を形成する。
無機焼結体コア基板１Ａは、フェライトやセラミック等であり、高周波コイル等の高周波部品には高Ｑ、低誘電率材が好ましい。
前記複数の平行帯状導体パターン２の形成は、前述の第１の実施の形態と同様の工法で行うことができる。
次に、図３（Ｂ）のように、積層工程では、無機焼結体コア基板１Ａの片面に複数の平行帯状導体パターン２を形成したものを、層間絶縁層（プリプレグ、接着シート）３を介して複数枚積み重ね（但し、導体パターン２が露出しないように最上層にも絶縁層を設ける）、加熱、加圧して積層一体化し、積層基板１０Ａを得る。層間絶縁層３が樹脂層の場合、芯材はあっても無くともよい。また、層間絶縁層３に無機材質を用いる場合は、両側に薄い絶縁性接着シートを挟んで積層する。ここで用いる接着シートとしては適度に流動性のある（導体パターン２の凹凸を吸収できる）日立化成社製接着フィルムＧＦ３６００等が好適に使用できる。積層工程のその他の条件は前述の第１の実施の形態と同様でよい。
前記積層工程の後、図３（Ｃ）のようにスライス工程において、前記積層工程で得た積層基板をマルチワイヤーソー、マルチブレードソー等の切断手段で帯状導体パターン２を横断する切断線Ｐで切断し、積層スライス体２０Ａを作製する。
次に、図４（Ａ）のように、架橋導体形成工程にて積層スライス体２０Ａの切断面に露出した帯状導体パターン２の端部同士（上下１組のコア基板１Ａのパターン同士）を接続する架橋導体パターン２１を形成する。ここで、架橋導体パターン２１は対をなす２枚のコア基板１Ａの帯状導体パターン２と共にヘリカルコイルを構成するものであり、架橋導体パターン２１の形成は、帯状導体パターン２の場合と同様の、サブトラクティブ法、セミアディティブ法、あるいはフルアディティブ法等による導体層のパターニングで行うことができる。
以後、図４（Ｂ）の保護層形成工程、同図（Ｃ）の端子電極形成工程及び同図（Ｄ）のチップ分離工程は第１の実施の形態と同様に行うことができる。但し、チップ分離工程において、第１の実施の形態では層間絶縁層の部分を切断したが、この第６の実施の形態ではコア基板１Ａの厚みの中間位置を切断線Ｑ１で切断する。その他は、第１の実施の形態と同一又は相当部分に同一の符号を付して詳細は省略する。
この第６の実施の形態によれば、無機焼結体コア基板１Ａの片面のみに帯状導体パターン２を形成すればよく、工程の簡素化が図れる。また、基板両面に帯状導体パターン２を形成した場合に問題となる、表裏の導体パターンのアライメントのずれに起因する歩留まり低下を避けることができる。
なお、第６の実施の形態における積層工程での積層方法としては、コア基板の片面に平行帯状導体パターンを形成したものを、当該平行帯状導体パターンを形成している面を交互に反転して積層することも可能である。
図５及び図６で本発明の第７の実施の形態を説明する。まず、図５（Ａ）のように、帯状導体作製工程では、無機焼結体コア基板１を用意し、その無機焼結体コア基板１に複数個所形成された表裏アライメント用スルーホール９を利用して、無機焼結体コア基板１の表裏面に複数の平行帯状導体パターン２を形成する。この工程は第１の実施の形態と同様である。
次に、図５（Ｂ）のように、第１積層工程では、前記帯状導体作製工程で平行帯状導体パターン２が表裏に形成された無機焼結体コア基板１に対して、その表裏に層間絶縁層（プリプレグ、あるいは接着シート）４を重ねて加圧、加熱等を施して積層一体化し、基板表裏が層間絶縁層４で覆われた積層体５を作製する。層間絶縁層４は、プリプレグとしては、例えばビニルベンジル樹脂を用いたもの、あるいは、接着シートとしては適度に流動性を有する（導体パターン２の凹凸を吸収できる）もの、例えば日立化成社製接着フィルムＧＦ３６００等が好適に使用できる。なお、積層体５上下面は互いに平行な平面に形成され、また積層体５の厚み精度を出すために、必要に応じて研磨処理を施すことも好ましい。
その後、図５（Ｃ）のように、第２積層工程において、積層体５と接着層となる接着シート６とを交互に積み重ねて、熱プレスもしくは真空プレスで一括積層し積層基板１０Ｂを作製する。その際、積層体５は上から見て正確に重なるようにアライメントを行う必要がある。アライメントの方法は第１の実施の形態と同様に行うことができる。
この第２積層工程において使用する接着シート６の材質はプレス時に出来るだけ流動性のないものが好ましい。このために、例えば接着シートの樹脂の硬化度を上げる等の手法が適用出来る。この接着シート６には、流動性の少ない日立化成社製接着フィルムＧＦ３５００等が好適に使用できる。なお、接着シート６の厚みは出来るだけ薄い方が積層方向のピッチ精度の向上の為（架橋導体パターン２１の位置合わせの為）には好ましい。さらに、接着シート６として導電性を有するものを使用しても良い。例を挙げると真鍮またはアルミ基板の表裏面に薄く接着剤を塗布したもの等がある。これにより工程内の基板及び積層体の機械的強度をさらに向上させることが可能で、またピッチ精度も良くなる。
以後、図５（Ｄ）のスライス工程、図６（Ａ）の架橋導体形成工程、同図（Ｂ）の保護層形成工程、同図（Ｃ）の端子電極形成工程及び同図（Ｄ）のチップ分離工程は第１の実施の形態と同様に行うことができる。第５の実施の形態と同一又は相当部分に同一の符号を付して詳細は省略する。
この第７の実施の形態によれば、第１積層工程では層間絶縁層４をできるだけ薄くし、当該層間絶縁層形成後の積層体５の厚み精度を高くし（必要ならばグラインダー等による研削、研磨を行い）、かつ第２積層工程では接着シート６をできるだけ薄くかつプレス時の流動性が少ないものを用いることで、積層基板１０Ｂに含まれるインダクティブデバイスとなる素子の積層方向のピッチ精度が良好となり、図６（Ａ）の架橋導体形成工程における架橋導体パターン２１と帯状導体パターン２間の位置ずれが発生しにくくなり、いっそうの歩留まり向上を図り得る。なお、その他の作用効果は第５の実施の形態と同様である。
上記第７の実施の形態は、無機焼結体コア基板片面のみに帯状導体パターンを形成した場合にも適用可能である。この場合、第２の実施の形態と同様に、対をなす上下のコア基板の帯状導体パターン同士を架橋導体パターンで接続後、コア基板の厚み中間位置を切断すればよい。但し、接着層は絶縁性のものに限定される。
図１０で本発明の第８の実施の形態を説明する。図１０（Ａ）の帯状導体作製工程のように、芯材を有する有機コア基板１の表裏面に複数の平行帯状導体パターン２を形成する。前記コア基板１は、ガラスクロス、ケプラー等の樹脂クロス、フッ素樹脂（商品名：テフロン）の多孔質シート等の芯材に樹脂を含浸させてなる樹脂板を芯材で補強したものを使用できる。また、主材質である樹脂に例えば線膨張係数の制御や電気的特性の向上を目的として、球状シリカフィラーを添加したもの、チタン酸バリウム等の強誘電体粉末を添加したもの、フェライト粉末を添加したもの（複合フェライト）等も好ましく用いられる。樹脂の種類は高周波コイル等の高周波部品にはビニルベンジル樹脂のような高Ｑ、低誘電率材が好ましい。
前記複数の平行帯状導体パターン２の形成は、前述の第１の実施の形態と同様の工法で行うことができる。
次に、図１０（Ｂ）のように、積層工程では、芯材を有する有機コア基板１の表裏面に複数の平行帯状導体パターン２を形成したものと無機焼結体コア基板５０とを、接着性層間絶縁層（接着シート）５１を介して交互に複数枚積み重ね、加熱、加圧して積層一体化し、積層基板６０を得る。
前記積層工程の後、図１０（Ｃ）のようにスライス工程において、前記積層工程で得た積層基板６０をマルチワイヤーソー、マルチブレードソー等の切断手段で帯状導体パターン２を横断する切断線Ｐで切断し、積層スライス体７０を作製する。
次に、図１０（Ｄ）のように、架橋導体形成工程にて積層スライス体７０の切断面に露出した帯状導体パターン２の端部同士を接続する架橋導体パターン２１を形成する。ここで、架橋導体パターン２１は無機焼結体コア基板５０を挟んで対をなす２枚の有機コア基板１の帯状導体パターン２と共にヘリカルコイルを構成するものであり、架橋導体パターン２１の形成は、帯状導体パターン２の場合と同様の、サブトラクティブ法、セミアディティブ法、あるいはフルアディティブ法等による導体層のパターニングで行うことができる。
以後の工程は、第１の実施の形態における図２（Ｂ）,（Ｃ）,（Ｄ）と同様に行うことができる。但し、チップ分離工程において、第１の実施の形態では層間絶縁層の部分を切断したが、この第８の実施の形態では有機コア基板の厚みの中間位置（図１０（Ｄ）の仮想線Ｓ）を切断する。
この第８の実施の形態の場合も、前述した第５の実施の形態と同様の効果が得られる。
図９はコア基板の表裏に形成する帯状導体パターンの例であり、同図（Ａ）は各実施の形態で例示した平行帯状導体パターン２を示す。また、図９（Ｂ）は帯状導体パターン２の変形例であり、端子電極の強度アップの為に基板端部に帯状導体パターンの接続端部となる幅広導体２８を埋め込んだ例である。図９（Ｃ）はインダクティブデバイスが低インダクタンス品の場合で、帯状導体パターン２の中間のものを斜めに配置した別の変形例である。
以下、本発明を実施例で詳述する。
図１及び図２参照：下記に各工程の詳細を示す。
（１）帯状導体作製工程
芯材を有する有機コア基板としてガラスクロス入りビニルベンジル樹脂基板（７６mm角、厚さ３５０μｍ）を用意した。次に有機コア基板の表裏面にそれぞれ平行帯状導体パターンをセミアディティブ工法で銅めっきで作成した。パターンは、導体幅：３５μｍ（端部は１００μｍ）、導体間隔：２０μｍ、導体高さ：３５μｍとした。なお、表裏のアライメントは直径０.２mmの穴を前記基板の２カ所にドリルで開けてアライメントマークとして行った。
芯材を有する有機コア基板としてガラスクロス入りビニルベンジル樹脂基板（７６mm角、厚さ３５０μｍ）を用意した。次に有機コア基板の表裏面にそれぞれ平行帯状導体パターンをセミアディティブ工法で銅めっきで作成した。パターンは、導体幅：３５μｍ（端部は１００μｍ）、導体間隔：２０μｍ、導体高さ：３５μｍとした。なお、表裏のアライメントは直径０.２mmの穴を前記基板の２カ所にドリルで開けてアライメントマークとして行った。
（２）積層工程
上記で帯状導体パターンを作製した有機コア基板と層間絶縁層を交互に積み重ね真空プレスで加熱、加圧して一括積層し積層基板とした。コア基板の積層の枚数はプレス後の厚さが７６mmになるように設定した（１３８枚）。層間絶縁層は２００μｍ厚ガラスクロス入りビニルベンジル樹脂プリプレグを用いた。アライメントは各基板の四隅に直径５mmの穴を平行電極パターンに対して一定の位置に開けてピンアライメントにて行った。
上記で帯状導体パターンを作製した有機コア基板と層間絶縁層を交互に積み重ね真空プレスで加熱、加圧して一括積層し積層基板とした。コア基板の積層の枚数はプレス後の厚さが７６mmになるように設定した（１３８枚）。層間絶縁層は２００μｍ厚ガラスクロス入りビニルベンジル樹脂プリプレグを用いた。アライメントは各基板の四隅に直径５mmの穴を平行電極パターンに対して一定の位置に開けてピンアライメントにて行った。
（３）スライス工程
マルチワイヤーソーで切断後の厚みが０.４５mmになるように前記積層基板を切断し、積層スライス体とした。その後、スライス面の両面を５０μｍずつ研磨処理し、積層スライス体の厚さを３５０μｍに調整した。
マルチワイヤーソーで切断後の厚みが０.４５mmになるように前記積層基板を切断し、積層スライス体とした。その後、スライス面の両面を５０μｍずつ研磨処理し、積層スライス体の厚さを３５０μｍに調整した。
（４）架橋導体形成工程
架橋導体パターンはセミアディティブ工法で銅めっきで作成した。パターンは、導体幅：３５μｍ（端部は１００μｍ）、導体間隔：２０μｍ、導体高さ：３５μｍとした。
架橋導体パターンはセミアディティブ工法で銅めっきで作成した。パターンは、導体幅：３５μｍ（端部は１００μｍ）、導体間隔：２０μｍ、導体高さ：３５μｍとした。
（５）保護層形成工程
５０μｍ厚ビニルベンジル樹脂で保護層を形成した。ビアホールはサンドブラスト法で保護層に形成した。
５０μｍ厚ビニルベンジル樹脂で保護層を形成した。ビアホールはサンドブラスト法で保護層に形成した。
（６）端子電極形成工程
セミアディティブ法によって銅の端子電極を形成した。チップ分離後端子電極上にバレルめっきでニッケル層１μｍ、その上に錫層２μｍ形成した。
セミアディティブ法によって銅の端子電極を形成した。チップ分離後端子電極上にバレルめっきでニッケル層１μｍ、その上に錫層２μｍ形成した。
（７）チップ分離工程
ダイシングで切断した。
ダイシングで切断した。
（８）歩留まりについて
スライス基板を１０枚作製した場合の歩留まりは、工程内歩留まり１００％であり、基板１枚当たり約１万個、基板１０枚で計約１０万個作製したうち１００個をサンプルとして特性検査を行ったときの特性検査歩留まり６５％（主な不良原因はパターンずれによる断線）、一貫歩留まり６５％であった。
工程内歩留まり＝｛（基板投入枚数−ウエハアウト基板枚数）／（基板投入枚数）｝×１００（％）
（ウエハアウト基板枚数：割れ、外観不良等の理由で工程内で除去した基板枚数）
特性検査の判定基準はインダクタンス値：基準値±２％、１ＧＨｚでのＱ≧４５、直流抵抗Ｒdc：基準値±３０％とした。また良品のインダクタンス値（Ｌ値）バラツキは３σ／Ｘで３.２％であった（但し、σ：標準偏差、Ｘ：平均値）。
（一貫歩留まり）＝（工程内歩留まり）×（特性検査歩留まり）
スライス基板を１０枚作製した場合の歩留まりは、工程内歩留まり１００％であり、基板１枚当たり約１万個、基板１０枚で計約１０万個作製したうち１００個をサンプルとして特性検査を行ったときの特性検査歩留まり６５％（主な不良原因はパターンずれによる断線）、一貫歩留まり６５％であった。
工程内歩留まり＝｛（基板投入枚数−ウエハアウト基板枚数）／（基板投入枚数）｝×１００（％）
（ウエハアウト基板枚数：割れ、外観不良等の理由で工程内で除去した基板枚数）
特性検査の判定基準はインダクタンス値：基準値±２％、１ＧＨｚでのＱ≧４５、直流抵抗Ｒdc：基準値±３０％とした。また良品のインダクタンス値（Ｌ値）バラツキは３σ／Ｘで３.２％であった（但し、σ：標準偏差、Ｘ：平均値）。
（一貫歩留まり）＝（工程内歩留まり）×（特性検査歩留まり）
比較例１
実施例１でコア基板に芯材クロスを入れない場合、歩留まりは工程内歩留まり２０％（不良原因は工程内の割れ）、検査歩留まり２０％（主な不良原因はパターンずれによる断線）、一貫歩留まり４％である。また良品のインダクタンス値バラツキは３σ／Ｘで６.７％であった。
実施例１でコア基板に芯材クロスを入れない場合、歩留まりは工程内歩留まり２０％（不良原因は工程内の割れ）、検査歩留まり２０％（主な不良原因はパターンずれによる断線）、一貫歩留まり４％である。また良品のインダクタンス値バラツキは３σ／Ｘで６.７％であった。
図３及び図４参照、下記以外は実施例１と同じ。
（１）帯状導体作製工程
パターニングは片面のみに行った。
パターニングは片面のみに行った。
（２）積層工程
層間絶縁層は５０μｍ厚クロスなしビニルベンジル樹脂プリプレグを用いた。
層間絶縁層は５０μｍ厚クロスなしビニルベンジル樹脂プリプレグを用いた。
（３）歩留まりについて
スライス基板を１０枚作製した場合の歩留まりは、工程内歩留まり１００％、検査歩留まり７２％（主な不良原因はパターンずれによる断線）、一貫歩留まり７２％である。また良品のインダクタンス値バラツキは３σ／Ｘで２.１％であった。実施例１に比べての歩留まりの改善は上下の対をなす帯状導体パターン同士のアライメント精度の向上に起因する。
スライス基板を１０枚作製した場合の歩留まりは、工程内歩留まり１００％、検査歩留まり７２％（主な不良原因はパターンずれによる断線）、一貫歩留まり７２％である。また良品のインダクタンス値バラツキは３σ／Ｘで２.１％であった。実施例１に比べての歩留まりの改善は上下の対をなす帯状導体パターン同士のアライメント精度の向上に起因する。
なお、実施例２における積層工程での積層方法としては、コア基板の片面に平行帯状導体パターンを形成したものを、当該平行帯状導体パターンを形成している面を交互に反転して積層することも可能である。
図５及び図６参照、下記以外は実施例１と同じ。
（１）第１積層工程、
ガラスクロス入りビニルベンジル樹脂基板を１００μｍ厚ビニルベンジル樹脂プリプレグで挟み込んで積層した。両面を４０μｍずつ削り、基板を含む積層体の厚さを４７０μｍに調整した（積層体厚みの精度出しの為）。
ガラスクロス入りビニルベンジル樹脂基板を１００μｍ厚ビニルベンジル樹脂プリプレグで挟み込んで積層した。両面を４０μｍずつ削り、基板を含む積層体の厚さを４７０μｍに調整した（積層体厚みの精度出しの為）。
（２）第２積層工程
エポキシ接着シートは厚さ２０μｍでプレス時に殆ど流動しないタイプ（日立化成社製接着フィルムＧＦ３５００）を使用した。
エポキシ接着シートは厚さ２０μｍでプレス時に殆ど流動しないタイプ（日立化成社製接着フィルムＧＦ３５００）を使用した。
（３）歩留まりについて
スライス基板を１０枚作製した場合の歩留まりは、工程内歩留まり１００％、検査歩留まり８３％（主な不良原因はパターンずれによる断線）、一貫歩留まり８３％である。また良品のインダクタンス値バラツキは３σ／Ｘで１.５％であった。実施例１に比べての歩留まりの改善は、図５及び図６の断面図の縦方向のピッチの精度の向上に起因する。
スライス基板を１０枚作製した場合の歩留まりは、工程内歩留まり１００％、検査歩留まり８３％（主な不良原因はパターンずれによる断線）、一貫歩留まり８３％である。また良品のインダクタンス値バラツキは３σ／Ｘで１.５％であった。実施例１に比べての歩留まりの改善は、図５及び図６の断面図の縦方向のピッチの精度の向上に起因する。
下記以外は実施例３と同じ。
（１）帯状導体作製工程
パターニングは片面のみに行った。
パターニングは片面のみに行った。
（２）第１積層工程、
ガラスクロス入りビニルベンジル樹脂基板の帯状導体作製面に１００μｍ厚ビニルベンジル樹脂プリプレグを積層した。プリプレグ側の面を４０μｍ削り、積層体厚みの精度出しを行った。
ガラスクロス入りビニルベンジル樹脂基板の帯状導体作製面に１００μｍ厚ビニルベンジル樹脂プリプレグを積層した。プリプレグ側の面を４０μｍ削り、積層体厚みの精度出しを行った。
（３）歩留まりについて
スライス基板を１０枚作製した場合の歩留まりは、工程内歩留まり１００％、検査歩留まり８６％（主な不良原因はパターンずれによる断線）、一貫歩留まり８６％である。また良品のインダクタンス値バラツキは３σ／Ｘで１.４％であった。実施例１に比べての歩留まりの改善は、積層体縦方向のピッチの精度の向上に起因する。
スライス基板を１０枚作製した場合の歩留まりは、工程内歩留まり１００％、検査歩留まり８６％（主な不良原因はパターンずれによる断線）、一貫歩留まり８６％である。また良品のインダクタンス値バラツキは３σ／Ｘで１.４％であった。実施例１に比べての歩留まりの改善は、積層体縦方向のピッチの精度の向上に起因する。
なお、実施例４における積層工程での積層方法としては、コア基板の片面に平行帯状導体パターンを形成したものを、当該平行帯状導体パターンを形成している面を交互に反転して積層することも可能である。
図７及び図８参照
（１）帯状導体作製工程
転写用基板としての０.１mm厚（７６mm角）のステンレス薄板（ＳＵＳ３０４材）を用い、その上に平行帯状導体パターンをパターンメッキ法で形成した。パターンは導体幅：３５μｍ（端部は１００μｍ）、導体間隔：２０μｍ、高さ：３５μｍとした。コア基板は１５０μｍ厚ガラスクロス入りビニルベンジル樹脂基板を用いた。このコア基板は、半硬化状（Ｂステージ状）のガラスクロス入りビニルベンジル樹脂プリプレグを上記転写用基板上に重ね、真空プレスにて加圧、加熱し、プリプレグを硬化した後、転写用基板を剥離し、帯状導体パターンを転写して作製した。
転写用基板としての０.１mm厚（７６mm角）のステンレス薄板（ＳＵＳ３０４材）を用い、その上に平行帯状導体パターンをパターンメッキ法で形成した。パターンは導体幅：３５μｍ（端部は１００μｍ）、導体間隔：２０μｍ、高さ：３５μｍとした。コア基板は１５０μｍ厚ガラスクロス入りビニルベンジル樹脂基板を用いた。このコア基板は、半硬化状（Ｂステージ状）のガラスクロス入りビニルベンジル樹脂プリプレグを上記転写用基板上に重ね、真空プレスにて加圧、加熱し、プリプレグを硬化した後、転写用基板を剥離し、帯状導体パターンを転写して作製した。
（２）基板厚さ調整工程
帯状導体パターンのない面を研磨処理し、コア基板の厚さを４００μｍに調整した。
帯状導体パターンのない面を研磨処理し、コア基板の厚さを４００μｍに調整した。
（３）積層工程
厚さ１０μｍのビニルベンジル樹脂製接着シートで真空プレスを行った。
厚さ１０μｍのビニルベンジル樹脂製接着シートで真空プレスを行った。
（４）歩留まりについて
スライス基板を１０枚作製した場合の歩留まりは、工程内歩留まり１００％、検査歩留まり９０％（主な不良原因はパターンずれによる断線）、一貫歩留まり９０％であった。また良品のインダクタンス値バラツキは３σ／Ｘで１.２％であった。実施例１に比べての歩留まりの改善は上下の対をなす帯状導体パターン同士のアライメント精度の向上及び図７及び図８における縦方向のピッチの精度の向上に起因する。
スライス基板を１０枚作製した場合の歩留まりは、工程内歩留まり１００％、検査歩留まり９０％（主な不良原因はパターンずれによる断線）、一貫歩留まり９０％であった。また良品のインダクタンス値バラツキは３σ／Ｘで１.２％であった。実施例１に比べての歩留まりの改善は上下の対をなす帯状導体パターン同士のアライメント精度の向上及び図７及び図８における縦方向のピッチの精度の向上に起因する。
なお、実施例５における積層工程での積層方法としては、コア基板の片面に平行帯状導体パターンを形成したものを、当該平行帯状導体パターンを形成している面を交互に反転して積層することも可能である。
図１０参照：下記に各工程の詳細を示す。
（１）帯状導体作製工程
芯材を有する有機コア基板としてガラスクロス入りビニルベンジル樹脂基板（７０mm角、厚さ２００μｍ）を用意した。次に有機コア基板の表裏面にそれぞれ平行帯状導体パターンをセミアディティブ工法で銅めっきにて作製した。パターンは、導体幅：３５μｍ、導体間隔：２０μｍ、導体高さ：３０μｍとした。なお、表裏のアライメントは、直径０.２mmの穴を前記基板の２箇所にドリルで開けてアライメントマークとして行った。
芯材を有する有機コア基板としてガラスクロス入りビニルベンジル樹脂基板（７０mm角、厚さ２００μｍ）を用意した。次に有機コア基板の表裏面にそれぞれ平行帯状導体パターンをセミアディティブ工法で銅めっきにて作製した。パターンは、導体幅：３５μｍ、導体間隔：２０μｍ、導体高さ：３０μｍとした。なお、表裏のアライメントは、直径０.２mmの穴を前記基板の２箇所にドリルで開けてアライメントマークとして行った。
（２）積層工程
上記で帯状導体パターンを作製した有機コア基板と無機焼結体コア基板とを接着性層間絶縁層（接着シート）を介して交互に複数枚積み重ね、加熱、加圧して積層一体化し、積層基板とした。コア基板の積層の枚数はプレス後の厚さが４０mmになるように設定した（８０枚）。層間絶縁層は５０μｍのエポキシ系接着シートを用いた。無機焼結体コア基板は、フェライト（Ｎｉ−Ｃｏ系）を用いた。アライメントは、各基板の四隅に直径５mmの穴を平行電極パターンに対して一定の位置に開けてピンアライメントにて行った。
上記で帯状導体パターンを作製した有機コア基板と無機焼結体コア基板とを接着性層間絶縁層（接着シート）を介して交互に複数枚積み重ね、加熱、加圧して積層一体化し、積層基板とした。コア基板の積層の枚数はプレス後の厚さが４０mmになるように設定した（８０枚）。層間絶縁層は５０μｍのエポキシ系接着シートを用いた。無機焼結体コア基板は、フェライト（Ｎｉ−Ｃｏ系）を用いた。アライメントは、各基板の四隅に直径５mmの穴を平行電極パターンに対して一定の位置に開けてピンアライメントにて行った。
（３）スライス工程
マルチワイヤーソーで切断後の厚みが０.４５mmになるように前記積層基板を切断し、積層スライス体とした。その後、スライス面の両面を５０μｍずつ研磨処理し、積層スライス体の厚さを３５０μｍに調整した。
マルチワイヤーソーで切断後の厚みが０.４５mmになるように前記積層基板を切断し、積層スライス体とした。その後、スライス面の両面を５０μｍずつ研磨処理し、積層スライス体の厚さを３５０μｍに調整した。
（４）架橋導体形成工程
架橋導体パターンは、セミアディティブ工法で銅めっきにて作製した。パターンは、導体幅：３５μｍ、導体間隔２０μｍ、導体高さ：３０μｍとした。
架橋導体パターンは、セミアディティブ工法で銅めっきにて作製した。パターンは、導体幅：３５μｍ、導体間隔２０μｍ、導体高さ：３０μｍとした。
（５）保護層形成工程
５０μｍ厚ビニルベンジル樹脂で保護層を形成した。ビアホールはサンドブラスト法で保護層に形成した。
５０μｍ厚ビニルベンジル樹脂で保護層を形成した。ビアホールはサンドブラスト法で保護層に形成した。
（６）端子電極形成工程
セミアディティブ工法によって銅の端子電極を形成した。チップ分離後端子電極上にバレルめっきでニッケル層１μｍ、その上に錫層２μｍ形成した。
セミアディティブ工法によって銅の端子電極を形成した。チップ分離後端子電極上にバレルめっきでニッケル層１μｍ、その上に錫層２μｍ形成した。
（７）チップ分離工程
ダイシングで切断した。
ダイシングで切断した。
（８）歩留まりについて
スライス基板を１０枚作製した場合の歩留まりは、工程内歩留まり１００％、検査歩留まり８８％（主な不良原因はパターンずれによる断線）、一貫歩留まり８８％である。また、良品のインダクタンス値バラツキは３σ／Ｘで１.３％であった。実施例１に比べて歩留まりの改善は、図１０断面図の、縦方向のピッチ精度の向上に起因する。
スライス基板を１０枚作製した場合の歩留まりは、工程内歩留まり１００％、検査歩留まり８８％（主な不良原因はパターンずれによる断線）、一貫歩留まり８８％である。また、良品のインダクタンス値バラツキは３σ／Ｘで１.３％であった。実施例１に比べて歩留まりの改善は、図１０断面図の、縦方向のピッチ精度の向上に起因する。
（９）インダクタンス値について
５０ＭＨｚにおけるインダクタンス値は、実施例１のコイルと比較しておよそ１０倍となった。これは、無機焼結体コア基板（Ｎｉ−Ｃｏ系フェライト）を使用したことにより、透磁率が高くなったことに起因する。
５０ＭＨｚにおけるインダクタンス値は、実施例１のコイルと比較しておよそ１０倍となった。これは、無機焼結体コア基板（Ｎｉ−Ｃｏ系フェライト）を使用したことにより、透磁率が高くなったことに起因する。
各実施例及び比較例の基板、電極（帯状導体パターン）、接着方法（積層方法）、歩留まりを以下の表１にまとめて示す。
また、実施例１と実施例６のインダクタンス値を対比したものを以下の表２に示す。
以上本発明の実施の形態及び実施例について説明してきたが、本発明はこれに限定されることなく請求項の記載の範囲内において各種の変形、変更が可能なことは当業者には自明であろう。
１，１Ａ，７，５０ コア基板
２ 平行帯状導体パターン
３ 層間絶縁層
５ 積層体
８ 絶縁性接着シート
９ 表裏アライメント用スルーホール
１０，１０Ａ，１０Ｂ，１０Ｃ，６０ 積層基板
２０，２０Ａ，７０ 積層スライス体
２１ 架橋導体パターン
２５ 保護層
２６ ビアホール
３０ 端子電極
４０ チップ
２ 平行帯状導体パターン
３ 層間絶縁層
５ 積層体
８ 絶縁性接着シート
９ 表裏アライメント用スルーホール
１０，１０Ａ，１０Ｂ，１０Ｃ，６０ 積層基板
２０，２０Ａ，７０ 積層スライス体
２１ 架橋導体パターン
２５ 保護層
２６ ビアホール
３０ 端子電極
４０ チップ
Claims (18)
- 芯材を有する有機コア基板の表裏面に複数の帯状導体パターンを形成し、これをプリプレグ又は接着シートの絶縁層を介して複数枚重ねて加圧し一体化する積層工程と、
前記積層工程で得られた積層基板を、前記帯状導体パターンを横断する向きで切断するスライス工程と、
前記スライス工程で得られた積層スライス体の切断面に露出した前記帯状導体パターンの端部同士を接続する架橋導体パターンを当該切断面に形成する架橋導体形成工程と、
前記帯状導体パターン及び前記架橋導体パターンからなるヘリカルコイルを少なくとも１個以上有するように、前記積層スライス体を個品チップに分離する分離工程とを備えることを特徴とするインダクティブデバイスの製造方法。 - 芯材を有する有機コア基板の表裏面に複数の帯状導体パターン及び該複数の帯状導体パターンを覆う絶縁層を形成し、これを接着層を介して複数枚重ねて加圧し一体化する積層工程と、
前記積層工程で得られた積層基板を、前記帯状導体パターンを横断する向きで切断するスライス工程と、
前記スライス工程で得られた積層スライス体の切断面に露出した前記帯状導体パターンの端部同士を接続する架橋導体パターンを当該切断面に形成する架橋導体形成工程と、
前記帯状導体パターン及び前記架橋導体パターンからなるヘリカルコイルを少なくとも１個以上有するように、前記積層スライス体を個品チップに分離する分離工程とを備えることを特徴とするインダクティブデバイスの製造方法。 - 芯材を有する有機コア基板の片面に複数の帯状導体パターンを形成し、これをプリプレグ又は接着シートの絶縁層を介して複数枚重ねて加圧し一体化する積層工程と、
前記積層工程で得られた積層基板を、前記帯状導体パターンを横断する向きで切断するスライス工程と、
前記スライス工程で得られた積層スライス体の切断面に露出した前記帯状導体パターンの端部同士を接続する架橋導体パターンを当該切断面に形成する架橋導体形成工程と、
前記帯状導体パターン及び前記架橋導体パターンからなるヘリカルコイルを少なくとも１個以上有するように、前記積層スライス体を個品チップに分離する分離工程とを備えることを特徴とするインダクティブデバイスの製造方法。 - 芯材を有する有機コア基板の片面に複数の帯状導体パターン及び該帯状導体パターンを覆う絶縁層を形成し、これを接着層を介して複数枚重ねて加圧し一体化する積層工程と、
前記積層工程で得られた積層基板を、前記帯状導体パターンを横断する向きで切断するスライス工程と、
前記スライス工程で得られた積層スライス体の切断面に露出した前記帯状導体パターンの端部同士を接続する架橋導体パターンを当該切断面に形成する架橋導体形成工程と、
前記帯状導体パターン及び前記架橋導体パターンからなるヘリカルコイルを少なくとも１個以上有するように、前記積層スライス体を個品チップに分離する分離工程とを備えることを特徴とするインダクティブデバイスの製造方法。 - 前記絶縁層を研磨処理して厚さを調整することを特徴とする請求項２，３又は４記載のインダクティブデバイスの製造方法。
- 前記芯材を有する有機コア基板の前記帯状導体パターンの無い面を研磨処理して厚さを調整することを特徴とする請求項３又は４記載のインダクティブデバイスの製造方法。
- 前記スライス工程の後、スライス面を研磨処理して厚さを調整することを特徴とする請求項１，２，３，４，５又は６記載のインダクティブデバイスの製造方法。
- 前記芯材を有する有機コア基板は、前記帯状導体パターンが転写されて設けられている請求項１，２，３，４，５，６又は７記載のインダクティブデバイスの製造方法。
- 表裏面に複数の帯状導体パターンを形成した無機焼結体コア基板を、プリプレグ又は接着シートの絶縁層を介して複数枚重ねて加圧し一体化する積層工程と、
前記積層工程で得られた積層基板を、前記帯状導体パターンを横断する向きで切断するスライス工程と、
前記スライス工程で得られた積層スライス体の切断面に露出した前記帯状導体パターンの端部同士を接続する架橋導体パターンを当該切断面に形成する架橋導体形成工程と、
前記帯状導体パターン及び前記架橋導体パターンからなるヘリカルコイルを少なくとも１個以上有するように、前記積層スライス体を個品チップに分離する分離工程とを備えることを特徴とするインダクティブデバイスの製造方法。 - 表裏面に複数の帯状導体パターンを形成した無機焼結体コア基板の前記表裏面に前記複数の帯状導体パターンを覆う絶縁層を形成し、これを、接着層を介して複数枚重ねて加圧し一体化する積層工程と、
前記積層工程で得られた積層基板を、前記帯状導体パターンを横断する向きで切断するスライス工程と、
前記スライス工程で得られた積層スライス体の切断面に露出した前記帯状導体パターンの端部同士を接続する架橋導体パターンを当該切断面に形成する架橋導体形成工程と、
前記帯状導体パターン及び前記架橋導体パターンからなるヘリカルコイルを少なくとも１個以上有するように、前記積層スライス体を個品チップに分離する分離工程とを備えることを特徴とするインダクティブデバイスの製造方法。 - 片面に複数の帯状導体パターンを形成した無機焼結体コア基板を、プリプレグ又は接着シートの絶縁層を介して複数枚重ねて加圧し一体化する積層工程と、
前記積層工程で得られた積層基板を、前記帯状導体パターンを横断する向きで切断するスライス工程と、
前記スライス工程で得られた積層スライス体の切断面に露出した前記帯状導体パターンの端部同士を接続する架橋導体パターンを当該切断面に形成する架橋導体形成工程と、
前記帯状導体パターン及び前記架橋導体パターンからなるヘリカルコイルを少なくとも１個以上有するように、前記積層スライス体を個品チップに分離する分離工程とを備えることを特徴とするインダクティブデバイスの製造方法。 - 片面に複数の帯状導体パターンを形成した無機焼結体コア基板の前記片面に前記複数の帯状導体パターンを覆う絶縁層を形成し、これを、接着層を介して複数枚重ねて加圧し一体化する積層工程と、
前記積層工程で得られた積層基板を、前記帯状導体パターンを横断する向きで切断するスライス工程と、
前記スライス工程で得られた積層スライス体の切断面に露出した前記帯状導体パターンの端部同士を接続する架橋導体パターンを当該切断面に形成する架橋導体形成工程と、
前記帯状導体パターン及び前記架橋導体パターンからなるヘリカルコイルを少なくとも１個以上有するように、前記積層スライス体を個品チップに分離する分離工程とを備えることを特徴とするインダクティブデバイスの製造方法。 - 芯材を有する有機コア基板の表裏面に複数の帯状導体パターンを形成したものと、無機焼結体コア基板とを接着性絶縁層を介して交互に複数枚重ねて加圧し一体化する積層工程と、
前記積層工程で得られた積層基板を、前記帯状導体パターンを横断する向きで切断するスライス工程と、
前記スライス工程で得られた積層スライス体の切断面に露出した前記帯状導体パターンの端部同士を接続する架橋導体パターンを当該切断面に形成する架橋導体形成工程と、
前記帯状導体パターン及び前記架橋導体パターンからなるヘリカルコイルを少なくとも１個以上有するように、前記積層スライス体を個品チップに分離する分離工程とを備えることを特徴とするインダクティブデバイスの製造方法。 - 前記絶縁層を研磨処理して厚さを調整することを特徴とする請求項９，１０，１１，１２又は１３記載のインダクティブデバイスの製造方法。
- 前記無機焼結体コア基板の前記帯状導体パターンの無い面を研磨処理して厚さを調整することを特徴とする請求項１１又は１２記載のインダクティブデバイスの製造方法。
- 前記スライス工程の後、スライス面を研磨処理して厚さを調整することを特徴とする請求項９，１０，１１，１２，１３，１４又は１５記載のインダクティブデバイスの製造方法。
- 前記無機焼結体は、多孔質セラミックである請求項９，１０，１１，１２，１３，１４，１５又は１６記載のインダクティブデバイスの製造方法。
- 前記無機焼結体は、磁性体である請求項９，１０，１１，１２，１３，１４，１５又は１６記載のインダクティブデバイスの製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003406831A JP3827314B2 (ja) | 2003-03-17 | 2003-12-05 | インダクティブデバイスの製造方法 |
| US10/799,717 US7167071B2 (en) | 2003-03-17 | 2004-03-15 | Inductive device and method for producing the same |
| KR1020040017295A KR100739889B1 (ko) | 2003-03-17 | 2004-03-15 | 인덕티브 디바이스 제조방법 |
| EP04006266A EP1460654B1 (en) | 2003-03-17 | 2004-03-16 | Inductive device and method for producing the same |
| CNB2004100397915A CN1277280C (zh) | 2003-03-17 | 2004-03-17 | 电感器件及其生产方法 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003071196 | 2003-03-17 | ||
| JP2003406831A JP3827314B2 (ja) | 2003-03-17 | 2003-12-05 | インダクティブデバイスの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004304157A JP2004304157A (ja) | 2004-10-28 |
| JP3827314B2 true JP3827314B2 (ja) | 2006-09-27 |
Family
ID=32829000
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003406831A Expired - Fee Related JP3827314B2 (ja) | 2003-03-17 | 2003-12-05 | インダクティブデバイスの製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7167071B2 (ja) |
| EP (1) | EP1460654B1 (ja) |
| JP (1) | JP3827314B2 (ja) |
| KR (1) | KR100739889B1 (ja) |
| CN (1) | CN1277280C (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4682606B2 (ja) * | 2004-12-07 | 2011-05-11 | ソニー株式会社 | インダクタンス素子及びその製造方法、並びに配線基板 |
| RU2431628C2 (ru) * | 2006-08-07 | 2011-10-20 | Мессье-Бугатти | Способ уплотнения пористых изделий |
| JP4609466B2 (ja) * | 2007-09-05 | 2011-01-12 | Ｔｄｋ株式会社 | 積層型電子部品の製造方法 |
| US8023269B2 (en) * | 2008-08-15 | 2011-09-20 | Siemens Energy, Inc. | Wireless telemetry electronic circuit board for high temperature environments |
| JP5304476B2 (ja) * | 2009-06-23 | 2013-10-02 | 株式会社村田製作所 | 電子部品の製造方法及び製造装置 |
| US8093982B2 (en) * | 2010-03-25 | 2012-01-10 | Qualcomm Incorporated | Three dimensional inductor and transformer design methodology of glass technology |
| TW201232573A (en) * | 2011-01-28 | 2012-08-01 | Bing-Li Lai | Plasma choking method and plasma choke coil |
| JP6215518B2 (ja) * | 2011-08-26 | 2017-10-18 | ローム株式会社 | 磁性金属基板およびインダクタンス素子 |
| KR20130076246A (ko) | 2011-12-28 | 2013-07-08 | 삼성전기주식회사 | 공통 모드 필터 및 그 제조 방법 |
| JP5674077B2 (ja) | 2012-09-25 | 2015-02-25 | 株式会社村田製作所 | インダクタ素子 |
| US20150332839A1 (en) * | 2012-12-21 | 2015-11-19 | Robert Bosch Gmbh | Inductive charging coil device |
| DE102013114155B4 (de) | 2013-12-16 | 2015-10-22 | Infineon Technologies Ag | Verfahren zum Herstellen einer Chipanordnung und Chipanordnungen |
| CN103887034B (zh) * | 2014-02-27 | 2016-01-27 | 浙江晶盛机电股份有限公司 | 一种cusp磁场发生装置线圈的加工方法 |
| CN105206411B (zh) | 2014-06-23 | 2018-03-30 | 乾坤科技股份有限公司 | 具有分散式气隙的磁芯部件的制作方法 |
| US9954510B2 (en) * | 2014-11-28 | 2018-04-24 | Samsung Electro-Mechanics Co., Ltd. | Common mode filter |
| CN105551712B (zh) * | 2016-03-11 | 2017-07-18 | 深圳市固电电子有限公司 | 一种片式陶瓷电感器及其制作方法 |
| EP3474298B1 (en) * | 2016-06-21 | 2021-06-02 | Nissan Motor Co., Ltd. | Inductor |
| KR102450597B1 (ko) * | 2017-09-29 | 2022-10-07 | 삼성전기주식회사 | 코일 부품 및 그의 제조방법 |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3992691A (en) * | 1975-07-02 | 1976-11-16 | Cubic Corporation | Electronic circuit board flat coil inductor |
| JPS5821807A (ja) | 1981-07-31 | 1983-02-08 | Tdk Corp | チツプインダクタ及びその製造方法 |
| JPH03177376A (ja) * | 1989-12-04 | 1991-08-01 | Japan Gore Tex Inc | セラミック基板 |
| US5349743A (en) * | 1991-05-02 | 1994-09-27 | At&T Bell Laboratories | Method of making a multilayer monolithic magnet component |
| JP3642110B2 (ja) | 1996-06-11 | 2005-04-27 | 松下電器産業株式会社 | 電子部品の製造方法 |
| JPH1145809A (ja) | 1997-07-24 | 1999-02-16 | Taiyo Yuden Co Ltd | 積層インダクタンス素子とその製造方法 |
| US6135078A (en) * | 1997-11-18 | 2000-10-24 | Denso Corporation | Variable valve timing control apparatus for an internal combustion engine |
| DE19817852B4 (de) | 1998-04-22 | 2009-04-16 | Theodor Dr. Doll | Nutzenfertigung von Induktivitäten mit Mikrotechniken |
| GB2348321A (en) | 1999-03-23 | 2000-09-27 | Mitel Semiconductor Ltd | A laminated transformer and a method of its manufacture |
| JP2001023822A (ja) * | 1999-07-07 | 2001-01-26 | Tdk Corp | 積層フェライトチップインダクタアレイおよびその製造方法 |
| EP1295169B1 (en) * | 2000-05-24 | 2008-06-25 | Schott North America, Inc. | Electrode for electrochromic devices |
| JP2001345212A (ja) * | 2000-05-31 | 2001-12-14 | Tdk Corp | 積層電子部品 |
| JP2002124415A (ja) | 2000-10-17 | 2002-04-26 | Tdk Corp | 高周波用基板及びその製造方法 |
| US6864774B2 (en) * | 2000-10-19 | 2005-03-08 | Matsushita Electric Industrial Co., Ltd. | Inductance component and method of manufacturing the same |
| JP2002134321A (ja) | 2000-10-23 | 2002-05-10 | Tdk Corp | 高周波コイル及びその製造方法 |
| JP2002324729A (ja) | 2001-02-22 | 2002-11-08 | Tdk Corp | 電子部品とその製造方法 |
| JP2002262372A (ja) | 2001-03-01 | 2002-09-13 | Matsushita Electric Ind Co Ltd | 遠隔操作方法および遠隔操作装置および遠隔操作対象機器 |
| US6387747B1 (en) * | 2001-05-31 | 2002-05-14 | Chartered Semiconductor Manufacturing Ltd. | Method to fabricate RF inductors with minimum area |
| JP2003077726A (ja) | 2001-08-30 | 2003-03-14 | Fdk Corp | チップ型インダクタ及びその製造方法 |
| JP2003197427A (ja) | 2001-12-25 | 2003-07-11 | Tdk Corp | インダクタンス素子 |
| JP2003197426A (ja) | 2001-12-25 | 2003-07-11 | Tdk Corp | インダクタンス素子を含む複合電子部品 |
-
2003
- 2003-12-05 JP JP2003406831A patent/JP3827314B2/ja not_active Expired - Fee Related
-
2004
- 2004-03-15 US US10/799,717 patent/US7167071B2/en not_active Expired - Lifetime
- 2004-03-15 KR KR1020040017295A patent/KR100739889B1/ko active IP Right Grant
- 2004-03-16 EP EP04006266A patent/EP1460654B1/en not_active Expired - Fee Related
- 2004-03-17 CN CNB2004100397915A patent/CN1277280C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004304157A (ja) | 2004-10-28 |
| KR20040082290A (ko) | 2004-09-24 |
| EP1460654A1 (en) | 2004-09-22 |
| KR100739889B1 (ko) | 2007-07-13 |
| US20050151613A1 (en) | 2005-07-14 |
| CN1277280C (zh) | 2006-09-27 |
| US7167071B2 (en) | 2007-01-23 |
| CN1530972A (zh) | 2004-09-22 |
| EP1460654B1 (en) | 2011-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3827314B2 (ja) | インダクティブデバイスの製造方法 | |
| JP4010920B2 (ja) | インダクティブ素子の製造方法 | |
| JP3800540B2 (ja) | インダクタンス素子の製造方法と積層電子部品と積層電子部品モジュ−ルとこれらの製造方法 | |
| KR100755088B1 (ko) | 다층 기판 및 그 제조방법 | |
| EP1067568B1 (en) | Lamination type coil component and method of producing the same | |
| WO2006098406A1 (ja) | 回路形成基板の製造方法 | |
| JPH08153623A (ja) | コイル部品 | |
| US9440378B2 (en) | Planar electronic device and method for manufacturing | |
| KR101832587B1 (ko) | 인덕터 및 그 제조방법 | |
| JPH07122430A (ja) | 積層形プリントコイル及びその製造方法 | |
| JP4010919B2 (ja) | インダクティブ素子の製造方法 | |
| JP2004128130A (ja) | コイル部品とその製造方法 | |
| JPH1131632A (ja) | 固体複合部品の製造方法 | |
| JP7127840B2 (ja) | インダクタ及びその製造方法 | |
| JP5245645B2 (ja) | 積層型コイル部品の製造方法 | |
| JP4825012B2 (ja) | 配線基板の製造方法 | |
| JPH06215947A (ja) | 積層インダクタ | |
| JPH11288832A (ja) | 積層インダクタ部品及びその製造方法 | |
| JP2005019883A (ja) | 多層基板およびその製造方法 | |
| JP2006196567A (ja) | 回路形成基板の製造方法 | |
| JP2006253246A (ja) | 多層セラミック基板の製造方法 | |
| JP2005051097A (ja) | 積層電子部品の製造方法 | |
| JP2005085786A (ja) | コモンモードチョークコイル及びその製造方法並びにコモンモードチョークコイルアレイ | |
| JP2002271028A (ja) | コイル内蔵多層基板及びその製造方法並びに積層コイルの製造方法 | |
| JP2005079570A (ja) | 積層コイル部品及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060313 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060323 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060517 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060628 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060703 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060703 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090714 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100714 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110714 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120714 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |