KR100275235B1 - 프린트 회로기판 및 프린트 회로기판의 제조방법 - Google Patents
프린트 회로기판 및 프린트 회로기판의 제조방법 Download PDFInfo
- Publication number
- KR100275235B1 KR100275235B1 KR1019960028781A KR19960028781A KR100275235B1 KR 100275235 B1 KR100275235 B1 KR 100275235B1 KR 1019960028781 A KR1019960028781 A KR 1019960028781A KR 19960028781 A KR19960028781 A KR 19960028781A KR 100275235 B1 KR100275235 B1 KR 100275235B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- electrically conductive
- conductive material
- insulating material
- electrically insulating
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 238000000034 method Methods 0.000 title claims description 38
- 239000004020 conductor Substances 0.000 claims abstract description 66
- 238000013508 migration Methods 0.000 claims abstract description 47
- 230000005012 migration Effects 0.000 claims abstract description 47
- 239000000758 substrate Substances 0.000 claims description 26
- 239000002184 metal Substances 0.000 claims description 12
- 229910052751 metal Inorganic materials 0.000 claims description 12
- 238000009792 diffusion process Methods 0.000 claims description 10
- 229910021645 metal ion Inorganic materials 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 239000012777 electrically insulating material Substances 0.000 claims 33
- 230000004888 barrier function Effects 0.000 claims 16
- 239000010409 thin film Substances 0.000 claims 2
- 238000000016 photochemical curing Methods 0.000 abstract description 12
- 238000000227 grinding Methods 0.000 abstract description 4
- 230000001678 irradiating effect Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 118
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 8
- 229910052802 copper Inorganic materials 0.000 description 8
- 239000010949 copper Substances 0.000 description 8
- 238000007747 plating Methods 0.000 description 8
- 238000009413 insulation Methods 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 239000004593 Epoxy Substances 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000001035 drying Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 239000004925 Acrylic resin Substances 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- IMROMDMJAWUWLK-UHFFFAOYSA-N Ethenol Chemical compound OC=C IMROMDMJAWUWLK-UHFFFAOYSA-N 0.000 description 1
- 244000126211 Hericium coralloides Species 0.000 description 1
- ISWSIDIOOBJBQZ-UHFFFAOYSA-N Phenol Chemical compound OC1=CC=CC=C1 ISWSIDIOOBJBQZ-UHFFFAOYSA-N 0.000 description 1
- 239000004372 Polyvinyl alcohol Substances 0.000 description 1
- 238000010306 acid treatment Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000004132 cross linking Methods 0.000 description 1
- 230000001186 cumulative effect Effects 0.000 description 1
- 238000001723 curing Methods 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 150000002148 esters Chemical class 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000010297 mechanical methods and process Methods 0.000 description 1
- 229920000058 polyacrylate Polymers 0.000 description 1
- 229940070721 polyacrylate Drugs 0.000 description 1
- 229920002451 polyvinyl alcohol Polymers 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000001029 thermal curing Methods 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4857—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
- H01L23/49894—Materials of the insulating layers or coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5383—Multilayer substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0183—Dielectric layers
- H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
- H05K2203/025—Abrading, e.g. grinding or sand blasting
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
본 발명의 목적은 다층 프린트 회로기판에 있어서 도체층의 마아그레이션을 종래의 제조공정 또는 구조를 큰 폭으로 변경하지 않고 제어하기 위한 것으로, 제1층의 도체층(8)과 제 2층의 도체층(6)과의 사이에 위치하는 절연층(12)내에 내마이그레이션층인 광경화층(13)을 형성하여 z 방향의 내 마이그레이션성을 향상시킨다. 이러한 구조는 본래의 절연층 두께의 약 반분을 남기는 정도까지 광경화층 및 절연층의 일부를 연삭하며, 일단 절연층의 표면에 광을 조사하여 경화층을 얻은 후에 소정의 패턴으로 비아홀을 형성하며, 또한 다시 절연층의 도포. 연삭 및 동일의 개소에 비아홀을 형성하는 것에 의해 제조할 수 있다.
Description
본 발명은 프린트 기판의 제조방법 및 그 제조에 관한 것으로, 특히, 표층 프린트 기판(SLC)에 있어서 내 마이그레이션(migration)성을 높이기 위한 제조방법 및 그 구조에 관한 것이다.
[종래기술]
수지성 또는 세라믹성의 다층 기판은 반도체 장치나 저항, 콘덴서등을 탑재하여 모듈을 형성하기 위한 것이다. 그 구조는 일반적으로 기판위에 형성된 복수의 배선층과 그것을 절연하는 절연층으로 이루어지며, 배선층 사이가 비아홀이라고 불리는 구멍위의 도체도금에 의해 접속되어있다.
기판으로서는 종이, 페놀기판, 유리 에폭시 기판, 절연금속 기판, 플렉서블 프린트 기판과 같은 내열성이 있는 것이 이용되는 것이 일반적이다. 배선층으로서는 일반적으로 동 또는 은 등의 도전성이 높은 금속이 이용된다. 상기 금속은 무전해 또는 전해에 의한 도금에 의해 형성되거나, 혹은 도체 페이스트를 이용하여 스크린 인쇄법 등에 의해 기판위 또는 절연층위에 형성된다. 또한, 절연층은 광경화성의 수지에 의한 것이 많다. 예를들면, 아크릴계수지(폴리 아크리에이트 등), 비닐 알콜계수지(케이 피산에스텔 폴리 비닐알콜 등)을 이용할 수 있다.
상기와 같은 프린트 배선기판에 있어서의 하나의 문제는 마이그레이션의 발생이다. 마이그레이션이란 시간의 경과에 따라 도체층 금속아온이 절연층내를 확산하며, 절연층을 두고 형성된 별도의 도체층과의 사이에 도전로를 형성하는 것에 의해 단락을 일으키는 현상을 말한다. 마이그레이션은 확산현상에 근거한 것이기 때문에 본질적으로는 도체금속의 절연재료중의 확산정수와 절연층의 두께 혹은 프린트 기판이 사용되는 환경, 특히 온도에 의해 그 발생까지의 시간이 영향을 받게된다.
종전에는 단순히 회로패턴간격을 넓게 하거나, 회로패턴위에 화학적으로 안정되게 마이그레이션내성이 있는 카본 페이스트를 도포하거나 하는 것에 의해서 이것을 실행하여 왔다. 그러나, 상술한 전자에 의하면 배선층의 고밀도화, 칩의 고집적화에 부합하지 않고, 또한, 후자에 의하면 공정이 상당히 복잡하게 된다. 따라서 상기 종래기술에서는 공정을 불필요하게 복잡하게 하지 않으면서 마이그레이션을 유효하게 방지할 수 없었다.
절연층내에 핀홀 등이 있으면 그 부분이 마이그레이션 통로로 되며, 마이그레이션의 발생을 촉진한다. 상기 점에 착안하여 도체층을 핀홀이 많은 절연층과 접촉되지 않도록 한 종래기술도 존재한다.
예를들면 일본 특허 공개평 5-243713호에서는 도전성 페이스트에 의해 형성된 도체층의 마이그레이션의 방지를 실행하기 위해 상기 도체층위에 레지스트 재료를 빽빽하게 전기적 접착하여, 마이그레이션이 발생되는 경로인 핀홀이 도체층과 밀접하여 형성되지 않도록 하는 기술이 명시되어 있다. 또한, 일본, 특허 공개평 1-175295에서도 회로기판에 있어서 마이그레이션을 방지하는 방법이 명시되어 있지만, 이것은 (1) 회로패턴을 형성한 후에 액상 레지스트를 회로사이에 충진하며, 그후 (2) 감광성 드라이 필름을 (1)의 단계에서 형성된 구조 위에 적층하는 것이다. 단계 (1)에서, 배선층은 상기 드라이 필름이 균일하게 적층되도록 평탄화되며, 단계 (2)에서, 마이그레이션을 방지하기 위해 핀홀이 존재하지 않는 필름이 적층된다. 그러나, 상기 방법에 의하면, 기존공정의 큰 폭의 변경을 요하며, 생산량을 감소시킨다.
본 발명의 기술은 특히 표층 프린트 기판(SLC)에 이용되는 것이다. SLC란 배선패턴을 시행하며, 절연층을 한층 한층 쌓아올려가며(build-up), 동시에 절연층의 소정 개소에 비아홀을 형성하고 그 표면에도 도체 도금을 시행하는 것에 의해 각층의 배선 패턴사이를 전기적으로 접속한 구조를 갖는 것이다. SLC를 제조할 때의 종래 공정을 도 1 내지 도 3에 나타낸다. 도 1에 나타내는 바와 같이, 기판(1)위에 절연층(2)으로서 감광성의 에폭시를 도포하며, 그후 특정패턴으로 표면을 노광하여 광경화층(3)을 형성한다. 광경화층(3)을 마스크로서 에칭을 행하며, 비아홀(4)을 형성한다. 상기 비아홀(4)은 뒤에 형성되는 도체층(도시생략)과의 접속을 하는 기판(1)위에 형성된 도체층(5)위에 형성된다. 이어서, 도 2와 같이 광경화층(3) 및 절연층(2)의 일부를 제거한다. 광경화층(3)의 제거는 일반적으로는 연삭등의 기계적인 방법에 의해 실행된다. 도 2에 있어서 제거된 부분을 파선으로 나타낸다. 최후에 전체에 동도금(6)을 실행한다.
이것에 의해 이미 형성된 도체층(5)과 그위의 층에 형성되는 도체층(6)이 비아홀(4)위에 시행된 동도금(7)에 의해 전기적으로 접속된다. 도시되지 않았지만, 이후 동도금층(6)은 소정의 패턴으로 패터닝된후에 절연층이 도포되어 도1과 동일하게 해당 절연층에는 전기적 접속을 위한 비아홀이 형성된다. 상기와 같은 공정을 반복하여, 비아홀과 도체 패턴층을 갖는 층을 쌓아올리는 것에 의해 SLC가 형성된다.
SLC에 있어서 도체층의 마이그레이션은 심각한 문제에 이르는 경우가 있다. 특히 도 3에 나타내는 것 같은 도체층(8)이 마이그레이션(9)을 일으켜 상층의 도체층(6)과 단락되면 의도되지 않은 접속이 발생하는 것에 의해 오동작의 원인으로 된다, 절연층의 두께는 30-60㎛로 상당히 얇기 때문에 상기와 같은 z방향의 마이그레이션이 가장 문제가 된다. 따라서, 절연층의 두께방향(z방향)의 마이그레이션을 억제하는 것이 SLC에 있어서 제품수명 향상을 위해 커다란 지침으로 된다.
다층 프린트 회로기판에 있어서 도체층의 마이그레이션을 억제하는 것이 본 발명의 제 1의 과제이다. 그리고, 이것을 갖고 다층 프린트 기판회로의 수명을 한층 연장하는 것이 본 발명의 과제이다.
상기 다층프린트 회로기판의 마이그레이션의 억제를 간략한 제조공정 또는 구조로 실행하는 것이 본 발명의 제 2과제이다. 본원 발명에서 제공되는 제조공정은 종래의 공정을 크게 변경하는 것이어서는 안된다. 또한, 그 구조는 종래 사용되지 않은 특수한 재료등을 사용하는 것이어서는 안된다.
[과제를 해결하기 위한 수단]
발명자들은 z방향으로 절연층을 두고 형성된 도체층과 도체층과의 사이에 광경화층을 마련하면 z방향의 마이그례이션의 내성이 향상되는 것을 알 수 있었다.
상기 발견을 이용하여 본원 발명은 제 1층의 도체층과 제 2층의 도체층과의 사이에 내 마이그레이션층인 광경화층을 개재시킨 SLC기판을 제공하는 것이다.
또한, 이러한 SLC기판은 본래의 절연층의 두께의 약반분의 두께로 절연층을 도포하며, 일단 절연층의 표면에 광을 조사하여 경화층을 얻은 후에 소정의 패턴으로 비아홀을 형성하며, 다시 절연층의 도포, 연삭 및 동일한 개소에 비아홀을 형성하는 것에 의해 제조할 수 있다.
제1도는 종래기술에 의한 SLC 한층의 형성방법 공정도.
제2도는 종래기술에 의한 SLC 한층의 형성방법 공정도.
제3도는 종래기술에 의한 SLC 한층의 형성방법 공정도.
제4도는 본 발명에 의한 SLC 한층의 형성방법 공정도.
제5도는 본 발명에 의한 SLC 한층의 형성방법 공정도.
제6도는 본 발명에 의한 SLC 한층의 형성방법 공정도.
제7도는 본 발명에 의한 SLC 한층의 형성방법 공정도.
제8도는 본 발명에 의한 SLC 한층의 형성방법 공정도.
* 도면의 주요부분에 대한 부호의 설명
1 : 기판 2, 12 : 절연층
3, 13, 23 : 광 경화층 4, 14 : 비아홀
5, 6, 8 : 도체층
본원 발명에 따른 공정을 도 4 내지 도 8에 나타낸다. 도 4에 상술한 기존의 방법에 의해 얻어진 다층 프린트 회로기판의 단면을 나타낸다. 기판(1)위에 절연층(2)이 도포되어 있으며, 비아홀(4)이 절연층(2)에 형성되어 있다. 상기 절연층(2)은 통상 연삭에 의해 얇게 형성되며, 그 두께는 대략 15-30㎛이지만, 두께자체는 발명의 본질은 아니다. 또한, 종래기술과 달리, 형성된 얇은 절연층(2)은 그 시점에서 광경화를 받으며, 광경화층(13)이 그 표면에 형성된다. 노광은 바람직하게는 비아홀(4)의 부분을 제외한 절연층(2) 전체에 대하여 균일하게 실행된다. 따라서, 주사노광등은 효율면에서 적합하지 않다.
이어서 도 5에 도시하듯이 광경화층(13)위에 다시 절연층(12)을 도포한다. 절연층(12)은 형성된 비아홀(4)의 바로 위에 오목형상부분(24)을 형성하는데, 이것은 비아홀(4)의 형상이 반영되었기 때문이다.
이어서 도 6과 같이 절연층(12)을 패턴노광하고, 광경화층(23)을 형성한다. 광경화는 비아홀(4)의 바로 위의 부분에 대하여서는 실행되지 않으며, 따라서 도 6과 같이 에칭에 의해 비아홀(4)과 연속하여 비아홀(14)이 형성된다.
이어서 도 7에 도시하듯이 광경화층(23) 및 절연층(12)의 일부가 원하는 두께까지 연삭된다. 바람직한 실시예에 의하면 절연층 전체의 두께는 30-60㎛이다. 도면에서는 연삭되는 부분 30을 파선으로 나타낸다. 최종적으로 도 8에 도시하듯이 동도금층(6)이 형성된다. 상술한 것에 의해, 도 3에 나타낸 종래기술에 의한 것과 동일한 기능을 갖는 다층프린트 회로기판 단면이 형성되지만, 본 발명에 의한 것은 절연층에 광경화층(13)을 포함하고 있는 것이 특징이다.
또한, 상기의 방법에서는 도 4에 도시하듯이 적어도 하나의 비아홀이 특정위치에 형성되지만, 이것을 생략하는 것도 가능하다. 예를들면, 도 4에서 광경화층(13)을 형성한 후에 바로 절연재료(12)를 도포하며, 그후 비아홀(14)을 형성하는 방법이다. 이러한 경우, 광경화층을 형성하는 동안, 나중 처리에서 비아홀로 되는 부분에 대해서는 경화되지 않도록, 마스크가 실행되어야 한다. 왜냐하면, 광경화된 부분에 비아홀을 형성하는 것이 더 어렵기 때문이다.
다음, 본원 발명의 작용을 설명한다. 도 8에 도시하듯이 도체층(8)이 마이그레이션(9)을 일으키는 것에 의해 상층의 도체층(6)과 단락될 때에 마이그레이션에 의한 회로의 파괴가 발생한다. 그러나, 본원 발명에 의하면 z방향의 마이그레이션의 경로에 가교밀도가 높으며, 치밀한 광경화층(13)이 개재되기 때문에 z방향의 마이그레이션은 광경화층(13)에 의해 차단된다. 즉, 광경화층(13)보다도 기판측에 위치하는 절연층(12a)에 있어서는 통상 그대로 마아그레이션이 발생되는 것이지만, 광경화층(13)에 의해 마이그레이션이 억제, 차단되는 결과, 그 위의 절연층(12b)에는 마이그레이션이 발생되지 않는다. 따라서 마이그레이션에 의한 도체(8)와 도체(6)와의 사이의 단락이 방지될 수 있다.
본원 발명과 같이 광경화층을 형성하는 것에 의해 마이그레이션을 방지할 수 있는 점에 관해서는 이하와 같이 생각할 수 있다. 즉, 마이그레이션이란 절연층에 존재하는 분자사이를 금속이온이 이동하는 현상이지만, 상기 이동을 어떤방법으로 차단할 필요가 있다. 수지를 광반응에 의해 경화시키면 수지가 그물구조로 되며, 금속이온이 통과되어 빠져나가는 것이 곤란하기 때문이라고 생각할 수 있다. 따라서, 이러한 상기 실시예에서는 광경화를 이용하였지만 열경화라도 관계가 없다. 또, 상기와 같은 경화층의 확산계수(diffusion coefficient)는 경화되어 있지 않은 절연층에 있어서의 확산 계수보다도 10분의 1 이상 작다. 따라서 본원 발명은 넓게는 절연층중에 금속이온의 확산계수가 작은 층을 형성하는 것에 의해 마이그레이션을 방지하는 방법에 관한 것이라고 말할 수 있다.
이하에 명시하는 실험을 실행하는 것에 의해 광경화층의 유무에 의한 마이그레이션의 차이를 비교하였다. FR-4기판 위에 빗살 형상(comp-shaped) 구리를 형성한 후에 프로비머 52(provimer 52;Ciba-Geigy사 제품)를 커튼코터(curtain coater)로 경화후 약 30㎛의 두께의 막이 형성되었다. 예비건조후, 3000mj의 광량의 광을 조사하여 광경화층을 형성하였다. 상기 광경화층의 두께는 5㎛이하이다. 그위에 또 동일 공정조건으로 프로비머 52의 절연층을 도포하며, 예비건조후 3000mj의 광량의 광을 조사하고, 그후 현상을 실행하여 비아홀을 형성하여 열경화시켰다. 얻어진 기판의 표면을 연마하여 40㎛의 절연층을 형성하며, 과망간산 처리, 구리 도금, 패턴형성을 실행하며, 표면에 빗살형상 패턴전면을 덮는 형식으로 구리 패턴을 형성하여 실시예로 하였다.
상기와 같이 약 40㎛의 절연층을 두고 2개의 도전층을 형성하여 하층의 빗살형상 패턴의 좌우에 각각 0.5V, 상층에 0V의 직류전류를 가해 119.8℃, 85%RH의 조건으로 절연열화의 상황을 관찰하였다. 상기 도전층사이의 절연저항값을 모니터하여 절연저항값이 105이하로 된 때에 불량이라고 판정하였다.
또한, 비교예로서는 동일한 절연층 두께를 사이에 두고 형성된 2개의 도전층을 갖는 시료를 이용하였다. 표 1에 시간마다의 누적 불량율(시험에 제공된 샘플중 마이그레이션을 발생시킨 비율)을 나타낸다.
[표 1]
상기와 같이, 중간에 광경화층을 형성한 실시예는 절연열화에 이르는 시간이 길며, 비교예가 전부 불량으로 되는 176 시간 후에 있어서도 전혀 문제는 발생하지 않았다.
본원 발명에서는 기판위 절연층중에 광경화층을 마련하는 것에 의해 두께 방향의 마이그레이션을 억제하며, 도체층사이의 단락을 방지할 수 있다. 또한, 본원 발명에 의하면 특별한 물질을 사용하지 않고, 또한, 공정을 큰 폭으로 변경거나 특별한 공정의 도입을 실행하지 않고 마이그레이션내성을 향상시킬 수 있다.
Claims (18)
- 칩 캐리어에 있어서,① 기판과,② 상기 기판위에 있는 전기적 도전 재료의 제 1 층과,③ 상기 전기적 도전 재료의 제 1 층의 위에 있는 전기적 도전 재료의 제 2 층과,④ 상기 전기적 도전 재료의 제 1 층 및 제 2 층의 사이에 샌드위치된 전기적 절연 재료의 층 - 상기 전기적 절연 재료의 층은, 상기 전기적 도전 재료의 제 1 층과 제 2 층의 사이에 상기 전기적 도전 재료의 제 1 및 제 2 층에 수직인 z 방향으로의 메탈 마이그레이션에 대한 장벽을 포함함 - 을 포함하는, 칩 캐리어.
- 제 1항에 있어서,상기 전기적 절연 재료의 층은 약 30 내지 약 60 마이크로미터 범위의 두께를 가지는, 칩 캐리어.
- 제 1항에 있어서,상기 전기적 도전 재료의 제 1 층 및 제 2 층 각각은 와이어 층인, 칩 캐리어.
- 칩 캐리어를 제조하는 방법에 있어서,① 기판에 전기적 도전 재료의 제 1 층을 형성하는 단계와,② 상기 전기적 도전 재료의 제 1 층의 위에 전기적 절연 재료의 층을 형성하는 단계와,③ 상기 전기적 절연 재료의 층의 내부 및/또는 상부에 메탈 마이그례이션에 대한 장벽을 형성하는 단계와,④ 상기 전기적 절연 재료의 층위에 전기적 도전 재료의 제 2 층을 형성하는 단계를 포함하며,⑤ 상기 장벽은 상기 전기적 도전 재료의 제 1 층과 제 2 층사이에 상기 전기적 도전 재료의 제 1 및 제 2 층에 수직인 z 방향으로의 메탈 마이그레이션을 방지하는, 칩 캐리어 제조 방법.
- 제 4 항에 있어서,전기적 절연 재료의 층을 형성하는 상기 단계는,① 상기 기판 및 상기 전기적 도전 재료의 제 1 층의 위에 전기적 절연 재료의 제 1 층을 형성하는 단계와,② 상기 전기적 절연 재료의 제 1 층에 상기 장벽을 형성하는 단계와,③ 상기 전기적 절연 재료의 제 1 층의 위에 전기적 절연 재료의 제 2 층을 형성하는 단계를 포함하는, 칩 캐리어 제조 방법.
- 제 4 항에 있어서,상기 칩 캐리어는 프린트 회로 보드인, 칩 캐리어 제조 방법.
- 제 4 항에 있어서,상기 칩 캐리어는 프린트 회로 카드인, 칩 캐리어 제조 방법.
- 제 4 항에 있어서,상기 칩 캐리어는 유기 박막 칩 캐리어인, 칩 캐리어 제조 방법.
- 제 4 항에 있어서,상기 장벽은 메탈 이온에 대해 감소된 확산 계수를 가지는, 칩 캐리어 제조 방법.
- 칩 캐리어를 제조하는 방법에 있어서,① 기판에 전기적 도전 재료의 제 1 층을 형성하는 단계와,② 상기 전기적 도전 재료의 제 1 층의 위에 전기적 절연 재료의 층을 형성하는 단계 - 이 단계는, 상기 전기적 도전 재료의 제 1 층에 의해 덮여지지 않은 상기 기판의 부분들에 전기적 절연 재료의 제 1 층을 형성하는 단계와, 상기 전기적 절연 재료의 제 1 층의 위에 전기적 절연 재료의 제 2 층을 형성하는 단계를 포함함 - 와,③ 상기 전기적 도전 재료의 제 1 층에 메탈 마이그레이션에 대한 장벽을 형성하는 단계 - 상기 장벽의 형성은, 상기 전기적 절연 재료의 제 1 층의 일부분에서 메탈 이온에 대한 확산 계수를 감소시킴 - 와,④ 상기 전기적 절연 재료의 층의 위에 전기적 도전 재료의 제 2 층을 형성하는 단계를 포함하며,⑤ 상기 장벽은 상기 전기적 절연 재료의 층들사이에 상기 전기적 도전 재료의 제 1 및 제 2 층에 수직인 z 방향으로의 메탈 마이그레이션을 방지하는, 칩 캐리어 제조 방법.
- 칩 캐리어 제조 방법에 있어서,① 기판에 전기적 도전 재료의 제 l 층을 형성하는 단계와,② 상기 전기적 도전 재료의 제 l 층의 위에 전기적 절연 재료의 층을 형성하는 단계 - 이 단계는, 상기 전기적 도전 재료의 제 1 층에 의해 덮여지지 않은 상기 기판의 부분들에 광학적으로 및/또는 열적으로 경화가능한 재료를 포함하는 전기적 절연 재료의 제 1 층을 형성하는 단계와, 상기 전기적 절연 재료의 제 1 층의 위에 전기적 절연 재료의 제 2 층을 형성하는 단계를 포함함 - 와,③ 상기 전기적 절연 재료의 제 1 층의 일부분을 광학적으로 경화시킴으로써 상기 전기적 절연 재료의 제 1 층에 메탈 마이그레이션에 대한 장벽을 형성하는 단계와,④ 상기 전기적 절연 재료의 층의 위에 전기적 도전 재료의 제 2 층을 형성하는 단계를 포함하며,⑤ 상기 장벽은 상기 전기적 절연 재료의 층들사이에 상기 전기적 도전 재료의 제 1 및 체 2 층에 수직인 z 방향으로의 메달 마이그레이션을 방지하는, 칩 캐리어 제조 방법.
- 제 1항에 있어서,상기 전기적 도전 재료의 제 1 층과 제 2 층은 상기 전기적 절연 재료의 층의 두께를 통해 연장되는 적어도 하나의 비아홀에 의해 접속되는, 칩 캐리어.
- 제 1항에 있어서,상기 칩 캐리어는 프린트 회로 보드인, 칩 캐리어.
- 제 1항에 있어서,상기 칩 캐리어는 프린트 희로 카드인, 칩 캐리어.
- 제 1항에 있어서,상기 칩 캐리어는 유기 박막 칩 캐리어인, 칩 캐리어.
- 제 1항에 있어서,상기 장벽은 메탈 이온에 대해 감소된 확산 계수를 가지는, 칩 캐리어.
- 칩 캐리어에 있어서,① 기판과,② 상기 기판의 위에 있는 전기적 도전 재료의 제 1 층과,③ 상기 전기적 도전 재료의 제 1 층의 위에 있는 전기적 도전 재료의 제 2 층과,④ 상기 전기적 도전 재료의 제 1 층과 제 2 층의 사이에 샌드위치된 전기적 절연 재료의 층 - 상기 전기적 절연 재료의 층은, 상기 전기적 도전 재료의 제 1 층과 제 2 층 사이의 메탈 마이그레이션에 대한 장벽을 포함하고, 상기 장벽은 상기 전기적 절연 재료의 층에서의 메탈 이온에 대한 확산 계수보다 더 작은 확산 계수를 가지는 장벽 재료의 층을 포함함 - 을 포함하는, 캐리어 칩.
- 칩 캐리어에 있어서,① 기판과,② 상기 기판의 위에 있는 전기적 도전 재료의 제 1 층과,③ 상기 전기적 도전 재료의 제 1 층의 위에 있는 전기적 도전 재료의 제 2 층과,④ 상기 전기적 도전 재료의 제 1 층과 제 2 층의 사이에 샌드위치된 전기적 절연 재료의 층 - 상기 전기적 절연 재료의 층은 광학적으로 및/또는 열적으로 경화가능한 재료를 포함하고, 상기 전기적 절연 재료의 층은 상기 전기적 도전 재료의 제 1 층과 제 2 층 사이의 메탈 마이그레이션에 대한 장벽을 포함하고, 상기 장벽은 광학적으로 및/또는 열적으로 경화가능한 상기 전기적 절연 재료의 한 층을 포함함 - 을 포함하는 칩 캐리어.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP95-201985 | 1995-08-08 | ||
| JP20198595A JP3442200B2 (ja) | 1995-08-08 | 1995-08-08 | プリント回路基板、プリント回路基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970014493A KR970014493A (ko) | 1997-03-29 |
| KR100275235B1 true KR100275235B1 (ko) | 2000-12-15 |
Family
ID=16450034
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960028781A KR100275235B1 (ko) | 1995-08-08 | 1996-07-12 | 프린트 회로기판 및 프린트 회로기판의 제조방법 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5776662A (ko) |
| JP (1) | JP3442200B2 (ko) |
| KR (1) | KR100275235B1 (ko) |
| TW (1) | TW333742B (ko) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SG70654A1 (en) * | 1997-09-30 | 2000-02-22 | Ibm | Copper stud structure with refractory metal liner |
| JP2000022337A (ja) * | 1998-06-30 | 2000-01-21 | Matsushita Electric Works Ltd | 多層配線板及びその製造方法 |
| US6207354B1 (en) * | 1999-04-07 | 2001-03-27 | International Business Machines Coporation | Method of making an organic chip carrier package |
| US6871396B2 (en) | 2000-02-09 | 2005-03-29 | Matsushita Electric Industrial Co., Ltd. | Transfer material for wiring substrate |
| US6548224B1 (en) * | 2000-03-07 | 2003-04-15 | Kulicke & Soffa Holdings, Inc. | Wiring substrate features having controlled sidewall profiles |
| US6614175B2 (en) | 2001-01-26 | 2003-09-02 | Xerox Corporation | Organic light emitting devices |
| KR100632579B1 (ko) * | 2004-04-07 | 2006-10-09 | 삼성전기주식회사 | 인쇄회로기판의 비아홀 형성방법 |
| US7838779B2 (en) * | 2005-06-17 | 2010-11-23 | Nec Corporation | Wiring board, method for manufacturing same, and semiconductor package |
| CN101169450B (zh) * | 2006-10-27 | 2012-06-27 | 深圳迈瑞生物医疗电子股份有限公司 | 全自动生化分析方法及装置 |
| JP2011528449A (ja) * | 2008-07-15 | 2011-11-17 | フサオ イシイ | 凹凸のない平面ミラーを有するミラー素子 |
| KR20140018027A (ko) * | 2012-08-03 | 2014-02-12 | 삼성전기주식회사 | 인쇄회로기판 및 인쇄회로기판 제조 방법 |
| TWI582861B (zh) * | 2014-09-12 | 2017-05-11 | 矽品精密工業股份有限公司 | 嵌埋元件之封裝結構及其製法 |
| US10334728B2 (en) * | 2016-02-09 | 2019-06-25 | Advanced Semiconductor Engineering, Inc. | Reduced-dimension via-land structure and method of making the same |
| CN114080100A (zh) * | 2020-08-21 | 2022-02-22 | 欣兴电子股份有限公司 | 线路板及其孔洞的形成方法 |
| TWI756788B (zh) | 2020-08-21 | 2022-03-01 | 欣興電子股份有限公司 | 線路板及其孔洞形成方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4377619A (en) * | 1981-05-08 | 1983-03-22 | Bell Telephone Laboratories, Incorporated | Prevention of surface mass migration by means of a polymeric surface coating |
| JP2925103B2 (ja) * | 1993-01-18 | 1999-07-28 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 表面平滑な絶縁層の形成方法 |
| JPH08259912A (ja) * | 1995-03-28 | 1996-10-08 | Hitachi Chem Co Ltd | 絶縁接着フィルム及びこれを用いた多層プリント配線板の製造方法 |
-
1995
- 1995-08-08 JP JP20198595A patent/JP3442200B2/ja not_active Expired - Lifetime
-
1996
- 1996-02-06 TW TW085101448A patent/TW333742B/zh not_active IP Right Cessation
- 1996-05-14 US US08/647,513 patent/US5776662A/en not_active Expired - Lifetime
- 1996-07-12 KR KR1019960028781A patent/KR100275235B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| JP3442200B2 (ja) | 2003-09-02 |
| JPH0951168A (ja) | 1997-02-18 |
| US5776662A (en) | 1998-07-07 |
| TW333742B (en) | 1998-06-11 |
| KR970014493A (ko) | 1997-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100275235B1 (ko) | 프린트 회로기판 및 프린트 회로기판의 제조방법 | |
| KR940007800B1 (ko) | 인쇄 배선 기판용 레지스트 패터닝방법 | |
| US4528259A (en) | Printed wiring boards with solder mask over bare copper wires having large area thickened circuit pad connections | |
| US4119480A (en) | Method of manufacturing thick-film circuit devices | |
| US6171946B1 (en) | Pattern formation method for multi-layered electronic components | |
| US6651324B1 (en) | Process for manufacture of printed circuit boards with thick copper power circuitry and thin copper signal circuitry on the same layer | |
| GB2201637A (en) | Screen for printing electrical circuits | |
| JP3624423B2 (ja) | プリント配線板およびその製造方法 | |
| US20060096780A1 (en) | Thin film circuit integrating thick film resistors thereon | |
| JP2625968B2 (ja) | 印刷配線板 | |
| US5234745A (en) | Method of forming an insulating layer on a printed circuit board | |
| KR100714773B1 (ko) | 인쇄회로기판의 솔더 레지스트층 형성 방법 | |
| US6274291B1 (en) | Method of reducing defects in I/C card and resulting card | |
| JPH04352387A (ja) | 多層回路基板及びその製造方法 | |
| JPS61256789A (ja) | プリント配線板製造方法 | |
| JPH02139993A (ja) | 印刷配線基板の製造方法 | |
| JP2755019B2 (ja) | 多層配線基板の製造方法 | |
| JP4433971B2 (ja) | プリント配線板およびその製造方法 | |
| JP2001177253A (ja) | 多層プリント基板の製造方法 | |
| JPH09181453A (ja) | 多層配線基板及びその製造方法 | |
| JPH08116150A (ja) | 電極配線および抵抗素子の形成方法 | |
| JPH09205268A (ja) | プリント配線板の製造方法 | |
| JPH104255A (ja) | プリント配線板及びその製造方法 | |
| JPS6386496A (ja) | 印刷回路基板の製造方法 | |
| JPH04162642A (ja) | 高密度多層配線基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070827 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |