CN214101885U - 树脂多层基板以及电子设备 - Google Patents

树脂多层基板以及电子设备 Download PDF

Info

Publication number
CN214101885U
CN214101885U CN201990000741.6U CN201990000741U CN214101885U CN 214101885 U CN214101885 U CN 214101885U CN 201990000741 U CN201990000741 U CN 201990000741U CN 214101885 U CN214101885 U CN 214101885U
Authority
CN
China
Prior art keywords
multilayer substrate
resin multilayer
laminate
cavity
conductor pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201990000741.6U
Other languages
English (en)
Inventor
糟谷笃志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Application granted granted Critical
Publication of CN214101885U publication Critical patent/CN214101885U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0277—Bendability or stretchability details
    • H05K1/0278—Rigid circuit boards or rigid supports of circuit boards locally made bendable, e.g. by removal or replacement of material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/119—Details of rigid insulating substrates therefor, e.g. three-dimensional details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0277—Bendability or stretchability details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0141—Liquid crystal polymer [LCP]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/30—Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
    • H05K2203/302—Bending a rigid substrate; Breaking rigid substrates by bending
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0014—Shaping of the substrate, e.g. by moulding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4632—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating thermoplastic or uncured resin sheets comprising printed circuits without added adhesive materials between the sheets

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本实用新型涉及树脂多层基板以及电子设备，树脂多层基板(101)具备：层叠体(10)，具有第1主面(VS1)；腔体(CV)，形成在第1主面(VS1)；和导体图案(21、22、31、32)，形成在层叠体(10)。层叠体(10)层叠以树脂为主材料的多个绝缘基材层(11、12、13、14、15)而形成，并具有弯曲部。腔体(CV)具有侧面(SS)以及底面(BS)。侧面(SS)与底面(BS)的边界的至少一部分(部分(CP1、CP2))由与侧面(SS)以及底面(BS)接连的导体图案(31、32)构成。

Description

树脂多层基板以及电子设备
技术领域
本实用新型特别地涉及具有层叠体和形成在层叠体的表面的腔体的树脂多层基板以及具备该树脂多层基板的电子设备。
背景技术
以往，已知具备层叠多个绝缘基材而成的层叠体和形成在层叠体的主面侧的腔体(凹部)的多层基板。例如，在专利文献1中，公开了在形成于层叠体的主面侧的腔体内配置有部件的构造的多层基板。
在先技术文献
专利文献
专利文献1：日本特开2005-197354号公报
实用新型内容
实用新型要解决的课题
存在层叠以树脂为主材料的多个绝缘基材层而形成层叠体的情况。然而，在该情况下，如果多层基板因外力等而挠曲、弯曲，则产生弯曲应力，存在该弯曲应力集中在腔体的侧面与底面的边界处，从而在上述边界处产生裂缝的担忧。特别地，在上述边界处配置有导体图案的情况(上述边界是形成在底面的导体图案与绝缘基材层的界面的情况)下，由于绝缘基材层与导体图案的界面的接合强度比绝缘基材层彼此弱，因而容易在上述边界处产生裂缝。
本实用新型的目的在于，提供在底面形成有导体图案的腔体被设置于层叠体的构造中，能够抑制腔体的侧面与底面的边界处的弯曲应力所导致的裂缝的产生、弯曲应力所导致的腔体的变形的树脂多层基板以及具备该树脂多层基板的电子设备。
用于解决课题的手段
(1)本实用新型的树脂多层基板的特征在于，具备：
层叠体，具有第1主面，层叠以树脂为主材料的多个绝缘基材层而形成；
腔体，形成在所述第1主面，并具有侧面以及底面；和
导体图案，形成在所述层叠体，
所述层叠体具有弯曲部，
所述侧面与所述底面的边界的至少一部分由与所述侧面以及所述底面接连的所述导体图案构成。
根据该结构，由于腔体的侧面与底面的边界的至少一部分不是导体图案与绝缘基材层的不同种材料间的界面，而是由连续的导体图案构成，因而即使在层叠体产生弯曲应力的情况下，弯曲应力所导致的腔体的裂缝的产生也得到抑制。此外，根据该结构，由于导体图案的杨氏模量高于作为树脂的绝缘基材层的杨氏模量，因而能够抑制在层叠体产生的弯曲应力所导致的腔体的变形。
(2)在上述(1)中，也可以是，所述层叠体具有与所述第1主面对置的第2主面，从所述层叠体中的所述多个绝缘基材层的层叠方向上的所述底面到所述第2主面的厚度，比从所述层叠体中，所述层叠体中的所述第1主面到所述底面的厚度薄。在该情况下，层叠体因施加外力而容易变形，从而变得容易在腔体的侧面与底面的边界处产生裂缝。因此，在上述结构的情况下，在抑制弯曲应力所导致的腔体的裂缝的产生这方面，上述 (1)的结构特别有效。
(3)在上述(1)或(2)中，优选为，具备形成在所述层叠体的层间连接导体，从所述多个绝缘基材层的层叠方向观察时，所述层间连接导体不与所述腔体重叠。根据该结构，能够在利用切削加工设备形成腔体时，抑制起因于应力集中的层间连接导体的破损。
(4)在上述(1)至(3)的任一者中，优选为，所述导体图案具有埋设在所述层叠体的第1区域和至少一部分露出于所述底面的第2区域，所述第2区域的厚度比所述第1区域的厚度的1/2厚。如果导体图案的第 2区域的厚度薄，则第2区域的机械性强度变弱，在层叠体产生弯曲应力的情况下，容易在侧面与底面的边界处产生裂缝。另一方面，根据该结构，即使在层叠体产生弯曲应力的情况下，也能够使裂缝难以在腔体的侧面与底面的边界处产生。
(5)在上述(1)至(4)的任一者中，优选为，所述边界中的最接近所述弯曲部的部分由与所述侧面以及所述底面接连的所述导体图案构成。在将层叠体弯曲的情况下，越靠近弯曲部则弯曲应力越大。因此，根据该结构，能够更有效地抑制弯曲应力所导致的腔体的裂缝的产生。
(6)在上述(1)至(5)的任一者中，优选为，从所述多个绝缘基材层的层叠方向观察时，所述底面为多边形，从所述层叠方向观察时，所述导体图案至少配置在所述底面的角部。根据该结构，在层叠体扭转的情况下等，在弯曲应力容易集中的腔体的底面的角部处的开裂得到抑制。
(7)在上述(1)至(6)的任一者中，优选为，所述边界整体由与所述侧面以及所述底面接连的所述导体图案构成。根据该结构，与腔体的侧面与底面的边界的一部分由导体图案构成的情况相比，能够进一步抑制弯曲应力所导致的腔体的裂缝的产生。
(8)在上述(1)至(7)的任一者中，从所述多个绝缘基材层的层叠方向观察时，所述导体图案也可以形成在所述底面整体。
(9)在上述(1)至(7)的任一者中，也可以是，具备至少一部分配置在所述腔体内的部件，所述部件与所述导体图案导通。
(10)在上述(9)中，优选为，所述导体图案具有埋设在所述层叠体的第1区域和至少一部分露出于所述底面的第2区域，所述第2区域中露出于所述底面的面的表面粗糙度小于所述第1区域的表面的表面粗糙度。根据该结构，由于导体图案的一部分的面被平滑化了，因而上述导体图案的一部分的面相对于导电性接合材料的密接度变高。因此，能够以高的接合强度将导电性接合材料与导体图案接合，能够抑制部件从层叠体的剥离。
(11)本实用新型的电子设备的特征在于，具备：
壳体和收纳在所述壳体的树脂多层基板，
所述树脂多层基板具有：
层叠体，层叠以树脂为主材料的多个绝缘基材层而形成；
腔体，形成在所述层叠体的表面，具有侧面以及底面；和
导体图案，形成在所述层叠体，
所述层叠体具有弯曲部，
所述侧面与所述底面的边界的至少一部分由与所述侧面以及所述底面接连的所述导体图案构成。
根据该结构，腔体的侧面与底面的边界的至少一部分不是导体图案与绝缘基材层的不同种材料间的界面，而是由连续的导体图案构成，因而即使在层叠体产生弯曲应力的情况下，弯曲应力所导致的腔体的裂缝的产生得到抑制。此外，根据该结构，由于导体图案的杨氏模量高于作为树脂的绝缘基材层的杨氏模量，因而能够抑制在层叠体产生的弯曲应力所导致的腔体的变形。
(12)在上述(11)中，也可以是，具备至少一部分配置在所述腔体内的部件，所述导体图案不与所述部件导通。通过该结构，由于从部件产生的噪声被上述导体图案屏蔽，因而能够抑制来自部件的噪声相对于树脂多层基板的影响。或者，通过该结构，由于从树脂多层基板产生的噪声被上述导体图案屏蔽，因而能够抑制来自树脂多层基板的噪声相对于部件的影响。
(13)在上述(12)中，所述导体图案优选为形成在所述底面整体。根据该结构，与导体图案形成在底面的一部分的情况相比，能够进一步提高噪声的屏蔽效果。
实用新型效果
根据本实用新型，能够实现在底面形成有导体图案的腔体被设置于层叠体的构造中，能够抑制腔体的侧面与底面的边界处的弯曲应力所导致的裂缝的产生、弯曲应力所导致的腔体的变形的树脂多层基板、以及具备该树脂多层基板的电子设备。
附图说明
图1是第1实施方式涉及的树脂多层基板101的剖视图。
图2(A)是树脂多层基板101的第1端部的放大剖视图，图2(B) 是树脂多层基板101的第1端部的放大俯视图。
图3是将部件配置在腔体CV前的状态的树脂多层基板101的第1端部的放大剖视图。
图4是依次示出树脂多层基板101的制造工序的剖视图。
图5是依次示出树脂多层基板101的制造工序的剖视图。
图6是第2实施方式涉及的树脂多层基板102的剖视图。
图7(A)是示出树脂多层基板102的第1端部的放大剖视图，图7 (B)是示出树脂多层基板102的第1端部的放大俯视图。
图8是依次示出树脂多层基板102的制造工序的剖视图。
图9是依次示出树脂多层基板102的制造工序的剖视图。
图10(A)是示出第3实施方式涉及的树脂多层基板103的第1端部的放大剖视图，图10(B)是示出将部件配置在腔体CV前的状态的树脂多层基板103的第1端部的放大剖视图。
图11是第4实施方式涉及的树脂多层基板104的外观立体图。
图12是示出树脂多层基板104的第1端部的放大俯视图。
图13是示出变形例即树脂多层基板104A的第1端部的放大俯视图。
图14(A)是示出第5实施方式涉及的树脂多层基板105的第1端部的放大剖视图，图14(B)是示出树脂多层基板105的第1端部的放大俯视图。
图15是示出第5实施方式涉及的电子设备301的主要部分的剖视图。
图16(A)是示出第6实施方式涉及的电子设备302的主要部分的俯视图，图16(B)是图16(A)中的A-A剖视图。
具体实施方式
之后，参照附图并举出若干具体的例子，示出用于实施本实用新型的多个方式。在各附图中，对相同部位赋予了相同附图标记。考虑到要点的说明或理解的容易性，为了方便起见将实施方式分开示出，但能够进行不同的实施方式中示出的结构的部分的置换或组合。在第2实施方式之后，省略对于与第1实施方式共同的事项的描述，仅对不同的点进行说明。特别地，对于同样的结构所带来的同样的作用效果，不在每个实施方式逐次提及。
《第1实施方式》
图1是第1实施方式涉及的树脂多层基板101的剖视图。图2 (A)是树脂多层基板101的第1端部的放大剖视图，图2(B)是树脂多层基板101的第1端部的放大俯视图。图3是将部件配置在腔体CV前的状态的树脂多层基板101的第1端部的放大剖视图。
树脂多层基板101具备层叠体10、腔体CV、多个导体图案21、22、 31、32、外部电极P1、P2以及部件1等。
层叠体10具有互相对置的第1主面VS1以及第2主面VS2，是被折弯了的树脂平板。层叠体10具有弯曲部CR。层叠体10是将例如以液晶聚合物(LCP)等热塑性树脂为主材料的矩形的平板在长边方向的中央附近处弯折成曲柄形的层叠体。另外，被弯折了的层叠体的形状不限于图1 所示的那样的曲柄形，也可以是L形、U形。
层叠体10将以树脂为主材料的多个绝缘基材层11、12、13、14、15 以该顺序层叠而形成。绝缘基材层11、12、13、14、15分别是长边方向与X轴方向一致的矩形的平板。绝缘基材层11、12、13、14、15是例如以液晶聚合物(LCP)等热塑性树脂为主材料的树脂片。
腔体CV是从层叠体10的第1主面VS1朝向第2主面VS2而形成的大致长方体状的凹部，具有侧面SS以及底面BS。腔体CV设置在层叠体 10的第1端部(图1所示的层叠体10的左端部)附近。如之后详述的那样，腔体CV通过利用切削加工设备从第1主面VS1侧将层叠体10(与导体图案31、32的一部分一起)研削·研磨而形成。
导体图案21、22、31、32以及外部电极P1、P2形成在层叠体10。具体地，导体图案21、22是形成在层叠体10的内部的导体图案。导体图案31、32是一部分露出于腔体CV的侧面SS以及底面BS的导体图案。外部电极P1、P2是形成在层叠体10的第2主面VS2的导体图案。外部电极P1设置在层叠体10的第1端部附近。外部电极P2设置在层叠体10 的第2端部(图1所示的层叠体的右端部)附近。另外，导体图案21、22、 31、32的杨氏模量E1高于作为树脂的绝缘基材层11、12、13、14、15 的杨氏模量E2(E1＞E2)。导体图案21、22、31、32以及外部电极P1、P2例如是Cu箔等的导体图案。
如图3所示，导体图案31、32具有第1区域F1和第2区域F2。第1 区域F1是导体图案31、32中的埋设在层叠体10的部分。第2区域F2是导体图案31、32中的至少一部分露出于腔体CV的底面BS的部分。
部件1的整体配置在腔体内，安装在腔体CV的底面BS。部件1与形成在底面BS的导体图案31、32导通。具体地，部件1的输入输出端子经由导电性接合材料5与导体图案31、32分别连接。部件1例如是半导体元件、或片型电感器、片型电容器等片部件、RFIC元件或阻抗匹配电路等。导电性接合材料5例如是焊料。
外部电极P1、P2与部件1的输入输出端子分别连接。具体地，外部电极P1经由层间连接导体V1、V2与导体图案21的第1端连接。导体图案21的第2端经由层间连接导体V3与导体图案31连接。导体图案31经由导电性接合材料5与部件1的一个输入输出端子连接。此外，外部电极 P2经由层间连接导体V5、V6与导体图案22的第1端连接。导体图案22 的第2端经由层间连接导体V4与导体图案32连接。导体图案32经由导电性接合材料5与部件1的另一输入输出端子连接。
如图2(A)以及图3等所示，腔体CV的侧面SS与底面BS的边界的一部分(部分CP1、CP2)由与侧面SS以及底面BS接连的导体图案31、 32构成。此外，在本实施方式中，侧面SS与底面BS的边界中，最接近弯曲部CR的部分(图2(B)所示的腔体CV的右边部分中的上述边界)的一部分(部分CP2)由与侧面SS以及底面BS接连的导体图案31、32 构成。
在本实用新型中，导体图案31、32的第1区域F1的厚度D1与导体图案31、32的第2区域F2的厚度D2的差为5μm以上。另外，在本实施方式中，第2区域F2的厚度D2比第1区域F1的厚度D1的1/2厚(D2 ＞D1/2)。第1区域F1的厚度D1例如是15μm，第2区域F2的厚度D2 例如是10μm。
此外，虽然图示省略，但第2区域F2中的露出于底面BS的面CS被平滑化。上述面CS的表面粗糙度R2小于第1区域F1的表面的表面粗糙度R1(R2＜R1)。表面粗糙度的计算采用由[JIS B0601-2001]决定的标准(算术平均粗糙度)。
进一步地，从层叠体10中的多个绝缘基材层11、12、13、14、15的层叠方向(Z轴方向)上的底面BS到第2主面VS2的厚度T2比从层叠体10中的Z轴方向上的第1主面VS1到底面BS的厚度T1薄(T2＜T1)。
根据本实施方式涉及的树脂多层基板101，可实现如以下那样的作用效果。
(a)在本实施方式中，腔体CV的侧面SS和底面BS的边界的一部分(部分CP1、CP2)由与侧面SS以及底面BS连续的导体图案31、32 构成。根据该结构，由于腔体CV的侧面SS和底面BS的边界的至少一部分不是导体图案31、32与绝缘基材层的边界、即不是不同种材料间的界面，因而即使在层叠体产生弯曲应力的情况下，弯曲应力所导致的腔体的裂缝的产生也得到抑制。此外，根据该结构，由于导体图案31、32的杨氏模量高于树脂(绝缘基材层)的杨氏模量，因而能够抑制在层叠体10 产生的弯曲应力所导致的腔体CV的变形。
(b)此外，在本实施方式中，侧面SS与底面BS的边界中的最接近弯曲部CR的部分(图2(B)所示的腔体CV的右边部分中的上述边界) 的一部分(部分CP2)由与侧面SS以及底面BS连续的导体图案31、32 构成。在将层叠体10弯折的情况下，越靠近弯曲部CR则弯曲应力越大。因此，通过上述结构，能够更有效地抑制弯曲应力所导致的腔体CV的裂缝的产生。另外，通过溅射法、电解镀敷等，也能够形成不仅覆盖腔体 CV的底面还覆盖侧面整体的导体图案。在该情况下，针对弯曲应力的强度进一步提高。
(c)在本实施方式中，导体图案31、32的第2区域F2的厚度D2比第1区域F1的厚度D1的1/2厚(D2＞D1/2)。如果导体图案31、32的第 2区域F2的厚度D2薄，则第2区域F2的机械性强度变弱，在层叠体10 产生弯曲应力的情况下，容易在侧面SS与底面BS的边界处产生裂缝。另一方面，根据该结构，即使在层叠体10产生弯曲应力的情况下，也能够使裂缝难以在腔体CV的侧面SS与底面BS的边界处产生。
(d)在本实施方式中，从层叠体10中的Z轴方向上的底面BS到第 2主面VS2的厚度T2，比从层叠体10中的Z轴方向上的第1主面VS1 到底面BS的厚度T1薄(T2＜T1)。在该情况下，由于施加外力而层叠体 10变得容易变形，从而变得容易在腔体CV的侧面SS与底面BS的边界处产生裂缝。因此，从层叠体10中的Z轴方向上的底面BS到第2主面VS2的厚度T2比从层叠体10中的Z轴方向上的第1主面VS1到底面BS 的厚度T11薄的情况下，在抑制弯曲应力所导致的腔体CV的裂缝的产生这方面，本实施方式涉及的结构特别地有效。
(e)此外，在本实施方式中，第2区域F2中的露出于底面BS的面 CS的表面粗糙度R2小于第1区域F1的表面的表面粗糙度R1(R2＜R1)。根据该结构，由于导体图案31、32的面CS被平滑化了，因而面CS相对于导电性接合材料5的接触面积变大。因此，能够以高的接合强度将导电性接合材料5和导体图案31、32接合，能够抑制部件1从叠体10的剥离。
另外，在本实施方式中，示出了仅对导体图案31、32的第2区域F2 中的露出于底面BS的面CS进行了平滑化的例子，但不限定于该结构。也可以对导体图案31、32中的与绝缘基材层相接的面(例如，图3中的导体图案31、32的下表面)进行粗面化。在该情况下，能够使导体图案 31、32难以从层叠体10剥离。另外，由于在通过切削加工对设备导体图案31、32的表面进行切削时(之后详述)，导体图案31、32变得容易从层叠体10剥离，因而上述结构特别地有效。
本实施方式涉及的树脂多层基板101例如可通过如以下那样的工序制造。图4以及图5是依次示出树脂多层基板101的制造工序的剖视图。另外，在图4中，为了便于说明，通过以一个片(单片)的制造工序进行说明，但实际的树脂多层基板的制造工序也可在集合基板状态下进行。
首先，如图4中的(1)所示，准备多个绝缘基材层11、12、13、14、 15。绝缘基材层11、12、13、14、15例如是以液晶聚合物(LCP)等的热塑性树脂为主材料的树脂片。
之后，在多个绝缘基材层11、12、13，形成导体图案21、22、31、 32以及外部电极P1、P2等。具体地，在绝缘基材层11、12、13的一个面，对金属箔(例如Cu箔)进行层压，通过光刻将该金属箔图案化。由此，在绝缘基材层11的背面形成外部电极P1、P2，在绝缘基材层12的表面形成导体图案21、22，并在绝缘基材层13的表面形成导体图案31、32。
此外，在绝缘基材层11形成层间连接导体V1、V6，在绝缘基材层 12形成层间连接导体V2、V5，在绝缘基材层13形成层间连接导体V3、 V4。分别利用激光等在绝缘基材层设置了贯通孔，之后，配设(填充)包含Cu、Sn或它们的合金等的金属粉的导电性膏，并通过之后的加热压制处理使其固化，由此设置层间连接导体。
接下来，以绝缘基材层11、12、13、14、15的顺序层叠，对层叠了的多个绝缘基材层11、12、13、14、15进行加热压制(一并压制)，由此形成图4中的(2)所示的那样的层叠体10。
之后，如图4中的(3)所示，在集合基板状态的层叠体10的第1主面VS1形成腔体CV。具体地，腔体CV通过利用切削加工设备2从第1 主面VS1侧对层叠体10进行研削·研磨而形成。切削加工设备2例如是刳刨机或切块机。
在形成腔体CV时，通过切削加工设备2在厚度方向(Z轴方向)上对导体图案31、32的表面的一部分进行研削·研磨。由此，导体图案31、 32具有埋设在层叠体10的第1区域和至少一部分露出于腔体CV的底面 BS的第2区域。此外，腔体CV的侧面SS与底面BS的边界的至少一部分(部分CP1、CP2)由与侧面SS以及底面BS接连的导体图案31、32 构成。
在本实用新型中，导体图案31、32的表面的一部分被研削·研磨5μm 以上。
此外，通过切削加工设备2对导体图案31、32的表面的至少一部分进行研削·研磨，由此对第2区域中的露出于底面BS的面CS(通过切削加工设备2研削的导体图案31、32的面)进行平滑化。面CS的表面粗糙度R2小于第1区域的表面的表面粗糙度R1(R2＜R1)。另外，也可以在面CS、导体图案31、32中的构成侧面SS的面形成镀敷膜。在对导体图案31、32的表面进行切削的情况下，也同样对形成在导体图案31、32的表面的防氧化材料等进行切削·研磨。因此，通过进行镀敷处理，能够保护导体图案31、32的表面不受氧化、焊料侵蚀。
接下来，如图5中的(4)所示，将部件1安装在腔体CV的底面BS。具体地，在导体图案31、32印刷膏状的导电性接合材料5，之后，利用安装机等安装部件1。之后，通过回流焊工艺，经由导电性接合材料5将部件1的输入输出端子与导体图案31、32分别接合。
之后，从集合基板分离成各个单片从而获得树脂多层基板101A。
接下来，如图5中的(5)所示，使用上模3以及下模4，朝向Z轴方向，对层叠体10的第1主面VS1以及第2主面VS2进行加热·加压(参照图5中的(5)所示的箭头)。另外，加热·加压的位置是层叠体10的长边方向(X轴方向)的中央附近。上模3以及下模4是断面形状为L字形的构造。
层叠体10冷却并固化之后，从上模3以及下模4取下层叠体10，从而获得图5中的(6)所示的那样的保持被弯曲加工了的形状的树脂多层基板101。像这样，通过具备以热塑性树脂为主材料的层叠体10，能够容易地按照安装状态(安装目标的凹凸等)来对形状进行塑性加工。
此外，根据上述制造方法，通过对层叠了的多个绝缘基材层11～15进行一并压制，能够容易地形成层叠体10，因而制造工序的工数得以削减，能够将成本抑制得较低。
根据上述制造方法，利用切削加工设备2从第1主面VS1侧与导体图案31、32的一部分一起对层叠体10进行研削·研磨，从而形成腔体CV，由此能够容易地将导体图案31、32的第2区域F2的面CS平滑化。
根据上述制造方法，在利用切削加工设备2形成腔体CV时，导体图案31、32的表面的一部分被削去，导体图案31、32的第2区域F2附近的温度上升到接近300℃。于是，通过该热，以液晶聚合物(LCP)为主材料的层叠体10的底面BS中的第2区域F2附近部分的结晶化被促进，耐热性提高。因此，之后的加热时(回流焊工艺时)的腔体CV的底面BS 的变形(软化或熔融所导致的变形)得到抑制，能够抑制部件1相对于层叠体10的接合不良。
《第2实施方式》
在第2实施方式中，示出利用与第1实施方式中说明的方法不同的制造方法制造的树脂多层基板的例子。
图6是第2实施方式涉及的树脂多层基板102的剖视图。图7(A) 是示出树脂多层基板102的第1端部的放大剖视图，图7(B)是示出树脂多层基板102的第1端部的放大俯视图。在图7(A)以及图7(B)中，为了使构造容易理解，省略了部件的图示。
树脂多层基板102在具备层叠体10A这一点，与第1实施方式涉及的树脂多层基板101不同。作为层叠体10A，绝缘基材层的层叠数与第1实施方式中说明的层叠体10不同。关于树脂多层基板102的其他结构，实质上与树脂多层基板101相同。
以下，对与第1实施方式涉及的树脂多层基板101不同的部分进行说明。
作为层叠体10A，将4个绝缘基材层11a、12a、13a、14a以该顺序层叠而形成。绝缘基材层11a、12a、13a、14a的结构与第1实施方式中说明的绝缘基材层11、12、13、14实质上相同。
外部电极P1、P2与部件1的输入输出端子分别连接。具体地，外部电极P1经由层间连接导体V1与导体图案21的第1端连接。导体图案21 的第2端经由层间连接导体V2与导体图案31的第1端连接。导体图案 31的第2端经由导电性接合材料5，与部件1的一个输入输出端子连接。此外，外部电极P2经由层间连接导体V4与导体图案22的第1端连接。导体图案22的第2端经由层间连接导体V3与导体图案32的第1端连接。导体图案32的第2端经由导电性接合材料5与部件1的另一输入输出端子连接。
如图7(A)等所示，层间连接导体V1、V2、V3、V4配置在从Z轴方向观察时不与腔体CV重叠的位置处。
根据本实施方式涉及的树脂多层基板102，除第1实施方式中叙述的效果以外，还可实现如以下那样的效果。
在本实施方式中，层间连接导体V1、V2、V3、V4配置在从Z轴方向观察时不与腔体CV重叠的位置处。根据该结构，在利用切削加工设备形成腔体CV时，能够抑制起因于应力集中的层间连接导体的破损。
此外，根据本实施方式，如之后详述的那样，在利用切削加工设备形成腔体CV之后，绝缘基材层的薄膜(参照位于图3中的底面BS的绝缘基材层14的薄膜)难以残留在腔体CV的底面BS。因此，与在腔体CV 的底面BS残留有绝缘基材层的薄膜的情况相比，在利用切削加工设备形成腔体CV时、由于外力等而在层叠体产生弯曲应力时，绝缘基材层彼此的界面剥离难以在腔体CV的底面BS产生。
本实施方式涉及的树脂多层基板102例如可通过如以下那样的工序制造。图8以及图9是依次示出树脂多层基板102的制造工序的剖视图。另外，在图8中，为了便于说明，通过以一个片(单片)的制造工序进行说明，但实际的树脂多层基板的制造工序可以在集合基板状态下进行。
首先，如图8中的(1)所示，准备多个绝缘基材层11a、12a、13a、 14a。
之后，在多个绝缘基材层11a、12a、13a，形成导体图案21、22、31、 32以及外部电极P1、P2等。具体地，在绝缘基材层11a、12a、13a的一个面，对金属箔(例如Cu箔)进行层压，通过光刻将该金属箔图案化。由此，在绝缘基材层11a的背面形成外部电极P1、P2，在绝缘基材层12a 的背面形成导体图案21、22，在绝缘基材层13a的背面形成导体图案31、 32。
此外，在绝缘基材层11a形成层间连接导体V1、V4，在绝缘基材层 12a形成层间连接导体V2、V3。
接下来，以绝缘基材层11a、12a、13a、14a的顺序层叠，并对层叠了的多个绝缘基材层11a、12a、13a、14a进行加热压制(一并压制)，由此形成图8中的(2)所示的那样的层叠体10A。
之后，如图8中的(3)所示，利用切削加工设备2从第1主面VS1 侧对层叠体10A进行研削·研磨，由此形成腔体CV。另外，在图8中的 (3)所示的腔体CV的底面BS不存在绝缘基材层的薄膜。像这样，对层叠背面处形成有导体图案31、32的绝缘基材层而形成的层叠体进行研削·研磨，形成腔体CV，由此形成腔体CV之后，能够使绝缘基材层的薄膜难以残留。因此，与在腔体CV的底面BS残留有绝缘基材层的薄膜的情况相比，在利用切削加工设备2形成腔体CV时，绝缘基材层彼此的界面剥离难以在腔体CV的底面BS产生。
接下来，如图9中的(4)所示，将部件1安装在腔体CV的底面BS，并从集合基板分离成各个单片，从而获得树脂多层基板102A。
之后，如图9中的(5)所示，使用上模3以及下模4，朝向Z轴方向，对层叠体10A的第1主面VS1以及第2主面VS2进行加热·加压(参照图9中的(5)所示的箭头)。
在层叠体10A冷却并固化之后，从上模3以及下模4取下层叠体10A，从而获得如图9中的(6)所示的那样的保持被弯曲加工了的形状的树脂多层基板102。
《第3实施方式》
在第3实施方式中，示出具备保护层的树脂多层基板的例子。
图10(A)是示出第3实施方式涉及的树脂多层基板103的第1端部的放大剖视图，图10(B)是示出将部件配置在腔体CV前的状态的树脂多层基板103的第1端部的放大剖视图。
树脂多层基板103在还具备保护层6这一点，与第2实施方式涉及的树脂多层基板102不同。关于树脂多层基板103的其他结构，与树脂多层基板102相同。
以下，对与第2实施方式涉及的树脂多层基板102不同的部分进行说明。
保护层6是形成在腔体CV的底面BS的绝缘膜。保护层6的杨氏模量E6高于层叠体10A的杨氏模量E10(E62＞E10)。保护层6例如是覆盖层膜或阻焊膜。
像这样，为了防止导电性接合材料5等所引起的导体图案31、32间的短路，也可以在腔体CV的底面BS形成保护层6。此外，在本实施方式中，由于将杨氏模量高于层叠体10A的保护层6形成在腔体CV的底面 BS，因而即使在层叠体10A产生弯曲应力的情况下，也能够使腔体CV的变形难以产生。
《第4实施方式》
在第4实施方式中，示出导体图案的形状与以上所示的各实施方式不同的例子。
图11是第4实施方式涉及的树脂多层基板104的外观立体图。图12 是示出树脂多层基板104的第1端部的放大俯视图。在图12中，为了使构造容易理解，用虚线示出部件1。
树脂多层基板104在具备导体图案31a、32a这一点，与第1实施方式涉及的树脂多层基板101不同。关于树脂多层基板104的其他结构，与树脂多层基板101相同。
以下，对与第1实施方式涉及的树脂多层基板101不同的部分进行说明。
导体图案31a、32a是平面形状为正方形的导体图案，面积大于第1 实施方式中说明的导体图案31、32。如图12所示，从Z轴方向观察时，导体图案31a、32a至少配置在腔体CV的底面的4个角部。
根据本实施方式涉及的树脂多层基板104，除第1实施方式中叙述的效果以外，还可实现如以下那样的效果。
在弯曲、外力施加于层叠体的情况下，弯曲应力容易集中在腔体的角部。另一方面，在本实施方式中，由于导体图案31a、32a至少配置在腔体CV的底面的角部，因而即使在树脂多层基板104(层叠体10A)扭转的情况下等(参照图11所示的空心箭头)，弯曲应力容易集中的腔体CV 的底面的角部处的开裂也得到抑制。
另外，本实用新型的导体图案也可以是接下来示出的那样的结构。图 13是示出作为变形例的树脂多层基板104A的第1端部的放大俯视图。在图13中，为了使构造容易理解，用虚线示出部件1。
树脂多层基板104A在具备导体图案31b、32b这一点，与树脂多层基板104不同。关于树脂多层基板104A的其他结构，与树脂多层基板104 相同。
导体图案31b、32b是平面形状为C字形的导体图案。如图13所示，从Z轴方向观察时，导体图案31b、32b配置在腔体CV的底面的4个角部。
即使是这样的结构，也可实现与树脂多层基板104同样的作用·效果。不过，在抑制腔体的侧面与底面的边界处的裂缝的产生这方面，更优选为树脂多层基板104。
另外，在本实施方式中，示出了腔体CV的底面为矩形，导体图案配置在4个角部的例子，但不限定于该结构。腔体CV的底面也可以是矩形以外的多边形，也可以是导体图案配置在多个角部中的几处的结构。
《第5实施方式》
在第5实施方式中，示出在腔体的底面未安装部件的树脂多层基板的例子。
图14(A)是示出第5实施方式涉及的树脂多层基板105的第1端部的放大剖视图，图14(B)是示出树脂多层基板105的第1端部的放大俯视图。
树脂多层基板105在具备导体图案30这一点，与第2实施方式涉及的树脂多层基板102不同。关于树脂多层基板105的其他结构，与树脂多层基板102相同。
以下，对与第2实施方式涉及的树脂多层基板102不同的部分进行说明。
导体图案30是平面形状为矩形的导体图案。从Z轴方向观察时，导体图案30与腔体CV整体重叠。换言之，导体图案30遍及腔体CV的底面BS整体而形成。在本实施方式中，腔体CV的侧面SS与底面BS的边界整体(部分CP)由与侧面SS以及底面BS接连的导体图案30构成。
本实施方式涉及的树脂多层基板105例如可如以下那样使用。图15 是示出第5实施方式涉及的电子设备301的主要部分的剖视图。
电子设备301具备树脂多层基板105、电路基板201以及部件1A等。部件1A安装在电路基板201的第1面PS1。另外，电子设备301还具备上述以外的结构，但图15中图示省略。电路基板201例如是玻璃/环氧基板。
树脂多层基板105和电路基板201在部件1A的一部分配置于腔体CV 内的状态下，互相接近地配置。如图15所示，树脂多层基板105具备的层叠体10A的第1主面VS1与电路基板201的第1面PS1平行。此外，导体图案30不与部件1A导通。另外，虽然图示省略，导体图案30与接地连接。
如本实施方式中示出的那样，为了避开安装在接近地配置的电路基板的部件1A等，也可以将上述部件1A等配置在腔体CV内。通过该结构，由于从安装在电路基板201的部件1A产生的噪声被导体图案30屏蔽，因而能够抑制来自部件1A的噪声相对于树脂多层基板105的影响。此外，通过该结构，由于从树脂多层基板105产生的噪声被导体图案30屏蔽，因而能够抑制来自树脂多层基板105的噪声相对于电路基板201、部件1A 的影响。
此外，在本实施方式中，与接地连接的导体图案30优选为遍及腔体CV的底面BS整体而形成。换言之，从Z轴方向观察时，导体图案30优选为与腔体CV整体重叠。根据该结构，与导体图案30形成在底面BS的一部分的情况相比，能够进一步提高噪声的屏蔽效果。
在本实施方式中，腔体CV的侧面SS与底面BS的边界整体(部分 CP)由与侧面SS以及底面BS接连的导体图案30构成。根据该结构，与腔体CV的侧面SS与底面BS的边界的一部分由导体图案构成的情况相比，能够进一步抑制弯曲应力所导致的腔体CV的裂缝的产生。
《第6实施方式》
在第6实施方式中，示出与第5实施方式涉及的电子设备301不同的电子设备的例子。
图16(A)是示出第6实施方式涉及的电子设备302的主要部分的俯视图，图16(B)是图16(A)中的A-A剖视图。
电子设备302具备壳体8、电路基板202、203、树脂多层基板102A、电子部件71、72、73、74、75、76等。树脂多层基板102A具有插头51、 52，除该点以外，与第2实施方式中说明的树脂多层基板102实质上相同。另外，电子设备302还具备上述以外的结构，但图16(A)以及图16(B) 中图示省略。电路基板202、203例如是印刷布线板。
电路基板202、203、树脂多层基板102A、电子部件71～76收纳于壳体8。电路基板202的主面和电路基板203的主面均是与XY平面平行、且Z轴方向上的高度互相不同的面。在电路基板202的表面安装有电子部件71、72、73、74等。在电路基板203的表面安装有电子部件75、76等。电子部件71～76例如是半导体元件、或片型电感器、片型电容器等片部件、RFIC元件或阻抗匹配电路等。
电路基板202和电路基板203经由树脂多层基板102A而连接。具体地，树脂多层基板102A的插头51与配置在电路基板202的表面的插座 61连接。此外，树脂多层基板102A的插头52与配置在电路基板203的表面的插座62连接。
像这样，由于树脂多层基板102A(层叠体10A)具有弯曲部CR，因而能够容易地将主面的Z轴方向上的高度不同的电路基板202、203间连接。
另外，在本实施方式中，示出了使用连接器(插头以及插座)将树脂多层基板和电路基板连接的例子，但不限定于该结构，也可以使用焊料等导电性接合材料将树脂多层基板和电路基板连接。
《其他实施方式》
在以上示出的各实施方式中，示出了层叠体为矩形的平板的例子，但不限定于该结构。层叠体的平面形状能够在可实现本实用新型的作用效果的范围内进行适当变更，例如也可以是多边形、圆形、椭圆形、曲柄形、 T字形、Y字形等。
在以上示出的各实施方式中，示出了层叠4或5个绝缘基材层而形成的层叠体的例子，但不限定于该结构。形成层叠体的绝缘基材层的层叠数能够在可实现本实用新型的作用效果的范围内进行适当变更。此外，也可以在层叠体的第1主面VS1或第2主面VS2形成覆盖层膜、阻焊膜等保护层。
此外，在以上示出的各实施方式中，示出了层叠包含热塑性树脂的多个绝缘基材层而形成的层叠体的例子，但不限定于该结构。层叠体也可以层叠例如包含热固化性树脂的多个绝缘基材层而形成。
在以上示出的各实施方式中，示出了腔体CV为长方体状的凹部的例子，但不限定于该结构。腔体CV例如也可以是多棱柱、圆柱等。此外，腔体CV的底面的平面形状也不限定于矩形，例如也可以是例如多边形、圆形、椭圆形等。进一步地，腔体CV也可以是一部分到达层叠体10的端面的槽。
此外，在以上示出的各实施方式中，示出了部件1经由导电性接合材料5与形成在腔体CV的底面BS的导体图案31、32连接的例子，但不限定于该结构。部件1也可以经由膜状地形成的绝缘各向异性导电膜 (Anisotropic Conductive Film：ACF)，与导体图案31、32连接。绝缘各向异性导电膜是在加热加压时，被施加给定压力以上的压力的部位表现出导电性的构件，将分散了微细的导电性粒子的材料在半固化状态的预浸材料树脂片膜状地成型而形成。
此外，在以上示出的各实施方式中，示出了导体图案的平面形状为矩形或C字形的例子，但不限定于该结构。导体图案的平面形状能够在可实现本实用新型的作用效果的范围内进行适当变更，例如也可以是多边形、圆形、椭圆形、L字形、T字形、曲柄形等。
此外，形成在树脂多层基板的电路结构不限定于以上示出的各实施方式的结构。形成在树脂多层基板的电路能够在可实现本实用新型的作用效果的范围内进行适当变更，例如也可以具备由导体图案构成的线圈、由导体图案形成的电容器等。此外，也可以在树脂多层基板形成例如各种传输线路(带状线、微带状线、曲折线、共面等)等。进一步地，也可以在树脂多层基板安装部件1、1A以外的其他电子部件。
最后，上述实施方式的说明在所有方面均为例示，不是限制性的。对本领域技术人员来说，能够适当进行变形以及变更。本实用新型的范围不由上述的实施方式示出，而由权利要求书示出。进一步地，在本实用新型的范围中，包括根据与权利要求书内等同的范围内的实施方式的变更。
附图标记说明
CP1、CP2：部分
CS：(导体图案的第2区域中的露出于底面的)面
CV：腔体
D1：(导体图案的)第1区域的厚度
D2：(导体图案的)第2区域的厚度
F1：第1区域
F2：第2区域
P1、P2：外部电极
PS1：电路基板的第1面
R1：第1区域的表面的表面粗糙度
R2：第2区域中的露出于底面的面的表面粗糙度
BS：腔体的底面
SS：腔体的侧面
T1：从层叠体中的层叠方向上的第1主面到底面的厚度
T2：从层叠体中的层叠方向上的底面到第2主面的厚度
V1、V2、V3、V4、V5、V6：层间连接导体
VS1：层叠体的第1主面
VS2：层叠体的第2主面
1、1A：部件
2：切削加工设备
3：上模
4：下模
5：导电性接合材料
6：保护层
8：壳体
10、10A：层叠体
11、11a、12、12a、13、13a、14、14a、15：绝缘基材层
21、22：导体图案
30、31、31a、31b、32、32a、32b：导体图案
51、52：插头
61、62：插座
71、72、73、74、75、76：电子部件
101、101A、102、102A、103、104、104A、105：树脂多层基板
201、202、203：电路基板
301、302：电子设备。

Claims (15)

1.一种树脂多层基板，其特征在于，具备：
层叠体，具有第1主面，层叠以树脂为主材料的多个绝缘基材层而形成；
腔体，形成在所述第1主面，具有侧面以及底面；和
导体图案，形成在所述层叠体，
所述层叠体具有弯曲部，
所述侧面与所述底面的边界的至少一部分由与所述侧面以及所述底面接连的所述导体图案构成。
2.根据权利要求1所述的树脂多层基板，其特征在于，
所述层叠体具有与所述第1主面对置的第2主面，
从所述层叠体中的所述多个绝缘基材层的层叠方向上的所述底面到所述第2主面的厚度，比从所述层叠体中的所述层叠方向上的所述第1主面到所述底面的厚度薄。
3.根据权利要求1或2所述的树脂多层基板，其特征在于，
具备形成在所述层叠体的层间连接导体，
从所述多个绝缘基材层的层叠方向观察时，所述层间连接导体不与所述腔体重叠。
4.根据权利要求1或2所述的树脂多层基板，其特征在于，
所述导体图案具有埋设在所述层叠体的第1区域和至少一部分露出于所述底面的第2区域，
所述第2区域的厚度比所述第1区域的厚度的1/2厚。
5.根据权利要求1或2所述的树脂多层基板，其特征在于，
所述边界中的最接近所述弯曲部的部分由与所述侧面以及所述底面接连的所述导体图案构成。
6.根据权利要求1或2所述的树脂多层基板，其特征在于，
从所述多个绝缘基材层的层叠方向观察时，所述底面为多边形，
从所述层叠方向观察时，所述导体图案至少配置在所述底面的角部。
7.根据权利要求1或2所述的树脂多层基板，其特征在于，
所述边界整体由与所述侧面以及所述底面接连的所述导体图案构成。
8.根据权利要求1或2所述的树脂多层基板，其特征在于，
从所述多个绝缘基材层的层叠方向观察时，所述导体图案形成在所述底面整体。
9.根据权利要求1或2所述的树脂多层基板，其特征在于，
具备至少一部分配置在所述腔体内的部件，
所述部件与所述导体图案导通。
10.根据权利要求9所述的树脂多层基板，其特征在于，
所述导体图案具有埋设在所述层叠体的第1区域和至少一部分露出于所述底面的第2区域，
所述第2区域中的露出于所述底面的面的表面粗糙度小于所述第1区域的表面的表面粗糙度。
11.根据权利要求1所述的树脂多层基板，其特征在于，
所述层叠体具备：
外部电极，设置在与所述第1主面对置的第2主面；和
1个或多个层间连接导体，将所述导体图案和所述外部电极连接，
所述腔体不与所述1个或多个层间连接导体重叠。
12.一种电子设备，其特征在于，具备：
壳体和收纳在所述壳体的树脂多层基板，
所述树脂多层基板具有：
层叠体，层叠以树脂为主材料的多个绝缘基材层而形成；
腔体，形成在所述层叠体的表面，具有侧面以及底面；和
导体图案，形成在所述层叠体，
所述层叠体具有弯曲部，
所述侧面与所述底面的边界的至少一部分由与所述侧面以及所述底面接连的所述导体图案构成。
13.根据权利要求12所述的电子设备，其特征在于，
具备至少一部分配置在所述腔体内的部件，
所述导体图案不与所述部件导通。
14.根据权利要求13所述的电子设备，其特征在于，
所述导体图案形成在所述底面整体。
15.根据权利要求12所述的电子设备，其特征在于，
所述层叠体具备：
外部电极，设置在与所述第1主面对置的第2主面；和
1个或多个层间连接导体，将所述导体图案和所述外部电极连接，
所述腔体不与所述1个或多个层间连接导体重叠。
CN201990000741.6U 2018-05-28 2019-05-22 树脂多层基板以及电子设备 Active CN214101885U (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018101425 2018-05-28
JP2018-101425 2018-05-28
PCT/JP2019/020288 WO2019230524A1 (ja) 2018-05-28 2019-05-22 樹脂多層基板および電子機器

Publications (1)

Publication Number Publication Date
CN214101885U true CN214101885U (zh) 2021-08-31

Family

ID=68698345

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201990000741.6U Active CN214101885U (zh) 2018-05-28 2019-05-22 树脂多层基板以及电子设备

Country Status (4)

Country Link
US (1) US11406013B2 (zh)
JP (1) JP7111157B2 (zh)
CN (1) CN214101885U (zh)
WO (1) WO2019230524A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020162473A1 (ja) * 2019-02-05 2020-08-13 株式会社村田製作所 樹脂多層基板および樹脂多層基板の製造方法
CN219959377U (zh) * 2020-10-01 2023-11-03 株式会社村田制作所 传输线路以及电子设备

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5903440A (en) * 1998-01-30 1999-05-11 Delco Electronics Corporaiton Method of forming assemblies of circuit boards in different planes
JP4646386B2 (ja) 2000-11-30 2011-03-09 京セラ株式会社 配線基板の製造方法
JP2005116943A (ja) * 2003-10-10 2005-04-28 Seiko Epson Corp プリント配線基板、実装基板モジュール、プリント配線基板の製造方法、およびそれを用いた電気光学装置、電子機器
JP2005197354A (ja) 2004-01-05 2005-07-21 Renesas Technology Corp 半導体モジュール及びその製造方法
KR101073423B1 (ko) * 2005-04-19 2011-10-17 덴끼 가가꾸 고교 가부시키가이샤 금속 베이스 회로 기판, ｌｅｄ, 및 ｌｅｄ 광원 유닛
KR100765478B1 (ko) * 2005-08-12 2007-10-09 삼성전자주식회사 구멍이 형성된 테이프 배선기판과, 그를 이용한 테이프패키지 및 평판 표시 장치
JP2007324208A (ja) * 2006-05-30 2007-12-13 Toshiba Corp プリント配線板、プリント配線板の製造方法および電子機器
US7928550B2 (en) * 2007-11-08 2011-04-19 Texas Instruments Incorporated Flexible interposer for stacking semiconductor chips and connecting same to substrate
DE102009006757B3 (de) * 2009-01-30 2010-08-19 Continental Automotive Gmbh Lötstopplack-Beschichtung für starrbiegsame Leiterplatten
JP2014036188A (ja) 2012-08-10 2014-02-24 Dainippon Printing Co Ltd キャビティを有する多層配線基板及びその製造方法
JP2016035987A (ja) 2014-08-04 2016-03-17 イビデン株式会社 電子部品内蔵配線板及びその製造方法
CN105762131B (zh) * 2014-12-19 2018-06-29 碁鼎科技秦皇岛有限公司 封装结构及其制法
JP6473619B2 (ja) 2014-12-25 2019-02-20 イビデン株式会社 キャビティ付き配線板の製造方法
JP2016162977A (ja) * 2015-03-04 2016-09-05 株式会社イースタン 配線基板およびその製造方法
JP2017022227A (ja) 2015-07-09 2017-01-26 株式会社イースタン 配線基板および配線基板の製造方法

Also Published As

Publication number Publication date
US20210045241A1 (en) 2021-02-11
JPWO2019230524A1 (ja) 2021-04-22
WO2019230524A1 (ja) 2019-12-05
JP7111157B2 (ja) 2022-08-02
US11406013B2 (en) 2022-08-02

Similar Documents

Publication Publication Date Title
JP4760930B2 (ja) Ｉｃ搭載基板、多層プリント配線板、及び製造方法
CN106332474B (zh) 刚性柔性基板及其制造方法
CN103460822B (zh) 芯片元器件内置树脂多层基板及其制造方法
KR102032171B1 (ko) 전자 부품 내장 기판 및 그 제조 방법
WO2014203603A1 (ja) 樹脂多層基板の製造方法
US10383231B2 (en) Component-embedded board and method of manufacturing same
WO2014125973A1 (ja) 部品内蔵樹脂多層基板および樹脂多層基板
CN215453373U (zh) 树脂多层基板以及电子设备
US10477704B2 (en) Multilayer board and electronic device
US11406013B2 (en) Resin multilayer substrate and electronic device
CN110972414B (zh) 复合电路板及其制造方法
JP6673304B2 (ja) 多層基板
CN210899888U (zh) 多层基板以及电子设备
US9433108B2 (en) Method of fabricating a circuit board structure having an embedded electronic element
CN216531888U (zh) 树脂多层基板
JP2017028024A (ja) 部品搭載基板、部品内蔵基板、部品搭載基板の製造方法および部品内蔵基板の製造方法
JP5201271B2 (ja) 回路基板及びその製造方法
JP4398626B2 (ja) 積層回路
CN211828497U (zh) 树脂多层基板以及电子设备
US9854681B2 (en) Component-embedded substrate
CN212034479U (zh) 内插器以及电子设备
CN113853069A (zh) 电路板中间体的制造方法、电路板及其制造方法
US9913379B2 (en) Component-embedded substrate
US11437182B2 (en) Electronic component and method of manufacturing electronic component
JP2015032694A (ja) 部品内蔵基板の製造方法

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant