JP4398626B2 - 積層回路 - Google Patents

積層回路 Download PDF

Info

Publication number
JP4398626B2
JP4398626B2 JP2002086373A JP2002086373A JP4398626B2 JP 4398626 B2 JP4398626 B2 JP 4398626B2 JP 2002086373 A JP2002086373 A JP 2002086373A JP 2002086373 A JP2002086373 A JP 2002086373A JP 4398626 B2 JP4398626 B2 JP 4398626B2
Authority
JP
Japan
Prior art keywords
circuit
circuit board
modules
module
portions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002086373A
Other languages
English (en)
Other versions
JP2003283131A (ja
Inventor
崇文 大熊
宗和 西原
隆亮 東田
憲一 山本
大輔 末次
誠二 中嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2002086373A priority Critical patent/JP4398626B2/ja
Priority to KR10-2002-0070963A priority patent/KR100491179B1/ko
Priority to US10/300,028 priority patent/US7084512B2/en
Priority to CN2006100773202A priority patent/CN1849036B/zh
Priority to CNB021522642A priority patent/CN1259809C/zh
Publication of JP2003283131A publication Critical patent/JP2003283131A/ja
Priority to US11/429,062 priority patent/US20060202349A1/en
Application granted granted Critical
Publication of JP4398626B2 publication Critical patent/JP4398626B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【0001】
【発明の属する技術分野】
本発明は、可撓性を有する回路基板部と回路基板間接続部が一体形成された回路モジュールを積層してなる積層回路(積層回路)及びその製造方法に関する。
【0002】
【従来の技術】
図4は、従来から提案されているフレックスリジッド配線板の断面を示す。このフレックスリジッド配線板1において、符号2で示す範囲は硬くて折り曲げ不能なリジッド部分であり、符号3で示す範囲が折り曲げ可能なフレキシブル部分である。フレキシブル部分3における多層配線板4の導体回路5は、接着剤付きのカバーレイフィルム6によって被覆されて保護されている。また、リジッド部分2では、符号7で示す接着用ボンディングシートやプリプレグを用いて多層配線板4とリジッド配線板8とが接着もしくは積層成形され、多層配線板4が露出するフレキシブル部分3では、ボンディングシートやプリプレグ7とリジッド配線板8が除去されている。さらに、リジッド部分2におけるリジッド配線板8には複数の電子部品9が実装されており、これら電子部品9は多層配線板4とリジッド配線板8を貫通するスルーホール10を介して電気的に接続されている。
【0003】
【発明が解決しようとする課題】
このように従来のフレックスリジッド配線板1では、多層配線板4によって構成される回路基板部分に可撓性がないため、形状加工に対して自由度が制限され、例えば曲面から成る筐体に合わせて搭載する事が出来ない。また、多層配線板4の厚みに制限され、積層方向における配線長の短縮に限界があり、今後の高周波化に対応できない。さらに、積層された回路を電気的に接続するために積層方向(厚さ方向)にスルーホールを複雑に配置する必要があるため、回路設計の自由度を低下させたり、回路基板の小型化を制限しており、複雑な回路形態により製造コストダウンが困難である。
【0004】
一方、一般的な積層回路基板の場合、各層が互いに完全に全面接着されており、製造工程において回路基板を積層していく中での検査はほとんどなく、完成品検査のみに頼っている。このように各層が互いに密着している構成の回路基板では、回路中で発生した熱が逃げにくく、基板自体が発熱するという問題がある。また、通常積層回路基板は、その完成品として動作チェックなどの検査が行われる。これは、従来の積層回路基板は、すべての層が積層されて初めて機能を発揮するものであり、一層もしくは数層では機能しないからである。積層回路基板が完成するまでに検査ができない現状では、積層工程中に発生した不良品を振り分けることができないため、歩留まりの低下やロスコストを生み出してしまっている。
【0005】
【課題を解決するための手段】
以上の問題を解消するために、本発明の多層積層回路は、
複数の回路モジュールを備えており、
各回路モジュールは、信号伝達又は信号処理を担う部品とそれら部品を接続する回路とを備えた可撓性を有する2つの回路基板部と、前記2つの回路基板部を相互に電気的もしくは光学的に接続する回路を備え且つ前記回路基板部と一体形成されたストラップ状で可撓性の回路基板間接続部とを備えており、
上記複数の回路モジュールは、多層に積層されて、
前記複数の回路モジュールの内の少なくとも2つの隣接する回路モジュールは、隣接する回路基板部の間で、その回路基板部の面積の50%以下で接着していることを特徴とする積層回路である。
【0006】
本発明の他の形態において、前記回路モジュールは、各回路モジュールの回路基板間接続部が他の回路モジュールの回路基板間接続部と相互に重なり合わないように、積層されていることを特徴とする。
【0007】
本発明の他の形態において、前記複数の回路モジュールの内の少なくとも2つの回路モジュールは、一方の回路モジュールに含まれる第1の回路基板部が他方の回路モジュールに含まれる第1の回路基板部の上に配置され、一方の回路モジュールに含まれる第2の回路基板部が他方の回路モジュールに含まれる第2の回路基板部の下に配置されていることを特徴とする。
【0008】
本発明の他の形態において、前記隣接する回路モジュールは、それらの接着部において隣接する回路基板部の回路が電気的に又は光学的に相互に接続されていることを特徴とする。
【0014】
【発明の実施の形態】
以下、添付図面を参照して本発明の好適な実施の形態を説明する。なお、本明細書では、発明の理解を容易にするために種々の方向を示す用語(例えば、「上」、「下」、及びそれらを含む用語)を使用するが、それらの用語の意味によって本発明は限定的に解釈されるべきものでない。
【0015】
I.実施の形態1
図1(a)は、本発明の実施の形態1に係る薄型積層回路(多層積層回路。)の構成を示す模式図である。この図に示すように、薄型積層回路11は、複数(少なくとも2つ)の回路モジュール12を積層して構成されている。各回路モジュール12は、図面上で四角形状に表された第1と第2の回路基板部13,14と、これら第1と第2の回路基板部13,14を接続するストラップ状の回路基板間接続部15とで構成されている。各回路モジュール12を構成する基板16は、絶縁材料からなる薄い一枚の可撓性樹脂シート又は金属材料からなるフィルムの表面を絶縁材料で被覆した可撓性絶縁金属シートを第1及び第2の回路基板部13,14と回路基板間接続部15の輪郭に合わせて加工されており、この基板16上に必要な部品等が配置されている。例えば、回路基板部13,14を構成する基板部分には、抵抗・コンデンサ・コイルやLSIチップなどの電子部品17などの信号伝達又は信号処理を担う部品が形成され或いは実装されており、これら電子部品17が回路基板部13,14の表面に形成された金属箔の電気配線18によって適宜接続されている。一方、回路基板間接続部15を構成する基板部分には、第1の回路基板部13に設けた電子部品17及び/又は電気配線18と第2の回路基板部14に設けた電子部品17及び/又は電気配線18とを相互に電気的又は光学的に接続する電気配線19が形成されている。また、回路基板部13,14の一部及び/又は回路基板間接続部15には、後に説明するように、複数の回路モジュール12を積層したとき、各回路モジュール12の電気配線18と他の回路モジュール12の電気配線18とを電気的又は光学的に接続するための電気接続部又は光学接続部若しくはスルーホール(いずれも図示せず)が形成されている。
【0016】
本実施の形態において、複数の回路モジュール12の基板16は同一形状に形成されており、これら複数の回路モジュール12を重ねたとき、各回路モジュール12の第1の回路基板部13・第2の回路基板部14・回路基板間接続部15の上又は下もしくは上下に他の回路モジュールの第1の回路基板部13・第2の回路基板部14・回路基板間接続部15が丁度位置するようにしてある。ただし、各回路モジュール12の基板16に搭載された電子部品17や電気配線17,18は他の回路モジュール12の基板16に搭載された電子部品17等と同一である必要はなく、通常個々の回路モジュール12には他の回路モジュール12と異なる電子部品や電気配線が設けられる。
【0017】
このように形成された複数の回路モジュール12は、図1(b)に示すように、各回路モジュール12の第1の回路基板部13・第2の回路基板部14・回路基板間接続部15の上又は下もしくは上下に他の回路モジュールの第1の回路基板部13・第2の回路基板部14・回路基板間接続部15が丁度位置するように重ねられ、重ねられた回路基板間接続部15を上下から加圧し圧縮して一体化されて薄型積層回路11が形成される。必要であれば、積層方向に隣接する回路基板部及び/又は回路基板間接続部の少なくとも一部を接着剤で接着する。ただし、回路基板部13,14における接着剤の塗布部分(接着部)の面積は、回路基板部の電子部品で発生した熱を効率的に放出する目的から、その回路基板部の面積の50%以下とすることが望ましい。また、接着剤の塗布部分の面積を回路基板部の面積の50%以下にすることで、良好な積層回路のフレキシブル特性が得られる。
【0018】
また、各回路モジュール12の電気配線18,19は、回路基板部13,14の一部及び/又は回路基板間接続部15に形成されている電気接続部又はスルーホールを介して部分的に電気的に接続される。すなわち、重ね合わされた回路基板部13,14は、電気接続部においてのみ連結され、その他の部分では非連結状態にある。したがって、上下の回路モジュール12の間に挟まれた回路モジュール12の回路基板部13,14で発生する熱は、非連結位置の隙間を通って外部に放出される。
【0019】
以上のように、一体化された薄型積層回路11は、薄いシートを重ね合わせてなる可撓性の回路基板間接続部15によって複数の回路モジュール12が連結されており、この重ね合わされた回路基板間接続部15は依然として柔軟性を有し、容易に折り曲げることができる。したがって、形状加工に対する自由度があり、例えば曲面から成る筐体に合わせて搭載することも容易にできる。
【0020】
II.実施の形態2:
図2(a)は、実施の形態2に係る薄型積層回路11Aを模式図を示したものである。本実施の形態2の薄型積層回路11Aは、各回路モジュール12における回路基板間接続部15の位置(回路基板部13,14に対する相対的位置)が他の回路モジュール12における位置と異なる点で、実施の形態1の薄型積層回路11と相違する。したがって、実施の形態2の薄型積層回路11では、図2(b)に示すように(特に図2(b)と図1(b)とを対比すると明らかなように)、複数の回路モジュール12を積層して回路基板間接続部15を圧縮すると、薄型積層回路11を上下から見たときの回路基板接続部15の全体の幅は実施の形態1に比較して大きくなるが、その厚みは一層分の厚みとほぼ等しいので、屈曲に対する自由度と信頼性を向上させることができる。また、より自由度の高い基板形状の設計が可能となる。なお、本実施形態の場合、複数の回路モジュール間の必要な電気的接続は、回路基板部13,14の一部に層間接続部又は接続端子(電気接続部)を設け、複数の回路モジュールを重ねたときに対向する位置にある電気接続部を互いに電気的に接続又連結する。この場合、積層方向に隣接する回路基板部の間に部分的に接着剤を配置し、その接着部において回路基板部を接着してもよい。
【0021】
III.実施の形態3
図3は、実施の形態3に係る薄型積層回路11Bを模式図を示したものである。本実施の形態3の薄型積層回路11は、実施の形態2で用いた複数の回路モジュール12を用いたもので、回路基板部13,14の積層順序に特徴を有する。具体的に、図3の左側に示す回路基板部13についてみると、第1(最上層)の回路モジュール12の回路基板部13aを最上層に配置し、その直下に第2(上から2層目)の回路基板部13bが配置されている。これに対し、図3の右側に示す回路基板部14についてみると、第1の回路モジュール12の回路基板部14aは、第2の回路基板部14bの直下に配置されており、左右の回路基板部の積層順序が違えてある。なお、理解を容易にするために第1層と第2層の回路モジュールについて回路基板部13,14の積層順序を逆にした例を示したが、積層順序は左右の回路基板部について自由に選択できる。
【0022】
以上のように、回路基板部と回路基板間接続部を一体形成することにより回路基板間接続部に屈曲性を持たせることができ、また回路基板部にも可撓性を持たせることができる。同時に、回路基板間の接続部を一体形成することにより、基板上に接続の為のコネクタ等を設ける必要がなくなり、もちろん取り付け等の工程も削減でき、設計の自由度向上、製造時間短縮、製造コストダウン、さらに小型化等が可能になる。回路基板内においても、これまでの基板間接続の為の回路のひきまわし、スルーホール形成などが大幅に削減でき、これも設計自由度の向上やコストダウン、小型化を可能とするものである。
【0023】
さらには、基板形状、大きさの自由度が向上した事により、この回路モジュールを組み込んで機能を発揮する製品そのものの形状にも自由度が広がるという効果も期待できる。また、回路基板の薄型化により、配線長の短縮などの効果もあり、高周波回路への対応も可能となる効果が得られる。
【0024】
また、積層した基板に熱プレス等を加える場合、各回路基板部毎に処理することが可能になるので、プレス機の能力はひとつの回路基板部の面積があれば良く、製造装置の小型化が可能となる。さらに、この回路基板は層間のスルーホールの数を低減することができるので、回路基板部の全ての面が密着されている必要も無くなる。従って、層間で電気的等の接続が必要な部分以外は接着する必要が無くなる。これにより、接着工程が簡略化されるとともに、回路基板についても間隙が設けられる分、放熱効果も得られると言う効果がある。
【0025】
さらに、この回路基板では、各層に電子部品や回路から構成され、単独でも機能する回路基板層から成っているので、積層する前の工程で動作検査を行う事ができる。従って、各層もしくは数層積層した時点で動作検査をすることによって、製造工程中で発生した不良品を選別する事が出来るという効果がある。これにより、これまで完成品検査に依存していた製造工程に比較して、歩留まりを向上させ、ロスコストを削減することができる。
【0026】
【発明の効果】
以上の説明から明らかなように、本発明の積層回路によれば、設計の自由度向上、製造時間短縮、製造コストダウン、小型化、高周波対応等が可能になる。また、本発明に係る積層回路の製造方法によれば、積層前に各回路モジュールの電気的特性等を確認することができるので、積層回路の歩留まりが向上し、製品の低価格化が可能となる。
【図面の簡単な説明】
【図1】 実施の形態1に係る薄型積層回路の模式図。
【図2】 実施の形態2に係る薄型積層回路の模式図。
【図3】 実施の形態3に係る薄型積層回路の模式図。
【図4】 従来のフレックスリジッド基板の断面図。
【符号の説明】
11:薄型積層回路
12:回路モジュール
13,14:回路基板部
15:回路基板間接続部
16:基板
17:電子部品
18、19:電気配線

Claims (4)

  1. 複数の回路モジュールを備えており、
    各回路モジュールは、信号伝達又は信号処理を担う部品とそれら部品を接続する回路とを備えた可撓性を有する2つの回路基板部と、前記2つの回路基板部を相互に電気的もしくは光学的に接続する回路を備え且つ前記回路基板部と一体形成されたストラップ状で可撓性の回路基板間接続部とを備えており、
    上記複数の回路モジュールは、多層に積層されて、
    前記複数の回路モジュールの内の少なくとも2つの隣接する回路モジュールは、隣接する回路基板部の間で、その回路基板部の面積の50%以下で接着していることを特徴とする積層回路。
  2. 前記回路モジュールは、各回路モジュールの回路基板間接続部が他の回路モジュールの回路基板間接続部と相互に重なり合わないように、積層されていることを特徴とする請求項1に記載の積層回路。
  3. 前記複数の回路モジュールの内の少なくとも2つの回路モジュールは、一方の回路モジュールに含まれる第1の回路基板部が他方の回路モジュールに含まれる第1の回路基板部の上に配置され、一方の回路モジュールに含まれる第2の回路基板部が他方の回路モジュールに含まれる第2の回路基板部の下に配置されていることを特徴とする請求項1又は2のいずれか一に記載の積層回路。
  4. 前記隣接する回路モジュールは、それらの接着部において隣接する回路基板部の回路が電気的に又は光学的に相互に接続されていることを特徴とする請求項に記載の積層回路。
JP2002086373A 2001-11-21 2002-03-26 積層回路 Expired - Fee Related JP4398626B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2002086373A JP4398626B2 (ja) 2002-03-26 2002-03-26 積層回路
KR10-2002-0070963A KR100491179B1 (ko) 2001-11-21 2002-11-15 박형 회로기판 및 박형 회로기판의 제조방법
US10/300,028 US7084512B2 (en) 2001-11-21 2002-11-20 Circuit substrate and its manufacturing method
CN2006100773202A CN1849036B (zh) 2001-11-21 2002-11-21 薄型电路板及薄型电路板的制造方法
CNB021522642A CN1259809C (zh) 2001-11-21 2002-11-21 薄型电路板及薄型电路板的制造方法
US11/429,062 US20060202349A1 (en) 2001-11-21 2006-05-08 Circuit substrate and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002086373A JP4398626B2 (ja) 2002-03-26 2002-03-26 積層回路

Publications (2)

Publication Number Publication Date
JP2003283131A JP2003283131A (ja) 2003-10-03
JP4398626B2 true JP4398626B2 (ja) 2010-01-13

Family

ID=29232995

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002086373A Expired - Fee Related JP4398626B2 (ja) 2001-11-21 2002-03-26 積層回路

Country Status (1)

Country Link
JP (1) JP4398626B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4653402B2 (ja) * 2004-02-27 2011-03-16 株式会社メイコー フレックスリジッド配線板及びその製造方法
JP2006237233A (ja) * 2005-02-24 2006-09-07 Ngk Spark Plug Co Ltd 複合配線基板構造体及びその製造方法
JP2006324406A (ja) * 2005-05-18 2006-11-30 Sharp Corp フレックスリジッド多層配線板
JP4839713B2 (ja) * 2005-07-25 2011-12-21 株式会社村田製作所 回路基板および回路基板製造方法
JP4699136B2 (ja) * 2005-08-17 2011-06-08 日本メクトロン株式会社 フレキシブルプリント回路基板の製造方法
JP4850576B2 (ja) * 2006-05-01 2012-01-11 アルプス電気株式会社 回路モジュールの製造方法、及びそれに使用される回路モジュール用の集合基板
US10297572B2 (en) * 2014-10-06 2019-05-21 Mc10, Inc. Discrete flexible interconnects for modules of integrated circuits

Also Published As

Publication number Publication date
JP2003283131A (ja) 2003-10-03

Similar Documents

Publication Publication Date Title
US9793219B2 (en) Semiconductor element built-in wiring board and method for manufacturing the same
US8677612B2 (en) Method for manufacturing flex-rigid wiring board
US6333857B1 (en) Printing wiring board, core substrate, and method for fabricating the core substrate
EP1601053A1 (en) Wired circuit board and connection structure of wired circuit board
JP4756710B2 (ja) 屈曲式リジットプリント配線板およびその製造方法
CN103167727A (zh) 电路板及其制造方法
KR101613388B1 (ko) 다층 배선판
JP4768059B2 (ja) 多層フレキシブルプリント配線板
US10477704B2 (en) Multilayer board and electronic device
JP2018170521A (ja) 樹脂多層基板と回路基板の接合構造
JP7151784B2 (ja) 樹脂多層基板および電子機器
JP4398626B2 (ja) 積層回路
US11406013B2 (en) Resin multilayer substrate and electronic device
JP5524315B2 (ja) 多層フレキシブルプリント配線板を用いた表示素子モジュール
JP2006059962A (ja) リジッドフレックス回路基板およびその製造方法
CN107889356B (zh) 软硬复合线路板
JP2008078573A (ja) 部品内蔵型多層プリント配線板
JP2015005717A (ja) 硬軟性印刷回路基板及びその製造方法
JP7287462B2 (ja) 樹脂多層基板
JP7234651B2 (ja) 多層基板の製造方法
KR101044123B1 (ko) 기판 제조용 캐리어 부재 및 이를 이용한 기판의 제조방법
US20230115650A1 (en) Wiring substrate
JP2002271022A (ja) ケーブル部を有するプリント基板およびその製造方法
TW202339570A (zh) 多層基板、多層基板的製造方法及電子機器
CN116963393A (zh) 基板结构及其制作方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050126

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070206

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070406

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070807

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071005

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20071217

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20080125

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091023

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121030

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4398626

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131030

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees