JP4850576B2 - 回路モジュールの製造方法、及びそれに使用される回路モジュール用の集合基板 - Google Patents

回路モジュールの製造方法、及びそれに使用される回路モジュール用の集合基板 Download PDF

Info

Publication number
JP4850576B2
JP4850576B2 JP2006127778A JP2006127778A JP4850576B2 JP 4850576 B2 JP4850576 B2 JP 4850576B2 JP 2006127778 A JP2006127778 A JP 2006127778A JP 2006127778 A JP2006127778 A JP 2006127778A JP 4850576 B2 JP4850576 B2 JP 4850576B2
Authority
JP
Japan
Prior art keywords
circuit
burn
bare chip
connecting portion
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006127778A
Other languages
English (en)
Other versions
JP2007299995A (ja
Inventor
英勝 室井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Priority to JP2006127778A priority Critical patent/JP4850576B2/ja
Priority to US11/789,162 priority patent/US20070252607A1/en
Priority to KR1020070041818A priority patent/KR100812307B1/ko
Publication of JP2007299995A publication Critical patent/JP2007299995A/ja
Application granted granted Critical
Publication of JP4850576B2 publication Critical patent/JP4850576B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2836—Fault-finding or characterising
    • G01R31/2849—Environmental or reliability testing, e.g. burn-in or validation tests
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/0909—Preformed cutting or breaking line
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09236—Parallel layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09245—Crossing layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Description

本発明は、近距離用無線装置等に使用して好適なベアチップが搭載された回路モジュールの製造方法、及びそれに使用される回路モジュール用の集合基板に関するものである。
従来の回路モジュールの製造方法、及びその製造方法によって製造された回路モジュールに係る図面を説明すると、図７は従来の回路モジュールに係る回路基板の平面図、図８は従来の回路モジュール、及びその製造方法を示す平面図、図９は従来の回路モジュールの製造方法に係り、ベアチップのバーンインテスト基板の概要を示す説明図、図１０は従来の回路モジュールの製造方法に係り、ベアチップのバーンインテストの方法を示す説明図である。
次に、従来の回路モジュールの製造方法を図７〜図１０に基づいて説明すると、先ず、図７に示すように、個々に分離された回路基板５０が用意され、この回路基板５０には、複数の第１のランド部５１ａと、複数の第２のランド部５１ｂと、第１，第２のランド部５１ａ、５１ｂに接続された回路パターン５１ｃとを備えたモジュール５１が設けられている。
次に、図８に示すように、回路基板５０に設けられた第１のランド部５１ａには、後述するバーンインテスト（エージングテスト）によって選別されたベアチップ５２が接続されると共に、第２のランド部５１ｂには、ベアチップ５２以外の種々のチップ部品等からなる電子部品５３が接続されて、所望の電気回路を有する図８に示すような回路モジュールが形成されるようになっている。
そして、従来の回路モジュールの製造方法、及びに使用されるベアチップ５２は、図９，図１０に示すバーンインテスト基板によって、ベアチップ５２が高温状態で通電動作によるバーンインテスト（エージングテスト）され、このテストをクリアした良品のみが使用されるようになっている。
また、このベアチップ５２のバーンインテスト（エージングテスト）は、半導体製造メーカによって行われ、半導体製造メーカは、バーンインテストをクリアした良品のみのベアチップ５２を販売しており、回路モジュール等を製造するベアチップ使用メーカは、この良品のベアチップ５２を購入して、回路基板５０に搭載するようになっている。
次に、従来の回路モジュールの製造方法に係るベアチップのバーンインテスト基板、及びその方法を図９，図１０に基づいて説明すると、バーンインテスト基板５５は、テスト用基板５６と、このテスト用基板５６に設けられ、複数のベアチップ５２がテストできるように配設された複数の電極パッド５７ａを有する導電パターン５７と、電極パッド５７ａを露出した状態で、テスト用基板５６上に設けられた絶縁体層５８を備えており、そして、ベアチップ５２が押圧部材５９によって押圧されるようになっている。
そして、ベアチップのバーンインテストの方法は、先ず、複数のベアチップ５２の本体部５２ａを絶縁体層５８上に位置し、ベアチップ５２の本体部５２ａの下面に設けられた複数の電極５２ｂのそれぞれを電極パッド５７ａに接触させた後、本体部５２ａ上に押圧部材５９を配置して、この押圧部材５９によって、電極５２ｂのそれぞれを電極パッド５７ａに押圧する。
次に、複数のベアチップ５２を配置したバーンインテスト基板５５は、例えば、炉内が１２５℃の高温の状態にある加熱炉（図示せず）に搬送されて、ベアチップ５２は、導電パターン５７を介して通電状態で、２４時間にわたってバーンインテスト（エージングテスト）が行われて、ベアチップ５２の信頼性のテストが行われる（例えば、特許文献１参照）。
その結果、バーンインテスト（エージングテスト）によって、個々のベアチップ５２は、所定項目の電気特性や内部配線の断線等が測定されて、良品と不良品が判別され、不良品は破棄されると共に、良品のみがその後の電気検査工程を経て販売用として市場に出されるようになっている。
また、このようにバーンインテスト（エージングテスト）されたベアチップ５２は、ＫＧＤ型（Ｋｎｏｗｎ Ｇｏｏｄ Ｄｉｅ）と称され、絶縁樹脂によってパッケイジされた半導体部品と同等の信頼性のテストが行われたものとなっている。
特開平５−３４０９９５号公報
しかし、従来の回路モジュールの製造方法、及びその製造方法によって製造された回路モジュールにおいて、ベアチップ５２は、回路基板５０とは別のテスト用基板５６等を備えたバーンインテスト基板５５によってバーンインテスト（エージングテスト）が行われるため、ベアチップ５２が高価になる上に、ベアチップ使用メーカは、この良品のベアチップ５２を購入して、回路基板５０に搭載する作業が必要で、生産性が悪くなるという問題がある。
本発明は、このような従来技術の実情に鑑みてなされたもので、その目的は、安価で、生産性の良好な回路モジュールの製造方法、及びそれに使用される回路モジュール用の集合基板を提供することにある。
上記の目的を達成するために、本発明は、複数の回路モジュールを形成するための回路パターンを有する複数の回路基板と、この複数の回路基板間を繋ぐ連結部を備えた集合基板を有すると共に、前記回路基板には、前記回路パターンに接続され、ベアチップを接続するための複数の第１のランド部、及び前記ベアチップ以外の電子部品を接続するための複数の第２のランド部を含み、前記第１のランド部に接続された状態で、前記回路基板と前記連結部の境界位置まで延びる複数の延長パターンとが設けられ、前記連結部には、前記延長パターンに接続された複数の引出パターンが設けられて構成された前記集合基板を備え、前記連結部は、互いに隣り合う前記回路基板間に位置する第１の繋ぎ部と、外周部に位置する第２の繋ぎ部を有し、前記引出パターンが前記第１，第２の繋ぎ部に設けられ、前記引出パターンの端部には、複数のバーンインテスト用電極が設けられ、複数の前記バーンインテスト用電極が前記外周部の一辺に位置する前記第２の繋ぎ部に集中して配置され、前記引出パターンには、電源線、接地線、信号入力線や信号出力線があり、前記信号出力線は、前記個々のベアチップから引き出し、その他の電源線、接地線、信号入力線は、それぞれの前記ベアチップに対して共通化されており、前記第１のランド部に前記ベアチップを接続する第１の接続工程と、高温状態で前記延長パターンと前記引出パターンを使用して前記ベアチップを通電動作させ、前記回路基板毎に接続された前記個々のベアチップ毎に良否を判別するバーンインテスト工程と、このバーンインテスト工程の後、良品の前記ベアチップを有した前記回路基板の前記第２のランド部に前記電子部品を接続する第２の接続工程とを有することを特徴としている。
このように構成した本発明は、回路基板を有する集合基板がテスト用基板を兼ねるため、別個のテスト用基板が不要となって、安価なものが得られ、また、ベアチップが回路基板に取り付けられた状態でテストされるため、ベアチップの取り扱い作業が少なくなって、生産性の良好なものが得られると共に、ベアチップと第１のランド部間の接合様態の信頼性も確認できるという効果を有する。
また、このように構成した本発明は、バーンインテストを行うための引出パターンが回路基板間を繋ぐ連結部に形成できて、集合基板の小型化が図れ、安価なものが得られる。
また、このように構成した本発明は、第１，第２の繋ぎ部の存在によって、引出パターンの形成面積が大きくなって、多くの引出パターンの形成が容易にできる。
また、このように構成した本発明は、バーンインテスト用電極が第２の繋ぎ部に集中することによって、通電の容易なものが得られる。
また、本発明は、上記発明において、第２の接続工程が集合基板の状態で行われた後、境界位置で集合基板を切断する切断工程を行って、個々の回路基板を得るようにしたことを特徴としている。
このように構成した本発明は、ベアチップを取り付ける第１の接続工程と電子部品を取り付ける第２の接続工程が連続して行うことができて、生産性の良好なものが得られる。
また、本発明は、上記発明において、バーンインテスト工程の後、境界位置で集合基板を切断して、個々の回路基板を得る切断工程を行い、しかる後、第２の接続工程を行うようにしたことを特徴としている。
このように構成した本発明は、回路基板が比較的大きく、多くの電子部品が使用されるものにおいて、電子部品の装着装置を大きくするとこなく対応できて、装着装置の小型が図れる。
上記の目的を達成するために、本発明は、回路モジュールを形成するための回路パターンを有する複数の回路基板と、この回路基板間を繋ぐ連結部を有すると共に、前記回路基板には、前記回路パターンに接続され、ベアチップを接続するための複数の第１のランド部、及び前記ベアチップ以外の電子部品を接続するための複数の第２のランド部を含み、前記第１のランド部に接続された状態で、前記回路基板と前記連結部の境界位置まで延びる複数の延長パターンとが設けられ、前記連結部には、前記延長パターンに接続された複数の引出パターンが設けられ、前記連結部は、互いに隣り合う前記回路基板間に位置する第１の繋ぎ部と、外周部に位置する第２の繋ぎ部を有し、前記引出パターンが前記第１，第２の繋ぎ部に設けられ、前記引出パターンの端部には、複数のバーンインテスト用電極が設けられ、複数の前記バーンインテスト用電極が前記外周部の一辺に位置する前記第２の繋ぎ部に集中して配置され、前記引出パターンには、電源線、接地線、信号入力線や信号出力線があり、前記信号出力線は、前記個々のベアチップから引き出し、その他の電源線、接地線、信号入力線は、それぞれの前記ベアチップに対して共通化されていることを特徴としている。
このように構成した本発明は、バーンインテストを行うための引出パターンが回路基板間を繋ぐ連結部に形成できて、集合基板の小型化が図れ、安価なものが得られる。
また、このように構成した本発明は、第１，第２の繋ぎ部の存在によって、引出パターンの形成面積が大きくなって、多くの引出パターンの形成が容易にできる。
また、このように構成した本発明は、バーンインテスト用電極が第２の繋ぎ部に集中することによって、通電の容易なものが得られる。
また、本発明は、上記発明において、引出パターンの端部には、複数のバーンインテスト用電極が設けられると共に、外周部の一辺に位置する第２の繋ぎ部には、外方に突出する凸部が設けられ、複数のバーンインテスト用電極が凸部に集中して配置されたことを特徴としている。
このように構成した本発明は、バーンインテスト用電極が凸部に集中することによって、通電の容易なものが得られる。
本発明は、バーンインテストに際して、回路基板を有する集合基板がテスト用基板を兼ねるため、別個のテスト用基板が不要となって、安価なものが得られ、また、ベアチップが回路基板に取り付けられた（例えば半田付）状態でテストされるため、ベアチップの取り扱い作業が少なくなって、生産性の良好なものが得られると共に、ベアチップと第１のランド部間の接合様態の信頼性も確認できるという効果を有する。また、バーンインテストを行うための引出パターンが回路基板間を繋ぐ連結部に形成できて、集合基板の小型化が図れ、安価なものが得られる。また、第１，第２の繋ぎ部の存在によって、引出パターンの形成面積が大きくなって、多くの引出パターンの形成が容易にできる。また、バーンインテスト用電極が第２の繋ぎ部に集中することによって、通電の容易なものが得られる。
発明の実施の形態について図面を参照して説明すると、図１は本発明の回路モジュールの製造方法に係り、集合基板の概要を示す平面図、図２は本発明の回路モジュールの製造方法に係り、集合基板の要部の拡大平面図、図３は本発明の回路モジュールの製造方法に係り、集合基板にベアチップを取り付けた状態を示す要部の拡大平面図である。
また、図４は本発明の回路モジュールの製造方法に係り、集合基板にベアチップを取り付けた状態を示す要部の拡大断面図、図５は本発明の回路モジュールの製造方法に係り、集合基板に電子部品を取り付けた状態を示す要部の拡大平面図、図６は本発明の回路モジュールに係る平面図である。
次に、本発明の回路モジュールの製造方法、及びそれに使用される回路モジュール用の集合基板、並びにその製造方法によって製造され回路モジュールを図１〜図６に基づいて説明すると、先ず、回路モジュールを形成するための集合基板１は、図１，図２に示すように、略四角形のセラミック材等で形成され、複数が間隔をおいて整列した状態で配置された四角形の回路基板２（点線で示す部分）と、回路基板２間を繋ぐ連結部（桟部）３を有すると共に、図４に示すように、集合基板１の裏面側には、回路基板２（点線で示す部分）に沿って延びる溝等からなる切断誘発部１ａが設けられている。
この連結部３は、隣り合う回路基板２間を繋ぐ第１の繋ぎ部３ａと、外周部に位置する第２の繋ぎ部３ｂと、外周部の一辺に位置する第２の繋ぎ部３ｂから外方に突出する凸部３ｃを有している。
それぞれの回路基板２には、回路パターン４と延長パターン５が設けられ、この回路パターン４は、複数の第１のランド部４ａと、複数の第２のランド部４ｂと、第１，第２のランド部４ａ、４ｂに接続されたパターン４ｃを有すると共に、延長パターン５は、第１のランド部４ａに接続された状態で、回路基板２の異なる二辺に区分けされて、回路基板２と連結部３の境界位置Ｋまで延びて形成されている。
また、連結部３には複数の引出パターン６が形成されており、この引出パターン６は、例えば、図２に示すように、第１の繋ぎ部３ａに位置する第１のパターン部６ａと、第２の繋ぎ部３ｂに位置する第２のパターン部６ｂを有して、それぞれが延長パターン５に接続された状態になると共に、第１，第２のパターン部６ａ、６ｂによって、第１のランド部４ａ（回路基板２の二辺）から互いに区分けされた状態で引き回されている。
更に、連結部３の凸部３ｃには、一列状態となった複数のバーンインテスト用電極７が形成されており、このバーンインテスト用電極７には、引出パターン６が接続されて、本発明の回路モジュール用の集合基板が形成されている。
なお、引出パターン６には、電源線、接地線、信号入力線や信号出力線が存在するが、信号出力線は、個々のベアチップ８から引き出し、その他の電源線、接地線、信号入力線は、それぞれのベアチップ８に対して共通化されていると共に、また、凸部３ｃを無くして、バーンインテスト用電極７を、外周部の一辺に位置する第２の繋ぎ部３ｂに集中して設けても良い。
次に、本発明の回路モジュールの製造方法を説明すると、先ず、図３，図４に示すように、それぞれの回路基板２に設けられた第１のランド部４ａには、ベアチップ８の本体部８ａの下面に設けられた電極８ｂが半田バンプ等からなる接続体９を介して接合する第１の接続工程が行われる。
次に、複数のベアチップ８を配置した集合基板１は、例えば、炉内が１２５℃の高温の状態にある加熱炉（図示せず）に搬送されて、ベアチップ８は、バーンインテスト用電極７から引出パターン６、延長パターン５、及び回路パターン４を介して通電状態で、２４時間にわたってバーンインテスト（エージングテスト）によるテスト工程が行われて、ベアチップ８の信頼性のテストが行われる。
その結果、バーンインテスト（エージングテスト）によるテスト工程によって、個々のベアチップ８は、所定項目の電気特性や内部配線の断線等が測定されて、良品と不良品が判別されると共に、ベアチップ８と第１のランド部４ａ間の接続体９の接合状態の信頼性が確認できる。
そして、このようにバーンインテスト（エージングテスト）されたベアチップ８は、ＫＧＤ型（Ｋｎｏｗｎ Ｇｏｏｄ Ｄｉｅ）と称され、絶縁樹脂によってパッケイジされた半導体部品と同等の信頼性のテストが行われたものとなっている。
また、このバーンインテスト（エージングテスト）に使用されるベアチップ８は、市販されているＫＴＤ型（Ｋｎｏｗｎ Ｔｅｓｔｅｄ Ｄｉｅ）、或いはＰＤ型（Ｐｒｏｂｅｄ Ｄｉｅ）が用いられる。
そして、ＫＴＤ型は、バーンインテスト（エージングテスト）がなされておらず、絶縁樹脂によってパッケイジされた半導体部品と同等の所定項目の電気特性の検査が行われたものであり、また、ＰＤ型は、バーンインテスト（エージングテスト）がなされておらず、絶縁樹脂によってパッケイジされた半導体部品と同様の所定項目の一部の電気特性の検査が行われたものである。
従って、ＫＴＤ型やＰＤ型のベアチップ８に対してバーンインテスト（エージングテスト）を行うことによって、ベアチップ８のグレードを上げることができると共に、付加価値を高めることができる。
次に、バーンインテスト（エージングテスト）によるテスト工程が完了した後、ベアチップ８が良品と判別された集合基板１に存在する回路基板２上の第２のランド部４ｂには、ベアチップ８以外のフィルタやコイル、抵抗、コンデンサのチップ部品等からなる電子部品１０が接続されて、第２の接続工程が行われると共に、それぞれの回路基板２には、所望の電気回路が形成された状態となる。
そして、この第２の接続工程の後、境界位置Ｋに存在する切断誘発部１ａの位置で、集合基板１の切断工程を行うと、分離した個々の回路基板２が形成されて、その製造が完了すると共に、所望の電気回路を有する図６に示すような回路モジュールが形成されるようになっている。
なお、上記実施例では、集合基板１の状態で、電子部品１０の第２の接続工程を行うもので説明したが、例えば、回路基板２が大きく、多数の電子部品１０を使用するようなものにあっては、集合基板１を切断して、個々の回路基板２に形成した後に、電子部品１０の第２の接続工程を行うものでも良い。
このような本発明の回路モジュールの製造方法によって製造された回路モジュールは、図６に示すように、延長パターン５が第１のランド部４ａに接続された状態で、回路基板２の異なる二辺の端部まで延びているため、ベアチップ８は、回路基板２に取り付けられた状態でバーンインテストが可能となって、複数の回路基板２を有した集合基板１の使用やベアチップ８と第１のランド部４ａ間の接合状態の信頼性が確認できるものが得られるものである。
本発明の回路モジュールの製造方法に係り、集合基板の概要を示す平面図である。 本発明の回路モジュールの製造方法に係り、集合基板の要部の拡大平面図である。 本発明の回路モジュールの製造方法に係り、集合基板にベアチップを取り付けた状態を示す要部の拡大平面図である。 本発明の回路モジュールの製造方法に係り、集合基板にベアチップを取り付けた状態を示す要部の拡大断面図である。 本発明の回路モジュールの製造方法に係り、集合基板に電子部品を取り付けた状態を示す要部の拡大平面図である。 本発明の回路モジュールに係る平面図である。 従来の回路モジュールに係る回路基板の平面図である。 従来の回路モジュール、及びその製造方法を示す平面図である。 従来の回路モジュールの製造方法に係り、ベアチップのバーンインテスト基板の概要を示す説明図である。 従来の回路モジュールの製造方法に係り、ベアチップのバーンインテストの方法を示す説明図である。
符号の説明
１ 集合基板
１ａ 切断誘発部
２ 回路基板
３ 連結部
３ａ 第１の繋ぎ部
３ｂ 第２の繋ぎ部
３ｃ 凸部
４ 回路パターン
４ａ 第１のランド部
４ｂ 第２のランド部
４ｃ パターン
５ 延長パターン
６ 引出パターン
６ａ 第１のパターン部
６ｂ 第２のパターン部
７ バーンインテスト用電極
８ ベアチップ
８ａ 本体部
８ｂ 電極
９ 接続体
１０ 電子部品
Ｋ 境界位置

Claims (5)

  1. 複数の回路モジュールを形成するための回路パターンを有する複数の回路基板と、この複数の回路基板間を繋ぐ連結部を備えた集合基板を有すると共に、前記回路基板には、前記回路パターンに接続され、ベアチップを接続するための複数の第１のランド部、及び前記ベアチップ以外の電子部品を接続するための複数の第２のランド部を含み、前記第１のランド部に接続された状態で、前記回路基板と前記連結部の境界位置まで延びる複数の延長パターンとが設けられ、前記連結部には、前記延長パターンに接続された複数の引出パターンが設けられて構成された前記集合基板を備え、
    前記連結部は、互いに隣り合う前記回路基板間に位置する第１の繋ぎ部と、外周部に位置する第２の繋ぎ部を有し、前記引出パターンが前記第１，第２の繋ぎ部に設けられ、
    前記引出パターンの端部には、複数のバーンインテスト用電極が設けられ、複数の前記バーンインテスト用電極が前記外周部の一辺に位置する前記第２の繋ぎ部に集中して配置され、
    前記引出パターンには、電源線、接地線、信号入力線や信号出力線があり、前記信号出力線は、前記個々のベアチップから引き出し、その他の電源線、接地線、信号入力線は、それぞれの前記ベアチップに対して共通化されており、
    前記第１のランド部に前記ベアチップを接続する第１の接続工程と、高温状態で前記延長パターンと前記引出パターンを使用して前記ベアチップを通電動作させ、前記回路基板毎に接続された前記個々のベアチップ毎に良否を判別するバーンインテスト工程と、このバーンインテスト工程の後、良品の前記ベアチップを有した前記回路基板の前記第２のランド部に前記電子部品を接続する第２の接続工程とを有することを特徴とする回路モジュールの製造方法。
  2. 前記第２の接続工程が前記集合基板の状態で行われた後、前記境界位置で前記集合基板を切断する切断工程を行って、個々の前記回路基板を得るようにしたことを特徴とする請求項１記載の回路モジュールの製造方法。
  3. 前記バーンインテスト工程の後、前記境界位置で前記集合基板を切断して、個々の前記回路基板を得る切断工程を行い、しかる後、前記第２の接続工程を行うようにしたことを特徴とする請求項１記載の回路モジュールの製造方法。
  4. 回路モジュールを形成するための回路パターンを有する複数の回路基板と、この回路基板間を繋ぐ連結部を有すると共に、前記回路基板には、前記回路パターンに接続され、ベアチップを接続するための複数の第１のランド部、及び前記ベアチップ以外の電子部品を接続するための複数の第２のランド部を含み、前記第１のランド部に接続された状態で、前記回路基板と前記連結部の境界位置まで延びる複数の延長パターンとが設けられ、前記連結部には、前記延長パターンに接続された複数の引出パターンが設けられ、
    前記連結部は、互いに隣り合う前記回路基板間に位置する第１の繋ぎ部と、外周部に位置する第２の繋ぎ部を有し、前記引出パターンが前記第１，第２の繋ぎ部に設けられ、
    前記引出パターンの端部には、複数のバーンインテスト用電極が設けられ、複数の前記バーンインテスト用電極が前記外周部の一辺に位置する前記第２の繋ぎ部に集中して配置され、
    前記引出パターンには、電源線、接地線、信号入力線や信号出力線があり、前記信号出力線は、前記個々のベアチップから引き出し、その他の電源線、接地線、信号入力線は、それぞれの前記ベアチップに対して共通化されていることを特徴とする回路モジュール用の集合基板。
  5. 前記引出パターンの端部には、複数のバーンインテスト用電極が設けられると共に、前記外周部の一辺に位置する前記第２の繋ぎ部には、外方に突出する凸部が設けられ、複数の前記バーンインテスト用電極が前記凸部に集中して配置されたことを特徴とする請求項４記載の回路モジュール用の集合基板。
JP2006127778A 2006-05-01 2006-05-01 回路モジュールの製造方法、及びそれに使用される回路モジュール用の集合基板 Expired - Fee Related JP4850576B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006127778A JP4850576B2 (ja) 2006-05-01 2006-05-01 回路モジュールの製造方法、及びそれに使用される回路モジュール用の集合基板
US11/789,162 US20070252607A1 (en) 2006-05-01 2007-04-23 Method of manufacturing circuit module, collective board for circuit module, and circuit module manufactured by the method
KR1020070041818A KR100812307B1 (ko) 2006-05-01 2007-04-30 회로모듈의 제조방법 및 그것에 사용되는 회로모듈용집합기판, 및 그 제조방법에 의하여 제조된 회로모듈

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006127778A JP4850576B2 (ja) 2006-05-01 2006-05-01 回路モジュールの製造方法、及びそれに使用される回路モジュール用の集合基板

Publications (2)

Publication Number Publication Date
JP2007299995A JP2007299995A (ja) 2007-11-15
JP4850576B2 true JP4850576B2 (ja) 2012-01-11

Family

ID=38647741

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006127778A Expired - Fee Related JP4850576B2 (ja) 2006-05-01 2006-05-01 回路モジュールの製造方法、及びそれに使用される回路モジュール用の集合基板

Country Status (3)

Country Link
US (1) US20070252607A1 (ja)
JP (1) JP4850576B2 (ja)
KR (1) KR100812307B1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5626567B2 (ja) * 2010-08-06 2014-11-19 株式会社ジェイテクト 素子実装基板の組み立て方法
KR102041501B1 (ko) * 2013-09-13 2019-11-06 삼성전자 주식회사 연배열 인쇄회로기판, 그의 불량 단품 인쇄회로기판의 교체 방법 및 이를 이용한 전자 장치의 제조 방법

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5947793A (ja) * 1982-09-10 1984-03-17 富士通株式会社 混成集積回路の製造方法
US4632485A (en) * 1985-06-06 1986-12-30 Brown Kenneth C Electrical circuit testing apparatus
JPS6442142A (en) * 1987-08-10 1989-02-14 Nec Corp Burn-in test method for hybrid integrated circuit
KR930010076B1 (ko) * 1989-01-14 1993-10-14 티디케이 가부시키가이샤 다층혼성집적회로
JP3194483B2 (ja) * 1991-11-08 2001-07-30 富士通株式会社 バーンイン試験方法及びバーンイン試験装置
JPH05259589A (ja) * 1992-03-16 1993-10-08 Fuji Electric Co Ltd 多面取りプリント基板
JPH06174786A (ja) * 1992-12-09 1994-06-24 Mitsubishi Electric Corp バーンインボード
JPH1022596A (ja) * 1996-07-01 1998-01-23 Hitachi Ltd 回路基板
KR100244181B1 (ko) * 1996-07-11 2000-02-01 구본준 액정표시장치의리페어구조및그를이용한리페어방법
JPH1065301A (ja) * 1996-08-23 1998-03-06 Yokogawa Electric Corp チェック用配線パターン付きプリント基板
JPH10233561A (ja) * 1997-02-19 1998-09-02 Alps Electric Co Ltd 分割基板及びその分割基板を用いた電子機器の製造方法
US6038133A (en) * 1997-11-25 2000-03-14 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module and method for producing the same
US6329832B1 (en) * 1998-10-05 2001-12-11 Micron Technology, Inc. Method for in-line testing of flip-chip semiconductor assemblies
CN1901181B (zh) * 2000-09-25 2012-09-05 揖斐电株式会社 半导体元件及其制造方法、多层印刷布线板及其制造方法
EP1293789A1 (de) * 2001-09-12 2003-03-19 Alcatel Verfahren zum Testen und Inbetriebnehmen einer elektrischen Schaltungseinheit sowie solche Schaltunseinheiten
JP4398626B2 (ja) * 2002-03-26 2010-01-13 パナソニック株式会社 積層回路
JP2004022977A (ja) * 2002-06-19 2004-01-22 Murata Mfg Co Ltd 集合基板および電子部品の製造方法
CN2594855Y (zh) * 2002-09-27 2003-12-24 威达电股份有限公司 具有绘图加速端口的计算机底板
JP2005072361A (ja) * 2003-08-26 2005-03-17 Hitachi Kokusai Electric Inc 面付け基板の分割方法
JP2005317861A (ja) * 2004-04-30 2005-11-10 Toshiba Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
KR100812307B1 (ko) 2008-03-10
KR20070106927A (ko) 2007-11-06
US20070252607A1 (en) 2007-11-01
JP2007299995A (ja) 2007-11-15

Similar Documents

Publication Publication Date Title
JP4252491B2 (ja) 検査機能付きモジュール及びその検査方法。
US7701072B2 (en) Semiconductor device and manufacturing method therefor
US8994397B2 (en) Thermal pad shorts test for wire bonded strip testing
US7728613B2 (en) Device under test pogo pin type contact element
TWI694567B (zh) 印刷電路板及其測試方法以及製造半導體封裝的方法
JP4850576B2 (ja) 回路モジュールの製造方法、及びそれに使用される回路モジュール用の集合基板
JP2004347591A (ja) 集積回路用プローブ・カード
KR101123802B1 (ko) 반도체 칩
TWI503554B (zh) 探針卡與其之製作方法
KR100679167B1 (ko) 동축케이블을 이용한 반도체 웨이퍼 테스트용 프로브 카드
JP2006165325A (ja) Ｉｃパッケージを実装した基板の配線構造、及び電気接続不良検査方法
JP2885283B2 (ja) フリップチップ接続用回路素子
CN106601639B (zh) 不着检出测试方法及其所用的基板与压板
JP3573113B2 (ja) ボンディングダメージの計測装置および計測方法
US20160349315A1 (en) Multilayer interposer with high bonding strength
JP2010080770A (ja) 電子回路モジュールおよびその検査方法
KR100716805B1 (ko) 반도체 패키지용 인쇄회로기판 및 이를 이용한 접속 검사방법
TW201307860A (zh) 雙面導通晶片之即測接合方法
JP4877465B2 (ja) 半導体装置、半導体装置の検査方法、半導体ウェハ
JPH10319074A (ja) 配線基板の接続性能評価方法、その評価用キット及び配線基板
TW478084B (en) Flip-chip having test pad and the related method thereof
JP3573112B2 (ja) ボンディングダメージの計測用基板
TWI467180B (zh) 探針卡
TW202146917A (zh) Ic測試電路板組合及ic測試系統
JP2005209858A (ja) 半導体集積回路装置およびその検査方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080826

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110525

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110531

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110713

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111011

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111019

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141028

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees