JPH1022596A - 回路基板 - Google Patents
回路基板Info
- Publication number
- JPH1022596A JPH1022596A JP17088096A JP17088096A JPH1022596A JP H1022596 A JPH1022596 A JP H1022596A JP 17088096 A JP17088096 A JP 17088096A JP 17088096 A JP17088096 A JP 17088096A JP H1022596 A JPH1022596 A JP H1022596A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- chip
- bare
- electrode
- mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
(57)【要約】
【課題】小形パッケージを基板に搭載する際、ベアチッ
プの良否判定が充分でなく小形パッケージプロセスモニ
タリングが必要であり、回路基板を組み上げる過程で、
基板上の電極にプロービングし、導通検査や機能検査を
行う必要がある。しかし、小形であるため、インサーキ
ットテストのためのプロービングポイントを回路基板上
に設ける必要があり基板面積を縮小できない。 【解決手段】電子回路基板２の組立に必要なプロービン
グポイントの一部または全部を回路基板２の外縁部など
の製品として使用しない部分まで引き出し、そこにプロ
ービングポイント３，１０を設ける。
プの良否判定が充分でなく小形パッケージプロセスモニ
タリングが必要であり、回路基板を組み上げる過程で、
基板上の電極にプロービングし、導通検査や機能検査を
行う必要がある。しかし、小形であるため、インサーキ
ットテストのためのプロービングポイントを回路基板上
に設ける必要があり基板面積を縮小できない。 【解決手段】電子回路基板２の組立に必要なプロービン
グポイントの一部または全部を回路基板２の外縁部など
の製品として使用しない部分まで引き出し、そこにプロ
ービングポイント３，１０を設ける。
Description
【０００１】
【発明の属する技術分野】本発明は電子機器の回路基板
に関する。
に関する。
【０００２】
【従来の技術】従来は、半導体集積回路ではモールド等
の方法でチップは封止され、リード等でピッチを拡大さ
れて外部に電極が出されていた。そのため、部分的に組
み立てられた電子回路をインサーキットテスタ等で動作
検査を行うためには、未搭載部分の電子部品用電極をプ
ロービングポイントとして使用することができた。それ
が不可能な場合は、電子回路基板の部品搭載面またはは
んだ面にプロービングポイントを設けていた。
の方法でチップは封止され、リード等でピッチを拡大さ
れて外部に電極が出されていた。そのため、部分的に組
み立てられた電子回路をインサーキットテスタ等で動作
検査を行うためには、未搭載部分の電子部品用電極をプ
ロービングポイントとして使用することができた。それ
が不可能な場合は、電子回路基板の部品搭載面またはは
んだ面にプロービングポイントを設けていた。
【０００３】
【発明が解決しようとする課題】携帯用電子機器などの
分野で、製品の小形化が強く望まれている。そのため、
半導体集積回路素子ではパッケージをなくしたベアチッ
プやボールグリッドアレイパッケージ（以下ＢＧＡ），
チップスケールパッケージ（またはチップサイズパッケ
ージ。以下ＣＳＰ）などの小形パッケージで基板に搭載
する必要が生じている。しかし、（１）ベアチップの良
否判定が充分でないこと、（２）ベアチップ搭載やＢＧ
Ａ，ＣＳＰ搭載のプロセスモニタリングが必要であるこ
と、などから、回路基板を組み上げる過程で、基板上の
電極にプロービングし、インサーキットテスタ等で導通
検査や機能検査を行う必要がある。しかし、ベアチップ
やＢＧＡ，ＣＳＰなどの基板上での電極パターンは小形
であるため、プロービングポイントとして使用できず、
インサーキットテストのためのプロービングポイントを
回路基板上にさらに設ける必要があり、基板面積を縮小
できない問題があった。
分野で、製品の小形化が強く望まれている。そのため、
半導体集積回路素子ではパッケージをなくしたベアチッ
プやボールグリッドアレイパッケージ（以下ＢＧＡ），
チップスケールパッケージ（またはチップサイズパッケ
ージ。以下ＣＳＰ）などの小形パッケージで基板に搭載
する必要が生じている。しかし、（１）ベアチップの良
否判定が充分でないこと、（２）ベアチップ搭載やＢＧ
Ａ，ＣＳＰ搭載のプロセスモニタリングが必要であるこ
と、などから、回路基板を組み上げる過程で、基板上の
電極にプロービングし、インサーキットテスタ等で導通
検査や機能検査を行う必要がある。しかし、ベアチップ
やＢＧＡ，ＣＳＰなどの基板上での電極パターンは小形
であるため、プロービングポイントとして使用できず、
インサーキットテストのためのプロービングポイントを
回路基板上にさらに設ける必要があり、基板面積を縮小
できない問題があった。
【０００４】
【課題を解決するための手段】電子機器に使用する回路
基板は、組立工程での基板固定等のために、回路基板の
一部を使って位置合わせ穴等を形成している。組立完了
後には製品に不要な部分を金型等で切断し、製品に実装
している。本発明では、電子回路基板の組立に必要なプ
ロービングポイントの一部または全部を回路基板の外縁
部などの製品として使用しない部分まで引き出し、そこ
にプロービングポイントを設けることによって、必要な
機能検査を充分に行った上で製品に実装される基板を小
形化する。
基板は、組立工程での基板固定等のために、回路基板の
一部を使って位置合わせ穴等を形成している。組立完了
後には製品に不要な部分を金型等で切断し、製品に実装
している。本発明では、電子回路基板の組立に必要なプ
ロービングポイントの一部または全部を回路基板の外縁
部などの製品として使用しない部分まで引き出し、そこ
にプロービングポイントを設けることによって、必要な
機能検査を充分に行った上で製品に実装される基板を小
形化する。
【０００５】
【発明の実施の形態】本発明の実施例を図１によって説
明する。回路基板部品１は組み立てようとする電子回路
基板２と外縁部プロービングポイント３と位置合わせ孔
４を含んでいる。回路基板部品１にはベアチップが２個
搭載されるためベアチップ用パターン５および６が形成
されている。まずベアチップ７搭載で、接続の良否およ
びベアチップ７自身の良否を外縁部プロービングポイン
ト３と未搭載チップ部品の電極８を用いて電気的に判定
する。これによって、不良と判定されれば以後の組み立
て工程を通すことなく、チップの取り替えまたは廃棄を
判断でき、検査コストおよび組立コストの低減に有利で
ある。また、ベアチップ９の搭載でも同様で、ベアチッ
プ７およびベアチップ９を連動させ、外縁部プロービン
グポイント３および内部プロービングポイント１０を用
いて機能検査を行う。搭載すべきベアチップが３個以上
ある場合も同様で、ベアチップ２個目までを連動して検
査した基板に対して３個目を搭載し、それらを連動して
動作させることによって検査可能である。組立完了後、
外縁部プロービングポイント３と位置合わせ孔４を含
む、製品には不要の部分を金型等で切断し、組立完了し
た電子回路基板１１を得ることができる。
明する。回路基板部品１は組み立てようとする電子回路
基板２と外縁部プロービングポイント３と位置合わせ孔
４を含んでいる。回路基板部品１にはベアチップが２個
搭載されるためベアチップ用パターン５および６が形成
されている。まずベアチップ７搭載で、接続の良否およ
びベアチップ７自身の良否を外縁部プロービングポイン
ト３と未搭載チップ部品の電極８を用いて電気的に判定
する。これによって、不良と判定されれば以後の組み立
て工程を通すことなく、チップの取り替えまたは廃棄を
判断でき、検査コストおよび組立コストの低減に有利で
ある。また、ベアチップ９の搭載でも同様で、ベアチッ
プ７およびベアチップ９を連動させ、外縁部プロービン
グポイント３および内部プロービングポイント１０を用
いて機能検査を行う。搭載すべきベアチップが３個以上
ある場合も同様で、ベアチップ２個目までを連動して検
査した基板に対して３個目を搭載し、それらを連動して
動作させることによって検査可能である。組立完了後、
外縁部プロービングポイント３と位置合わせ孔４を含
む、製品には不要の部分を金型等で切断し、組立完了し
た電子回路基板１１を得ることができる。
【０００６】ベアチップ２個をそれぞれを独立して動作
させて検査する必要がある場合には、図１に記載のよう
にベアチップ間の配線１２のうち、ベアチップ７からの
配線とベアチップ９からの配線を多層基板の層を違えて
外縁部にそれぞれ電極１３および１４を取り出し、独立
動作をさせて検査し、以後の組立を完了させる。その
後、外縁部プローブポイント３，位置合わせ孔４を含む
不要部分を切断し、端面に露出した導体部分をはんだ１
６で接続し、ベアチップ間の配線１２を復帰させる。
させて検査する必要がある場合には、図１に記載のよう
にベアチップ間の配線１２のうち、ベアチップ７からの
配線とベアチップ９からの配線を多層基板の層を違えて
外縁部にそれぞれ電極１３および１４を取り出し、独立
動作をさせて検査し、以後の組立を完了させる。その
後、外縁部プローブポイント３，位置合わせ孔４を含む
不要部分を切断し、端面に露出した導体部分をはんだ１
６で接続し、ベアチップ間の配線１２を復帰させる。
【０００７】このようにして組み立てた電子回路基板１
１の端面に露出した導体部分を図３に示すように、絶縁
樹脂１５によって保護し、筺体との接触や腐食等を防ぐ
ことによって、通常組み立てた基板よりも小形化でき、
組立不良による手直しなどの工程を削減できるので、ト
ータルとして組立コストを下げることができる。
１の端面に露出した導体部分を図３に示すように、絶縁
樹脂１５によって保護し、筺体との接触や腐食等を防ぐ
ことによって、通常組み立てた基板よりも小形化でき、
組立不良による手直しなどの工程を削減できるので、ト
ータルとして組立コストを下げることができる。
【０００８】
【発明の効果】組立不良やチップ不良を次の工程に持ち
込まないようにできるので、補修不能による廃棄を最低
限に押さえることができる。また、外観による接続検査
が不可能な新しい接続構造に対して、電気的検査によっ
て品質を確保することができる。また、新しい接続構造
のプロセスモニタリング手法として有用で、搭載・接続
条件の迅速なフィードバックをはかることができる。
込まないようにできるので、補修不能による廃棄を最低
限に押さえることができる。また、外観による接続検査
が不可能な新しい接続構造に対して、電気的検査によっ
て品質を確保することができる。また、新しい接続構造
のプロセスモニタリング手法として有用で、搭載・接続
条件の迅速なフィードバックをはかることができる。
【図面の簡単な説明】
【図１】電子回路基板の説明図。
【図２】図１の部分説明図。
【図３】端面を樹脂で保護した電子回路基板の説明図。
１…回路基板部品、 ２…電子回路基板、 ３，１０…プロービングポイント、 ４…位置合わせ孔、 ５，６…ベアチップ用パターン、 ７，９…ベアチップ、 ８，１３，１４…電極、 １２…配線。
Claims (2)
- 【請求項１】回路基板において、一部または全部の部品
の搭載後に電気的な検査をするための電極を、前記回路
基板の外縁部などの、製品として使用する部分以外のと
ころに設けたことを特徴とする回路基板。 - 【請求項２】一部または全部の部品の搭載後に電気的な
検査をするための電極を、回路基板の外縁部などの、製
品として使用する部分以外のところに設け、前記回路基
板のうちで、製品に使用しない部分を金型の切断によっ
て切り落としたことによって端面に露出した導体部分を
絶縁樹脂や絶縁テープによって保護したことを特徴とす
る回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17088096A JPH1022596A (ja) | 1996-07-01 | 1996-07-01 | 回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17088096A JPH1022596A (ja) | 1996-07-01 | 1996-07-01 | 回路基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1022596A true JPH1022596A (ja) | 1998-01-23 |
Family
ID=15913033
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17088096A Pending JPH1022596A (ja) | 1996-07-01 | 1996-07-01 | 回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1022596A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007299995A (ja) * | 2006-05-01 | 2007-11-15 | Alps Electric Co Ltd | 回路モジュールの製造方法、及びそれに使用される回路モジュール用の集合基板、並びにその製造方法によって製造され回路モジュール |
| JP2012064869A (ja) * | 2010-09-17 | 2012-03-29 | Toshiba Hokuto Electronics Corp | フレキシブルプリント配線板の製造方法 |
-
1996
- 1996-07-01 JP JP17088096A patent/JPH1022596A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007299995A (ja) * | 2006-05-01 | 2007-11-15 | Alps Electric Co Ltd | 回路モジュールの製造方法、及びそれに使用される回路モジュール用の集合基板、並びにその製造方法によって製造され回路モジュール |
| JP2012064869A (ja) * | 2010-09-17 | 2012-03-29 | Toshiba Hokuto Electronics Corp | フレキシブルプリント配線板の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20040140821A1 (en) | Test PCB and contactor for testing of electronic device | |
| JP3459765B2 (ja) | 実装検査システム | |
| WO1999054932A1 (en) | Leadless array package | |
| US6535005B1 (en) | Systems and methods for obtaining an electrical characteristics of a circuit board assembly process | |
| JP2008205335A (ja) | 回路基板、携帯電子機器及び回路基板の製造方法 | |
| US20030098178A1 (en) | Printed circuit board having test points formed on sides thereof | |
| JPH1022596A (ja) | 回路基板 | |
| CA2149497A1 (en) | Apparatus for mounting surface mount devices to a circuit board | |
| US6340604B1 (en) | Contactor and semiconductor device inspecting method | |
| JPH10189672A (ja) | コンタクタおよび半導体装置の検査方法 | |
| JPH05283840A (ja) | プリント基板及びその検査方法 | |
| JP3395216B2 (ja) | プリント配線板検査治具 | |
| JP2002280693A (ja) | 電子部品の実装方法 | |
| JPH05102625A (ja) | 半導体装置用配線基板 | |
| KR20220136533A (ko) | 인쇄회로기판 구조체, 이를 이용하는 인쇄회로기판의 제조방법 및 패키지의 제조방법 | |
| JPH05226429A (ja) | 実装基板検査用シートおよびこれを用いた実装基板の検査方法 | |
| JPH10104301A (ja) | パッケージ基板の検査方法 | |
| JPH10190181A (ja) | プリント基板及びその検査方法 | |
| JP2017161224A (ja) | 電子回路モジュール | |
| JP3616481B2 (ja) | 複数の単位回路基板が支持された集合基板、および単位回路基板に実装された金属端子片の位置ずれ検査方法 | |
| JPH06201793A (ja) | 電子部品、および、これを搭載する回路基板の検査方法 | |
| JPH0666538A (ja) | プリント配線板の精度確認方法 | |
| JP2004053292A (ja) | インターポーザ基板の導通検査方法 | |
| JPH05264663A (ja) | 配線基板 | |
| JP2003234571A (ja) | 回路基板およびその半田付け不良検査方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Effective date: 20040302 Free format text: JAPANESE INTERMEDIATE CODE: A02 |