TWI694567B - 印刷電路板及其測試方法以及製造半導體封裝的方法 - Google Patents

印刷電路板及其測試方法以及製造半導體封裝的方法 Download PDF

Info

Publication number
TWI694567B
TWI694567B TW105112117A TW105112117A TWI694567B TW I694567 B TWI694567 B TW I694567B TW 105112117 A TW105112117 A TW 105112117A TW 105112117 A TW105112117 A TW 105112117A TW I694567 B TWI694567 B TW I694567B
Authority
TW
Taiwan
Prior art keywords
pattern layer
unit substrate
connection
blind via
peripheral
Prior art date
Application number
TW105112117A
Other languages
English (en)
Other versions
TW201642421A (zh
Inventor
李其勇
金宗鉉
崔柱
Original Assignee
南韓商愛思開海力士有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商愛思開海力士有限公司 filed Critical 南韓商愛思開海力士有限公司
Publication of TW201642421A publication Critical patent/TW201642421A/zh
Application granted granted Critical
Publication of TWI694567B publication Critical patent/TWI694567B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85186—Translational movements connecting first outside the semiconductor or solid-state body, i.e. off-chip, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/859—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving monitoring, e.g. feedback loop
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15184—Fan-in arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09545—Plated through-holes or blind vias without lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/162—Testing a finished product, e.g. heat cycle testing of solder joints
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • General Engineering & Computer Science (AREA)

Abstract

提供了一種製造半導體封裝的方法。該方法包括以下步驟：提供條狀基板，該條狀基板具有由周邊區域彼此分隔開並且具有盲通孔的多個單元基板區域、設置在周邊區域中的周邊導電圖案層、以及將盲通孔電連接到周邊導電圖案層的連接圖案層。在所述多個單元基板區域上分別設置有半導體晶片。導線被形成以將設置在所述多個單元基板區域上的連接襯墊電連接到設置在半導體晶片上的接合襯墊。連接襯墊電連接到盲通孔，並且形成導線的操作包括以下步驟：執行用於確定在每根導線和周邊導電圖案層之間流經所述單元基板區域的電流的測試。

Description

印刷電路板及其測試方法以及製造半導體封裝的方法 【相關申請案的交叉參考】
本申請基於35 U.S.C.§ 119(a)要求於2015年5月29日在韓國智慧財產權局申請的韓國申請No.10-2015-0076393的優先權，該韓國申請通過引用方式完整地被併入到本文中。
本公開的各個實施例總體上涉及封裝技術，並且更具體地，涉及具有盲通孔的印刷電路板(PCB)、對流經盲通孔的電流進行測試的方法以及製造包含該PCB的半導體封裝的方法。
半導體封裝製造製程涉及在諸如印刷電路板(以下簡稱為“PCB”)這樣的封裝基板上安裝半導體晶片、將半導體晶片與PCB電連接、以及通過成型製程來對半導體晶片進行封裝。可在包含多個單元基板區域的條狀基板上執行這種封裝製程，以提高生產率。可利用鋸切製程來將條狀基板中的多個單元基板區域彼此分隔開，以產生多個單元封裝(unit package)。
根據一實施例，提供了一種製造半導體封裝的方法。該方法 包括以下步驟：提供具有多個單元基板區域的條狀基板，所述多個單元基板區域由周邊區域彼此分隔開，並且被設置成具有盲通孔、設置在所述周邊區域中的周邊導電圖案層、以及將所述盲通孔電連接到所述周邊導電圖案層的連接圖案層。在所述多個單元基板區域上分別安裝有半導體晶片。導線被形成以將設置在所述多個單元基板區域上的連接襯墊電連接到設置在所述半導體晶片上的接合襯墊。所述連接襯墊電連接到所述盲通孔，並且形成所述導線的步驟包括以下步驟：執行用於確定在每根導線和所述周邊導電圖案層之間流經所述單元基板區域的電流的測試。
根據另一實施例，提供了一種對印刷電路板進行測試的方法。該方法包括以下步驟：提供具有多個單元基板區域的條狀基板，所述多個單元基板區域由周邊區域彼此分隔開，在所述周邊區域中設置有周邊導電圖案層，並且連接圖案層將所述周邊導電圖案層電連接到包含在所述多個單元基板區域中的每一個中的至少一個盲通孔。通過在連接到所述盲通孔並且設置在所述單元基板區域中的電路線之間施加供電電壓來執行用於確定流經所述盲通孔中的每一個的電流的測試。所述周邊導電圖案層共同電連接到所述多個單元基板區域中的盲通孔。執行所述測試的步驟包括以下步驟：執行用於確定流經包含在所述多個單元基板區域中的任何一個中的所述至少一個盲通孔的電流的電流測試，並且依序地對剩餘的單元基板區域執行所述電流測試。
根據另一實施例，提供了一種印刷電路板。該印刷電路板包括：條狀基板；以及多個單元基板區域，所述多個單元基板區域設置在所述條狀基板中並且由周邊區域彼此分隔開。所述多個單元基板區域中的每 一個包含至少一個盲通孔。在周邊區域中設置有公共電極圖案層。在所述條狀基板中嵌入有連接圖案層，以將包含在所述多個單元基板區域中的每一個中的所述至少一個盲通孔電連接到所述公共電極圖案層。
10‧‧‧條狀基板
30‧‧‧半導體晶片
80‧‧‧引線接合裝置
100‧‧‧單元基板區域
100-1‧‧‧第一單元基板區域
100-2‧‧‧第二單元基板區域
100B‧‧‧邊界線
101‧‧‧絕緣層
101a‧‧‧第一表面/上表面
101b‧‧‧第二表面/底表面
110‧‧‧第一外部電路圖案層/電路圖案層
110-1P‧‧‧第一連接襯墊
110-2P‧‧‧第二連接襯墊
110P‧‧‧第一連接襯墊/連接襯墊
120‧‧‧內部電路圖案層/電路圖案層
120-1‧‧‧內部電路圖案層
120-2‧‧‧內部電路圖案層
130‧‧‧第二外部電路圖案層/電路圖案層
130-1P‧‧‧第二連接襯墊
130-2P‧‧‧第二連接襯墊
130P‧‧‧第二連接襯墊/連接襯墊
141‧‧‧第一盲通孔/盲通孔
141-1‧‧‧第一盲通孔
141-2‧‧‧第一盲通孔
142‧‧‧第二盲通孔/盲通孔
142-1‧‧‧第二盲通孔
142-2‧‧‧第二盲通孔
150‧‧‧保護圖案層
160‧‧‧連接圖案層
160-1‧‧‧連接圖案層
160-2‧‧‧連接圖案層
180‧‧‧連接線
200‧‧‧周邊區域
212‧‧‧周邊導電圖案層
212a‧‧‧第一圖案部
212b‧‧‧第二圖案部
212c‧‧‧導電通孔
214‧‧‧導電測試圖案層
310‧‧‧主體部
310P‧‧‧接合襯墊
312‧‧‧黏接層
810‧‧‧毛細管
820‧‧‧線夾具
830‧‧‧監控單元
831‧‧‧第一信號供應線
832‧‧‧第二信號供應線
850‧‧‧接合線
851‧‧‧第一接合部
852‧‧‧第二接合部
S110-S122‧‧‧步驟
S210-S230‧‧‧步驟
S231-S235‧‧‧步驟
P1‧‧‧第一探針
P2‧‧‧第二探針
P3‧‧‧第三探針
P4‧‧‧第四探針
基於附圖以及所附的詳細說明，本公開的實施例將變得更加顯而易見，其中：圖1是示意性地說明了根據一實施例的包含多個單元基板區域的印刷電路板的平面圖；圖2是沿著圖1中的線A-A’截取的截面圖；圖3是沿著圖1中的線B-B’截取的截面圖；圖4是示意性地說明了根據一實施例的條狀基板中的內部電路圖案層的平面圖；圖5是示意性地說明了根據一實施例的一種對具有盲通孔的印刷電路板進行測試的方法的流程圖；圖6是說明了根據一比較範例的一種用於對多個單元基板區域的導電性進行測試的方法的示意圖；圖7是說明了根據一實施例的一種用於對多個單元基板區域的導電性進行測試的方法的示意圖；圖8是示意性地說明了根據一實施例的一種製造具有盲通孔的半導體封裝的方法的流程圖；圖9是示意性地說明了根據一實施例的一種在半導體晶片和具有盲通孔的印刷電路板之間形成導線的方法的流程圖；以及 圖10和圖11是說明了根據一實施例的一種形成導線的方法的示意圖。
在下文中，現在將參照附圖對各個實施例進行更全面的描述。然而，這些實施例可以採用不同的形式來實現，並且不應該被理解為對本文所闡述的實施例的限制。相反，提供這些實施例以使得本公開將是透徹和完整的，並且將向本領域技術人士充分地傳達本公開的範圍。在附圖中，組件的寬度或厚度被略微放大顯示，以便澄清每個裝置的組件。總體來說，按照觀察者的觀察點來描述附圖。還將要理解的是，當一個元件被稱為位於另一個元件上時，該元件可以與該另一個元件直接接觸，或者可以在它們之間存在至少一個介於中間的元件。
在附圖中，相同的元件符號代表相同的元件。此外，單數形式的表達應被理解為包含複數表達形式，除非它在本說明書中具有明顯不同的含義，並且術語“包含”或“具有”旨在指明存在特徵、數字、步驟、操作、元件、組件或其組合。應理解的是，不排除添加特徵、數字、步驟、操作、元件、組件或其組合的存在或可能性。
另外，實施該方法或者該製造方法，構成該方法的每個步驟可以按照與規定的順序不同的順序來執行，除非明確地描述了特定順序的上下文。也就是說，每個製程也可以按照與規定的順序相同的方式來執行，並可以大體上同時執行，並且不排除按照相反的順序來執行的情形。
通常，與各種電子裝置有關的半導體晶片或半導體封裝可以安裝在印刷電路板的表面上或者設置在印刷電路板的內部。印刷電路板可 通過諸如凸塊(bump)或導線這樣的互連方式與半導體晶片或半導體封裝交換電信號，並且能夠將來自外部系統的電力供應給半導體晶片或半導體封裝。根據產品的說明規定或客戶要求，這些印刷電路板可以按照多個單元基板的類型組裝在條狀基板上。
圖1是示意性地說明了根據一實施例的包含多個單元基板區域的印刷電路板的平面圖。圖2是沿著圖1中的印刷電路板的A-A’線截取的截面圖。圖3是沿著圖1中的印刷電路板的B-B’線截取的截面圖。
參照圖1，印刷電路板1可包括條狀基板10，該條狀基板10在其上具有多個單元基板區域100和周邊區域200。條狀基板10可以是未加工的基板，基本上在該基板上執行印刷電路板的製造製程。
單元基板區域100可通過在其中間插入周邊區域200而設置成彼此分隔開。如附圖中的範例，說明的是條狀基板10具有九個單元基板區域100，但是不一定限於此。條狀基板10可具有不同數目的單元基板區域。
單元基板區域100可以是這樣的區域：在該區域中，安裝有像半導體晶片這樣的外部裝置，並且形成有與所述外部裝置交換電信號的各種電路圖案。用於電連接到外部裝置的第一連接襯墊110P可設置在單元基板區域100中的條狀基板10的上表面上。雖然未在附圖中示出，但是用於電連接到其它外部裝置或系統的第二連接襯墊可設置在單元基板區域100中的條狀基板10的底表面上。
周邊區域200可以意指單元基板區域100所佔據的區域以外的條狀基板10。在附圖中，邊界線100B代表了單元基板區域100和周邊區 域200之間的邊界。周邊導電圖案層212和導電測試圖案層214可設置在周邊區域200上方。周邊導電圖案層212可以包圍單元基板區域100。周邊導電圖案層212中的每一個可以是像銅(Cu)這樣的金屬圖案層。在一實施例中，當在印刷電路板製造製程期間執行用於在條狀基板10上形成電路層的電鍍製程時，周邊導電圖案層212可以被用作電鍍電極。
導電測試圖案層214可以設置在條狀基板10的一端部上，並且可以電連接到周邊導電圖案層212。導電測試圖案層214可以是模具澆口圖案(mold gate pattern)。在一實施例中，當在條狀基板10上執行封裝成型製程時，模具澆口圖案可以被用於容易地去除成型構件(molding member)的剩餘部分。導電測試圖案層214可具有足夠大的區域以用作襯墊構件，該襯墊構件用於在電流測試製程期間使導電測試圖案層214與外部探針相接觸。
參照圖2，單元基板區域(例如，圖1中的100)中的條狀基板10可包括電路圖案層110、120和130。第一外部電路圖案層110可設置在絕緣層101的第一表面101a。第一外部電路圖案層110的一部分可由保護圖案層150選擇性地暴露，並且可形成第一連接襯墊110P。第一連接襯墊110P可設置在絕緣層101的第一表面101a上。內部電路圖案層120可設置在絕緣層101中。第二外部電路圖案層130可設置在絕緣層101的第二表面101b上。第二外部電路圖案層130的一部分可由保護圖案層150選擇性地暴露，並且可形成第二連接襯墊130P。第二連接襯墊130P可設置在絕緣層101的第二表面101b上。
第一盲通孔141可設置在第一外部電路圖案層110和內部電 路圖案層120之間，並且第二盲通孔142可設置在內部電路圖案層120和第二外部電路圖案層130之間。第一盲通孔141和第二盲通孔142可經由內部電路圖案層120彼此電連接。因此，可從第一連接襯墊110P經由第一盲通孔141、內部電路圖案層120和第二盲通孔142到第二連接襯墊130P形成電路徑。
雖然圖2說明了電路圖案層110、120和130垂直地層疊以形成層狀結構，但是不限於此。根據本公開的一實施例，條狀基板10可以是具有能夠構成盲通孔的至少三個層的電路圖案層的印刷電路板。在這種情況下，暴露於相反表面的每個連接襯墊可通過盲通孔和內部電路圖案層彼此電連接。
圖3說明了在單元基板區域100和周邊區域200的邊界區域中的條狀基板10的橫截面結構。說明了邊界線100B以使能在附圖中將單元基板區域100和周邊區域200容易地區分開。
一起參照圖2和圖3，內部電路圖案層120可設置在單元基板區域100中。如上所述，內部電路圖案層120可經由盲通孔141和142電連接到連接襯墊110P和130P，連接襯墊110P和130P設置在絕緣層101的上表面101a和底表面101b上。如圖3所示，內部電路圖案層120可電連接到周邊區域200，並且內部電路圖案層120的一端可與連接圖案層160相接觸。
參照圖3，周邊導電圖案層212和導電測試圖案層214可設置在周邊區域200中。周邊導電圖案層212可包括設置在絕緣層101中的第一圖案部212a、設置在絕緣層101的上表面101a上的第二圖案部212b以及 將第一圖案部212a連接到第二圖案部212b的導電通孔212c。導電測試圖案層214可設置在絕緣層101的上表面101a上，同時電連接到第二圖案部212b。如圖示的，導電測試圖案層214可暴露於條狀基板10。
參照圖3，連接圖案層160可設置在單元基板區域100和周邊區域200上方。連接圖案層160可被嵌入在絕緣層101中。更具體地說，連接圖案層160可設置於與內部電路圖案層120和第一圖案部212a相同的平面，同時將內部電路圖案層120電連接到第一圖案部212a。電連接到圖2中的盲通孔141和142的內部電路圖案層120可電連接到周邊導電圖案層212。
換句話說，設置在每個單元基板區域100中的內部電路圖案層120可電連接到周邊區域200中的周邊導電圖案層212。因此，周邊導電圖案層212可用作公共電極圖案層，以同時向每個單元基板區域中的內部電路圖案層120提供相同的電勢。
圖4是示意性地說明了根據本公開一實施例的條狀基板中的內部電路圖案層的平面圖。圖4可以是位於單元基板區域100和周邊區域200的邊界區域處的內部電路圖案層的放大圖。圖4可以是以上參照圖1至圖3所描述的條狀基板10中的內部電路圖案層120、周邊導電圖案層212中的第一圖案部212a和導電通孔212c以及連接圖案層160的局部平面圖的範例。說明邊界線100B是為了識別單元基板區域100和周邊區域200。
如圖示的，內部電路圖案層120可電連接到盲通孔141和142。內部電路圖案層120可通過沿著單元基板區域100的邊界設置的多個連接圖案層160電連接到周邊導電圖案層212中的第一圖案部212a。第一 圖案部212a可具有沿著周邊區域200設置的線形狀，並且可經由導電通孔212c電連接到第二圖案部(未圖示)。
圖5是示意性地說明根據一實施例的對具有盲通孔的印刷電路板的電流進行測試的方法的流程圖。參照圖5，可通過經歷S110、S120、S121和S122這幾個步驟來對具有盲通孔的印刷電路板的電流進行測試。
在步驟S110中，可提供包含具有盲通孔的多個單元基板區域的條狀基板。在一實施例中，條狀基板可與以上參照圖1至圖4所描述的實施例中的條狀基板10相同。也就是說，可通過在多個單元基板區域之間插入周邊區域來將所述多個單元基板區域彼此分隔開。可在周邊區域中設置周邊導電圖案層。可通過連接圖案層來將周邊導電圖案層與盲通孔彼此電連接。換句話說，周邊導電圖案層可共同電連接到所述多個單元基板區域的盲通孔。因此，周邊導電圖案層可用作公共電極圖案層，該公共電極圖案層向所述多個單元基板區域中的盲通孔提供相同的電勢。連接圖案層可設置於與單元基板區域中的與盲通孔接觸的內部電路圖案層相同的平面。連接圖案層可延伸至周邊導電圖案層。
周邊導電圖案層可包括第一圖案部和第二圖案部，第一圖案部設置於與連接圖案層相同的平面，第二圖案部經由導電通孔電連接到第一圖案部並且設置在絕緣層的覆蓋第一圖案部的表面上。
在步驟S120中，通過在電路線之間施加電壓來測試電流是否能夠流經穿過單元基板區域中的盲通孔的電路線。在一實施例中，可通過使電錶與測試襯墊相接觸來執行電流測試，所述測試襯墊從電路線延伸並且暴露於條狀基板的兩個表面。在一實施例中，如圖2所示，第一連接 襯墊110P和第二連接襯墊130P可被限定為測試襯墊，並且可以使電錶的探針與測試襯墊相接觸。可通過測量從第一連接襯墊110P流出並經由第一盲通孔141、內部電路圖案層120和第二盲通孔142流到第二連接襯墊130P的電流來執行與電路線的導電性有關的電流測試。
根據一實施例，可如下地執行電流測試。在步驟S121中，可對所述多個單元基板區域中的一個執行電流測試。在步驟S122中，可依序地對所述多個單元基板區域中的剩餘的單元基板區域執行電流測試。在一實施例中，可一次只對一個單元基板區域執行電流測試，並因此電流測試的次數可與單元基板區域的數目相同。如下面描述的，可以通過根據本公開的一實施例的印刷電路板的配置來實現執行電流測試的方法。
參照圖1至圖4，多個單元基板區域100中的內部電路圖案層120可分別電連接到周邊導電圖案層212。周邊導電圖案層212可同時電連接多個單元基板區域100中的內部電路圖案層120。因此，如果同時執行針對至少兩個單元基板區域的電流測試，則針對經由位於單個單元基板區域中的盲通孔的電路徑的電流測試的結果的可靠性可能降低。這是因為，在兩個或更多個單元基板區域經由周邊導電圖案層212而彼此電連接的地方，可在第一連接襯墊110P和第二連接襯墊130P之間形成不經過盲通孔的導電路徑。下面將參照圖6和圖7來更具體地描述這種現象。
圖6是說明了根據用於與本發明的各個實施例進行對比的一範例的一種用於多個單元基板區域的電流測試方法的示意圖，並且圖7是根據一實施例的一種用於多個單元基板區域的電流測試方法的示意圖。在圖6和圖7中，被執行電流測試的印刷電路板可與參照圖1至圖4所描述 的印刷電路板相同。
參照圖6，可同時對第一單元基板區域100-1和第二單元基板區域100-2執行電流測試。為此，將電錶的第一探針P1和第二探針P2與第一單元基板區域100-1的第一連接襯墊110-1P和第二連接襯墊130-1P相接觸。同樣，將電錶的第三探針P3和第四探針P4分別與第二單元基板區域100-2的第一連接襯墊110-2P和第二連接襯墊130-2P相接觸。
此時，與第一單元基板區域100-1中的第一盲通孔141-1和第二盲通孔142-1相接觸的內部電路圖案層120-1可經由連接圖案層160-1電連接到周邊電路圖案層(未圖示)。與第二單元基板區域100-2中的第一盲通孔141-2和第二盲通孔142-2相接觸的內部電路圖案層120-2可經由連接圖案層160-2電連接到周邊電路圖案層(未圖示)。
另一方面，未正常地形成的第一單元基板區域100-1中的第一盲通孔141-1和第二單元基板區域100-2中的第二盲通孔142-2可以形成開路。因此，它應該被檢測為“有缺陷的”，因為第一連接襯墊110-1P和110-2P與第二連接襯墊130-1P和130-2P之間的電路徑沒有電連接。然而，如果利用第一探針P1和第二探針P2在第一單元基板區域100-1執行電流測試與利用第三探針P3和第四探針P4在第二單元基板區域100-2執行電流測試同時進行，則在第一單元基板區域100-1中的第一連接襯墊110-1P和第二連接襯墊130-1P之間以及在第二單元基板區域100-2中的第一連接襯墊110-2P和第二連接襯墊130-2P之間可以出現電流流動。雖然第一單元基板區域100-1中的第一盲通孔141-1和第二單元基板區域100-2中的第二盲通孔142-2已經形成開路，但是可以在下面的項中的兩個或更多個之間形成導 電路徑：第二連接襯墊130-1P、第二盲通孔142-1、內部電路圖案層120-1、連接圖案層160-1、周邊導電圖案層、第二單元基板區域100-2中的連接圖案層160-2、第一盲通孔141-2以及第一連接襯墊110-2P。
與此相反，如圖7所示，根據本公開的一實施例，一次只對一個單元基板區域執行電流測試。在一實施例中，在針對第一單元基板區域100-1的電流測試期間，可以使連接在第二單元基板區域100-2中的第一連接襯墊110-2P和第二連接襯墊130-2P之間的電源斷開。在圖7的一實施例中，在第一單元基板區域100-1中的內部電路圖案層120-1經由連接圖案層160-1電連接到周邊導電圖案層的地方，即使第一單元基板區域100-1中的內部電路圖案層120-1同時電連接到不同的單元基板區域中的兩個或更多個內部電路圖案層，利用第一探針P1和第二探針P2實際上也僅在第一連接襯墊110-1P和第二連接襯墊130-1P之間測量電流。因此，用於測量第一單元基板區域100-1中的第一連接襯墊110-1P和第二連接襯墊130-1P之間的電流的電流測試的可靠性可以提高，因為它反映了是否正常地形成第一盲通孔141-1和第二盲通孔142-1。
如上所述，可以一次只對一個單元基板區域執行根據本公開的實施例的電流測試，並且當對多個單元基板區域進行測試時，可以依序地執行電流測試多次，執行電流測試的次數與單元基板區域的數目相對應。
圖8是示意性地說明了根據一實施例的一種製造具有盲通孔的半導體封裝的方法的流程圖。參照圖8，可通過S210、S220和S230這幾個步驟來製造具有盲通孔的半導體封裝。在步驟S210中，提供包含多個單元基板區域的條狀基板，所述多個單元基板區域各自具有盲通孔。在一 實施例中，條狀基板與以上參照圖1至圖4所描述的各個實施例中的條狀基板10相同。
換句話說，可通過在單元基板區域之間插入周邊區域來將所述單元基板區域彼此分隔開。可以在周邊區域中設置周邊導電圖案層。可通過連接圖案層來使周邊導電圖案層與盲通孔彼此電連接。換句話說，周邊導電圖案層可共同電連接到多個單元基板區域中的盲通孔。
連接圖案層可設置於與單元基板區域中的與盲通孔接觸的內部電路圖案層相同的平面。連接圖案層可延伸至周邊導電圖案層。周邊導電圖案層可包括第一圖案部和第二圖案部，第一圖案部設置於與連接圖案層相同的平面，第二圖案部經由導電通孔電連接到第一圖案部並暴露於條狀基板上。
在步驟S220中，可以在所述多個單元基板區域中設置半導體晶片。在一實施例中，該步驟S220涉及在條狀基板上安裝半導體晶片。
在步驟S230中，可以將導線連接到設置在所述多個單元基板區域上的連接襯墊，並且可以形成設置在半導體晶片上的接合襯墊。雖然沒有說明，但是可以在條狀基板的表面上形成覆蓋半導體晶片、接合襯墊和導線的成型構件。然後，通過對周邊區域進行鋸切來將多個單元基板區域與條狀基板分離。結果，從條狀基板獲得單元封裝。
在一些實施例中，在步驟S220之前，還可以執行針對至少一個盲通孔的電流測試。可以通過跨單元基板區域中的經由盲通孔的電路線施加電壓來執行電流測試。另外，也可以通過跨電連接到電路線並暴露於單元基板區域的兩個表面上的測試襯墊施加電壓來執行電流測試。可以 對所述多個單元基板區域單獨地執行電流測試，並且可以對所述多個單元基板區域依序地執行電流測試。以上所描述的電流測試可以與以上參照圖1至圖5所描述的針對印刷電路板的電流測試相同。
圖9是示意性地說明了根據一實施例的一種在具有盲通孔的印刷電路板和半導體晶片之間形成導線的方法的流程圖。形成導線的這種方法涉及S231至S235這幾個步驟，這可適用於結合圖8所描述的步驟S230。可以利用提供接合線的引線接合裝置在條狀基板10上執行導線形成製程，已經在上面結合圖1至圖4對該條狀基板10進行了描述。
參照圖9，在步驟S231中，可以將接合線的一端部接合到連接襯墊。在步驟S231中，可以執行用於確定接合狀態(例如，接合線的所述端部是否正確地接合到連接襯墊)的第一電流測試。該第一電流測試可以包括用於驗證經由連接襯墊和接合線在多個單元基板區域內部形成的整個電路的導通狀態的步驟。如果電路短路，則接合狀態被確定為良好。在步驟S233中，可以將接合線的另一端接合到接合襯墊。在步驟S234中，可以對接合線進行切割。在步驟S235中，可以執行第二電流測試，以確定接合線的切割狀態(例如，接合線已經被切割)。第二電流測試可以包括用於驗證經由連接襯墊的接合部和接合線在多個單元基板區域內部形成的整個電路的導通狀態的步驟。如果電路開路，則接合線的切割狀態被確定為良好。
如上所述，可以在導線的形成過程中執行根據各個實施例的第一電流測試和第二電流測試。另外，能夠有效地測試在接合線和連接襯墊之間以及在接合線和接合襯墊之間是否形成電連接。
圖10和圖11是說明了根據一實施例的形成導線的方法的示意圖。圖10和圖11可以是以上結合圖9所描述的導線形成方法的示例實施例。
參照圖10，可以提供條狀基板10。可以在條狀基板10中的單元基板區域100上設置半導體晶片30。半導體晶片30可以被設置成以使得主體部310通過黏接層312接合到條狀基板10的上表面。半導體晶片30可以被設置成在條狀基板10上與連接襯墊110P相鄰。
另一方面，設置有半導體晶片30的單元基板區域可以包括由以上針對圖5中的流程圖所描述的電流測試而驗證的有效盲通孔。連接襯墊110P可以經由單元基板區域100內部的內部連接線180和連接圖案層160電連接到周邊導電圖案層212。連接線180可以包括圖1至圖3中所說明的盲通孔141和142以及內部電路圖案層120。外部導電圖案層212可以電連接到導電測試圖案層214。
返回參照圖10，可以提供引線接合裝置80。引線接合裝置80可以包括將接合線850輸送至預定位置的毛細管810、用於夾持接合線850的線夾具820以及用於對接合線850的接合狀態進行驗證的監控單元830。監控單元830可以將第一信號供應線831和第二信號供應線832分別與線夾具820和導電測試圖案層214相連接。監控單元830可以經由第一信號供應線831和第二信號供應線832向線夾具820和導電測試圖案層214施加電壓。在一實施例中，監控單元830可以跨線夾具820和導電測試圖案層214施加電壓。導電測試圖案層214可以接地。
毛細管810可以將接合線850的一端部接合到連接襯墊 110P，並因此可以形成第一接合部851。然後，毛細管810可以將接合線850延伸至第一接合部851的頂端。此時，延伸的接合線850可以保持其與毛細管810的電連接。監控單元830可以經由第一信號供應線831和第二信號供應線832跨線夾具820和導電測試圖案層214施加電壓，並因此可以執行第一電流測試。
在第一電流測試中，如果接合線850和第一接合部851的連接襯墊110P之間保持電連接，則電流流經以下電路：該電路起始於第一信號供應線831，並且經由線夾具820、接合線850、連接襯墊110P上的第一接合部851、連接線180、連接圖案層160、周邊導電圖案層212和導電測試圖案層214而終止於第二信號供應線832。然而，如果在接合線850和第一接合部851的連接襯墊110P之間失去了電連接，則電流不流經該電路。因此，監控單元830能通過對流經該電路的電流進行測量來有效地測試連接襯墊110P和接合線850之間的接合狀態。
參照圖11，如果第一接合部的接合狀態被監控單元830確定為良好，則毛細管810可以使接合線850不斷地延伸，並且可以將接合線850的另一端部接合到半導體晶片30的接合襯墊310P。可以將接合線和接合襯墊310P接合，並因此可以形成第二接合部852。然後，線夾具820可以對接合線850進行切割。監控單元830可以通過由第一信號供應線831和第二信號供應線832跨線夾具820和導電測試圖案層214施加電壓來執行確定接合線850的切割狀態的第二電流測試。
在第二電流測試中，如果接合線850在接合到第二接合部852之後沒有被完全地切割，並且保持其與第二接合部852的電連接，則電 流流經以下電路：該電路起始於第一信號供應線831，並且經由線夾具820、接合線850、連接襯墊110P上的第一接合部851、連接線180、連接圖案層160、周邊導電圖案層212和導電測試圖案層214而終止於第二信號供應線832。
另一方面，在第二電流測試中，如果接合線850在接合於第二接合部852之後被完全地切割，則電流不流經以下電路：該電路起始於第一信號供應線831，並且經由線夾具820、接合線850、連接襯墊110P上的第一接合部851、連接線180、連接圖案層160、周邊導電圖案層212和導電測試圖案層214而終止於第二信號供應線832。
因此，監控單元830可以通過確定流經電路的電流來有效地測試連接襯墊110P上的接合線850的切割狀態。
如上所述，根據本公開的各個實施例，在形成接合線的過程中，能夠通過對以下電路執行電流測試來提高半導體封裝製程中的引線接合步驟的可靠性：該電路起始於接合線，並且經由單元基板區域而終止於周邊導電圖案層。
出於說明性目的，以上已經公開了本公開的實施例。本領域技術人士將要領會的是，在不脫離所附的申請專利範圍書所公開的本公開的範圍和精神的情況下，各種修改、添加以及替換是有可能的。
S110-S122‧‧‧步驟

Claims (14)

  1. 一種製造半導體封裝的方法，該方法包括以下步驟：提供條狀基板，所述條狀基板具有多個單元基板區域、周邊導電圖案層和連接圖案層，所述多個單元基板區域由周邊區域彼此分隔開並且具有盲通孔，所述周邊導電圖案層設置在所述周邊區域中，並且所述連接圖案層將所述盲通孔電連接到所述周邊導電圖案層；在所述多個單元基板區域上安裝半導體晶片；以及形成導線，所述導線將設置在所述多個單元基板區域上的連接襯墊電連接到設置在所述半導體晶片上的接合襯墊，其中，所述連接襯墊電連接到所述盲通孔，以及其中，形成所述導線的步驟包括以下步驟：執行用於確定在每根導線和所述周邊導電圖案層之間流經所述單元基板區域的電流的測試，其中，形成所述導線的步驟包括以下步驟：執行確定接合線的一端部和所述連接襯墊之間的接合狀態的第一電流測試，以及其中，執行所述第一電流測試的步驟包括以下步驟：經由所述接合線和所述連接襯墊的接合部來驗證所述單元基板區域內部形成的電路的導通狀態。
  2. 根據申請專利範圍第1項所述的方法，其中，所述單元基板區域中的所述條狀基板包括：絕緣層；內部電路圖案層，所述內部電路圖案層設置在所述絕緣層中；以及第一外部電路圖案層和第二外部電路圖案層，所述第一外部電路圖案層和所述第二外部電路圖案層分別設置在所述絕緣層的第一表面和第二表面上，並且其中，所述內部電路圖案層與所述盲通孔 和所述連接圖案層電連接。
  3. 根據申請專利範圍第1項所述的方法，其中，所述單元基板區域中的所述條狀基板包括多層電路圖案層，並且其中，所述連接圖案層設置於與內部電路圖案層相同的平面，所述內部電路圖案層與所述多層電路圖案層中的所述盲通孔相接觸。
  4. 根據申請專利範圍第1項所述的方法，該方法還包括以下步驟：經由所述盲通孔跨所述單元基板區域中的電路線施加電壓；以及在所述多個單元基板區域上設置半導體晶片這個步驟之前，對所述電路線執行電流測試。
  5. 根據申請專利範圍第4項所述的方法，其中，對所述電路線執行所述電流測試的步驟包括以下步驟：通過將測試儀的探針與測試襯墊相接觸來向所述電路線施加電壓，所述測試襯墊電連接到所述電路線並且暴露於所述條狀基板的兩個表面。
  6. 根據申請專利範圍第5項所述的方法，其中，對所述電路線執行所述電流測試的步驟包括以下步驟：對所述多個單元基板區域中的一個單元基板區域執行電流測試，並且逐個地對所述多個單元基板區域中的剩餘的單元基板區域執行電流測試。
  7. 根據申請專利範圍第4項所述的方法，其中，所述周邊導電圖案層被共同電連接到所述多個單元基板區域中的所述盲通孔。
  8. 根據申請專利範圍第1項所述的方法，其中，所述連接圖案層設置於與所述單元基板區域中的內部電路圖案層相同的平面，所述單元基板區域中的所述內部電路圖案層與所述盲通孔相接觸。
  9. 根據申請專利範圍第1項所述的方法，其中，所述周邊導電圖案層包括：第一圖案部，所述第一圖案部設置於與所述連接圖案層相同的平面；以及第二圖案部，所述第二圖案部經由導電通孔電連接到所述第一圖案部，並且設置在絕緣層的覆蓋所述第一圖案部的表面上。
  10. 根據申請專利範圍第1項所述的方法，該方法還包括以下步驟：將所述接合線的另一端部接合在所述接合襯墊上；對所述接合線進行切割；以及執行確定所述接合線的切割狀態的第二電流測試，並且其中，執行所述第二電流測試的步驟包括以下步驟：經由所述接合線和所述連接襯墊的接合部來驗證所述單元基板區域內部形成的所述電路的導通狀態。
  11. 一種對印刷電路板進行測試的方法，該方法包括以下步驟：提供條狀基板，所述條狀基板具有多個單元基板區域、周邊導電圖案層和連接圖案層，所述多個單元基板區域由周邊區域彼此分隔開，所述周邊導電圖案層設置在所述周邊區域中，並且所述連接圖案層將所述周邊導電圖案層電連接到包含在所述多個單元基板區域中的每一個中的至少一個盲通孔；以及通過跨電連接到所述盲通孔並設置在所述單元基板區域中的電路線施加電壓來執行用於測量流經所述盲通孔中的每一個的電流的測試，其中，所述周邊導電圖案層共同電連接到所述多個單元基板區域中的 所述盲通孔，並且其中，執行所述測試的步驟包括以下步驟：執行用於測量流經包含在所述多個單元基板區域中的任何一個中的盲通孔的電流的電流測試，並且依序地對剩餘的單元基板區域執行所述電流測試。
  12. 根據申請專利範圍第11項所述的方法，其中，執行所述電流測試的步驟包括以下步驟：通過將測試儀的探針與測試襯墊相接觸來向所述電路線施加電壓，所述測試襯墊電連接到所述電路線並且暴露於所述條狀基板的兩個邊緣。
  13. 根據申請專利範圍第12項所述的方法，其中，所述連接圖案層設置於與所述單元基板區域中的內部電路圖案層相同的平面；所述內部電路圖案層與所述盲通孔相接觸；以及所述連接圖案層延伸至所述周邊導電圖案層。
  14. 根據申請專利範圍第13項所述的方法，其中，所述周邊導電圖案層包括：第一圖案部，所述第一圖案部設置於與所述連接圖案層相同的平面；以及第二圖案部，所述第二圖案部經由導電通孔電連接到所述第一圖案部，並且設置在絕緣層的覆蓋所述第一圖案部的表面上。
TW105112117A 2015-05-29 2016-04-19 印刷電路板及其測試方法以及製造半導體封裝的方法 TWI694567B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2015-0076393 2015-05-29
KR1020150076393A KR20160141279A (ko) 2015-05-29 2015-05-29 블라인드 비아를 구비하는 인쇄회로기판, 이의 검사 방법, 및 반도체 패키지의 제조 방법

Publications (2)

Publication Number Publication Date
TW201642421A TW201642421A (zh) 2016-12-01
TWI694567B true TWI694567B (zh) 2020-05-21

Family

ID=57287420

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105112117A TWI694567B (zh) 2015-05-29 2016-04-19 印刷電路板及其測試方法以及製造半導體封裝的方法

Country Status (4)

Country Link
US (1) US9502378B1 (zh)
KR (1) KR20160141279A (zh)
CN (1) CN106206338A (zh)
TW (1) TWI694567B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI517277B (zh) * 2014-02-14 2016-01-11 新川股份有限公司 打線裝置以及半導體裝置的製造方法
KR102508531B1 (ko) * 2017-11-02 2023-03-09 삼성전자주식회사 인터포저, 인터포저의 제조 방법, 및 반도체 패키지의 제조 방법
CN112236335B (zh) 2018-06-04 2022-10-18 奥托立夫开发公司 车辆驾驶座安全气囊装置
CN109188243B (zh) * 2018-08-30 2020-11-13 上海炜绫测试技术有限公司 一种pcb互联可靠性测试方法
CN113161251A (zh) * 2020-01-22 2021-07-23 复格企业股份有限公司 芯片封装的工艺内测试方法及装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101123240A (zh) * 2006-08-09 2008-02-13 日月光半导体制造股份有限公司 阵列线路基板
CN103427787A (zh) * 2012-05-15 2013-12-04 精工爱普生株式会社 薄片基板、电子设备、电子部件及其检验方法与制造方法
CN104470205A (zh) * 2013-09-13 2015-03-25 三星电子株式会社 阵列印刷电路板、替换单印刷电路板的方法和制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3767691B2 (ja) * 2002-02-27 2006-04-19 セイコーエプソン株式会社 配線基板及びテープ状配線基板の製造方法
TWI246375B (en) * 2004-05-06 2005-12-21 Siliconware Precision Industries Co Ltd Circuit board with quality-identified mark and method for identifying the quality of circuit board
KR100886716B1 (ko) 2007-10-10 2009-03-04 주식회사 하이닉스반도체 스트립 기판
US8430969B2 (en) * 2009-07-20 2013-04-30 Texas Instruments Incorporated Method for exposing and cleaning insulating coats from metal contact surfaces
US8551820B1 (en) * 2009-09-28 2013-10-08 Amkor Technology, Inc. Routable single layer substrate and semiconductor package including same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101123240A (zh) * 2006-08-09 2008-02-13 日月光半导体制造股份有限公司 阵列线路基板
CN103427787A (zh) * 2012-05-15 2013-12-04 精工爱普生株式会社 薄片基板、电子设备、电子部件及其检验方法与制造方法
CN104470205A (zh) * 2013-09-13 2015-03-25 三星电子株式会社 阵列印刷电路板、替换单印刷电路板的方法和制造方法

Also Published As

Publication number Publication date
CN106206338A (zh) 2016-12-07
US20160351534A1 (en) 2016-12-01
TW201642421A (zh) 2016-12-01
KR20160141279A (ko) 2016-12-08
US9502378B1 (en) 2016-11-22

Similar Documents

Publication Publication Date Title
TWI694567B (zh) 印刷電路板及其測試方法以及製造半導體封裝的方法
US8691601B2 (en) Semiconductor device and penetrating electrode testing method
KR101390140B1 (ko) 저항 측정 구조를 갖는 3차원 집적 회로 및 이의 이용 방법
CN111106092A (zh) 包括测试焊盘的半导体封装及其形成方法
CN108257945A (zh) 半导体器件
JP2009054862A (ja) 半導体装置
US9412691B2 (en) Chip carrier with dual-sided chip access and a method for testing a chip using the chip carrier
JP2018166171A (ja) 半導体装置の製造方法、半導体装置および半導体装置の検査装置
JP2007142131A (ja) 基板および半導体装置
KR101123802B1 (ko) 반도체 칩
JP2008028274A (ja) 半導体装置の製造方法
JP2003287553A (ja) プローブカード及びそれを製造するための基板
US9601424B2 (en) Interposer and methods of forming and testing an interposer
JP3854819B2 (ja) 半導体装置の製造方法
JP2006005163A (ja) 半導体装置及びその実装検査方法
US11804413B1 (en) Product design for test to enable electrical non-destructive test for measuring multi-chip interconnect defects
TWI721424B (zh) 空間轉換器、探針卡及其製造方法
JP4877465B2 (ja) 半導体装置、半導体装置の検査方法、半導体ウェハ
KR100871386B1 (ko) 반도체 패키지 및 이의 제조 방법
TWI604583B (zh) 線路結構及疊層組合
KR20010093811A (ko) 집적회로 칩 캐리어
JP2004274045A (ja) 電気パラメータ監視機能を提供するように半導体デバイスを変更する方法、並びに、半導体デバイス
TW202134663A (zh) 空間轉換器、探針卡及其製造方法
US7679199B2 (en) Semiconductor apparatus
JP5014943B2 (ja) 半導体装置、半導体装置の製造方法、および半導体装置のテスト方法