JP3767691B2 - 配線基板及びテープ状配線基板の製造方法 - Google Patents

配線基板及びテープ状配線基板の製造方法 Download PDF

Info

Publication number
JP3767691B2
JP3767691B2 JP2002051340A JP2002051340A JP3767691B2 JP 3767691 B2 JP3767691 B2 JP 3767691B2 JP 2002051340 A JP2002051340 A JP 2002051340A JP 2002051340 A JP2002051340 A JP 2002051340A JP 3767691 B2 JP3767691 B2 JP 3767691B2
Authority
JP
Japan
Prior art keywords
wiring board
substrate
wiring
tape
straight line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002051340A
Other languages
English (en)
Other versions
JP2003258395A (ja
Inventor
秀樹 湯澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2002051340A priority Critical patent/JP3767691B2/ja
Priority to US10/370,289 priority patent/US7081590B2/en
Priority to KR1020030012329A priority patent/KR100560828B1/ko
Priority to CNB031066550A priority patent/CN1225785C/zh
Publication of JP2003258395A publication Critical patent/JP2003258395A/ja
Application granted granted Critical
Publication of JP3767691B2 publication Critical patent/JP3767691B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0266Marks, test patterns or identification means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985Flexible insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/544Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/06Wiring by machine
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/241Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
    • H05K3/242Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus characterised by using temporary conductors on the printed circuit for electrically connecting areas which are to be electroplated
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54473Marks applied to semiconductor devices or parts for use after dicing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701Low temperature co-fired ceramic [LTCC]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0393Flexible materials
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09218Conductive traces
    • H05K2201/09263Meander
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15Position of the PCB during processing
    • H05K2203/1545Continuous processing, i.e. involving rolls moving a band-like or solid carrier along a continuous production path
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/17Post-manufacturing processes
    • H05K2203/175Configurations of connections suitable for easy deletion, e.g. modifiable circuits or temporary conductors for electroplating; Processes for deleting connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0008Apparatus or processes for manufacturing printed circuits for aligning or positioning of tools relative to the circuit board
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0044Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Structure Of Printed Boards (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、配線基板及びテープ状配線基板の製造方法に関する。
【0002】
【発明の背景】
配線基板の製造方法として、1つの基板に、マトリクス状(複数行複数列)に並ぶ複数の配線パターンを形成する方法が知られている。配線基板は、各列の一群の配線パターンごとに切断されて、テープ状をなす複数の配線基板になる。
【0003】
しかしながら、従来の切断工程によれば、切断途中で切断位置を認識できなかったので、一定の幅を有し、かつ、配線パターンがテープ状配線基板に対して所定の箇所に位置したテープ状配線基板を製造することが難しかった。テープ状配線基板の幅が製品ごとに異なると、搬送用レール内において、テープ状配線基板の幅方向の位置が変動してしまい、例えば、配線パターンに対する正確な位置決めができない場合があった。
【0004】
本発明は、上述した課題を解決するためのものであり、その目的は、位置決めマークを認識することによって、配線基板を正確な位置で切断することにある。
【0005】
【課題を解決するための手段】
(1)本発明に係る配線基板は、基板と、
前記基板上でマトリクス状に並ぶ複数の配線パターンと、
前記基板に形成され、隣同士の前記配線パターンの間で直線上に並ぶ複数の位置決めマークと、
を含む。
【0006】
本発明によれば、隣同士の配線パターンの間で直線上に並ぶ複数の位置決めマークが形成されている。これによって、位置決めマークを認識しながら、配線基板を正確な位置で切断することができる。したがって、例えば、一定の幅のテープ状配線基板を簡単に製造することができる。
【0007】
(2)この配線基板において、
前記位置決めマークは、前記配線パターンと同一材料で同一の方法によって形成されてもよい。
【0008】
これによって、少ない工程で簡単に位置決めマークを形成することができる。
【0009】
(3)この配線基板において、
前記位置決めマークは、1つの仮想直線を特定する基準を有してもよい。
【0010】
これによって、配線基板を、最適位置で切断することができる。
【0011】
(4)この配線基板において、
前記位置決めマークは、前記複数の位置決めマークが並ぶ直線における幅方向の範囲を特定する基準を有してもよい。
【0012】
これによれば、基板の切断位置を幅方向における一定の範囲内に収めることが可能になる。
【0013】
(5)この配線基板において、
前記位置決めマークは、前記複数の位置決めマークが並ぶ直線を軸として線対称となるV字型の形状をなしてもよい。
【0014】
(6)この配線基板において、
複数の前記配線パターンに電気的に接続されたメッキリードをさらに含み、
前記メッキリードは、前記複数の位置決めマークが並ぶ直線に交差して延びる部分を有し、
前記位置決めマークは、前記メッキリードの前記部分の一部であってもよい。
【0015】
これによれば、メッキリードの一部が位置決めマークであるので、部品点数が少なくて済み、コストを削減することができる。
【0016】
(7)本発明に係るテープ状配線基板の製造方法は、マトリクス状に並ぶ複数の配線パターンを支持する基板を、少なくとも隣同士の前記配線パターンの間で切断することを含み、
前記基板には、隣同士の前記配線パターンの間で直線上に並ぶ複数の位置決めマークが形成され、
前記切断工程を、前記位置決めマークを基準として行う。
【0017】
本発明によれば、隣同士の配線パターンの間で直線上に並んで形成された複数の位置決めマークを基準として基板を切断する。これによって、位置決めマークを認識しながら、配線基板を正確な位置で切断することができる。したがって、例えば、一定の幅のテープ状配線基板を簡単に製造することができる。
【0018】
(8)このテープ状配線基板の製造方法において、
前記位置決めマークは、前記配線パターンと同一材料で同一の方法によって形成されてもよい。
【0019】
これによって、少ない工程で簡単に位置決めマークを形成することができる。
【0020】
(9)このテープ状配線基板の製造方法において、
前記位置決めマークは、1つの仮想直線を特定する基準を有し、
前記切断工程で、前記仮想直線に沿って切断してもよい。
【0021】
これによって、配線基板を、最適位置で切断することができる。
【0022】
(10)このテープ状配線基板の製造方法において、
前記位置決めマークは、複数の前記位置決めマークが並ぶ直線における幅方向の範囲を特定する基準を有し、
前記切断工程で、前記幅方向の範囲の内側を切断してもよい。
【0023】
これによれば、切断位置が切断方向と交差する方向に変動しても、上述の基準によって特定される範囲内であれば、ほぼ一定の幅のテープ状配線基板を製造することができる。
【0024】
(11)このテープ状配線基板の製造方法において、
前記位置決めマークは、前記複数の位置決めマークが並ぶ直線を軸として線対称となるV字型の形状をなし、
前記切断工程で、前記V字の内側を切断してもよい。
【0025】
(12)このテープ状配線基板の製造方法において、
前記基板には、複数の前記配線パターンに電気的に接続されたメッキリードが形成され、
前記メッキリードは、前記複数の位置決めマークが並ぶ直線に交差して延びる部分を有し、
前記位置決めマークは、前記メッキリードの前記部分の一部であってもよい。
【0026】
これによれば、メッキリードの一部が位置決めマークであるので、部品点数が少なくて済み、コストを削減することができる。
【0027】
(13)このテープ状配線基板の製造方法において、
前記切断工程は、前記基板を一対のリールに掛け渡し、前記基板を一方のリールから他方のリールに巻き取らせる間に行ってもよい。
【0028】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。ただし、本発明は、以下の実施の形態に限定されるものではない。
【0029】
図1〜図4は、本実施の形態に係る配線基板の製造方法を示す図であり、図4が本実施の形態の配線基板を示す図である。図5は、本実施の形態に係るテープ状配線基板の製造方法を示す図であり、図6は、本実施の形態に係るテープ状配線基板を説明する図である。本実施の形態において、配線基板とは、マトリクス状に並ぶ複数の配線パターンを有するものを指し、マトリクス状配線基板と呼んでもよい。また、テープ状配線基板とは、1方向かつ1列に並ぶ複数の配線パターンを有し、長尺状をなすものを指す。
【0030】
図1〜図4に示すように、配線基板の製造方法を説明する。本実施の形態では、まず、基板10を用意する。
【0031】
基板10は、有機系の材料(例えばポリイミド)で構成されてもよい。本実施の形態では、基板10として、フレキシブル基板(可撓性基板)を使用する。その場合、基板10は、COF(Chip On Film)用基板やTAB(Tape Automated Bonding)用基板であってもよい。基板10の材料は、上述に限定されず、切断可能であれば、例えば無機系の材料(例えばセラミック、ガラス又はガラスエポキシ)で構成されてもよい。
【0032】
本実施の形態では、基板10は、長尺状(又はテープ状)をなす。図1では、基板10は、長手方向の上下が省略されている。基板10における長手方向の両端部を、図示しないリールで巻き取ることによって、リール・トゥ・リール搬送が可能になる。これによれば、配線基板の製造工程を流れ作業で行えるので、生産効率が向上し、製造コストを削減することができる。
【0033】
あるいは、基板10は、正方形又は長方形など複数の角形が組み合わせられて構成された形状をなしてもよく、その形状は限定されない。
【0034】
基板10には、銅箔などの導電箔20が設けられている。導電箔20は、単一層又は複数層でされる。導電箔20は、パターニングされることによって、導体パターン(配線パターン22及びメッキリード24)となる。導電箔20は、図1に示すように、基板10の平面における端部を避けた領域に設けられてもよいし、平面全部と重なるように設けられてもよい。
【0035】
本実施の形態では、導電箔20は、図示しない接着剤で基板10に貼り付けられて、3層基板を構成している。その場合、後述するように(図2(A)参照)、フォトリソグラフィ技術を適用した後に、エッチングによって配線パターン22及びメッキリード24を形成してもよい。あるいは、スパッタリングやアディティブ法などの周知の技術を適用して、配線パターン22及びメッキリード24を直接的に基板10に形成してもよい。
【0036】
図1に示すように、穴12を形成する。穴12は、基板10上の導体パターン(特に配線パターン22)の位置決めを行うための基準となる。言い換えれば、穴12の位置を認識することによって、基板10の所定位置に複数の配線パターン22を形成することができる。
【0037】
図1に示すように、同一形態(同一の形状及び大きさ)の複数の穴12を形成してもよい。その場合、複数の穴12は、規則的に(同一の配列パターンで)並ぶように形成してもよい。図1に示す例では、複数の穴12は、基板10の幅方向(図1では左右方向)の両端部に、基板10の長手方向(図1では上下方向)に沿って並ぶように形成されている。複数の穴12は、基板10の各端部にそれぞれ1列に並んでいる。そして、基板10の長手方向における各穴12のピッチ(中心点間距離)は、一定になっている。なお、複数の穴12は、スプロケット(図示しない)を嵌め合せることによって、搬送用の穴として使用してもよい。
【0038】
次に、穴12を基準として、導体パターンを形成する。本実施の形態では、導体パターンの一部(詳しくはメッキリード26の一部)として、位置決めマーク40も形成する。すなわち、本実施の形態では、位置決めマーク40を、配線パターン22と同一材料で同一の方法によって同時に形成する。これによれば、少ない工程で簡単に位置決めマーク40を形成することができる。位置決めマーク40は、配線基板の切断の位置決め(例えば基板10の幅方向の位置決め)に使用される。
【0039】
図2(A)に示すように、導電箔20上に感光性のレジスト30(ポジ型又はネガ型を問わない)を形成する。レジスト30は、導電箔20の全体に設けた後に、所定の工程(露光及び現像など)を行い、穴12を基準として、選択的にパターニングする。そして、導電箔20におけるレジスト30から露出する領域をエッチングする。すなわち、レジスト30をマスクとして使用し、複数の配線パターン22及びメッキリード24を形成する。なお、上述とは別に、レジスト30を例えば印刷法、インクジェット方式などで形成してもよい。その場合であっても、穴12を基準としてレジスト30をパターニングする。
【0040】
その後、図2(B)に示すように、基板10に、複数の配線パターン22を覆うように保護膜32(例えばソルダレジスト)を設ける。保護膜32は、穴12を基準としてパターニングしてもよい。
【0041】
こうして、図3に示すように、基板10の中央部に、マトリクス状、すなわち複数行複数列(図3では2行2列)に並ぶ複数(図3では4つ)の配線パターン22を形成する。配線パターン22は複数の配線からなり、各配線は2つ以上の端子(例えばランド)を有する。複数の配線パターン22のうち、全部又はその一部は、メッキリード24によって電気的に接続されている。メッキリード24は、基板10の長手方向及び幅方向に延びて、各配線パターン22を区画している。メッキリード24を形成することによって、複数の配線パターン22に電気メッキを施すことができる。なお、本実施の形態では、メッキリード24の一部が位置決めマーク40になっている。
【0042】
次に、配線パターン22に電気メッキを施す。これによって、配線パターン22の複数の端子に金属皮膜(例えば金メッキ皮膜)を形成する。詳しくは、配線パターン22の一部を保護膜30から露出させ、その露出部に金属皮膜を形成する。
【0043】
図4に示すように、基板10の中央部に、穴12を基準として、2種類以上の穴(図4では第1及び第2の穴14、16)を形成する。2種類以上の穴は、一括して(同時に)形成してもよい。2種類以上の穴は、配線パターン22に対する位置決めに使用される。すなわち、ここで形成される穴は、配線パターン22の替わりに、又は配線パターン22とともに、位置決めの対象となる。穴の種類は、穴の用途(配線パターン22との位置決めの対象)及び形態(位置、形状及び大きさなど)によって分類される。これらの穴は、パンチなどによって打ち抜いてもよい。
【0044】
第1の穴14は、実装される半導体チップ60と、配線パターン22と、の位置決めに使用してもよい(図6参照)。図4に示す例では、第1の穴14は、基板10の長手方向に並ぶ1列の配線パターン22を囲む範囲内での、基板10の幅方向の両端部に(各端部ごと1列に並んで)形成されている。そして、基板10の長手方向における各第1の穴14のピッチ(中心点間距離)は、一定になっている。第1の穴14は、1つの配線パターン22を囲むメッキリード24の範囲の外側に形成されている。
【0045】
図4に示すように、第1の穴14は、同一形態(同一の形状及び大きさ)で複数形成してもよい。その場合、複数の第1の穴14は、規則的に(同一の配列パターンで)並ぶように形成してもよい。なお、複数の第1の穴14は、基板10の長手方向において、穴12と同一形態及び同一ピッチで並ぶように形成されてもよい。
【0046】
第2の穴16は、他の配線基板70と、配線パターン22と、の位置決めに使用してもよい(図7参照)。あるいは、第2の穴16も、第1の穴14と同様に、実装される半導体チップ60と、配線パターン22と、の位置決めに使用してもよい。
【0047】
図4に示すように、第2の穴16は、1つの配線パターン22を囲むメッキリード24の範囲の内側に形成されている。第2の穴16は、複数形成されてもよい。それぞれの第2の穴16は、1つの配線パターン22を囲む範囲内の基板10の長手方向に延びる中心軸(図示しない)について、左右対象の位置に形成されてもよい。すなわち、左側に位置する第2の穴16は、右側に位置する第2の穴16に対して、線対称の位置に形成されてもよい。その場合、配線パターン22の複数の配線は、少なくとも基板10の長手方向に延びる部分を有し、配線の端子が基板10の幅方向に配列している。これによれば、第2の穴16を認識することによって、配線パターン22の複数の端子を、他の電子部品(例えば他の配線基板70)と正確な位置に電気的に接続することができる。
【0048】
なお、図4に示すように、複数の第2の穴16は、同一形態で形成してもよいし、異なる形態で形成してもよい。左右に異なる形態の第2の穴16を形成すれば、例えば他の配線基板70と電気的に接続するときに、配線パターン22の向きを間違えずに済む。
【0049】
上述の第1及び第2の穴14、16の他に、メッキリード24の一部を切断するための穴18を形成してもよい。穴18は、保護膜32及び基板10とともに、メッキリード24の一部を打ち抜くことで形成されてもよい。穴18は、図4に示すように、スリット(又は長穴)であってもよいし、丸穴などのその他の形状であってもよい。
【0050】
上述の第1及び第2の穴14、16の他に、基板10の長手方向に並ぶ複数の配線パターン22における隣同士の間に穴19を形成してもよい。図4に示す例では、穴19は、スリット(又は長穴)である。これによれば、基板10における隣同士の配線パターン22の間を屈曲しやすくすることができる。したがって、配線基板22を取り扱いやすくすることができる。なお、図4に示すように、メッキリード24の一部を切断するための穴18が、基板10を屈曲しやすくするための穴19の役割を兼ねていてもよい。
【0051】
こうして、図4に示す配線基板1(マトリクス状配線基板)を製造することができる。配線基板1には、複数の配線パターン22がマトリクス状に形成され、メッキリード24の一部として、位置決めマーク40が形成されている。
【0052】
複数の位置決めマーク40は、隣同士(図4では基板10の幅方向における隣同士)の配線パターン22の間で直線上に配列されている。図4に示す例では、複数の位置決めマーク40は、基板10の中央部に1列に配列されている。あるいは、基板10に幅方向に並ぶ3列以上の配線パターン22が形成される場合には、複数の位置決めマーク40は、隣同士の配線パターンの各間隔に配列され、基板10の中央部に2列以上配列される。
【0053】
図4に示す例では、複数の位置決めマーク40は、隣同士の配線パターン22の間のみに形成されている。すなわち、隣同士の配線パターン22の間とともに切断される基板10の両端部には、位置決めマーク40が形成されていない。その場合であっても、配線基板1を、一定幅の対をなす切断治具51で切断すれば、一方の切断位置(隣同士の配線パターン22の間)を位置決めマーク40によって正確に切断することによって、他方の切断位置(基板10の端部)も正確に切断できる。
【0054】
図4に示す例とは別に、位置決めマーク40を、基板10の幅方向の両端部(詳しくは、穴12と第1の穴14との間)にも形成してもよい。その場合、穴12と第1の穴14との間で直線上に配列してもよい。
【0055】
本実施の形態では、複数の位置決めマーク40は、基板10の長手方向に沿って連続的に設けられている。その場合、各位置決めマーク40は、同一形態(同一形状及び大きさ)で形成されてもよいし、長手方向に一定のピッチ(中心点間距離)で配置されてもよい。図4に示す例では、複数(図4では3つ)の第1の穴14ごとに、一定の間隔で位置決めマーク40が配置されている。逆にいえば、第1の穴14を基準として、複数の位置決めマーク40の位置を決定してもよい。
【0056】
図4の部分拡大図に示すように、位置決めマーク40は、1つの仮想直線Lを特定する基準42を有してもよい。逆にいえば、複数の位置決めマーク40の各基準42によって、1つの仮想直線Lが特定される。こうすることで、配線基板1を仮想直線Lに沿って最適位置で切断することができる。
【0057】
図4の部分拡大図に示すように、位置決めマーク40は、複数の位置決めマーク40が並ぶ直線における幅方向の範囲50を特定する基準44を有してもよい。すなわち、基準44は仮想直線Lを含む一定の幅Wを特定する。範囲50は、切断位置の許容誤差(公差)の範囲と同一であってもよい。こうすることで、切断位置が切断方向と交差する方向に変動しても、基準44によって特定される範囲50内であれば、ほぼ一定の幅のテープ状配線基板を製造することができる。したがって、切断工程において、精度の都合上、仮想直線Lに沿って切断することが難しい場合であっても、作業効率を落とさずかつ高品質の製品を製造することができる。
【0058】
基準44によって特定される幅Wの値は、切断工程後に製造されるテープ状配線基板3の幅の許容誤差(公差)の範囲に基づいて決定される。すなわち、テープ状配線基板3の幅(又は長手方向に延びる辺)を、配線パターン22に対する位置決めの基準とすることができるように、幅Wが決定される。ここでいう配線パターン22に対する位置決めの基準とは、配線パターン22を視覚的(映像的)に認識するための基準、又は配線パターン22を認識するためのマークを視覚的(映像的)に認識するための基準をいう。
【0059】
本実施の形態では、位置決めマーク40は、メッキリード24の一部である。詳しくは、図4に示す例では、メッキリード24は、複数の位置決めマーク40が並ぶ直線に交差して延びる部分を有し、その部分の一部が位置決めマーク40になっている。これによれば、メッキリード24の一部が位置決めマーク40であるので、部品点数が少なくて済み、コストを削減することができる。
【0060】
図4に示すように、位置決めマーク40は、V字型(図4では逆V字型)の形状をなしてもよい。詳しくは、位置決めマーク40は、複数の位置決めマーク40が並ぶ直線を軸として線対称となるV字型の形状をなす。V字型の形状によれば、基板10の幅方向の3点を特定することができる。すなわち、V字型の中心の頂点は基準42に相当し、両側の2つの頂点は基準44に相当する。こうすることで、1つの仮想直線Lを特定することができるし、仮想直線Lを含む幅方向の範囲50も特定することができる。
【0061】
なお、本実施の形態では、メッキリード24の一部が位置決めマーク40を構成する例を示したが、本発明はこれに限定されるものではない。例えば、位置決めマークとして、配線パターン22に接続しないパターン、穴、又はインクによるマークなど、基板10上での位置を確認できるものであればその形態は問わない。いずれの場合であっても、既に説明した内容を可能な限り適用することができる。
【0062】
さらに、本実施の形態では、基板10の長手方向を切断する場合の形態を示したが、本発明はこれに限定されるものではない。本発明は、基板10のいずれの方向を切断する場合にも適用可能である。
【0063】
本実施の形態に係る配線基板によれば、隣同士の配線パターン22の間で直線上に並ぶ複数の位置決めマーク40が形成されている。これによって、位置決めマーク40を認識しながら、配線基板1を正確な位置で切断することができる。そのため、例えば、一定の幅のテープ状配線基板3を簡単に製造することができる。
【0064】
次に、テープ状配線基板の製造方法を説明する。この製造方法は、配線基板1を切断する工程を含む。
【0065】
本実施の形態では、図5に示すように、切断工程を、リール・トゥ・リール搬送を適用して行う。すなわち、図4に示す配線基板1を一対のリール52、54に掛け渡し、一方のリール52から他方のリール54に巻き取らせる間に配線基板1を切断する。図5に示すように、切断によって複数のテープ状配線基板3が形成される場合には、複数のリール54にテープ状配線基板3を巻き取らせればよい。
【0066】
図5に示すように、カッター、ブレードなどの周知の切断治具51を、その刃部を配線基板1の長手方向に向けて配置する。切断治具51は、配線基板1を切断するときに位置を固定してもよい。リール・トゥ・リール搬送によれば、切断治具51の位置を固定し、配線基板1を搬送させるだけで切断することができる。これによれば、移動の対象を少なくすることができるので、切断位置のずれが生じにくい。あるいは、切断治具51は、切断途中に、配線基板1の搬送方向に移動可能であってもよい。
【0067】
複数の切断治具51によって、配線基板1を切断してもよい。例えば、一定幅を有する複数の切断治具51を、配線基板1の幅方向に並べて配置してもよい。これによれば、少なくともいずれか1つの切断位置(隣同士の配線パターン22の間)を位置決めマーク40によって認識すれば、他の切断位置(基板10の少なくとも一方の端部)も正確に位置決めできる。したがって、配線基板1の複数位置を、簡単な工程で、一括して切断することができる。
【0068】
切断工程では、配線基板1を、少なくとも位置決めマーク40の基準44によって特定される範囲50内で切断する。すなわち、図4に示すV字型の形状をなす位置決めマーク40において、V字の内側(詳しくはV字の窪み(又は突出)の内側)を切断する。さらに、配線基板1を、位置決めマーク40の基準42によって特定される仮想直線Lに沿って切断することが好ましい。また、位置決めマーク40は、配線基板1の長手方向に沿って連続的に設けられているので、切断途中のいずれの時点でも、実際の切断位置を認識することができる。
【0069】
こうして、図6に示すように、テープ状配線基板3が形成される。この製造方法によれば、テープ状配線基板3は一定の幅を有する。そのため、例えば、後の工程でテープ状配線基板3を搬送用レール56によって搬送させても、幅方向に位置が変動するのを防止することができる。また、テープ状配線基板3の幅(又は長手方向に延びる辺)を、例えば、配線パターン22に対する位置決めの基準(配線パターン22を認識するためのマークに対する位置決めの基準を含む)に使用することができる。
【0070】
図6は、半導体装置の製造方法を示す図であり、図7は、電気光学装置の製造方法を示す図である。
【0071】
図6に示すように、テープ状配線基板3を搬送用レール56によって搬送させて、流れ作業で複数の半導体チップ60(詳しくは集積回路が形成されたチップ)を実装する。テープ状配線基板3には、第1及び第2の穴14、16が形成されている。その場合、少なくとも第1の穴14を、半導体チップ60と配線パターン22との位置決めの基準にしてもよい。また、第1及び第2の穴16の両方を認識することによって、半導体チップ60と配線パターン22とを位置決めしてもよい。上述のように、本実施の形態によれば、簡単に第1又は第2の穴14、16を認識することができる。
【0072】
半導体チップの実装工程後に、図7に示すように、テープ状配線基板3を、1つの配線パターン22を囲む領域58の範囲で切り出して、個片状配線基板5を形成する。個片状配線基板5には、第2の穴16が形成されている。
【0073】
次に、上述の個片状配線基板5と、他の配線基板70と、を電気的に接続して、電気光学装置を形成する。電気光学装置は、例えば、液晶装置、プラズマディスプレイ装置、エレクトロルミネセンスディスプレイ装置などであって、電気光学物質(液晶・放電ガス・発光材料など)を有する。
【0074】
他の配線基板70は、例えば、表示装置を構成するパネルであってもよい。パネルは、上層基板72及び下層基板74が積層されてなり、下層基板74に所定形状の配線パターン76が形成されている。また、下層基板74には、位置決め用のマーク78が形成されている。そして、個片状配線基板5の第2の穴16と、他の配線基板70のマーク78と、を位置決めすることによって、両方の配線パターン22、76同士を電気的に接続する。
【0075】
本発明の実施の形態に係る半導体装置を有する電子機器として、図8にはノート型パーソナルコンピュータ100が示され、図9には携帯電話200が示されている。
【0076】
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成(例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成)を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【図面の簡単な説明】
【図1】図1は、本発明を適用した実施の形態に係る配線基板の製造方法を示す図である。
【図2】図2(A)及び図2(B)は、本発明を適用した実施の形態に係る配線基板の製造方法を示す図である。
【図3】図3は、本発明を適用した実施の形態に係る配線基板の製造方法を示す図である。
【図4】図4は、本発明を適用した実施の形態に係る配線基板を示す図である。
【図5】図5は、本発明を適用した実施の形態に係るテープ状配線基板の製造方法を示す図である。
【図6】図6は、本発明を適用した実施の形態に係る半導体装置の製造方法を示す図である。
【図7】図7は、本発明を適用した実施の形態に係る電気光学装置の製造方法を示す図である。
【図8】図8は、本発明を適用した実施の形態に係る電子機器を示す図である。
【図9】図9は、本発明を適用した実施の形態に係る電子機器を示す図である。
【符号の説明】
10 基板
12 穴
14 第1の穴
16 第2の穴
18 穴
19 穴
20 導電箔
22 配線パターン
24 メッキリード
30 レジスト
32 保護膜
40 位置決めマーク
42 基準
44 基準
50 範囲
51 切断治具
52 リール
54 リール
56 搬送用レール
58 領域
60 半導体チップ
70 他の配線基板

Claims (11)

  1. 基板と、
    前記基板上でマトリクス状に並ぶ複数の配線パターンと、
    前記複数の配線パターンに電気的に接続されたメッキリードと、
    を含み、
    前記メッキリードは、前記基板に形成され、隣同士の前記配線パターンの間で直線上に並ぶ複数の位置決めマークを含み、
    前記メッキリードは、前記複数の位置決めマークが並ぶ直線に交差して延びる部分を有し、
    前記位置決めマークは、前記メッキリードの前記部分の一部である配線基板。
  2. 請求項1記載の配線基板において、
    前記位置決めマークは、前記配線パターンと同一材料で同一の方法によって形成されてなる配線基板。
  3. 請求項1又は請求項2に記載の配線基板において、
    前記位置決めマークは、1つの仮想直線を特定する基準を有する配線基板。
  4. 請求項1から請求項3のいずれかに記載の配線基板において、
    前記位置決めマークは、前記複数の位置決めマークが並ぶ直線における幅方向の範囲を特定する基準を有する配線基板。
  5. 請求項1から請求項4のいずれかに記載の配線基板において、
    前記位置決めマークは、前記複数の位置決めマークが並ぶ直線を軸として線対称となるV字型の形状をなす配線基板。
  6. マトリクス状に並ぶ複数の配線パターンを支持する基板を、少なくとも隣同士の前記配線パターンの間で切断することを含み、
    前記基板には、前記複数の配線パターンに電気的に接続されたメッキリードが形成され、
    前記基板には、隣同士の前記配線パターンの間で直線上に並ぶ複数の位置決めマークが形成され、
    前記メッキリードは、前記複数の位置決めマークが並ぶ直線に交差して延びる部分を有し、
    前記位置決めマークは、前記メッキリードの前記部分の一部であり、
    前記切断工程を、前記位置決めマークを基準として行うテープ状配線基板の製造方法。
  7. 請求項6記載のテープ状配線基板の製造方法において、
    前記位置決めマークは、前記配線パターンと同一材料で同一の方法によって形成されてなるテープ状配線基板の製造方法。
  8. 請求項6又は請求項7に記載のテープ状配線基板の製造方法において、
    前記位置決めマークは、1つの仮想直線を特定する基準を有し、
    前記切断工程で、前記仮想直線に沿って切断するテープ状配線基板の製造方法。
  9. 請求項6から請求項8のいずれかに記載のテープ状配線基板の製造方法において、
    前記位置決めマークは、複数の前記位置決めマークが並ぶ直線における幅方向の範囲を特定する基準を有し、
    前記切断工程で、前記幅方向の範囲の内側を切断するテープ状配線基板の製造方法。
  10. 請求項6から請求項9のいずれかに記載のテープ状配線基板の製造方法において、
    前記位置決めマークは、前記複数の位置決めマークが並ぶ直線を軸として線対称となるV字型の形状をなし、
    前記切断工程で、前記V字の内側を切断するテープ状配線基板の製造方法。
  11. 請求項6から請求項10のいずれかに記載のテープ状配線基板の製造方法において、
    前記切断工程は、前記基板を一対のリールに掛け渡し、前記基板を一方のリールから他方のリールに巻き取らせる間に行うテープ状配線基板の製造方法。
JP2002051340A 2002-02-27 2002-02-27 配線基板及びテープ状配線基板の製造方法 Expired - Fee Related JP3767691B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2002051340A JP3767691B2 (ja) 2002-02-27 2002-02-27 配線基板及びテープ状配線基板の製造方法
US10/370,289 US7081590B2 (en) 2002-02-27 2003-02-19 Wiring board and method of fabricating tape-like wiring substrate
KR1020030012329A KR100560828B1 (ko) 2002-02-27 2003-02-27 배선 기판 및 테이프 형상 배선 기판의 제조 방법
CNB031066550A CN1225785C (zh) 2002-02-27 2003-02-27 布线基板及带状布线基板的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002051340A JP3767691B2 (ja) 2002-02-27 2002-02-27 配線基板及びテープ状配線基板の製造方法

Publications (2)

Publication Number Publication Date
JP2003258395A JP2003258395A (ja) 2003-09-12
JP3767691B2 true JP3767691B2 (ja) 2006-04-19

Family

ID=27784577

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002051340A Expired - Fee Related JP3767691B2 (ja) 2002-02-27 2002-02-27 配線基板及びテープ状配線基板の製造方法

Country Status (4)

Country Link
US (1) US7081590B2 (ja)
JP (1) JP3767691B2 (ja)
KR (1) KR100560828B1 (ja)
CN (1) CN1225785C (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005109145A (ja) * 2003-09-30 2005-04-21 Toshiba Corp 半導体装置
KR101002346B1 (ko) * 2003-12-30 2010-12-20 엘지디스플레이 주식회사 칩 실장형 필름 패키지
TWI246375B (en) * 2004-05-06 2005-12-21 Siliconware Precision Industries Co Ltd Circuit board with quality-identified mark and method for identifying the quality of circuit board
WO2006038414A1 (ja) * 2004-10-05 2006-04-13 Pioneer Corporation 集合基板及び集合基板の分割方法
KR101171178B1 (ko) * 2005-01-04 2012-08-06 삼성전자주식회사 커팅 패턴이 형성된 가요성 인쇄회로기판용 원판 및 이를커팅한 가요성 인쇄회로기판을 구비한 평판표시장치
US7449640B2 (en) * 2005-10-14 2008-11-11 Sonosite, Inc. Alignment features for dicing multi element acoustic arrays
JP3938588B2 (ja) * 2005-11-16 2007-06-27 シャープ株式会社 多連フレキシブル配線板、その製造方法、フレキシブル配線板の製造方法およびフレキシブル配線板
CN1972560B (zh) * 2005-11-25 2010-09-29 比亚迪股份有限公司 一种柔性印刷线路板及其制造方法
JP2007173414A (ja) * 2005-12-20 2007-07-05 Ube Ind Ltd テープ基板及びその製造方法
JP4762734B2 (ja) * 2006-01-25 2011-08-31 日東電工株式会社 配線回路基板集合体シートおよびその製造方法
JP4757083B2 (ja) * 2006-04-13 2011-08-24 日東電工株式会社 配線回路基板集合体シート
US20080221724A1 (en) * 2007-03-09 2008-09-11 Chih-Fu Chung Method For Positioning Reel-To-Reel Flexible Board In Automatic Manufacturing Process
JP4753904B2 (ja) 2007-03-15 2011-08-24 シャープ株式会社 発光装置
JP5928085B2 (ja) * 2012-03-29 2016-06-01 大日本印刷株式会社 太陽電池用集電シートの製造方法
KR20160141279A (ko) * 2015-05-29 2016-12-08 에스케이하이닉스 주식회사 블라인드 비아를 구비하는 인쇄회로기판, 이의 검사 방법, 및 반도체 패키지의 제조 방법
TWI609825B (zh) * 2016-12-09 2018-01-01 南茂科技股份有限公司 捲帶輸送裝置
TWI717886B (zh) * 2019-11-01 2021-02-01 頎邦科技股份有限公司 軟性線路板
TWI692278B (zh) * 2019-11-01 2020-04-21 頎邦科技股份有限公司 軟性線路板
JP7441031B2 (ja) * 2019-11-11 2024-02-29 日東電工株式会社 配線回路基板の製造方法および配線回路基板集合体シート
CN112777381B (zh) * 2020-12-21 2022-09-30 江苏迪盛智能科技有限公司 尾料识别方法、装置、电子设备和存储介质

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5373625A (en) * 1991-10-15 1994-12-20 Rohm Co., Ltd. Method for making thermal heads
JPH0856062A (ja) 1994-08-10 1996-02-27 Taiyo Yuden Co Ltd 積層型電子部品の積層ずれ検査用マーク
US5777392A (en) * 1995-03-28 1998-07-07 Nec Corporation Semiconductor device having improved alignment marks
JP3825104B2 (ja) 1996-11-01 2006-09-20 イビデン株式会社 プリント配線板用長尺基材の外形加工方法及びスリット加工機
US6150771A (en) * 1997-06-11 2000-11-21 Precision Solar Controls Inc. Circuit for interfacing between a conventional traffic signal conflict monitor and light emitting diodes replacing a conventional incandescent bulb in the signal
JP3850967B2 (ja) 1997-12-22 2006-11-29 シチズン時計株式会社 半導体パッケージ用基板及びその製造方法
CN1146030C (zh) 1998-07-28 2004-04-14 精工爱普生株式会社 半导体装置及其制造方法、半导体模块、电路基板以及电子装置
US6320135B1 (en) * 1999-02-03 2001-11-20 Casio Computer Co., Ltd. Flexible wiring substrate and its manufacturing method
JP4475761B2 (ja) * 2000-07-26 2010-06-09 日本テキサス・インスツルメンツ株式会社 半導体パッケージ用絶縁フィルム及びその製造方法
US6392553B1 (en) * 2000-08-22 2002-05-21 Harmon Industries, Inc. Signal interface module
KR100395247B1 (ko) 2000-08-30 2003-08-21 디디에스텍주식회사 비자극성 캡사이신 경피 투여 제형
US6555400B2 (en) * 2001-08-22 2003-04-29 Micron Technology, Inc. Method for substrate mapping

Also Published As

Publication number Publication date
KR100560828B1 (ko) 2006-03-13
JP2003258395A (ja) 2003-09-12
CN1225785C (zh) 2005-11-02
US20030174483A1 (en) 2003-09-18
US7081590B2 (en) 2006-07-25
CN1441486A (zh) 2003-09-10
KR20030071558A (ko) 2003-09-03

Similar Documents

Publication Publication Date Title
JP3767691B2 (ja) 配線基板及びテープ状配線基板の製造方法
KR100323051B1 (ko) 플랙시블배선기판 및 그 제조방법
US20050218485A1 (en) Circuit board and method for manufacturing the same and semiconductor device and method for manufacturing the same
EP1819209B1 (en) Wired circuit board and production method thereof
US6744123B2 (en) Film carrier tape for mounting electronic devices thereon and method of manufacturing the same
KR100404997B1 (ko) 가요성 배선 기판, 필름 캐리어, 테이프형 반도체장치,반도체장치 및 그 제조방법, 회로기판 및 전자기기
CN102270619A (zh) 用于电子封装组件的焊盘配置
JP5426567B2 (ja) プリント回路基板及びその製造方法並びにプリント回路基板製造用のパネル
JP3985140B2 (ja) 配線基板の製造方法
US20060265870A1 (en) Printed circuit board and printed circuit board manufacturing method
JP3832576B2 (ja) 配線基板、半導体装置及びその製造方法、パネルモジュール並びに電子機器
JP2002299390A (ja) 多条電子部品実装用フィルムキャリアテープおよびその製造方法
JP3621059B2 (ja) 多条電子部品実装用フィルムキャリアテープの製造方法およびそのための露光処理装置
JP2003249743A (ja) 配線基板及びその製造方法、半導体装置並びに電子機器
JPH05335438A (ja) リードレスチップキャリア
KR100660154B1 (ko) 필름 캐리어 테이프의 제조 방법 및 그 제조 장치
JP4118713B2 (ja) テープキャリアの製造方法
JP2003318359A (ja) 配線板および実装配線板
JP2002261131A (ja) 電子部品実装用フィルムキャリアテープの製造方法および電子部品実装用フィルムキャリアテープの製造装置
TWI608763B (zh) 製作電路板的方法
JP2003282649A (ja) テープキャリアおよびその製造方法、テープキャリアへの電子部品の実装方法、ならびにテープキャリアパッケージの製造方法
JP2001168149A (ja) キャリアテープおよびその製造方法
JP2019024064A (ja) 配線基板用テープ基材、及び配線基板用テープ基材の製造方法
KR20150115346A (ko) 인쇄회로기판 및 이의 제조 방법
KR20060127455A (ko) 테이프 캐리어 패키지용 테이프

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050727

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050803

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050928

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20051220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060111

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060124

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090210

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100210

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110210

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110210

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120210

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130210

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees