JP2003318359A - 配線板および実装配線板 - Google Patents

配線板および実装配線板

Info

Publication number
JP2003318359A
JP2003318359A JP2002124399A JP2002124399A JP2003318359A JP 2003318359 A JP2003318359 A JP 2003318359A JP 2002124399 A JP2002124399 A JP 2002124399A JP 2002124399 A JP2002124399 A JP 2002124399A JP 2003318359 A JP2003318359 A JP 2003318359A
Authority
JP
Japan
Prior art keywords
lsi
wiring board
chip component
mounting
positioning mark
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002124399A
Other languages
English (en)
Inventor
Shintaro Takahashi
晋太郎 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Display Corp
Original Assignee
Kyocera Display Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Display Corp filed Critical Kyocera Display Corp
Priority to JP2002124399A priority Critical patent/JP2003318359A/ja
Publication of JP2003318359A publication Critical patent/JP2003318359A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

(57)【要約】 【課題】 高密度実装を容易に実現するこのとのできる
配線板および実装配線板を提供する。 【解決手段】 LSI搭載用ランドにLSI23を搭載
する際の位置決めに用いるためのLSI用位置決めマー
ク28をチップ部品搭載用ランド26に設ける。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、高密度実装に好適
な配線板および実装配線板に関する。
【0002】
【従来の技術】従来から、配線板上に、LSIおよびチ
ップ部品を搭載した実装配線板が知られている。
【0003】このような従来の実装配線板として、液晶
表示装置における液晶表示パネルとの電気的な接続に用
いられるCOF(Chip On Film)を例示して説明する。
【0004】図3は、従来の液晶表示パネルとの接続に
用いられている実装配線板としてのCOFにおけるLS
Iの搭載を完了した状態の要部を示すものであり、従来
の実装配線板としてのCOF1は、配線板2上にLSI
3および積層セラミックコンデンサなどのチップ部品4
(図3に一部のみ破線にて図示)を搭載することにより
形成されている。また、配線板2はポリイミドなどの可
撓性フィルム基板からなる絶縁基板5を備えている。こ
の絶縁基板5の一面たる表面には、入力端子6a、出力
端子6b、LSI3を電気的に接続するためのLSI搭
載用ランド(図示せず)およびチップ部品4をハンダ付
け等により電気的に接続するためのチップ部品搭載用ラ
ンド6cなどを含む端子部6と、これらの端子部6の引
き回し配線となる図示しない配線パターンとが設けられ
ている。そして、配線パターンは、透明あるいは半透明
の保護膜7により覆われている。さらに、LSI3の左
右両側には、LSI3を配線板2上に搭載する際の位置
決めに用いるためのLSI用位置決めマーク8がそれぞ
れ設けられている。また、配線板2にLSI3を搭載す
る場合には、CCDカメラなどの画像認識装置を用い
て、LSI用位置決めマーク8の画像を読み取って、配
線板2上のLSI3を搭載すべき位置を割り出してお
り、これらのLSI用位置決めマーク8をLSI3の左
右両側に設けることによってLSI3を搭載する時の位
置決め精度を高めている。
【0005】前記端子部6および配線パターンは、絶縁
基板5上に、例えば厚さ12μm程度に形成された銅な
どの金属の導体からなる導電層をフォトエッチングによ
って所定パターンにパターニングすることにより同時に
形成されている。さらに、端子部6のうちの少なくとも
チップ部品搭載用ランド6cの表面には、ハンダ付けを
容易に行うとともに腐蝕を防止するための表面処理、例
えば電解メッキ法による金メッキなどのメッキ処理が施
されている。
【0006】前記LSI用位置決めマーク8は、主とし
て以下の2種類の方法によって形成されている。
【0007】第1の形成方法は、絶縁基板5上の導電層
をフォトエッチングによってパターニングする際に、図
4に示すように、導電層のうちの位置決めマーク形成予
定部に、所定形状、例えば円パターン9を残し、その
後、図5に示すように、この円パターン9の表面を保護
膜7によって覆うことにより外部に露出していないLS
I用位置決めマーク8aを得るものである。
【0008】第2の形成方法は、絶縁基板5上の導電層
をフォトエッチングによってパターニングする際に、図
6に示す導電層のうちの位置決めマーク形成予定部に、
所定形状、例えば外径寸法がLSI用位置決めマーク8
bより大きな円環状の環パターン10を形成するととも
に、環パターン10の外周縁に一端が接続されたメッキ
用配線11を配線パターンの一部として同時に形成す
る。その後、図7に示す環パターン10の表面の外周部
およびメッキ用配線11の表面をともに保護膜7によっ
て覆う。その後、環パターン10の表面の保護膜7によ
って覆われていない外部露出部に対して腐蝕を防止する
ための表面処理、例えば電解メッキ法による金メッキな
どのメッキ処理を施すことによって外部に露出した部位
に位置決めマーク8bを得るものである。さらに、メッ
キ後には、図8に示すように、メッキ用配線11を切断
するためのメッキ線カット孔12を絶縁基板5の厚さ方
向に貫通するように形成することにより、COF1を図
示しない液晶表示パネルに接続後に、外部に露出してい
るLSI用位置決めマーク8bの周辺部表面が他の導電
材と接触して短絡が生じることを防止している。
【0009】
【発明が解決しようとする課題】ところで、近年におい
ては、実装配線板の高密度実装が求められており、実装
配線板の一種であるCOF1においても高密度実装が求
められている。
【0010】しかしながら、従来のCOF1において、
高密度実装するには、LSI用位置決めマーク8を設置
するためのスペースを配線板2上に確保することが困難
になるという問題点があった。特に、配線板2上に複数
のLSI3を搭載する場合、LSI用位置決めマーク8
が複数必要になり、LSI用位置決めマーク8を設置す
るためのスペースを配線板2上に確保することがより困
難になる。
【0011】また、従来のCOF1においては、外部に
露出しているLSI用位置決めマーク8bを用いた場
合、高密度実装をするには、メッキ用配線11およびメ
ッキ線カット孔12を形成するためのスペースを配線板
2上に確保することができないという問題点があった。
【0012】本発明はこれらの点に鑑みてなされたもの
であり、高密度実装を容易に実現するこのとのできる配
線板および実装配線板を提供することを目的とする。
【0013】
【課題を解決するための手段】前述した目的を達成する
ため特許請求の範囲の請求項1に係る本発明の配線板の
特徴は、絶縁基板上にLSI搭載用ランドとチップ部品
搭載用ランドが設けられている配線板において、前記L
SI搭載用ランドにLSIを搭載する際に位置決めに用
いるためのLSI用位置決めマークが前記チップ部品搭
載用ランドに設けられている点にある。そして、このよ
うな構成を採用したことにより、LSI用位置決めマー
クを設置するためのスペースを絶縁基板上に独自に設け
る必要がないので、高密度実装を容易に実現することが
できる。
【0014】また、請求項2に係る本発明の配線板の特
徴は、請求項1において、前記LSI用位置決めマーク
の面積が、前記チップ部品搭載用ランドの面積の50%
以下である点にある。そして、このような構成を採用し
たことにより、チップ部品をハンダ付けする際に、チッ
プ部品搭載用ランドのハンダはじきを防止することがで
きる。
【0015】また、請求項3に係る本発明の配線板の特
徴は、請求項1または請求項2において、前記LSI用
位置決めマークが、前記チップ部品搭載用ランドに搭載
されるチップ部品と対向する前記チップ部品搭載用ラン
ドの部位に形成されている点にある。そして、このよう
な構成を採用したことにより、LSI用位置決めマーク
をチップ部品によって覆うことができる。
【0016】また、請求項4に係る本発明の配線板の特
徴は、請求項1ないし請求項3のいずれか1項におい
て、前記絶縁基板が、可撓性フィルム基板である点にあ
る。そして、このような構成を採用したことにより、可
撓性を容易に付与することができる。
【0017】また、請求項5に係る本発明の実装配線板
の特徴は、請求項1ないし請求項4のいずれか1項に記
載の配線板に、LSIおよびチップ部品が搭載されてい
る点にある。そして、このような構成を採用したことに
より、高密度実装を容易に実現することができる。
【0018】
【発明の実施の形態】以下、本発明を図面に示す実施形
態により説明する。
【0019】図1および図2は本発明に係る配線板を用
いた実装配線板の実施形態を示すものであり、図1はL
SIを搭載した状態における配線板の要部を示す模式的
平面図、図2はLSI用位置決めマークを形成したチッ
プ部品搭載用ランド近傍の部分拡大図である。
【0020】本実施形態の実装配線板は、液晶表示装置
における液晶表示パネルとの電気的な接続に用いられる
複数のLSIを搭載したCOFを例示している。
【0021】図1に示す本実施形態の実装配線板として
のCOF21は、配線板22上に3つのLSI23と、
複数のチップ部品24(図1に一部のみ破線にて図示)
を搭載することができるようにLSI搭載用ランドおよ
びチップ部品搭載用ランドが形成されている。このチッ
プ部品24としては、積層セラミックコンデンサに代表
されるチップ化した電子部品、例えばコイル、変成器、
コンデンサ、抵抗器、振動素子、ブロックフィルタ、ト
ランジスタなどを用いることができる。
【0022】前記配線板22は、絶縁基板25を備えて
いる。この絶縁基板25の一面たる表面には、外部に露
出されている端子部の一つとして、チップ部品24をハ
ンダ付け等により電気的に接続するためのチップ部品搭
載用ランド26が設けられている。このチップ部品搭載
用ランド26は、図示しない引き回し配線となる所定の
配線パターンに結線されている。そして、配線パターン
は、透明あるいは半透明の保護膜27により覆われてい
る。また、チップ部品搭載用ランド26は、1つのチッ
プ部品24に対して間隔をおいて2つ以上設けられる。
例えば、チップ部品搭載用ランド26は、1つのチップ
部品24に対し、2個1組で用いることが好ましい。な
お、絶縁基板25には、入力端子、出力端子またはLS
I23を電気的に接続するためのLSI搭載用ランドな
どの端子部も設けられる。
【0023】前記絶縁基板25としては、ポリイミドあ
るいはポリエチレンテレフタレートなどの絶縁性を有す
る樹脂フィルムにより形成された可撓性フィルム基板を
用いることが好ましい。この可撓性フィルム基板を絶縁
基板25として用いることで、配線板22に可撓性が付
与される。
【0024】前記保護膜27の素材としては、ポリイミ
ド樹脂、エポキシ樹脂、アクリル樹脂などから用いても
よい。
【0025】前記チップ部品搭載用ランド26を含む端
子部および配線パターンは、絶縁基板25上に、例えば
厚さ12μm程度に成形された導電層をフォトエッチン
グによって所定パターンにパターニングすることにより
同時に形成する。
【0026】前記導電層の素材としては、薄い層を容易
に形成することのできる金属の導体、例えば銅が好まし
く、アルミニウムなども必要に応じて用いてもよい。
【0027】本実施形態のチップ部品搭載用ランド26
には、LSI23を配線板22に搭載する際の位置決め
に用いるためのLSI用位置決めマーク28が設けられ
る。このLSI用位置決めマーク28は、導電層をフォ
トエッチングすることによってチップ部品搭載用ランド
26を形成する際に、チップ部品搭載用ランド26とな
る導電層の一部を除去することにより形成される。
【0028】前記LSI用位置決めマーク28の大きさ
としては、LSI用位置決めマーク28の面積が、チッ
プ部品搭載用ランド26の面積の50%以下、好ましく
は2〜10%の範囲である。この範囲を超えると、チッ
プ部品24をチップ部品搭載用ランド26にハンダ付け
する際に、チップ部品搭載用ランド26においてハンダ
はじきを生じる傾向があり、前記範囲を下回ると、LS
I23を搭載する際に用いるCCDカメラなどの画像認
識装置によるLSI用位置決めマーク28の認識精度が
低下して、位置合わせ精度を高く保持することが困難と
なる。
【0029】また、LSI用位置決めマーク28の形成
位置としては、図2の破線斜線領域にて示すチップ部品
搭載用ランド26のチップ部品24と対向する部位に形
成することが好ましい。LSI用位置決めマーク28が
外部に露出しないという理由で好ましい。
【0030】さらに、LSI用位置決めマーク28の形
状としては、回転ずれが発生しても認識が可能な円形が
好ましく、回転ずれが発生しないか、もしくは発生しに
くい場合は、必要に応じて四角形あるいは三角形などの
マーク形状を用いてもよい。
【0031】また、LSI用位置決めマーク28の数
は、配線板22内に2以上であることが好ましい。さら
に、複数のLSI23を搭載する場合には、1つのLS
I23に対して2つのLSI用位置決めマーク28を設
けることが好ましい。勿論、複数のLSI23を搭載す
る場合でも、配線板22全体で2つのLSI用位置決め
マーク28を設け、この2つのLSI用位置決めマーク
28によって、すべてのLSI23の搭載位置の位置決
めを行う構成としてもよい。また、LSI用位置決めマ
ーク28をチップ部品24の位置合わせに用いてもよ
い。
【0032】本実施形態においては、図1の上部左方に
示すLSI23aを搭載する時に用いられるLSI用位
置決めマーク28aが、LSI23aの左側に配設され
ている2個1組のチップ部品搭載用ランド26のうちの
右側のチップ部品搭載用ランド26aと、LSI23a
の右側に配設されている2個1組のチップ部品搭載用ラ
ンド26のうちの左側のチップ部品搭載用ランド26a
とに設けている。
【0033】また、図1の中央部および下部に示す2つ
のLSI23b,23cを搭載する時に共用されるLS
I用位置決めマーク28bが、2つのLSI23b,2
3cの中間部分の左側に配設されている2個1組のチッ
プ部品搭載用ランド26のうちの左側のチップ部品搭載
用ランド26bと、LSI23bの下側でかつLSI2
3cの上部の右側に位置する2個1組のチップ部品搭載
用ランド26のうちの右側のチップ部品搭載用ランド2
6bとに設けている。
【0034】前記チップ部品搭載用ランド26およびL
SI用位置決めマーク28のサイズについて具体的に説
明する。
【0035】前記チップ部品24のサイズを積層セラミ
ックコンデンサの型式1608とした場合には、チップ
部品24のチップサイズは、図2においてLにて示すチ
ップ長さが1.6mm、Wにて示すチップ幅が0.8m
m、チップ厚さが最大0.9mmとなる。このチップ部
品24に対応するチップ部品搭載用ランド26のサイズ
は、図2においてaにて示す相互間の間隔であるランド
間隔が0.70〜1.00mm、bにて示すランド長さ
が0.80〜1.00mm、cにて示すランド幅が0.
60〜0.80mmとなるため、ランド面積を約0.6
3mm2 に形成する。そこで、LSI用位置決めマーク
28のサイズは、ランド面積の50%(1.15m
2 )以下、特に好ましくは5%程度となるように直径
が0.20mmの円形の抜きパターン(面積約0.03
2mm2 )に形成したものを例示できる。
【0036】前記チップ部品24のサイズを積層セラミ
ックコンデンサの型式3216とした場合には、チップ
部品24のチップサイズは、図2においてLにて示すチ
ップ長さが3.2mm、Wにて示すチップ幅が1.6m
m、チップ厚さが最大1.80mmとなる。このチップ
部品24に対応するチップ部品搭載用ランド26のサイ
ズは、図2においてaにて示す相互間の間隔であるラン
ド間隔が2.10〜2.50mm、bにて示すランド長
さが1.10〜1.30mm、cにて示すランド幅が
1.00〜1.30mmとなるため、ランド面積を約
1.38mm2 に形成する。そこで、LSI用位置決め
マーク28のサイズは、ランド面積の50%(0.69
mm2 )以下、特に好ましくは5%程度となるように直
径が0.30mmの円形の抜きパターン(面積約0.0
7mm2 )に形成したものを例示できる。
【0037】前記チップ部品搭載用ランド26の表面に
は、ハンダ付けを容易に行うとともに腐蝕を防止するた
めの表面処理、好ましくは電解メッキ法によるメッキ処
理を施す。なお、メッキ層の材質としては、金を用いる
ことが好ましい。
【0038】また、配線板22にLSI23を搭載する
方法は、CCDカメラなどの画像認識装置を用いて、L
SI用位置決めマーク28の画像を読み取り、配線板2
2上のLSI23を搭載すべき位置を割り出す。
【0039】そして、配線板22にLSI23を搭載し
た後に、従来と同様に、チップ部品24をチップ部品搭
載用ランド26にハンダ付けして実装する。ハンダ付け
の方法は、リフロー方式を用いる。
【0040】なお、ハンダ付けに用いるハンダとして
は、Sn−Pb、Sn−Ag−Pbなどの鉛ハンダ、お
よび、Sn−Ag−Cuなどの無鉛ハンダを用いるが、
環境汚染の観点から無鉛ハンダを用いることが好まし
い。
【0041】つぎに、前述した構成の本実施形態の作用
について説明する。
【0042】本実施形態のCOF21の配線板22によ
れば、LSI搭載用ランドにLSI23を搭載する際の
位置決めに用いるためのLSI用位置決めマーク28が
チップ部品搭載用ランド26に設けられており、LSI
用位置決めマーク28を設置するためのスペースを絶縁
基板25上に独自に設ける必要がないので、高密度実装
を容易に実現することができる。
【0043】また、本実施形態のCOF21の配線板2
2によれば、LSI用位置決めマーク28の面積が、チ
ップ部品搭載用ランド26の面積の50%以下であるか
ら、チップ部品搭載用ランド26にチップ部品24をハ
ンダ付けした際にハンダはじきを防止することができ
る。
【0044】また、本実施形態のCOF21の配線板2
2によれば、LSI用位置決めマーク28が、チップ部
品搭載用ランド26に搭載されたチップ部品24と対向
するチップ部品搭載用ランド26の部位に形成されるの
で、LSI用位置決めマーク28を搭載したチップ部品
24によって覆うことができる。
【0045】また、本実施形態のCOF21の配線板2
2によれば、絶縁基板25が、可撓性フィルム基板であ
るから、可撓性を容易に付与することができる。
【0046】なお、本実施形態においては、配線板22
の絶縁基板25を可撓性フィルム基板により形成するこ
とで、配線板22に可撓性を付与する構成としたが、配
線板22を可撓性を有しない絶縁基板によって構成する
ことも可能である。
【0047】また、本発明は、前記実施形態に限定され
るものではなく、必要に応じて種々変更することができ
る。
【0048】
【発明の効果】以上説明したように請求項1に係る本発
明の配線板によれば、LSI用位置決めマークを設置す
るためのスペースを絶縁基板上に独自に設ける必要がな
いので、高密度実装を容易に実現することができるなど
の極めて優れた効果を奏する。
【0049】また、請求項2に係る本発明の配線板によ
れば、チップ部品搭載用ランドのハンダはじきを防止す
ることができるなどの極めて優れた効果を奏する。
【0050】また、請求項3に係る本発明の配線板によ
れば、LSI用位置決めマークをチップ部品によって覆
うことができるなどの極めて優れた効果を奏する。
【0051】また、請求項4に係る本発明の配線板によ
れば、可撓性を容易に付与することができるなどの極め
て優れた効果を奏する。
【0052】また、請求項5に係る本発明の実装配線板
によれば、高密度実装を容易に実現することができるな
どの極めて優れた効果を奏する。
【図面の簡単な説明】
【図1】 本発明に係る配線板を用いた実装配線板を適
用したCOFの実施形態のLSIを搭載した状態におけ
る全体構成の要部を示す模式的平面図
【図2】 図1のLSI用位置決めマークを形成したチ
ップ部品搭載用ランド近傍の部分拡大図
【図3】 従来のCOFの全体構成の要部を示す模式的
平面図
【図4】 図4のCOFのLSI用位置決めマークの第
1の形成方法における途中経過を示す部分拡大平面図
【図5】 図4のCOFの第1の形成方法により形成さ
れたLSI用位置決めマークを示す部分拡大平面図
【図6】 図4のCOFのLSI用位置決めマークの第
2の形成方法における途中経過を示す部分拡大平面図
【図7】 図4のCOFのLSI用位置決めマークの第
2の形成方法における図6に続く途中経過を示す部分拡
大平面図
【図8】 図4のCOFの第2の形成方法により形成さ
れたLSI用位置決めマークを示す部分拡大平面図
【符号の説明】
21 COF 22 配線板 23、23a、23b、23c LSI 24 チップ部品 25 絶縁基板 26、26a、26b チップ部品搭載用ランド 27 保護膜 28、28a、28b LSI用位置決めマーク

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 絶縁基板上にLSI搭載用ランドとチッ
    プ部品搭載用ランドが設けられている配線板において、 前記LSI搭載用ランドにLSIを搭載する際に位置決
    めに用いるためのLSI用位置決めマークが前記チップ
    部品搭載用ランドに設けられていることを特徴とする配
    線板。
  2. 【請求項2】 前記LSI用位置決めマークの面積が、
    前記チップ部品搭載用ランドの面積の50%以下である
    ことを特徴とする請求項1に記載の配線板。
  3. 【請求項3】 前記LSI用位置決めマークが、前記チ
    ップ部品搭載用ランドに搭載されるチップ部品と対向す
    る前記チップ部品搭載用ランドの部位に形成されている
    ことを特徴とする請求項1または請求項2に記載の配線
    板。
  4. 【請求項4】 前記絶縁基板が、可撓性フィルム基板で
    あることを特徴とする請求項1ないし請求項3のいずれ
    か1項に記載の配線板。
  5. 【請求項5】 請求項1ないし請求項4のいずれか1項
    に記載の配線板に、LSIおよびチップ部品が搭載され
    ていることを特徴とする実装配線板。
JP2002124399A 2002-04-25 2002-04-25 配線板および実装配線板 Pending JP2003318359A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002124399A JP2003318359A (ja) 2002-04-25 2002-04-25 配線板および実装配線板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002124399A JP2003318359A (ja) 2002-04-25 2002-04-25 配線板および実装配線板

Publications (1)

Publication Number Publication Date
JP2003318359A true JP2003318359A (ja) 2003-11-07

Family

ID=29539452

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002124399A Pending JP2003318359A (ja) 2002-04-25 2002-04-25 配線板および実装配線板

Country Status (1)

Country Link
JP (1) JP2003318359A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007095895A (ja) * 2005-09-28 2007-04-12 Optrex Corp 部品実装回路基板
JP2008197033A (ja) * 2007-02-15 2008-08-28 Epson Toyocom Corp 電荷検出型センサおよびそれに用いるパッケージ容器
JP2012256741A (ja) * 2011-06-09 2012-12-27 Shinko Electric Ind Co Ltd 半導体パッケージ
JP2016072439A (ja) * 2014-09-30 2016-05-09 株式会社リコー 配線データ生成方法、配線データ生成装置、印刷装置、印刷システム、プログラム、配線、及び電子回路基板

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007095895A (ja) * 2005-09-28 2007-04-12 Optrex Corp 部品実装回路基板
JP2008197033A (ja) * 2007-02-15 2008-08-28 Epson Toyocom Corp 電荷検出型センサおよびそれに用いるパッケージ容器
JP2012256741A (ja) * 2011-06-09 2012-12-27 Shinko Electric Ind Co Ltd 半導体パッケージ
US9406620B2 (en) 2011-06-09 2016-08-02 Shinko Electric Industries Co., Ltd. Semiconductor package
JP2016072439A (ja) * 2014-09-30 2016-05-09 株式会社リコー 配線データ生成方法、配線データ生成装置、印刷装置、印刷システム、プログラム、配線、及び電子回路基板

Similar Documents

Publication Publication Date Title
JPS61288493A (ja) 回路基板の部品端子番号表示方法
JP2001156203A (ja) 半導体チップ実装用プリント配線板
KR920007120B1 (ko) 표면장착용 배선기판의 제조방법
JP2009182229A (ja) 配線回路基板およびその製造方法
JP2003318359A (ja) 配線板および実装配線板
US4965700A (en) Thin film package for mixed bonding of chips
JP3832576B2 (ja) 配線基板、半導体装置及びその製造方法、パネルモジュール並びに電子機器
JPH07183627A (ja) 部品実装プリント基板
US20030159282A1 (en) Wiring board and method of fabricating the same, semiconductor device, and electronic instrument
JPH05259372A (ja) ハイブリッドic
JP4535588B2 (ja) 回路基板および電子デバイス
EP1777999A1 (en) Circuit board providing coplanarity of solders and high soldering reliability for semiconductor component
JP2001156416A (ja) フレキシブル配線基板の接続構造
JP2003258147A (ja) 配線基板及びその製造方法、電子部品並びに電子機器
JP2864705B2 (ja) Tab用フイルムキャリアテープ及びそのリードへのはんだ被覆方法
JP2003324261A (ja) 配線板および実装配線板
EP0343379A2 (en) Thin film package for mixed bonding of a chip
US20050094383A1 (en) Substrate for use in forming electronic package
JP2869590B2 (ja) 回路部品搭載用中間基板及びその製造法
JPH08130361A (ja) プリント配線基板
JP2550219Y2 (ja) 回路基板装置
JP2003188485A (ja) 電子回路製品及び製造方法
JPH10163587A (ja) プリント基板
JP2553989Y2 (ja) 電子部品
JPH0536876U (ja) 表面実装部品用回路基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20050422

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051003

A131 Notification of reasons for refusal

Effective date: 20070424

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070828