CN106206338A - 印刷电路板及其测试方法以及制造半导体封装的方法 - Google Patents

印刷电路板及其测试方法以及制造半导体封装的方法 Download PDF

Info

Publication number
CN106206338A
CN106206338A CN201610136306.9A CN201610136306A CN106206338A CN 106206338 A CN106206338 A CN 106206338A CN 201610136306 A CN201610136306 A CN 201610136306A CN 106206338 A CN106206338 A CN 106206338A
Authority
CN
China
Prior art keywords
cell substrate
patterned layer
pattern layer
substrate region
via hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610136306.9A
Other languages
English (en)
Inventor
李其勇
金宗铉
崔炯柱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN106206338A publication Critical patent/CN106206338A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85186—Translational movements connecting first outside the semiconductor or solid-state body, i.e. off-chip, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/859—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving monitoring, e.g. feedback loop
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15184—Fan-in arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09545—Plated through-holes or blind vias without lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/162—Testing a finished product, e.g. heat cycle testing of solder joints
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

印刷电路板及其测试方法以及制造半导体封装的方法。提供了一种制造半导体封装的方法。该方法包括以下步骤：设置条状基板，该条状基板具有由外围区域彼此分隔开并且具有盲通孔的多个单元基板区域、设置在外围区域上的外围导电图案层、以及将盲通孔电连接到外围导电图案层的连接图案层。在所述多个单元基板区域上分别设置有半导体芯片。导线被形成以将设置在所述多个单元基板区域上的连接焊盘电连接到设置在半导体芯片上的接合焊盘。连接焊盘电连接到盲通孔，并且形成导线的操作包括以下步骤：执行用于确定在每根导线和外围导电图案层之间流经所述单元基板区域的电流的测试。

Description

印刷电路板及其测试方法以及制造半导体封装的方法
技术领域
本公开的各个实施方式总体上涉及封装技术，并且更具体地，涉及具有盲通孔的印刷电路板(PCB)、对流经盲通孔的电流进行测试的方法以及制造包含该PCB的半导体封装的方法。
背景技术
半导体封装制造工序涉及在诸如印刷电路板(以下简称为“PCB”)这样的封装基板上安装半导体芯片、将半导体芯片与PCB电连接、以及通过模制工序来对半导体芯片进行封装。可在包含多个单元基板区域的条状基板上执行这种封装工序，以提高生产率。可利用锯切工序来将条状基板中的多个单元基板区域彼此分隔开，以产生多个单元封装(unit package)。
发明内容
根据一实施方式，提供了一种制造半导体封装的方法。该方法包括以下步骤：设置具有多个单元基板区域的条状基板，所述多个单元基板区域由外围区域彼此分隔开，并且被设置成具有盲通孔、设置在所述外围区域中的外围导电图案层、以及将所述盲通孔电连接到所述外围导电图案层的连接图案层。在所述多个单元基板区域上分别安装有半导体芯片。导线被形成以将设置在所述多个单元基板区域上的连接焊盘电连接到设置在所述半导体芯片上的接合焊盘。所述连接焊盘电连接到所述盲通孔，并且形成所述导线的步骤包括以下步骤：执行用于确定在每根导线和所述外围导电图案层之间流经所述单元基板区域的电流的测试。
根据另一实施方式，提供了一种对印刷电路板进行测试的方法。该方法包括以下步骤：设置具有多个单元基板区域的条状基板，所述多个单元基板区域由外围区域，在所述外围区域中设置有外围导电图案层，并且连接图案层将所述外围导电图案层电连接到包含在所述多个单元基板区域中的每一个中的至少一个盲通孔。通过在连接到所述盲通孔并且设置在所述单元基板区域中的电路线之间施加供电电压来执行用于确定流经所述盲通孔中的每一个的电流的测试。所述外围导电图案层共同电连接到所述多个单元基板区域中的盲通孔。执行所述测试的步骤包括以下步骤：执行用于确定流经包含在所述多个单元基板区域中的任何一个中的所述至少一个盲通孔的电流的电流测试，并且顺序地对剩余的单元基板区域执行所述电流测试。
根据另一实施方式，提供了一种印刷电路板。该印刷电路板包括：条状基板；以及多个单元基板区域，所述多个单元基板区域设置在所述条状基板上并且由外围区域彼此分隔开。所述多个单元基板区域中的每一个包含至少一个盲通孔。在外围区域中设置有公共电极图案层。在所述条状基板中嵌入有连接图案层，以将包含在所述多个单元基板区域中的每一个中的所述至少一个盲通孔电连接到所述公共电极图案层。
附图说明
基于附图以及所附的详细说明，本公开的实施方式将变得更加显而易见，其中：
图1是示意性地例示了根据一实施方式的包含多个单元基板区域的印刷电路板的平面图；
图2是沿着图1中的线A-A’截取的截面图；
图3是沿着图1中的线B-B’截取的截面图；
图4是示意性地例示了根据一实施方式的条状基板中的内部电路图案层的平面图；
图5是示意性地例示了根据一实施方式的一种对具有盲通孔的印刷电路板进行测试的方法的流程图；
图6是例示了根据一比较示例的一种用于对多个单元基板区域的导电性进行测试的方法的示意图；
图7是例示了根据一实施方式的一种用于对多个单元基板区域的导电性进行测试的方法的示意图；
图8是示意性地例示了根据一实施方式的一种制造具有盲通孔的半导体封装的方法的流程图；
图9是示意性地例示了根据一实施方式的一种在半导体芯片和具有盲通孔的印刷电路板之间形成导线的方法的流程图；以及
图10和图11是例示了根据一实施方式的一种形成导线的方法的示意图。
具体实施方式
在下文中，现在将参照附图对各个实施方式进行更全面的描述。然而，这些实施方式可以采用不同的形式来实现，并且不应该被理解为对本文所阐述的实施方式的限制。相反，提供这些实施方式以使得本公开将是透彻和完整的，并且将向本领域技术人员充分地传达本公开的范围。在附图中，组件的宽度或厚度被略微放大显示，以便澄清每个装置的组件。总的来说，按照观察者的观察点来描述附图。还将要理解的是，当一个元件被称为位于另一个元件上时，该元件可以与该另一个元件直接接触，或者可以在它们之间存在至少一个介于中间的元件。
在附图中，相同的附图标记指代相同的元件。此外，单数形式的表达应被理解为包含复数表达形式，除非它在本说明书中具有明显不同的含义，并且术语“包含”或“具有”旨在指明存在特征、数字、步骤、操作、元件、组件或其组合。应理解的是，不排除添加特征、数字、步骤、操作、元件、组件或其组合的存在或可能性。
另外，实施该方法或者该制造方法，构成该方法的每个步骤可以按照与规定的顺序不同的顺序来执行，除非明确地描述了特定顺序上下文。也就是说，每个处理也可以按照与规定的顺序相同的方式来执行，并可以大体上同时执行，并且不排除按照相反的顺序来执行的情形。
通常，与各种电子装置有关的半导体芯片或半导体封装可以安装在印刷电路板的表面上或者设置在印刷电路板的内部。印刷电路板可通过诸如凸块(bump)或导线这样的互连方式与半导体芯片或半导体封装交换电信号，并且能够将来自外部系统的电力供应给半导体芯片或半导体封装。根据产品的说明规定或客户要求，这些印刷电路板可以按照多个单元基板的类型组装在条状基板上。
图1是示意性地例示了根据一实施方式的包含多个单元基板区域的印刷电路板的平面图。图2是沿着图1中的印刷电路板的A-A’线截取的截面图。图3是沿着图1中的印刷电路板的B-B’线截取的截面图。
参照图1，印刷电路板1可包括条状基板10，该条状基板10在其上具有多个单元基板区域100和外围区域200。条状基板10可以是未加工的基板，基本上在该基板上执行印刷电路板的制造工序。
单元基板区域100可通过在其中间插入外围区域200而设置成彼此分隔开。如附图中的一示例，例示的是条状基板10具有九个单元基板区域100，但是不一定限于此。条状基板10可具有不同数目的单元基板区域。
单元基板区域100可以是这样的区域：在该区域中，安装有像半导体芯片这样的外部装置，并且形成有与所述外部装置交换电信号的各种电路图案。用于电连接到外部装置的第一连接焊盘100P可设置在单元基板区域100中的条状基板10的上表面上。虽然未在附图中示出，但是用于电连接到其它外部装置或系统的第二连接焊盘可设置在单元基板区域100中的条状基板10的底表面上。
外围区域200可以意指单元基板区域100所占据的区域以外的条状基板10。在附图中，分界线100B代表了单元基板区域100和外围区域200之间的边界。外围导电图案层212和导电测试图案层214可设置在外围区域200上方。外围导电图案层212可以包围单元基板区域100。外围导电图案层212中的每一个可以是像铜(Cu)这样的金属图案层。在一实施方式中，当在印刷电路板制造工序期间执行用于在条状基板10上形成电路层的镀制工序时，外围导电图案层212可以被用作电镀电极。
导电测试图案层214可以设置在条状基板10的一端部上，并且可以电连接到外围导电图案层212。导电测试图案层214可以是模具浇口图案(mold gate pattern)。在一实施方式中，当在条状基板10上执行封装成型工序时，模具浇口图案可以被用于容易地去除成型构件(molding member)的剩余部分。导电测试图案层214可具有足够大的区域以用作焊盘构件，该焊盘构件用于在电流测试工序期间使导电测试图案层214与外部探针相接触。
参照图2，单元基板区域(例如，图1中的100)中的条状基板10可包括电路图案层110、120和130。第一外部电路图案层110可设置在绝缘层101的第一表面101a。第一外部电路图案层110的一部分可由保护图案层150选择性地暴露，并且可形成第一连接焊盘110P。第一连接焊盘110P可设置在绝缘层101的第一表面101a上。内部电路图案层120可设置在绝缘层101中。第二外部电路图案层130可设置在绝缘层101的第二表面101b上。第二外部电路图案层130的一部分可由保护图案层150选择性地暴露，并且可形成第二连接焊盘130P。第二连接焊盘130P可设置在绝缘层101的第二表面101b上。
第一盲通孔141可设置在第一外部电路图案层110和内部电路图案层120之间，并且第二盲通孔142可设置在内部电路图案层120和第二外部电路图案层130之间。第一盲通孔141和第二盲通孔142可经由内部电路图案层120彼此电连接。因此，可从第一连接焊盘110P经由第一盲通孔141、内部电路图案层120和第二盲通孔142到第二连接焊盘130P形成电路径。
虽然图2例示了电路图案层110、120和130垂直地层叠以形成层状结构，但是不限于此。根据本公开的一实施方式，条状基板10可以是具有能够构成盲通孔的至少三个层的电路图案层的印刷电路板。在这种情况下，暴露于相反表面的每个连接焊盘可通过盲通孔和内部电路图案层彼此电连接。
图3例示了在单元基板区域100和外围区域200的边界区域中的条状基板10的横截面结构。例示了分界线100B以使能在附图中将单元基板区域100和外围区域200容易地区分开。
一起参照图2和图3，内部电路图案层120可设置在单元基板区域100中。如上所述，内部电路图案层120可经由盲通孔141和142电连接到连接焊盘110P和130P，连接焊盘110P和130P设置在绝缘层101的上表面101a和底表面101b上。如图3所示，内部电路图案层120可电连接到外围区域200，并且内部电路图案层120的一端可与连接图案层160相接触。
参照图3，外围导电图案层212和导电测试图案层214可设置在外围区域200中。外围导电图案层212可包括设置在绝缘层101中的第一图案部212a、设置在绝缘层101的上表面101a上的第二图案部212b以及将第一图案部212a连接到第二图案部212b的导电通孔212c。导电测试图案层214可设置在绝缘层101的上表面101a上，同时电连接到第二图案部212b。如例示的，导电测试图案层214可暴露于条状基板10。
参照图3，连接图案层160可设置在单元基板区域100和外围区域200上方。连接图案层160可被嵌入在绝缘层101中。更具体地说，连接图案层160可设置于与内部电路图案层120和第一图案部分212a相同的平面，同时将内部电路图案层120电连接到第一图案部分212a。电连接到图2中的盲通孔141和142的内部电路图案层120可电连接到外围导电图案层212。
换句话说，设置在每个单元基板区域100中的内部电路图案层120可电连接到外围区域200中的外围导电图案层212。因此，外围导电图案层212可用作公共电极图案层，以同时向每个单元基板区域中的内部电路图案层120提供相同的电势。
图4是示意性地例示了根据本公开一实施方式的条状基板中的内部电路图案层的平面图。图4可以是位于单元基板区域100和外围区域200的边界区域处的内部电路图案层的放大图。图4可以是以上参照图1至图3所描述的条状基板10中的内部电路图案层120、外围导电图案层212中的第一图案部212a和导电通孔212c以及连接图案层160的局部平面图的示例。例示边界线100B是为了识别单元基板区域100和外围区域200。
如例示的，内部电路图案层120可电连接到盲通孔141和142。内部电路图案层120可通过沿着单元基板区域100的边界设置的多个连接图案层160电连接到外围导电图案层212中的第一图案部212a。第一图案部212a可具有沿着外围区域200设置的线形状，并且可经由导电通孔212c电连接到第二图案部(未例示)。
图5是示意性地说明根据一实施方式的对具有盲通孔的印刷电路板的电流进行测试的方法的流程图。参照图5，可通过经历S110、S120、S121和S122这几个步骤来对具有盲通孔的印刷电路板的电流进行测试。
在步骤S110中，可设置包含具有盲通孔的多个单元基板区域的条状基板。在一实施方式中，条状基板可与以上参照图1至图4所描述的实施方式中的条状基板10相同。也就是说，可通过在多个单元基板区域之间插入外围区域来将所述多个单元基板区域彼此分隔开。可在外围区域中设置外围导电图案层。可通过连接图案层来将外围导电图案层与盲通孔彼此电连接。换句话说，外围导电图案层可共同电连接到所述多个单元基板区域的盲通孔。因此，外围导电图案层可用作公共电极图案层，该公共电极图案层向所述多个单元基板区域中的盲通孔设置相同的电势。连接图案层可设置于与单元基板区域中的与盲通孔接触的内部电路图案层相同的平面。连接图案层可延伸至外围导电图案层。
外围导电图案层可包括第一图案部和第二图案部，第一图案部设置于与连接图案层相同的平面，第二图案部经由导电通孔电连接到第一图案部，并且设置在绝缘层的覆盖第一图案部的表面上。
在步骤S120中，通过在电路线之间施加电压来测试电流是否能够流经穿过单元基板区域中的盲通孔的电路线。在一实施方式中，可通过使电表与测试焊盘相接触来执行电流测试，所述测试焊盘从电路线延伸并且暴露于条状基板的两个表面。在一实施方式中，如图2所示，第一连接焊盘110P和第二连接焊盘130P可被限定为测试焊盘，并且可以使电表的探针与测试焊盘相接触。可通过测量从第一连接焊盘110P流出并经由第一盲通孔141、内部电路图案层120和第二盲通孔142流到第二连接焊盘130P的电流来执行与电路线的导电性有关的电流测试。
根据一实施方式，可如下地执行电流测试。在步骤S121中，可对所述多个单元基板区域中的一个执行电流测试。在步骤S122中，可顺序地对所述多个单元基板区域中的剩余的单元基板区域执行电流测试。在一实施方式中，可一次只对一个单元基板区域执行电流测试，并因此电流测试的次数可与单元基板区域的数目相同。如下面描述的，可以通过根据本公开的一实施方式的印刷电路板的配置来实现执行电流测试的方法。
参照图1至图4，多个单元基板区域100中的内部电路图案层120可分别电连接到外部导电图案层212。外部导电图案层212可同时电连接多个单元基板区域100中的内部电路图案层120。因此，如果同时执行针对至少两个单元基板区域的电流测试，则针对经由位于单个单元基板区域中的盲通孔的电路径的电流测试的结果的可靠性可能降低。这是因为，在两个或更多个单元基板区域经由外围导电图案层212而彼此电连接的地方，可在第一连接焊盘110P和第二连接焊盘130P之间形成不经过盲通孔的导电路径。下面将参照图6和图7来更具体地描述这种现象。
图6是例示了根据用于与本发明的各个实施方式进行对比的一示例的一种用于多个单元基板区域的电流测试方法的示意图，并且图7是根据一实施方式的一种用于多个单元基板区域的电流测试方法的示意图。在图6和图7中，被执行电流测试的印刷电路板可与参照图1至图4所描述的印刷电路板相同。
参照图6，可同时对第一单元基板区域100-1和第二单元基板区域100-2执行电流测试。为此，将电表的第一探针P1和第二探针P2与第一单元基板区域100-1的第一连接焊盘110-1P和第二连接焊盘130-1P相接触。同样，将电表的第三探针P3和第四探针P4分别与第二单元基板区域100-2的第一连接焊盘110-2P和第二连接焊盘130-2P相接触。
此时，与第一单元基板区域100-1中的第一盲通孔141-1和第二盲通孔142-1相接触的内部电路图案层120-1可经由连接图案层160-1电连接到外围电路图案层(未例示)。与第二单元基板区域100-2中的第一盲通孔141-2和第二盲通孔142-2相接触的内部电路图案层120-2可经由连接图案层160-2电连接到外围电路图案层(未例示)。
另一方面，未正常地形成的第一单元基板区域100-1中的第一盲通孔141-1和第二单元基板区域100-2中的第二盲通孔142-2可以形成开路。因此，它应该被检测为“有缺陷的”，因为第一连接焊盘110-1P和110-2P与第二连接焊盘130-1P和130-2P之间的电路径没有电连接。然而，如果利用第一探针P1和第二探针P2在第一单元基板区域100-1执行电流测试与利用第三探针P3和第四探针P4在第二单元基板区域100-2执行电流测试同时进行，则在第一单元基板区域100-1中的第一连接焊盘110-1P和第二连接焊盘130-1P之间以及在第二单元基板区域100-2中的第一连接焊盘110-2P和第二连接焊盘130-2P之间可以出现电流流动。虽然第一单元基板区域100-1中的第一盲通孔141-1和第二单元基板区域100-2中的第二盲通孔142-2已经形成开路，但是可以在下面的项中的两个或更多个之间形成导电路径：第二连接焊盘130-1P、第二盲通孔142-1、内部电路图案层120-1、连接图案层160-1、外围导电图案层、第二单元基板区域100-2中的连接图案层160-2、第一盲通孔141-2以及第一连接焊盘110-2P。
与此相反，如图7所示，根据本公开的一实施方式，一次只对一个单元基板区域执行电流测试。在一实施方式中，在针对第一单元基板区域100-1的电流测试期间，可以使连接在第二单元基板区域100-2中的第一连接焊盘110-2P和第二连接焊盘130-2P之间的电源断开。在图7的一实施方式中，在第一单元基板区域100-1中的内部电路图案层120-1经由连接图案层160-1电连接到外围导电图案层的地方，即使第一单元基板区域100-1中的内部电路图案层120-1同时电连接到不同的单元基板区域中的两个或更多个内部电路图案层，利用第一探针P1和第二探针P2实际上也仅在第一连接焊盘110-1P和第二连接焊盘130-1P之间测量电流。因此，用于测量第一单元基板区域100-1中的第一连接焊盘110-1P和第二连接焊盘130-1P之间的电流的电流测试的可靠性可以提高，因为它反映了是否正常地形成第一盲通孔141-1和第二盲通孔142-1。
如上所述，可以一次只对一个单元基板区域执行根据本公开的实施方式的电流测试，并且当对多个单元基板区域进行测试时，可以顺序地执行电流测试多次，执行电流测试的次数与单元基板区域的数目相对应。
图8是示意性地例示了根据一实施方式的一种制造具有盲通孔的半导体封装的方法的流程图。参照图8，可通过S210、S220和S230这几个步骤来制造具有盲通孔的半导体封装。在步骤S210中，设置包含多个单元基板区域的条状基板，所述多个单元基板区域各自具有盲通孔。在一实施方式中，条状基板与以上参照图1至图4所描述的各个实施方式中的条状基板10相同。
换句话说，可通过在单元基板区域之间插入外围区域来将所述单元基板区域彼此分隔开。可以在外围区域中设置外围导电图案层。可通过连接图案层来使外围导电图案层与盲通孔彼此电连接。换句话说，外围导电图案层可共同电连接到多个单元基板区域中的盲通孔。
连接图案层可设置于与单元基板区域中的与盲通孔接触的内部电路图案层相同的平面，连接图案层可延伸至外围导电图案层。外围导电图案层可包括第一图案部和第二图案部，第一图案部设置于与连接图案层相同的平面，第二图案部经由导电通孔电连接到第一图案部并暴露于条状基板。
在步骤S220中，可以在所述多个单元基板区域中设置半导体芯片。在一实施方式中，该步骤S220包括在条状基板上安装半导体芯片。
在步骤S230中，可以将导线连接到设置在所述多个单元基板区域上的连接焊盘，并且可以形成设置在半导体芯片上的接合焊盘。虽然没有例示，但是可以在条状基板的表面上形成覆盖半导体芯片、接合焊盘和导线的成型构件。通过对外围区域进行锯切来将多个单元基板区域与条状基板分离。结果，从条状基板获得单元封装。
在一些实施方式中，在步骤S220之前，还可以执行针对至少一个盲通孔的电流测试。可以通过跨单元基板区域中的经由盲通孔的电路线施加电压来执行电流测试。另外，也可以通过跨电连接到电路线并暴露于单元基板区域的两个表面的测试焊盘施加电压来执行电流测试。可以对所述多个单元基板区域单独地执行电流测试，并且可以对所述多个单元基板区域顺序地执行电流测试。以上所描述的电流测试可以与以上参照图1至图5所描述的针对印刷电路板的电流测试相同。
图9是示意性地例示了根据一实施方式的一种在具有盲通孔的印刷电路板和半导体芯片之间形成导线的方法的流程图。形成导线的这种方法包括S231至S235这几个步骤，这可适用于结合图8所描述的步骤S230。可以利用设置接合线的引线接合装置在条状基板10上执行导线形成工序，已经在上面结合图1至图4对该条状基板10进行了描述。
参照图9，在步骤S231中，可以将接合线的一端部接合到连接焊盘。在步骤S231中，可以执行用于确定接合状态(例如，接合线的一端部是否正确地接合到连接焊盘)的第一电流测试。该第一电流测试可以包括用于验证经由连接焊盘和接合线在多个单元基板区域内部形成的整个电路的导通状态的步骤。如果电路短路，则接合状态被确定为良好。在步骤S233中，可以将接合线的另一端接合到接合焊盘。在步骤S234中，可以对接合线进行切割。在步骤S235中，可以执行第二电流测试，以确定接合线的切割状态(例如，接合线已经被切割)。第二电流测试可以包括用于验证经由连接焊盘和接合线在多个单元基板区域内部形成的整个电路的导通状态的步骤。如果电路开路，则接合线的切割状态被确定为良好。
如上所述，可以在导线的形成过程中执行根据各个实施方式的第一电流测试和第二电流测试。另外，能够有效地测试在接合线和连接焊盘之间以及在接合线和接合焊盘之间是否形成电连接。
图10和图11是例示了根据一实施方式的形成导线的方法的示意图。图10和图11可以是以上结合图9所描述的导线形成方法的示例实施方式。
参照图10，可以设置条状基板10。可以在条状基板10中的单元基板区域100上设置半导体芯片30。半导体芯片30可以被设置成以使得主体部310通过粘接层312接合到条状基板10的上表面。半导体芯片30可以被设置成在条状基板10上与连接焊盘110P相邻。
另一方面，设置有半导体芯片30的单元基板区域可以包括由以上针对图5中的流程图所描述的电流测试而验证的有效盲通孔。连接焊盘110P可以经由单元基板区域100内部的内部连接线180和连接图案层160电连接到外围导电图案层212。连接线180可以包括图1至图3中所例示的盲通孔141和142以及内部电路图案层120。外部导电图案层212可以电连接到导电测试图案层214。
返回参照图10，可以设置引线接合装置80。引线接合装置80可以包括将接合线850输送至预定位置的毛细管810、用于夹持接合线850的线夹具820以及用于对接合线850的接合状态进行验证的监控单元830。监控单元830可以将第一信号供应线831和第二信号供应线832分别与线夹具820和导电测试图案层214相连接。监控单元830可以经由第一信号供应线831和第二信号供应线832向线夹具820和导电测试图案层214施加电压。在一实施方式中，监控单元830可以跨线夹具820和导电测试图案层214的施加电压。导电测试图案层214可以接地。
毛细管810可以将接合线850的一端部接合到连接焊盘110P，并因此可以形成第一接合部851。然后，毛细管810可以将接合线850延伸至第一接合部851的顶端。此时，延伸的接合线850可以保持其与毛细管810的电连接。监控单元830可以经由第一信号供应线831和第二信号供应线832跨线夹具820和导电测试图案层214施加电压，并因此可以执行第一电流测试。
在第一电流测试中，如果接合线850和第一接合部851的连接焊盘110P之间保持电连接，则电流流经以下电路：该电路起始于第一信号供应线831，并且经由线夹具820、接合线850、连接焊盘110P上的第一接合部851、连接线180、连接图案层160、外围导电图案层212和导电测试图案层214而终止于第二信号供应线832。然而，如果在接合线850和第一接合部851的连接焊盘110P之间失去了电连接，则电流不流经该电路。因此，监控单元830能通过对流经该电路的电流进行测量来有效地测试连接焊盘110P和接合线850之间的接合状态。
参照图11，如果第一接合部的接合状态被监控单元830确定为良好，则毛细管810可以使接合线850不断地延伸，并且可以将接合线850的另一端部接合到半导体芯片30的接合焊盘310P。可以将接合线和接合焊盘310P接合，并因此可以形成第二接合部852。然后，线夹具820可以对接合线850进行切割。监控单元830可以通过由第一信号供应线831和第二信号供应线832跨线夹具820和导电测试图案层214施加电压来执行确定接合线850的切割状态的第二电流测试。
在第二电流测试中，如果接合线850在接合到第二接合部852之后没有被完全地切割，并且保持其与第二接合部852的电连接，则电流流经以下电路：该电路起始于第一信号供应线831，并且经由线夹具820、接合线850、连接焊盘110P上的第一接合部851、连接线180、连接图案层160、外围导电图案层212和导电测试图案层214而终止于第二信号供应线832。
另一方面，在第二电流测试中，如果接合线850在接合于第二接合部852之后被完全地切割，则电流不流经以下电路：该电路起始于第一信号供应线831，并且经由线夹具820、接合线850、连接焊盘110P上的第一接合部851、连接线180、连接图案层160、外围导电图案层212和导电测试图案层214而终止于第二信号供应线832。
因此，监控单元830可以通过确定流经电路的电流来有效地测试连接焊盘110P上的接合线850的切割状态。
如上所述，根据本公开的各个实施方式，在形成接合线的过程中，能够通过对以下电路执行电流测试来提高半导体封装工序中的引线接合步骤的可靠性：该电路起始于接合线，并且经由单元基板区域而终止于外围导电图案层。
出于例示性目的，以上已经公开了本公开的实施方式。本领域技术人员将要领会的是，在不脱离所附的权利要求所公开的本公开的范围和精神的情况下，各种修改、添加以及替换是有可能的。相关申请的交叉引用
本申请要求于2015年5月29日在韩国知识产权局申请的韩国申请No.10-2015-0076393的优先权，该韩国申请通过引用方式完整地被并入到本文中。

Claims (22)

1.一种制造半导体封装的方法，该方法包括以下步骤：
设置条状基板，所述条状基板具有多个单元基板区域、外围导电图案层和连接图案层，所述多个单元基板区域由外围区域彼此分隔开并且具有盲通孔，所述外围导电图案层设置在所述外围区域中，并且所述连接图案层将所述盲通孔电连接到所述外围导电图案层；
在所述多个单元基板区域上安装半导体芯片；以及
形成导线，所述导线将设置在所述多个单元基板区域上的连接焊盘电连接到设置在所述半导体芯片上的接合焊盘，
其中，所述连接焊盘电连接到所述盲通孔，并且
其中，形成所述导线的步骤包括以下步骤：执行用于确定在每根导线和所述外围导电图案层之间流经所述单元基板区域的电流的测试。
2.根据权利要求1所述的方法，其中，所述单元基板区域中的所述条状基板包括：绝缘层；内部电路图案层，所述内部电路图案层设置在所述绝缘层中；以及第一外部电路图案层和第二外部电路图案层，所述第一外部电路图案层设置在所述绝缘层的第一表面上并且所述第二外部电路图案层设置在所述绝缘层的第二表面上，并且其中，所述内部电路图案层与所述盲通孔和所述连接图案层电连接。
3.根据权利要求1所述的方法，其中，所述单元基板区域中的所述条状基板包括多层电路图案层，并且其中，所述连接图案层设置于与内部电路图案层相同的平面，所述内部电路图案层与所述多层电路图案层中的所述盲通孔相接触。
4.根据权利要求1所述的方法，该方法还包括以下步骤：
经由所述盲通孔跨所述单元基板区域中的电路线施加电压；以及
在所述多个单元基板区域上设置半导体芯片这个步骤之前，对所述电路线执行电流测试。
5.根据权利要求4所述的方法，其中，对所述电路线执行所述电流测试的步骤包括以下步骤：通过将测试仪的探针与测试焊盘相接触来向所述电路线施加电压，所述测试焊盘电连接到所述电路线并且暴露于所述条状基板的两个表面。
6.根据权利要求5所述的方法，其中，对所述电路线执行所述电流测试的步骤包括以下步骤：对所述多个单元基板区域中的一个单元基板区域执行电流测试，并且逐个地对所述多个单元基板区域中的剩余的单元基板区域执行电流测试。
7.根据权利要求4所述的方法，其中，所述外围导电图案层被共同电连接到所述多个单元基板区域中的所述盲通孔。
8.根据权利要求1所述的方法，其中，所述连接图案层设置于与所述单元基板区域中的内部电路图案层相同的平面，所述单元基板区域中的所述内部电路图案层与所述盲通孔相接触。
9.根据权利要求1所述的方法，其中，所述外围导电图案层包括：
第一图案部，所述第一图案部设置于与所述连接图案层相同的平面；以及
第二图案部，所述第二图案部经由导电通孔电连接到所述第一图案部，并且设置在绝缘层的覆盖所述第一图案部的表面上。
10.根据权利要求1所述的方法，其中，形成所述导线的步骤包括以下步骤：执行确定接合线的一端部和所述连接焊盘之间的接合状态的第一电流测试，并且
其中，执行所述第一电流测试的步骤包括以下步骤：经由所述接合线和所述连接焊盘的接合部来验证所述单元基板区域内部形成的电路的导通状态。
11.根据权利要求10所述的方法，该方法还包括以下步骤：
将所述接合线的另一端部接合在所述接合焊盘上；
对所述接合线进行切割；以及
执行确定所述接合线的切割状态的第二电流测试，并且
其中，执行所述第二电流测试的步骤包括以下步骤：经由所述接合线和所述连接焊盘的接合部来验证所述单元基板区域内部形成的所述电路的导通状态。
12.一种对印刷电路板进行测试的方法，该方法包括以下步骤：
设置条状基板，所述条状基板具有多个单元基板区域、外围导电图案层和连接图案层，所述多个单元基板区域由外围区域彼此分隔开，所述外围导电图案层设置在所述外围区域中，并且所述连接图案层将所述外围导电图案层电连接到包含在所述多个单元基板区域中的每一个中的至少一个盲通孔；以及
通过跨电连接到所述盲通孔并设置在所述单元基板区域中的电路线施加电压来执行用于测量流经所述盲通孔中的每一个的电流的测试，
其中，所述外围导电图案层共同电连接到所述多个单元基板区域中的所述盲通孔，并且
其中，执行所述测试的步骤包括以下步骤：执行用于测量流经包含在所述多个单元基板区域中的任何一个中的盲通孔的电流的电流测试，并且顺序地对剩余的单元基板区域执行所述电流测试。
13.根据权利要求12所述的方法，其中，执行所述电流测试的步骤包括以下步骤：通过将测试仪的探针与测试焊盘相接触来向所述电路线施加电压，所述测试焊盘电连接到所述电路线并且暴露于所述条状基板的两个边缘。
14.根据权利要求13所述的方法，其中，
所述连接图案层设置于与所述单元基板区域中的内部电路图案层相同的平面；
所述内部电路图案层与所述盲通孔相接触；并且
所述连接图案层延伸至所述外围导电图案层。
15.根据权利要求14所述的方法，其中，所述外围导电图案层包括：
第一图案部，所述第一图案部设置于与所述连接图案层相同的平面；以及
第二图案部，所述第二图案部经由导电通孔电连接到所述第一图案部，并且设置在绝缘层的覆盖所述第一图案部的表面上。
16.一种印刷电路板，该印刷电路板包括：
条状基板；
多个单元基板区域，所述多个单元基板区域设置在所述条状基板中并且由外围区域彼此分隔开，其中，所述多个单元基板区域中的每一个包含至少一个盲通孔；
公共电极图案层，所述公共电极图案层设置在所述外围区域中；以及
连接图案层，所述连接图案层嵌入在所述条状基板中，以将包含在所述多个单元基板区域中的每一个中的所述盲通孔电连接到所述公共电极图案层。
17.根据权利要求16所述的印刷电路板，其中，所述公共电极图案层共同电连接到所述多个单元基板区域中的每个盲通孔。
18.根据权利要求16所述的印刷电路板，其中，所述单元基板区域中的所述条状基板包括：
绝缘层；
内部电路图案层，所述内部电路图案层设置在所述绝缘层中；以及
第一外部电路图案层和第二外部电路图案层，所述第一外部电路图案层设置在所述绝缘层的第一表面上并且所述第二外部电路图案层设置在所述绝缘层的第二表面上，并且
其中，所述内部电路图案层与所述盲通孔和所述连接图案层电连接。
19.根据权利要求16所述的印刷电路板，该印刷电路板还包括第一外部连接焊盘和第二外部连接焊盘，所述第一外部连接焊盘和所述第二外部连接焊盘电连接到所述盲通孔并且暴露于所述单元基板区域的上表面和底表面。
20.根据权利要求16所述的印刷电路板，其中，所述单元基板区域中的所述条状基板包括多层电路图案层，并且其中，所述连接图案层设置于与内部电路图案层相同的平面，所述内部电路图案层与所述多层电路图案层中的所述盲通孔相接触。
21.根据权利要求20所述的印刷电路板，其中，所述公共电极图案层包括：
第一图案部，所述第一图案部设置于与所述连接图案层相同的平面；以及
第二图案部，所述第二图案部经由导电通孔电连接到所述第一图案部，并且设置在绝缘层的覆盖所述第一图案部的表面上。
22.根据权利要求20所述的印刷电路板，其中，所述公共电极图案层被用作电镀电极。
CN201610136306.9A 2015-05-29 2016-03-10 印刷电路板及其测试方法以及制造半导体封装的方法 Pending CN106206338A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020150076393A KR20160141279A (ko) 2015-05-29 2015-05-29 블라인드 비아를 구비하는 인쇄회로기판, 이의 검사 방법, 및 반도체 패키지의 제조 방법
KR10-2015-0076393 2015-05-29

Publications (1)

Publication Number Publication Date
CN106206338A true CN106206338A (zh) 2016-12-07

Family

ID=57287420

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610136306.9A Pending CN106206338A (zh) 2015-05-29 2016-03-10 印刷电路板及其测试方法以及制造半导体封装的方法

Country Status (4)

Country Link
US (1) US9502378B1 (zh)
KR (1) KR20160141279A (zh)
CN (1) CN106206338A (zh)
TW (1) TWI694567B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109188243A (zh) * 2018-08-30 2019-01-11 上海炜绫测试技术有限公司 一种pcb互联可靠性测试方法
CN109755217A (zh) * 2017-11-02 2019-05-14 三星电子株式会社 中介层、制造中介层的方法及制造半导体封装的方法
CN113161251A (zh) * 2020-01-22 2021-07-23 复格企业股份有限公司 芯片封装的工艺内测试方法及装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI517277B (zh) * 2014-02-14 2016-01-11 新川股份有限公司 打線裝置以及半導體裝置的製造方法
WO2019235145A1 (ja) 2018-06-04 2019-12-12 オートリブ ディベロップメント エービー 車両の運転席エアバッグ装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101123240A (zh) * 2006-08-09 2008-02-13 日月光半导体制造股份有限公司 阵列线路基板
CN103427787A (zh) * 2012-05-15 2013-12-04 精工爱普生株式会社 薄片基板、电子设备、电子部件及其检验方法与制造方法
CN104470205A (zh) * 2013-09-13 2015-03-25 三星电子株式会社 阵列印刷电路板、替换单印刷电路板的方法和制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3767691B2 (ja) * 2002-02-27 2006-04-19 セイコーエプソン株式会社 配線基板及びテープ状配線基板の製造方法
TWI246375B (en) * 2004-05-06 2005-12-21 Siliconware Precision Industries Co Ltd Circuit board with quality-identified mark and method for identifying the quality of circuit board
KR100886716B1 (ko) 2007-10-10 2009-03-04 주식회사 하이닉스반도체 스트립 기판
US8430969B2 (en) * 2009-07-20 2013-04-30 Texas Instruments Incorporated Method for exposing and cleaning insulating coats from metal contact surfaces
US8551820B1 (en) * 2009-09-28 2013-10-08 Amkor Technology, Inc. Routable single layer substrate and semiconductor package including same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101123240A (zh) * 2006-08-09 2008-02-13 日月光半导体制造股份有限公司 阵列线路基板
CN103427787A (zh) * 2012-05-15 2013-12-04 精工爱普生株式会社 薄片基板、电子设备、电子部件及其检验方法与制造方法
CN104470205A (zh) * 2013-09-13 2015-03-25 三星电子株式会社 阵列印刷电路板、替换单印刷电路板的方法和制造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109755217A (zh) * 2017-11-02 2019-05-14 三星电子株式会社 中介层、制造中介层的方法及制造半导体封装的方法
CN109755217B (zh) * 2017-11-02 2023-06-13 三星电子株式会社 中介层、制造中介层的方法及制造半导体封装的方法
CN109188243A (zh) * 2018-08-30 2019-01-11 上海炜绫测试技术有限公司 一种pcb互联可靠性测试方法
CN113161251A (zh) * 2020-01-22 2021-07-23 复格企业股份有限公司 芯片封装的工艺内测试方法及装置

Also Published As

Publication number Publication date
KR20160141279A (ko) 2016-12-08
TW201642421A (zh) 2016-12-01
TWI694567B (zh) 2020-05-21
US9502378B1 (en) 2016-11-22
US20160351534A1 (en) 2016-12-01

Similar Documents

Publication Publication Date Title
CN106206338A (zh) 印刷电路板及其测试方法以及制造半导体封装的方法
US8691601B2 (en) Semiconductor device and penetrating electrode testing method
CN101517738B (zh) 半导体装置，用于该半导体装置的引线框架产品以及用于制造该半导体装置的方法
EP2549532B1 (en) Method of electroplating pads on a semiconductor wafer
CN105023845A (zh) 半导体装置的制造方法、评价方法以及半导体装置
US11075155B2 (en) Package structure and manufacturing method thereof
CN104051392B (zh) 半导体晶片、半导体工艺和半导体封装
JP2016025124A (ja) 半導体装置およびその製造方法
US8994397B2 (en) Thermal pad shorts test for wire bonded strip testing
US10056307B2 (en) Semiconductor device
CN104112659B (zh) 晶片封装体、晶圆级晶片阵列及其制造方法
CN102130088B (zh) 半导体封装结构及其制法
CN103000614A (zh) 半导体器件部件及方法
KR101123802B1 (ko) 반도체 칩
TW200913092A (en) Semiconductor packaging process enabling completely performing non-stick test of wire-bonding on a substrate strip
US20140342544A1 (en) Method for manufacturing semiconductor device
CN102867796B (zh) 3d集成电路结构以及检测芯片结构是否对齐的方法
JPH0740576B2 (ja) フィルムキャリヤ半導体装置の電気試験方法
US10153229B2 (en) Method of manufacturing semiconductor products, corresponding semiconductor product and device
KR20140011991A (ko) 수직으로 위치된 기판들을 전기적으로 접속시키는 방법
KR20010093811A (ko) 집적회로 칩 캐리어
JP2009272473A (ja) 半導体装置の製造方法
JP4877465B2 (ja) 半導体装置、半導体装置の検査方法、半導体ウェハ
JP4917902B2 (ja) 半導体回路のパッケージ評価用ウェハ
JP2024007451A (ja) Ｌｅｄ回路基板構造、ｌｅｄテスト・パッケージ方法、及びｌｅｄ画素パッケージ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20161207