JP2004274045A - 電気パラメータ監視機能を提供するように半導体デバイスを変更する方法、並びに、半導体デバイス - Google Patents
電気パラメータ監視機能を提供するように半導体デバイスを変更する方法、並びに、半導体デバイス Download PDFInfo
- Publication number
- JP2004274045A JP2004274045A JP2004049337A JP2004049337A JP2004274045A JP 2004274045 A JP2004274045 A JP 2004274045A JP 2004049337 A JP2004049337 A JP 2004049337A JP 2004049337 A JP2004049337 A JP 2004049337A JP 2004274045 A JP2004274045 A JP 2004274045A
- Authority
- JP
- Japan
- Prior art keywords
- power
- die
- plane
- semiconductor device
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 57
- 238000012544 monitoring process Methods 0.000 title claims abstract description 25
- 238000000034 method Methods 0.000 title claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 61
- 229910000679 solder Inorganic materials 0.000 claims description 39
- 239000002184 metal Substances 0.000 description 6
- 238000013461 design Methods 0.000 description 3
- 238000001514 detection method Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
【解決手段】半導体デバイス100が半導体ダイ102及びパッケージ基板104を備え、パッケージ基板104が導電性プレーンを具備し、半導体ダイ102が導電性プレーンに複数の接続構造体106を介して接続されている場合に、電気パラメータ監視機能を提供するように半導体デバイス100を変更する方法において、接続構造体のうちの第1の接続構造体と導電性プレーンとの間の接続を外すステップと、前記第1の接続構造体を外部パッケージ接続構造体118に接続することにより、前記外部パッケージ接続を通じて半導体ダイの電気パラメータを監視する能力を提供するステップと、を含む。
【選択図】図2
Description
102 半導体ダイ
104 パッケージ基板
106 ボンディングワイヤ(接続構造体)
108 はんだボール(外部パッケージ接続構造体)
116 VDDD電源相互接続構造体
118 VDDC電源相互接続構造体
120 グランド相互接続構造体
122 ダイパッド
306,310,314 導電性プレーン
Claims (10)
- 半導体デバイスが半導体ダイ及びパッケージ基板を備え、前記パッケージ基板が導電性プレーンを具備し、前記半導体ダイが前記導電性プレーンに複数の接続構造体を介して接続されている場合に、電気パラメータ監視機能を提供するように前記半導体デバイスを変更する方法であって、
(a) 前記接続構造体のうちの第1の接続構造体と前記導電性プレーンとの間の接続を外すステップと、
(b) 前記第1の接続構造体を外部パッケージ接続構造体に接続することにより、前記外部パッケージ接続構造体を通じて前記半導体ダイの電気パラメータを監視する能力を提供するステップと、
を含むことを特徴とする方法。 - 前記導電性プレーンが、パワープレーンであることを特徴とする請求項1に記載の方法。
- 前記パワープレーンが、前記複数の接続構造体を介して前記半導体ダイのパワーパッドに結合されると共に、複数のパワー外部パッケージ接続構造体に結合されることを特徴とする請求項2に記載の方法。
- 前記導電性プレーンが、グランドプレーンであることを特徴とする請求項1に記載の方法。
- 前記グランドプレーンが、前記複数の接続構造体を介して前記半導体ダイのグランドパッドに結合されると共に、複数のグランド外部パッケージ接続構造体に結合されることを特徴とする請求項4に記載の方法。
- 前記複数の接続構造体が、ボンディングワイヤであることを特徴とする請求項1に記載の方法。
- 前記外部パッケージ接続構造体が、はんだ構造体であることを特徴とする請求項1に記載の方法。
- 前記電気パラメータが、前記半導体ダイの内部電圧であることを特徴とする請求項1に記載の方法。
- 前記パッケージ基板が複数の導電性プレーンを具備し、かつ、前記半導体ダイが複数の接続構造体を介して各プレーンに接続されている場合に、前記導電性プレーンの各々について前記ステップ(a)及び(b)を繰り返すステップを有することを特徴とする請求項1に記載の方法。
- パワープレーンを具備するパッケージ基板と、
前記パワープレーンに結合されるように構成された複数のパワーパッドを具備する半導体ダイと、
前記パワーパッドの第1のセットを前記パワープレーンに接続する第1のセットの内部パッケージ接続構造体と、
前記パワーパッドのうちの1つを前記パワープレーンから絶縁された外部パッケージ接続構造体に接続する第2の内部パッケージ接続構造体と、
を備えることを特徴とする半導体デバイス。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/379,178 US7183786B2 (en) | 2003-03-04 | 2003-03-04 | Modifying a semiconductor device to provide electrical parameter monitoring |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004274045A true JP2004274045A (ja) | 2004-09-30 |
Family
ID=32030578
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004049337A Withdrawn JP2004274045A (ja) | 2003-03-04 | 2004-02-25 | 電気パラメータ監視機能を提供するように半導体デバイスを変更する方法、並びに、半導体デバイス |
Country Status (4)
Country | Link |
---|---|
US (2) | US7183786B2 (ja) |
JP (1) | JP2004274045A (ja) |
DE (1) | DE10358298A1 (ja) |
GB (1) | GB2400491B (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102006049324A1 (de) * | 2006-10-19 | 2008-04-30 | Austriamicrosystems Ag | Halbleiterkörper und Verfahren zum Testen eines Halbleiterkörpers |
JP2009022093A (ja) * | 2007-07-11 | 2009-01-29 | Ricoh Co Ltd | 多出力電源装置 |
JP5848517B2 (ja) * | 2011-04-26 | 2016-01-27 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US8488408B1 (en) | 2011-07-20 | 2013-07-16 | Gsi Technology, Inc. | Systems and methods including clock features such as minimization of simultaneous switching outputs (SSO) effects involving echo clocks |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5528157A (en) * | 1994-11-15 | 1996-06-18 | National Semiconductor Corporation | Integrated circuit package for burn-in and testing of an integrated circuit die |
JP3629308B2 (ja) | 1995-08-29 | 2005-03-16 | 株式会社ルネサステクノロジ | 半導体装置およびその試験方法 |
US5801440A (en) * | 1995-10-10 | 1998-09-01 | Acc Microelectronics Corporation | Chip package board having utility rings |
US5763947A (en) * | 1996-01-31 | 1998-06-09 | International Business Machines Corporation | Integrated circuit chip package having configurable contacts and a removable connector |
US6239604B1 (en) | 1996-10-04 | 2001-05-29 | U.S. Philips Corporation | Method for inspecting an integrated circuit by measuring a voltage drop in a supply line of sub-circuit thereof |
US6016058A (en) | 1997-10-02 | 2000-01-18 | Lucent Technologies Inc. | In-service wiring verification circuitry |
RU2133522C1 (ru) | 1997-11-03 | 1999-07-20 | Закрытое акционерное общество "Техно-ТМ" | Способ изготовления и контроля электронных компонентов |
US5898217A (en) * | 1998-01-05 | 1999-04-27 | Motorola, Inc. | Semiconductor device including a substrate having clustered interconnects |
US6008534A (en) * | 1998-01-14 | 1999-12-28 | Lsi Logic Corporation | Integrated circuit package having signal traces interposed between power and ground conductors in order to form stripline transmission lines |
US6153829A (en) * | 1998-09-15 | 2000-11-28 | Intel Corporation | Split cavity wall plating for an integrated circuit package |
TW437024B (en) * | 2000-01-20 | 2001-05-28 | Advanced Semiconductor Eng | Ball grid array semiconductor package and its substrate |
JP4071914B2 (ja) * | 2000-02-25 | 2008-04-02 | 沖電気工業株式会社 | 半導体素子及びこれを用いた半導体装置 |
US6291898B1 (en) * | 2000-03-27 | 2001-09-18 | Advanced Semiconductor Engineering, Inc. | Ball grid array package |
US6512289B1 (en) | 2000-05-09 | 2003-01-28 | Xilinx, Inc. | Direct current regulation on integrated circuits under high current design conditions |
US6790760B1 (en) * | 2000-07-21 | 2004-09-14 | Agere Systems Inc. | Method of manufacturing an integrated circuit package |
JP4387076B2 (ja) * | 2001-10-18 | 2009-12-16 | 株式会社ルネサステクノロジ | 半導体装置 |
TW511193B (en) * | 2001-12-13 | 2002-11-21 | Acer Labs Inc | Inner circuit structure of array type bonding pad chip and its manufacturing method |
TW530363B (en) | 2001-12-27 | 2003-05-01 | Advanced Semiconductor Eng | Ball grid array package and method for testing the same |
-
2003
- 2003-03-04 US US10/379,178 patent/US7183786B2/en not_active Expired - Lifetime
- 2003-12-12 DE DE10358298A patent/DE10358298A1/de not_active Withdrawn
-
2004
- 2004-02-12 GB GB0403160A patent/GB2400491B/en not_active Expired - Fee Related
- 2004-02-25 JP JP2004049337A patent/JP2004274045A/ja not_active Withdrawn
-
2005
- 2005-06-16 US US11/154,872 patent/US7282795B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20050230792A1 (en) | 2005-10-20 |
US7183786B2 (en) | 2007-02-27 |
GB0403160D0 (en) | 2004-03-17 |
DE10358298A1 (de) | 2004-09-30 |
US20040174179A1 (en) | 2004-09-09 |
GB2400491B (en) | 2006-02-15 |
GB2400491A (en) | 2004-10-13 |
US7282795B2 (en) | 2007-10-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102163707B1 (ko) | 전자기간섭 차폐층을 갖는 반도체 패키지 및 테스트 방법 | |
US7541680B2 (en) | Semiconductor device package | |
JP4449824B2 (ja) | 半導体装置およびその実装構造 | |
JP2001024150A (ja) | 半導体装置 | |
US7808092B2 (en) | Semiconductor device with a plurality of ground planes | |
US7741716B1 (en) | Integrated circuit bond pad structures | |
KR19980701636A (ko) | 고성능 집적회로 패키지 | |
JPH10326851A (ja) | 隆起金属コンタクトリングを使用したボールグリッドアレイパッケージ | |
JPH1092972A (ja) | 集積回路用パッケージ | |
JP2009054862A (ja) | 半導体装置 | |
CN103219322A (zh) | 具有电阻测量结构的三维集成电路及其使用方法 | |
KR101004684B1 (ko) | 적층형 반도체 패키지 | |
JP2007235009A (ja) | 半導体装置 | |
TWI694567B (zh) | 印刷電路板及其測試方法以及製造半導體封裝的方法 | |
TW202034490A (zh) | 半導體裝置 | |
US7282795B2 (en) | Modifying a semiconductor device to provide electrical parameter monitoring | |
US7858402B2 (en) | Integrated circuit package having reversible ESD protection | |
KR102578797B1 (ko) | 반도체 패키지 | |
JP2008124072A (ja) | 半導体装置 | |
US6020631A (en) | Method and apparatus for connecting a bondwire to a bondring near a via | |
EP3285294B1 (en) | Integrated circuit die having a split solder pad | |
JP2010118592A (ja) | 半導体装置 | |
US20030080418A1 (en) | Semiconductor device having power supply pads arranged between signal pads and substrate edge | |
US10153229B2 (en) | Method of manufacturing semiconductor products, corresponding semiconductor product and device | |
US8097963B1 (en) | Electrically conductive matrix for z-axis interconnect |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20060629 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20060808 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060808 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061002 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20070801 |