TWI604583B - 線路結構及疊層組合 - Google Patents

線路結構及疊層組合 Download PDF

Info

Publication number
TWI604583B
TWI604583B TW105132173A TW105132173A TWI604583B TW I604583 B TWI604583 B TW I604583B TW 105132173 A TW105132173 A TW 105132173A TW 105132173 A TW105132173 A TW 105132173A TW I604583 B TWI604583 B TW I604583B
Authority
TW
Taiwan
Prior art keywords
electrical contact
contact pad
circuit
circuit structure
contact pads
Prior art date
Application number
TW105132173A
Other languages
English (en)
Other versions
TW201814855A (zh
Inventor
葉俊威
賴雅怡
黃富堂
Original Assignee
矽品精密工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 矽品精密工業股份有限公司 filed Critical 矽品精密工業股份有限公司
Priority to TW105132173A priority Critical patent/TWI604583B/zh
Priority to CN201610896698.9A priority patent/CN107919292B/zh
Application granted granted Critical
Publication of TWI604583B publication Critical patent/TWI604583B/zh
Publication of TW201814855A publication Critical patent/TW201814855A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Automation & Control Theory (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

線路結構及疊層組合
本發明係有關一種封裝製程之檢測，尤指一種用於電路檢測之線路結構。
一般在晶片封裝過程期間，通常會針對晶片及/或承載晶片之基板進行電路測試，以得知此晶片或基板的電性是否良好。
習知針對晶片電路佈局、基板線路佈設、或於進行線路重分佈層(Redistribution Layer，簡稱RDL)時，會額外佈設兩種電路，其中一種為用來檢測電路是否有漏電之洩漏(leakage)電路，而另一種為用來檢測線路串聯時是否有斷路之凱爾文電橋(Kelvin Structure)。
如第1A圖所示，習知洩漏電路之線路結構1a係包括具有第一電性接觸墊110與第一叉狀導線111之第一線路部11、以及具有第二電性接觸墊120與第二叉狀導線121之第二線路部12，其中，該第一叉狀導線111與該第二叉狀導線121係相互交叉且互不連接。
習知洩漏電路之線路結構1a於進行線路洩漏測試時，係以探針同時測試該第一電性接觸墊110與第二電性 接觸墊120，若呈現短路狀態，則代表線路產生洩漏或製作不良，而發生漏電的問題。
如第1B圖所示，習知凱爾文電橋之線路結構1b係包括第三線路部13，其具有複數第三電性接觸墊130與複數用以串聯各該第三電性接觸墊130之導線131。
習知凱爾文電橋之線路結構1b於進行斷路斷開測試時，係以探針同時測試頭尾兩端之第三電性接觸墊130。若呈現斷路狀態，則代表該些第三電性接觸墊130之間無法電性導通，亦即線路製作不良。
惟，於檢測時需保留用以佈設以上兩種線路結構1a,1b之空間，而不利於半導體封裝件滿足微小化的需求。
因此，如何克服上述習知技術的問題，實已成目前亟欲解決的課題。
鑑於上述習知技術之種種缺失，本發明係提供一種線路結構，係包括：第一線路部，係具有第一電性接觸墊與第一叉狀導線；第二線路部，係具有第二電性接觸墊與第二叉狀導線，其中，該第一叉狀導線與該第二叉狀導線係交錯佈設且相互分離；以及第三線路部，係具有複數第三電性接觸墊，且其中一第三電性接觸墊係連接該第一電性接觸墊。
前述之線路結構中，該第一電性接觸墊係連接該第一叉狀導線。
前述之線路結構中，該第二電性接觸墊係連接該第二 叉狀導線。
前述之線路結構中，該第一線路部係未電性連接該第二線路部。
前述之線路結構中，該第一叉狀導線位於該第一電性接觸墊與該第二電性接觸墊之間。
前述之線路結構中，該第二叉狀導線位於該第一電性接觸墊與該第二電性接觸墊之間。
前述之線路結構中，該第一電性接觸墊與該些第三電性接觸墊係並聯。
本發明亦提供一種疊層組合，係包含複數前述之線路結構，且任二該線路結構係共用至少一導電盲孔。
由上可知，本發明之線路結構及疊層組合中，主要藉由共用該第一電性接觸墊，即可達到測試電路洩漏及測試電路斷路斷開的功效，故相較於習知技術，本發明之線路結構可減少電性接觸墊之數量，因而能縮減佈設空間，以利於半導體封裝件滿足微小化的需求，且方便電路佈局，同時降低製程成本。
1a,1b,2a,3a‧‧‧線路結構
11,21,31‧‧‧第一線路部
110,210,310‧‧‧第一電性接觸墊
111,211,311‧‧‧第一叉狀導線
12,22,32‧‧‧第二線路部
120,220,320‧‧‧第二電性接觸墊
121,221,321‧‧‧第二叉狀導線
13,23,33‧‧‧第三線路部
130,230,330‧‧‧第三電性接觸墊
131,231,331‧‧‧導線
2‧‧‧載體
20,200,300‧‧‧絕緣層
3‧‧‧疊層組合
34‧‧‧導電盲孔
第1A圖係為習知洩漏電路之線路結構的上視示意圖；第1B圖係為習知凱爾文電橋之線路結構的上視示意圖；第2A圖係為本發明之線路結構之第一實施例之上視示意圖；其中，第2A’圖係為第2A圖之剖面示意圖；第2B圖係為第2A圖之另一實施例； 第2C圖係為第2A圖之另一實施例；第3A圖係為本發明之線路結構之第二實施例之上視示意圖；以及第3B圖係為第3A圖之另一實施例；其中，第3B’圖係為第3B圖之剖面示意圖。
以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。
須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本發明可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本發明所能產生之功效及所能達成之目的下，均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時，本說明書中所引用之如“上”及“一”等之用語，亦僅為便於敘述之明瞭，而非用以限定本發明可實施之範圍，其相對關係之改變或調整，在無實質變更技術內容下，當亦視為本發明可實施之範疇。
第2A及2A’圖係為本發明之線路結構2a之第一實施例之上視及剖面示意圖。
如第2A及2A’圖所示，所述之線路結構2a係設於一載體2上，其包括一第一線路部21、一第二線路部22以 及一第三線路部23。
所述之載體2係為具有核心層之線路結構或無核心層(coreless)之線路結構(如封裝基板)、晶圓(wafer)、或其他具有金屬佈線(routing)之載板，但不限於上述。
於本實施例中，該載體2係為晶圓，其上設有佈線構造，該佈線構造包含具功能性之線路層(圖未示)、測試用之線路結構2a、及絕緣層20,200，其中，該線路層與該線路結構2a係設於絕緣層20上，並令該線路層之部分表面與該線路結構2a之部分表面外露於絕緣層200。具體地，該具功能性之線路層係為提供電子產品所需之電路，而該測試用之線路結構2a係供測試具功能性之線路層是否電性正常，亦即待測試後，可選擇移除該線路結構2a。
再者，形成該絕緣層20,200之材質係為聚亞醯胺(Polyimide，簡稱PI)、苯並環丁烯(Benezocy-clobutene，簡稱BCB)或聚對二唑苯(Polybenzoxazole，簡稱PBO)、氧化物、氮化物、矽的化合物、預浸材(prepreg，簡稱PP)等。
所述之線路結構2a之佈設範圍可依需求而定，如第2A圖所示之類似方形輪廓、或如第2B圖所示之類似長條形輪廓。
所述之第一線路部21係具有一第一電性接觸墊210與一第一叉狀導線211。
於本實施例中，該第一電性接觸墊210係連接該第一叉狀導線211。
所述之第二線路部22係具有一第二電性接觸墊220與一第二叉狀導線221，其中，該第一叉狀導線211與該第二叉狀導線221係交錯佈設(如凹凸嵌入狀)且相互分離。
於本實施例中，該第二電性接觸墊220係連接該第二叉狀導線221。
再者，該第一線路部21係未電性連接該第二線路部22，亦即兩者電性斷路。
所述之第三線路部23係具有複數第三電性接觸墊230與複數導線231，且其中一第三電性接觸墊230係藉由該導線231連接該第一電性接觸墊210。
於本實施例中，各該第三電性接觸墊230之間係藉由該導線231相互電性連接。例如，該第一電性接觸墊210與各該第三電性接觸墊230經由該些導線231串聯；或者，如第2C圖所示，該第一電性接觸墊210與該些第三電性接觸墊230經由該導線231係並聯。
再者，該第三線路部23係未電性連接該第二線路部22，亦即兩者電性斷路。
因此，本發明之線路結構2a於進行線路洩漏測試時，係以探針同時測試該第一電性接觸墊210與第二電性接觸墊220。若呈現短路狀態，則代表第一與第二線路部21,22之間產生洩漏，或代表製作不良，而產生漏電的問題。
再者，本發明之線路結構2a於進行斷路斷開測試時，係以探針同時測試該第一電性接觸墊210以及遠離該第一 電性接觸墊210之端處之第三電性接觸墊230。若呈現斷路狀態，則代表該第一電性接觸墊210與該第三電性接觸墊230之間無法電性導通，亦即該第一或第三線路部21,23製作不良。
第3A圖係為本發明之線路結構之第二實施例之上視示意圖。本實施例與第一實施例的差異在於線路結構為多層式，其它結構大致相同，故以下僅說明相異處，而不再贅述相同處。
如第3A圖所示，提供一種疊層組合3，係包含複數相互堆疊之線路結構2a,3a，其設於同一載體2(如第2A’與3’圖所示)上，該些線路結構2a,3a之佈設方式大致相同，其中，下層之佈設可如第2A及2B圖所示之線路結構2a，係包含有第一電性接觸墊210、第一叉狀導線211、第二電性接觸墊220、第二叉狀導線221、第三電性接觸墊230、與導線231；相似地，上層之線路結構3a佈設亦包括一具有一第一電性接觸墊310與一第一叉狀導線311之第一線路部31、一具有一第二電性接觸墊320與一第二叉狀導線321之第二線路部32、以及一具有複數第三電性接觸墊330與複數導線331之第三線路部33。
於本實施例中，上層之第一電性接觸墊310、第二電性接觸墊320及第三電性接觸墊330之任一者沒有重疊於下層之第一電性接觸墊210、第二電性接觸墊220及第三電性接觸墊230之任一者，且上層之導線331可對應該第三電性接觸墊230之形狀。
於另一實施例中，如第3B及3B’圖所示，上層之第一電性接觸墊310與第三電性接觸墊330分別重疊下層之第三電性接觸墊230，且可藉由形成於絕緣層300中之導電盲孔34而使上下層之電性接觸墊相互電性連接，亦即該些線路結構2a,3a係共用至少一導電盲孔34。
綜上所述，本發明之線路結構及疊層組合係藉由共用該第一電性接觸墊，即可達到測試線路洩漏及測試斷路斷開的功效，故相較於習知兩種線路結構之佈設(需五個電性接觸墊)，本發明之線路結構至少可減少佈設至少一電性接觸墊(如該線路結構2a只需四個電性接觸墊)，因而不僅能縮減載體之佈設空間，以利於半導體封裝件滿足微小化的需求，且方便電路佈局，以降低製作產品之成本。
上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。
2a‧‧‧線路結構
21‧‧‧第一線路部
210‧‧‧第一電性接觸墊
211‧‧‧第一叉狀導線
22‧‧‧第二線路部
220‧‧‧第二電性接觸墊
221‧‧‧第二叉狀導線
23‧‧‧第三線路部
230‧‧‧第三電性接觸墊
231‧‧‧導線

Claims (8)

  1. 一種線路結構，係包括：第一線路部，係具有第一電性接觸墊與第一叉狀導線；第二線路部，係具有第二電性接觸墊與第二叉狀導線，其中，該第一叉狀導線與該第二叉狀導線係交錯佈設且相互分離；以及第三線路部，係具有複數第三電性接觸墊，且其中一第三電性接觸墊係連接該第一電性接觸墊。
  2. 如申請專利範圍第1項所述之線路結構，其中，該第一電性接觸墊係連接該第一叉狀導線。
  3. 如申請專利範圍第1項所述之線路結構，其中，該第二電性接觸墊係連接該第二叉狀導線。
  4. 如申請專利範圍第1項所述之線路結構，其中，該第一線路部係未電性連接該第二線路部。
  5. 如申請專利範圍第1項所述之線路結構，其中，該第一叉狀導線位於該第一電性接觸墊與該第二電性接觸墊之間。
  6. 如申請專利範圍第1項所述之線路結構，其中，該第二叉狀導線位於該第一電性接觸墊與該第二電性接觸墊之間。
  7. 如申請專利範圍第1項所述之線路結構，其中，該第一電性接觸墊與該些第三電性接觸墊係並聯。
  8. 一種疊層組合，係包含複數如申請專利範圍第1至7 項之其中一者所述之線路結構，且任二該線路結構係共用至少一導電盲孔。
TW105132173A 2016-10-05 2016-10-05 線路結構及疊層組合 TWI604583B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW105132173A TWI604583B (zh) 2016-10-05 2016-10-05 線路結構及疊層組合
CN201610896698.9A CN107919292B (zh) 2016-10-05 2016-10-14 线路结构及叠层组合

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW105132173A TWI604583B (zh) 2016-10-05 2016-10-05 線路結構及疊層組合

Publications (2)

Publication Number Publication Date
TWI604583B true TWI604583B (zh) 2017-11-01
TW201814855A TW201814855A (zh) 2018-04-16

Family

ID=61023200

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105132173A TWI604583B (zh) 2016-10-05 2016-10-05 線路結構及疊層組合

Country Status (2)

Country Link
CN (1) CN107919292B (zh)
TW (1) TWI604583B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW555988B (en) * 2001-07-31 2003-10-01 Xilinx Inc Testing vias and contacts in integrated circuit fabrication
US7621761B2 (en) * 2000-06-20 2009-11-24 Nanonexus, Inc. Systems for testing and packaging integrated circuits
TWI320852B (en) * 2007-03-22 2010-02-21 Walton Advanced Eng Inc Testing package for semiconductor testing apparatus
TWI346983B (en) * 2006-10-17 2011-08-11 Advanced Chip Eng Tech Inc Wafer level package structure with build up layers
TWI581440B (zh) * 2012-03-26 2017-05-01 賽普拉斯半導體公司 用於測試半導體裝置之方法和結構

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5497985B2 (ja) * 2004-09-13 2014-05-21 インターナショナル レクティフィアー コーポレイション 半導体パッケージ
US8957694B2 (en) * 2012-05-22 2015-02-17 Broadcom Corporation Wafer level package resistance monitor scheme
CN103985701A (zh) * 2013-02-08 2014-08-13 欣兴电子股份有限公司 封装基板及其检测方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7621761B2 (en) * 2000-06-20 2009-11-24 Nanonexus, Inc. Systems for testing and packaging integrated circuits
TW555988B (en) * 2001-07-31 2003-10-01 Xilinx Inc Testing vias and contacts in integrated circuit fabrication
TWI346983B (en) * 2006-10-17 2011-08-11 Advanced Chip Eng Tech Inc Wafer level package structure with build up layers
TWI320852B (en) * 2007-03-22 2010-02-21 Walton Advanced Eng Inc Testing package for semiconductor testing apparatus
TWI581440B (zh) * 2012-03-26 2017-05-01 賽普拉斯半導體公司 用於測試半導體裝置之方法和結構

Also Published As

Publication number Publication date
TW201814855A (zh) 2018-04-16
CN107919292A (zh) 2018-04-17
CN107919292B (zh) 2020-04-21

Similar Documents

Publication Publication Date Title
TWI772698B (zh) 包括測試焊墊的半導體封裝及其形成方法
TWI601222B (zh) 具有監控鏈與測試導線之積體電路測試結構
US8159254B2 (en) Crack sensors for semiconductor devices
US7598523B2 (en) Test structures for stacking dies having through-silicon vias
US9601443B2 (en) Test structure for seal ring quality monitor
US9991178B2 (en) Interposer and electrical testing method thereof
US7498680B2 (en) Test structure
US7939936B2 (en) Semiconductor package having semiconductor device featuring externally-accessible endless ring-shaped resistance circuit
JP5280024B2 (ja) 半導体装置
TWI570822B (zh) 基板結構及其製法
TWI694567B (zh) 印刷電路板及其測試方法以及製造半導體封裝的方法
CN103219322A (zh) 具有电阻测量结构的三维集成电路及其使用方法
TWI550814B (zh) 承載體、封裝基板、電子封裝件及其製法
TW201913906A (zh) 電子封裝結構及其封裝基板與製法
TWI604583B (zh) 線路結構及疊層組合
TW201340283A (zh) 晶圓結構、晶片結構以及堆疊型晶片結構
CN104851875A (zh) 具有硅通孔的半导体结构及其制作方法和测试方法
TWI505423B (zh) 半導體裝置之接墊結構
JP2006084191A (ja) 半導体装置及びその検査方法
TW202201586A (zh) 封裝基板之同側電性量測技術
TWM521801U (zh) 具有高接合強度之多層結構的轉接介面板
JP2004274045A (ja) 電気パラメータ監視機能を提供するように半導体デバイスを変更する方法、並びに、半導体デバイス
TW202004189A (zh) 空間轉換器、探針卡及其製造方法
CN117637698A (zh) 检测封装芯片性能的结构及方法
KR20130070124A (ko) 반도체 소자