TW201913906A - 電子封裝結構及其封裝基板與製法 - Google Patents

電子封裝結構及其封裝基板與製法 Download PDF

Info

Publication number
TW201913906A
TW201913906A TW106128426A TW106128426A TW201913906A TW 201913906 A TW201913906 A TW 201913906A TW 106128426 A TW106128426 A TW 106128426A TW 106128426 A TW106128426 A TW 106128426A TW 201913906 A TW201913906 A TW 201913906A
Authority
TW
Taiwan
Prior art keywords
package substrate
support member
insulating
electronic
insulating portion
Prior art date
Application number
TW106128426A
Other languages
English (en)
Inventor
米軒皞
陳嘉成
林俊賢
吳啟睿
白裕呈
Original Assignee
矽品精密工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 矽品精密工業股份有限公司 filed Critical 矽品精密工業股份有限公司
Priority to TW106128426A priority Critical patent/TW201913906A/zh
Priority to CN201710826338.6A priority patent/CN109427726A/zh
Publication of TW201913906A publication Critical patent/TW201913906A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

一種電子封裝結構及其製法，係提供一包含有絕緣部、結合於該絕緣部之線路部及設於該絕緣部上之支撐件的封裝基板，且該支撐件具有外露部分該線路部之開口，使檢測裝置能於進行置晶封裝製程前針對該線路部進行電測，以得知該封裝基板之電性是否不良，避免將良好的晶片設於不良之封裝基板上。

Description

電子封裝結構及其封裝基板與製法
本發明係有關一種封裝基板，尤指一種利於進行電性測試之電子封裝結構及其封裝基板與製法。
隨著電子產業的蓬勃發展，許多高階電子產品都逐漸往輕、薄、短、小等高集積度方向發展，且隨著封裝技術之演進，晶片的封裝技術也越來越多樣化，半導體封裝件之尺寸或體積亦隨之不斷縮小，藉以使該半導體封裝件達到輕薄短小之目的。
第1圖係為習知覆晶式半導體封裝件1之剖視示意圖。如第1圖所示，該半導體封裝件1係包括一封裝基板1a以及一半導體元件1b。
所述之封裝基板1a係包含：一核心層10；形成於核心層10表面上的第一線路層12a與第二線路層12b；複數導電柱13，係貫穿該核心層10，以電性連接該第一線路層12a與該第二線路層12b；第一絕緣保護層11a與第二絕緣保護層11b，係分別形成於該第一線路層12a與該第二線路層12b上，並外露出部分該第一線路層12a與該第二線 路層12b。
所述之半導體元件1b係具有複數電極墊101，以結合複數導電凸塊102，俾供覆晶結合至該第一線路層12a。
然而，習知封裝基板1a中，該導電柱13需透過機械鑽孔或雷射鑽孔於該核心層10中形成貫穿該核心層10的通孔100後，再於該通孔100中電鍍銅材，因而增加製程的複雜度。
再者，習知封裝基板1a因具有核心層10，而難以降低該封裝基板1a之厚度，故在該封裝基板1a之厚度難以降低的情況下，整體半導體封裝件1之厚度亦難以有效的降低。
為了克服上述之缺失，業界遂發展出一種無核心層式(coreless)之封裝基板1c。如第1B圖所示，所述之封裝基板1c係包含複數介電層11、設於該介電層11上之線路層12、以及分別設於該介電層11相對兩側之第一絕緣保護層11a與第二絕緣保護層11b。於封裝製程時，係將半導體元件1b設於該介電層11上並以覆晶方式電性連接該線路層12，其中，當該封裝基板1c之厚度L依需求薄化至80微米(um)以下時，需使用支撐板14進行封裝製程，以避免該封裝基板1c於運送時發生破裂。
惟，因該封裝基板1c之底側黏貼有該支撐板14，致使電性檢測裝置之探針無法接觸該封裝基板1c之底側接點，因而無法針對該封裝基板1c進行電性測試，故需待封裝製程完成後，移除該支撐板14，再針對該封裝基板1c 與該半導體元件1b一併進行電性測試。
惟，由於良好的半導體元件1b可能會設於不良之封裝基板1c上，故將該封裝基板1c與該半導體元件1b一併進行電性測試，若測試結果呈現電性不正常時，需將良好的半導體元件1b與不良之封裝基板1c一同報廢，因而造成產品損失，且造成生產成本提高。
因此，如何克服習知技術中之問題，實已成目前亟欲解決的課題。
鑑於上述習知技術之缺失，本發明提供一種封裝基板，係包括：絕緣部，係具有相對之第一側與第二側；線路部，係結合於該絕緣部中，並令部分該線路部外露於該絕緣部之第一側及第二側；以及支撐件，係設於該絕緣部之第一側上並具有複數外露部分該線路部之開口。
本發明復提供一種電子封裝結構，係包括：一前述之封裝基板；以及電子元件，係設於該絕緣部之第二側上並電性連接該線路部。
本發明亦提供一種電子封裝結構之製法，係包括：提供一前述之封裝基板；對該封裝基板進行電性檢測，以令一檢測裝置電性連接外露於該絕緣部第二側之部分線路部與外露於該支撐件之複數開口之部分線路部；以及於完成電性檢測後，設置電子元件於該絕緣部之第二側上並電性連接該線路部。
前述之製法中，該支撐件係以電鍍方式形成於該絕緣 部之第一側上。
前述之製法中，復包括設置該電子元件後，移除該支撐件。
前述之電子封裝結構及其製法中，復包括形成包覆層於該絕緣部之第二側上以包覆該電子元件。
前述之電子封裝結構及其封裝基板與製法中，該支撐件係例如為絕緣板材、半導體板材或金屬板材。
由上可知，本發明之電子封裝結構及其封裝基板與製法中，主要藉由該絕緣部上形成一具有開口之支撐件，使檢測裝置能於進行封裝製程前針對該封裝基板進行電測，以得知該封裝基板之電性是否不良，因而能避免於後續封裝製程時，將良好的電子元件設於不良之封裝基板上之情況發生，故相較於習知技術，本發明能避免電子產品因該封裝基板之線路不良而報廢之問題，進而能降低產品損失，且能大幅降低生產成本。
1‧‧‧半導體封裝件
1a,1c,2‧‧‧封裝基板
1b‧‧‧半導體元件
10‧‧‧核心層
100‧‧‧通孔
101‧‧‧電極墊
102‧‧‧導電凸塊
11‧‧‧介電層
11a‧‧‧第一絕緣保護層
11b‧‧‧第二絕緣保護層
12‧‧‧線路層
12a‧‧‧第一線路層
12b‧‧‧第二線路層
13‧‧‧導電柱
14‧‧‧支撐板
2a‧‧‧基板本體
20‧‧‧承載板
21‧‧‧絕緣部
21a‧‧‧第一側
21b‧‧‧第二側
210‧‧‧介電層
211‧‧‧絕緣保護層
211a,211b‧‧‧開孔
22‧‧‧線路部
220‧‧‧線路層
23‧‧‧支撐件
230‧‧‧開口
3‧‧‧電子封裝結構
30‧‧‧電子元件
300‧‧‧導線
31‧‧‧包覆層
32‧‧‧導電元件
4‧‧‧電子裝置
80‧‧‧測試接點
81‧‧‧外接凸塊
9‧‧‧檢測裝置
90,91‧‧‧探針
L,H,t‧‧‧厚度
第1A圖係為習知半導體封裝件之剖視示意圖；第1B圖係為另一習知半導體封裝件之剖視示意圖；第2A至2C圖係為本發明之封裝基板之製法之剖視示意圖；第3A及3B圖係為本發明之電子封裝結構之製法之剖視示意圖；以及第3C圖係為第3B圖之後續製程之剖視示意圖。
以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。
須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本發明可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本發明所能產生之功效及所能達成之目的下，均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時，本說明書中所引用之如“上”、“第一”、“第二”及“一”等之用語，亦僅為便於敘述之明瞭，而非用以限定本發明可實施之範圍，其相對關係之改變或調整，在無實質變更技術內容下，當亦視為本發明可實施之範疇。
第2A至2C圖係為本發明之封裝基板2之製法之剖視示意圖。
如第2A圖所示，於一承載板20上形成一包含絕緣部21與線路部22之基板本體2a。
於本實施例中，該絕緣部21係具有相對之第一側21a與第二側21b，且該承載板20係結合於該第二側21b上。
再者，該基板本體2a係為無核心式(coreless)，該絕緣部21係包含複數介電層210及位於該第一側21a之絕緣保護層211，且該線路部22係包含複數設於該介電層210上之線路層220。
又，該絕緣保護層211具有複數開孔211a，以令該線路層220之部分表面外露於該些開孔211a。
如第2B圖所示，形成一支撐件23於該絕緣部21之第一側21a上，且該支撐件23形成有複數外露部分該線路層220之開口230。
於本實施例中，該支撐件23之開口230係對應該絕緣保護層211之至少部分開孔211a之位置，以令該線路層220之部分表面外露於該該支撐件23之開口230。
再者，以圖案化電鍍金屬(如鍍銅)之方式形成該支撐件23，例如先於該絕緣部21之第一側21a上形成遮蔽住至少部分該開孔211a之圖案化阻層，再透過如電鍍方式形成該支撐件23，並移除該圖案化阻層。或者，於另一實施例中，可先於該絕緣部21之第一側21a上設置一整片式板材，再透過如蝕刻方式進行圖案化製程，以於該整片式板材中形成複數開口230而製得該支撐件23。或者，於其它實施例中，亦可直接將已圖案化之板材型式之支撐件23藉由黏著層黏貼至該絕緣部21之第一側21a上。另，有關形成該支撐件23之材質可依需求設計，例如絕緣材、半導體材或金屬材等。
如第2C圖所示，移除該承載板20，且可依需求於該絕緣部21之第二側21b上形成另一絕緣保護層211，其中，該另一絕緣保護層211亦具有複數開孔211b，令該線路層220之部分表面外露於該些開孔211b，進而製得一封裝基板2。
於本實施例中，該基板本體2a之厚度H係為80微米以下，且該支撐件23之厚度t係例如為40微米。
因此，所述之封裝基板2係包括：一絕緣部21、一線路部22以及一支撐件23。
所述之絕緣部21係具有相對之第一側21a與第二側21b。
所述之線路部22係結合於該絕緣部21中，並令部分該線路部22外露出該絕緣部21之第一側21a與第二側21b。所述之支撐件23係設於該絕緣部21之第一側21a上並具有複數外露部分該線路部22之開口230。例如，該支撐件23係為絕緣板材、半導體板材或金屬板材。
第3A至3C圖係為本發明之電子封裝結構3之製法之剖視示意圖。
如第3A圖所示，提供一如第2C圖所示之封裝基板2，並對該封裝基板2進行電性檢測，係將一檢測裝置9之其中一組探針90經由該開口230接觸或電性連接該線路層220，且另一組探針91則電性連接外露於該絕緣部21之第二側21b之線路層220，以形成一電性迴路。
於本實施例中，該絕緣部21之第二側21b之部分線路層220係作為測試接點80，並於該些測試接點80上形成外接凸塊81，以便於該探針91接觸該外接凸塊81以電性連接該測試接點80。
如第3B圖所示，確認該封裝基板2之線路部22呈現正常狀態後，進行封裝製程，亦即設置至少一電子元件30 於該封裝基板2之絕緣部21之第二側21b上，並使該電子元件30電性連接該線路部22。
於本實施例中，該電子元件30係為主動元件、被動元件或其二者組合，且該主動元件係例如半導體晶片，而該被動元件係例如電阻、電容及電感。例如，該電子元件30可藉由複數如銲錫材料之導電凸塊(圖略)以覆晶方式設於該封裝基板2上並電性連接該封裝基板2之線路層220；或者，該電子元件30可藉由複數導線300以打線方式電性連接該封裝基板2。然而，有關該電子元件30電性連接該封裝基板2之方式不限於上述。
再者，可形成一包覆層31於該封裝基板2之絕緣部21之第二側21b上以包覆該電子元件30與導線300。例如，形成該包覆層31之材質係為聚醯亞胺(polyimide，簡稱PI)、乾膜(dry film)、環氧樹脂(epoxy)或封裝材(molding compound)，但不限於上述。
又，應可理解地，當該檢測裝置9檢測該封裝基板2之線路部22呈現不正常之狀態時，則報廢該不良之封裝基板，而不會對該不良之封裝基板進行封裝製程。
另外，如第3C圖所示，於封裝製程後，可採用化學蝕刻方式移除支撐件23，並於該絕緣部21之第一側21a上形成複數結合該線路層220之導電元件32(如銅柱或銲錫材料)，俾供接置如電路板之電子裝置4。應可理解地，若該支撐件23為絕緣材時，則可不移除該支撐件23，而直接於該支撐件23之開口230中形成複數結合該線路層 220之導電元件32(如銅柱或銲錫材料)，俾供接置如電路板之電子裝置4。
因此，本發明之製法係藉由該絕緣部21之第一側21a上形成一具有開口230之支撐件23，使該檢測裝置9能先對該無核心式之封裝基板2進行電測，以於進行封裝製程前，即可得知該封裝基板2之電性是否不良，因而能避免將良好的電子元件30設於不良之封裝基板2上之情況發生，故相較於習知技術，本發明之製法能避免電子封裝件(如第3C圖所示之態樣)因該基板本體2a之線路部22不良而報廢之問題，進而能降低產品損失，且能大幅降低生產成本。
再者，以電鍍製作該支撐件23並以化學蝕刻方式移除該支撐件23，會有以下優點：
第一、不會發生用以黏貼板材之黏著層殘留於該基板本體2a上之問題。
第二、沒有拆板時所產生之板破風險。應可理解地，即使以化學藥劑先洗除部分黏著層，仍需藉由外力分離該支撐件23，因而會有拉扯作用而造成破板之問題。
第三、不會於封裝製程中發生脫層之問題。具體地，若該支撐件23以黏著層黏貼於該基板本體2a上時，該基板本體2a於製作過程中經過多次熱製程，該黏著層中會有氣體，致使產生爆米花現象，導致該基板本體2a及該支撐件23之間會發生分離，不僅造成製程良率下降，且因厚度變厚，會無法進入製程機台中。
因此，相較於黏貼該支撐件23於該基板本體2a上之方式，以電鍍形成該支撐件23之方式更有利於產品之製作，且可提升產品之可靠度。
本發明提供一種電子封裝結構3，係包括：一封裝基板2以及接置於該封裝基板2上之至少一電子元件30，其中，該電子元件30係設於該絕緣部21之第二側21b上並電性連接該線路部22。
於一實施例中，該電子封裝結構3復包括用以包覆該電子元件30之包覆層31。
綜上所述，本發明之電子封裝結構及其封裝基板與製法，係在絕緣部上形成一具有開口之支撐件，使檢測裝置能於進行封裝製程前針對封裝基板進行電測，以得知該封裝基板之電性是否不良，因而能避免將良好的電子元件設於不良之封裝基板上之情況發生，故能避免電子產品因封裝基板線路不良而報廢之問題，進而能降低產品損失，且能大幅降低生產成本。
上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。

Claims (10)

  1. 一種封裝基板，係包括：絕緣部，係具有相對之第一側與第二側；線路部，係結合於該絕緣部中，並令部分該線路部外露於該絕緣部之第一側及第二側；以及支撐件，係設於該絕緣部之第一側上並具有複數外露部分該線路部之開口。
  2. 如申請專利範圍第1項所述之封裝基板，其中，該支撐件係為絕緣板材、半導體板材或金屬板材。
  3. 一種電子封裝結構，係包括：一如申請專利範圍第1項所述之封裝基板；以及電子元件，係設於該絕緣部之第二側上並電性連接該線路部。
  4. 如申請專利範圍第3項所述之電子封裝結構，其中，該支撐件係為絕緣板材、半導體板材或金屬板材。
  5. 如申請專利範圍第3項所述之電子封裝結構，復包括用以包覆該電子元件之包覆層。
  6. 一種電子封裝結構之製法，係包括：提供一如申請專利範圍第1項所述之封裝基板；對該封裝基板進行電性檢測，以令一檢測裝置電性連接外露於該絕緣部第二側之部分線路部與外露於該支撐件之複數開口之部分線路部；以及於完成電性檢測後，設置電子元件於該絕緣部之第二側上並電性連接該線路部。
  7. 如申請專利範圍第6項所述之電子封裝結構之製法，其中，該支撐件係為絕緣板材、半導體板材或金屬板材。
  8. 如申請專利範圍第6項所述之電子封裝結構之製法，其中，該支撐件係以電鍍方式形成於該絕緣部之第一側上。
  9. 如申請專利範圍第6項所述之電子封裝結構之製法，復包括形成包覆層於該絕緣部之第二側上以包覆該電子元件。
  10. 如申請專利範圍第6項所述之電子封裝結構之製法，復包括於設置該電子元件後，移除該支撐件。
TW106128426A 2017-08-22 2017-08-22 電子封裝結構及其封裝基板與製法 TW201913906A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW106128426A TW201913906A (zh) 2017-08-22 2017-08-22 電子封裝結構及其封裝基板與製法
CN201710826338.6A CN109427726A (zh) 2017-08-22 2017-09-14 电子封装结构及其封装基板与制法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW106128426A TW201913906A (zh) 2017-08-22 2017-08-22 電子封裝結構及其封裝基板與製法

Publications (1)

Publication Number Publication Date
TW201913906A true TW201913906A (zh) 2019-04-01

Family

ID=65514255

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106128426A TW201913906A (zh) 2017-08-22 2017-08-22 電子封裝結構及其封裝基板與製法

Country Status (2)

Country Link
CN (1) CN109427726A (zh)
TW (1) TW201913906A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI762885B (zh) * 2020-03-19 2022-05-01 恆勁科技股份有限公司 半導體封裝載板及其製法與封裝製程

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI679424B (zh) * 2019-03-29 2019-12-11 矽品精密工業股份有限公司 檢測裝置及其製法
TWI739182B (zh) 2019-10-24 2021-09-11 欣興電子股份有限公司 載板結構及其製作方法
CN113838766A (zh) * 2020-06-23 2021-12-24 祁昌股份有限公司 一种用于封装基板的同侧电性测量方法及一种封装基板

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1972554A (zh) * 2005-11-25 2007-05-30 全懋精密科技股份有限公司 薄型化电路板结构
KR101633398B1 (ko) * 2010-02-16 2016-06-24 삼성전자주식회사 랜드와 솔더 레지스트의 단차를 감소할 수 있는 랜드 그리드 어레이 패키지.
TW201349951A (zh) * 2012-05-24 2013-12-01 Kinsus Interconnect Tech Corp 線路積層板結構
TWI531038B (zh) * 2013-04-03 2016-04-21 Reinforced sheet support package structure

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI762885B (zh) * 2020-03-19 2022-05-01 恆勁科技股份有限公司 半導體封裝載板及其製法與封裝製程

Also Published As

Publication number Publication date
CN109427726A (zh) 2019-03-05

Similar Documents

Publication Publication Date Title
TWI570842B (zh) 電子封裝件及其製法
TWI533771B (zh) 無核心層封裝基板及其製法
JP5160498B2 (ja) 半導体装置
TW201913906A (zh) 電子封裝結構及其封裝基板與製法
TWI548043B (zh) 封裝結構及其製法
TWI487921B (zh) 半導體封裝件之測試方法
TW201603215A (zh) 封裝結構及其製法
TWI544593B (zh) 半導體裝置及其製法
TWI550814B (zh) 承載體、封裝基板、電子封裝件及其製法
TWI485815B (zh) 半導體封裝件及其製法
TWI591739B (zh) 封裝堆疊結構之製法
US20060097400A1 (en) Substrate via pad structure providing reliable connectivity in array package devices
TW201603216A (zh) 封裝結構及其製法
TWI762885B (zh) 半導體封裝載板及其製法與封裝製程
JP2715793B2 (ja) 半導体装置及びその製造方法
TWI471989B (zh) 半導體封裝件及其製法
TWI419278B (zh) 封裝基板及其製法
JP5732493B2 (ja) 半導体装置
TWI567843B (zh) 封裝基板及其製法
TW201628152A (zh) 電子封裝結構
TW201508877A (zh) 半導體封裝件及其製法
TWI665774B (zh) 電子封裝件及其製法
TWI435427B (zh) 半導體承載件暨封裝件及其製法
TWI607676B (zh) 封裝基板及其電子封裝件與製法
TWI596725B (zh) 封裝基板、封裝結構及其製作方法