KR101633398B1 - 랜드와 솔더 레지스트의 단차를 감소할 수 있는 랜드 그리드 어레이 패키지. - Google Patents

랜드와 솔더 레지스트의 단차를 감소할 수 있는 랜드 그리드 어레이 패키지. Download PDF

Info

Publication number
KR101633398B1
KR101633398B1 KR1020100013855A KR20100013855A KR101633398B1 KR 101633398 B1 KR101633398 B1 KR 101633398B1 KR 1020100013855 A KR1020100013855 A KR 1020100013855A KR 20100013855 A KR20100013855 A KR 20100013855A KR 101633398 B1 KR101633398 B1 KR 101633398B1
Authority
KR
South Korea
Prior art keywords
land
substrate
solder resist
grid array
semiconductor chip
Prior art date
Application number
KR1020100013855A
Other languages
English (en)
Other versions
KR20110094465A (ko
Inventor
이희철
정명기
염근대
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020100013855A priority Critical patent/KR101633398B1/ko
Priority to US13/024,785 priority patent/US9041181B2/en
Priority to CN201110038739.8A priority patent/CN102163579B/zh
Publication of KR20110094465A publication Critical patent/KR20110094465A/ko
Application granted granted Critical
Publication of KR101633398B1 publication Critical patent/KR101633398B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/0951—Function
    • H01L2224/09515—Bonding areas having different functions
    • H01L2224/09517—Bonding areas having different functions including bonding areas providing primarily mechanical support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/3351—Function
    • H01L2224/33515—Layer connectors having different functions
    • H01L2224/33517—Layer connectors having different functions including layer connectors providing primarily mechanical support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

랜드 그리드 어레이(Land Grid Array) 패키지 및 반도체 패키지에서 반도체 패키지 제조용 기판의 랜드 및 솔더 레지스트층의 단차를 감소시켜 반도체 칩의 가해지는 손상을 억제할 수 있는 랜드 그리드 어레이 패키지 및 반도체 패키지에 관해 개시한다. 이를 위해 본 발명은 랜드 그리드 어레이 패키지 혹은 반도체 패키지에 포함된 기판의 랜드 표면에 솔더 레지스트로 이루어지고, 기판의 밑면에 존재하는 솔더 레지스트층의 높이와 같거나 더욱 낮은 지지층을 별도로 형성한다. 따라서, 상기 지지층이 반도체 칩이 탑재된 기판이 휘어지는 것을 지지하여 반도체 칩의 크랙(crack)을 억제할 수 있다.

Description

랜드와 솔더 레지스트의 단차를 감소할 수 있는 랜드 그리드 어레이 패키지.{A land grid array package capable of decreasing a height difference between land and solder resist}
본 발명은 얇은 두께를 갖는 반도체 패키지에 관한 것으로, 더욱 상세하게는 반도체 패키지 제조용 기판에 있는 랜드와 솔더 레지스트 사이에 단차(height difference)가 발생하는 랜드 그리드 어레이 패키지(Land Grid Array Package)에 관한 것이다.
최근들어 반도체 패키지가 탑재되는 모바일 시스템 혹은 휴대용 컴퓨터 등이 더욱 작아지고 얇아짐에 따라, 반도체 패키지의 형태 역시 더욱 작고 얇아지는 형태로 변하고 있다. 이러한 얇고 작아진 반도체 패키지 중에서, 랜드 그리드 어레이 패키지(LGA package)는 BGA(Ball Grid Array) 패키지에서 솔더볼이 부착되지 않은 구조와 유사한 구조를 갖고 있다.
이로 인하여 랜드 그리드 어레이 패키지는, BGA 패키지보다 두께를 더욱 얇게 만들 수 있으며, 인쇄회로기판에 탑재시, 인체에 유해한 납을 포함하는 솔더볼을 사용하지 않고, 무연(lead free) 페이스트(paste)를 사용하여 탑재하는 것이 가능하다. 이로 인하여 반도체 패키지 제품이 환경에 미치는 영향에 대해 규제가 심한 국가에서는 랜드 그리드 어레이 패키지가 친환경 그린 제품(Green product)으로 각광을 받고 있다.
또한 랜드 그리드 어레이 패키지는, 인텔사나 AMD사의 마이크로 프로세서가 LGA 형태로 제조되고 있기 때문에 이미 그 신뢰성은 입증되었다고 볼 수 있으며, 다른 반도체 패키지와 비교하여 내부에 포함된 랜드 단자의 배치가 자유로우며, 인쇄회로기판에 탑재시 반도체 패키지의 높이를 다른 반도체 패키지보다 더욱 낮게 가져갈 수 있는 장점이 있다.
본 발명이 이루고자 하는 기술적 과제는, 반도체 패키지 제조용 기판에서 하부의 솔더 레지스트와 랜드의 단차가 발생하는 문제를 해결할 수 있는 랜드 그리드 어레이 패키지를 제공하는데 있다.
또한 본 발명이 이루고자 하는 다른 기술적 과제는 반도체 패키지 제조용 기판에서 하부의 솔더 레지스트와 랜드의 단차가 발생하는 문제를 해결할 수 있는 반도체 패키지를 제공하는데 있다.
또한 본 발명이 이루고자 하는 또 다른 기술적 과제는 반도체 패키지 제조용 기판에서 하부의 솔더 레지스트와 랜드의 단차가 발생하는 문제를 해결할 수 있는 전자 장치를 제공하는데 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 의한 랜드와 솔더 레지스트의 단차를 감소할 수 있는 랜드 그리드 어레이 패키지는, 하부면에 복수개의 랜드를 포함하는 반도체 패키지 제조용 기판과, 상기 기판의 상부면에 탑재된 반도체 칩과, 상기 반도체 칩과 상기 기판을 연결하는 연결수단과, 상기 기판의 하부면의 랜드 표면에 부분적으로 설치된 지지층을 구비하는 것을 특징으로 한다.
본 발명의 바람직한 실시예에 의하면, 상기 지지층은 재질이 솔더 레지스트인 것이 적합하고, 높이가 상기 기판의 하부면에 있는 솔더 레지스트와 같거나 더 낮은 것이 적합하다.
또한 본 발명의 바람직한 실시예에 의하면, 상기 지지층은 검사용 단자가 접촉할 수 있는 공간을 개방시키는 구조인 것이 적합하고, 상기 기판 하부면의 솔더 레지스트와 연결되거나, 혹은 연결되지 않고 독립적으로 존재할 수 있다. 그리고 상기 지지층은, 분리된 복수개의 구조이거나, 복수개의 서로 연결된 구조일 수 있다.
바람직하게는, 상기 랜드는 솔더 레지스트에 의해 개방된 폭이 0.7㎜ 이상인 것이 적합하고, 상기 반도체 칩은, 밑면이 연마된 구조이고 두께가 50~150㎛ 범위인 것이 적합하고, 상기 연결수단은 와이어 혹은 범프인 것이 적합하다.
본 발명의 바람직한 실시예에 의한 랜드와 솔더 레지스트의 단차를 감소할 수 있는 랜드 그리드 어레이 패키지는, 상기 기판의 상부면과 상기 반도체 칩을 밀봉하는 봉지재를 더 구비할 수 있다.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 다른 실시예에 의한 랜드와 솔더 레지스트의 단차를 감소할 수 있는 반도체 패키지는, 하부면에 복수개의 랜드를 포함하는 반도체 패키지 제조용 기판과, 상기 기판의 상부면에 탑재된 반도체 칩과, 상기 기판의 상부면과 상기 반도체 칩을 밀봉하는 봉지재와, 상기 반도체 칩과 상기 기판을 연결하는 연결수단과, 상기 기판의 하부면의 랜드 표면에 부분적으로 설치된 지지층을 구비하는 것을 특징으로 한다.
본 발명의 바람직한 실시예에 의하면, 상기 반도체 패키지의 지지층은 재질이 솔더 레지스트인 것이 적합하고, 높이가 상기 기판의 하부면에 있는 솔더 레지스트와 같거나 더 낮은 것이 적합하다.
바람직하게는, 상기 랜드는 솔더 레지스트에 의해 개방된 폭이 0.7㎜ 이상인 것이 적합하고, 상기 반도체 칩은, 밑면이 연마된 구조이고 두께가 50~150㎛ 범위인 것이 적합하다.
상기 또 다른 기술적 과제를 달성하기 위한 본 발명의 또 다른 실시예에 의한 랜드와 솔더 레지스트의 단차를 감소할 수 있는 전자 장치는, 전자 장치 본체와, 상기 전자 장치 본체에 포함된 전자 장치 구동용 인쇄회로기판과, 상기 인쇄회로기판에 탑재된 엘 지 에이(LGA) 패키지를 포함하는 전자 장치에 있어서, 상기 엘 지 에이 패키지는, 하부면에 복수개의 랜드를 포함하는 반도체 패키지 제조용 기판과, 상기 기판의 상부면에 탑재된 반도체 칩과, 상기 기판의 상부면과 상기 반도체 칩을 밀봉하는 봉지재와, 상기 반도체 칩과 상기 기판을 연결하는 연결수단과, 상기 기판의 하부면의 랜드 표면에 부분적으로 설치된 지지층을 구비하는 것을 특징으로 한다.
본 발명의 바람직한 실시예에 의하면, 상기 전자장치에 있는 지지층은 재질이 솔더 레지스트인 것이 적합하고, 높이가 상기 기판의 하부면에 있는 솔더 레지스트와 같거나 더 낮은 것이 적합하다.
도 1은 본 발명은 본 발명의 바람직한 실시예에 의한 랜드 그리드 어레이 패키지(LGA Package)의 단면도이다.
도 2는 상기 랜드 그리드 어레이 패키지에서 지지층이 없는 상태를 보여주는 평면도 및 단면도이다.
도 3은 도 2에서 외부에 압력이 가해질 경우 반도체 칩에 발생하는 손상을 설명하는 단면도이다.
도 4는 반도체 칩의 두께 변화에 따라 반도체 칩의 스트레스를 시뮬레이션한 그래프이다.
도 5는 랜드가 솔더 레지스트에 의해 개방된 크기 변화에 따라 반도체 칩의 스트레스를 시뮬레이션한 그래프이다.
도 6은 도 1의 A 부분을 확대한 단면도이다.
도 7은 도6에서 지지층의 형태를 보여주는 평면도이다.
도 8은 도 1의 A 부분을 확대한 다른 단면도이다.
도 9는 도 8에서 지지층의 형태를 보여주는 평면도이다.
도 10은 도 1의 A 부분을 확대한 또 다른 단면도이다.
도 11은 도 10에서 지지층의 형태를 보여주는 평면도이다.
도 12는 도 1의 A 부분을 확대한 또 다른 단면도이다.
도 13은 도 12에서 지지층의 형태를 보여주는 평면도이다.
도 14는 본 발명의 바람직한 실시예에 의한 랜드와 솔더 레지스트의 단차를 감소할 수 있는 랜드 그리드 어레이 패키지가 적용된 전자장치의 블록도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 아래의 상세한 설명에서 개시되는 실시예는 본 발명을 한정하려는 의미가 아니라, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자에게, 본 발명의 개시가 실시 가능한 형태로 완전해지도록 발명의 범주를 알려주기 위해 제공되는 것이다.
도 1은 본 발명은 본 발명의 바람직한 실시예에 의한 랜드 그리드 어레이 패키지(LGA Package)의 단면도이다.
도 1을 참조하면, 본 발명의 바람직한 실시예에 의한 랜드 그리드 어레이 패키지(100)는, 하부면에 복수개의 랜드(104)를 포함하는 반도체 패키지 제조용 기판(110)을 포함한다. 상기 기판(110)은, 절연재질의 본체에 상부면에는 와이어(114)가 연결될 수 있는 본드 핑거(bond finger, 102)가 형성되고, 하부면에는 반도체 패키지가 탑재되는 인쇄회로기판과의 연결을 위한 랜드(104)가 형성되어 있다. 여기서 랜드 그리드 어레이 패키지(100)와 인쇄회로기판(미도시)과의 연결을 무연(Lead free) 페이스트(paste)를 사용하여 친환경적으로 탑재할 수 있다. 상기 랜드(104) 및 본드 핑거(102)는 기판(110) 내부에서 관통홀(105)을 통해 서로 연결되어 있다. 또한 랜드(104) 및 본드 핑거(102)가 마련된 기판(110)의 표면은 솔더 레지스트(106)로 덮여 보호된다.
또한, 본 발명의 바람직한 실시예에 의한 랜드 그리드 어레이 패키지(100)는, 상기 기판(110)의 상부면에 탑재된 반도체 칩(108)을 포함한다. 상기 반도체 칩(108)은 밑면이 백 그라인딩(back grinding)을 통해 연마된 구조인 것이 적합하고, 반도체 칩(108)의 두께는, 50~150㎛ 범위로 크랙(crack)에 취약할수록 본 발명의 효과는 더욱 증가될 수 있다. 상기 반도체 칩(108)은 밑면에 부착된 다이접착필름(DAF: Die attach Film)을 통하여 상기 기판(110)에 탑재된다. 하지만, 상기 반도체 칩(108)의 상부면에 연결수단인 범프(bump)를 형성하여 탑재하는 방식으로 변형할 수도 있다. 상기 반도체 칩(108)은 메모리 기능의 반도체 소자, 로직 기능의 반도체 소자, 컨트롤러 혹은 마이크로 프로세서 기능의 반도체 소자일 수 있다.
그리고, 본 발명의 바람직한 실시예에 의한 랜드 그리드 어레이 패키지(100)는, 상기 반도체 칩(108)과 상기 기판(110)을 연결하는 연결수단, 예컨대 와이어(114)를 포함한다. 본 실시예에서는 와이어(114)를 연결수단으로 예시적으로 도시하였으나, 이는 위에서 설명된 반도체 칩(108)에 형성된 범프(bump)를 사용하여 반도체 칩(108)과 기판(110)을 전기적으로 연결할 수도 있다.
본 발명의 바람직한 실시예에 의한 랜드 그리드 어레이 패키지(100)는, 상기 기판(110)의 상부면과 상기 반도체 칩(108)과 상기 연결수단인 와이어(114)를 밀봉시켜 보호하는 봉지재(116)를 포함한다. 이러한 봉지재(116)는 에폭시 몰드 컴파운드(EMC: Epoxy Mold Compound)와 같은 수지 소재를 사용할 수 있다. 또한 상기 봉지재(116)는 에폭시 몰드 컴파운드 대신 메탈 캡(metal cap)을 사용하는 방식으로 변형할 수도 있으며, 범프(bump)를 연결수단으로 사용할 경우, 반도체 칩(108)의 측면만을 밀봉하는 형태로 변형될 수도 있다.
마지막으로 본 발명의 바람직한 실시예에 의한, 랜드 그리드 어레이 패키지(100)는, 상기 랜드(104) 표면에 부분적으로 설치된 지지층(118)을 포함한다. 상기 지지층(118)에 대해서는 추후에 도면을 참조하여 상세히 설명한다.
한편, 본 발명의 바람직한 실시예에 의한 랜드 그리드 어레이 패키지(100)는, 랜드 그리드 어레이 패키지 외에 얇은 두께를 갖는 다른 종류의 반도체 패키지, 예컨대 BGA 패키지 플립 칩 패키지 등에도 랜드 표면에 지지층(118)을 별도로 형성하여 적용시킬 수 있다.
도 2는 상기 랜드 그리드 어레이 패키지에서 지지층이 없는 상태를 보여주는 평면도 및 단면도이고, 도 3은 도 2에서 외부에 압력이 가해질 경우 반도체 칩에 발생하는 손상을 설명하는 단면도이다.
도 2 및 도 3을 참조하면, 상기 랜드(104)는 솔더 레지스트(106)에 의해 개방되고, 상기 랜드(104)의 표면에는 다른 구조물이 설치되어 있지 않다. 그 이유는, 랜드 그리드 어레이 패키지(100)의 제조가 완료된 후, 전기적 검사 공정에서 연결 단자인 포고핀(POGO pin)의 안정적인 접촉을 위해서이고, 또 다른 이유는, 랜드 그리드 어레이 패키지(100)의 제조가 완료된 후, 인쇄회로기판에 탑재시 무연 페이스트(lead free paste)와의 안정적인 접착을 위해서이다.
하지만, 랜드를 개방하는 폭(도3의 W1)이 넓고, 상기 기판(110) 하부면의 랜드(104)와 솔더 레지스트(106)와의 단차(D1)가 수십 ㎛으로 커질 경우, 반도체 칩(110)을 기판(110)에 탑재하는 다이접착 공정 이후, 몰딩 공정(molding process) 및 기타 다른 취급 과정에서 랜드(104)와 솔더 레지스트(106)에 단차가 있는 영역에 스트레스가 집중될 수 있다. 이러한 스트레스는 기판(110)이 휘어지는 원인이 되며, 이러한 기판(110)의 휘어짐은 기판(110) 위에 탑재된 반도체 칩(108)에 손상을 가할 수 있다. 도3의 B는 랜드(104)와 솔더 레지스트(106)의 단차가 있는 영역과 수직한 부분에서 반도체 칩(108)에 크랙 결함(B)을 발생한 것을 보여준다. 이러한 크랙 결함(B)은 랜드 그리드 어레이 패키지(100) 제조공정에서 치명적인 공정 불량이 된다.
도 4는 반도체 칩의 두께 변화에 따라 반도체 칩의 스트레스를 시뮬레이션한 그래프이고, 도 5는 랜드가 솔더 레지스트에 의해 개방된 크기 변화에 따라 반도체 칩의 스트레스를 시뮬레이션한 그래프이다.
도 4 및 도 5를 참조하면, 도 4의 X축은 반도체 칩의 두께를 가리키고 단위는 [㎛]이고, Y축은 반도체 칩에 가해지는 스트레스를 가리키고 단위는 [MPa]이다. 또한 도 5의 X축은 반도체 칩에서 솔더 레지스터에 의해 랜드가 개방된 폭(도3의 W1)을 가리키고 단위는 [㎜]이고, Y축은 반도체 칩에 가해지는 스트레스를 가리키고 단위는 [MPa]이다. 상기 시뮬레이션 결과, 약 100 MPa 이상의 스트레스가 반도체 칩이 탑재된 기판에 가해질 경우, 반도체 칩에 크랙 결함이 발생할 수 있는 것으로 파악되었다. 현재 상기 시뮬레이션 결과로부터 반도체 칩의 두께가 150㎛ 이상일 때는 실제 크랙 불량이 거의 발생하지 않는 것으로 나타났으며, 솔더 레지스터에 의한 랜드의 개방 폭(도3의 W1)이 0.7㎜ 이하에서는 크랙 불량이 거의 발생하지 않는 것으로 나타났다.
따라서, 본원발명의 반도체 패키지 혹은 랜드 그리드 어레이 패키지는, 반도체 칩의 두께가 150㎛ 이하일 때, 구체적으로는 50~150㎛ 범위에서 효과가 증가될 수 있으며, 솔더 레지스터에 의해 개방되는 랜드의 폭이 0.7㎜ 이상에서 효과가 증가될 수 있음을 알 수 있다.
도 6은 도 1의 A 부분을 확대한 단면도이고, 도 7은 도6에서 지지층의 형태를 보여주는 평면도이다.
도 6 및 도 7을 참조하면, 본 발명의 바람직한 실시예에 의한 랜드 그리드 어레이 패키지는, 솔더 레지스트(106)에 의해 개방되는 랜드(104)의 표면에 부분적으로 랜드(104)를 덮는 지지층(118A)이 형성되어 있으며, 상기 지지층(118A)의 형태는 원형 고리 모양이다. 상기 지지층(118A)은 반도체 패키지 제조용 기판(110)을 제조할 때, 솔더 레지스트를 사용하여 간단히 형성할 수 있다. 또한 상기 지지층(118A)의 높이는 기판의 밑면에 있는 솔더 레지스트(106)와 같거나 더 낮게 설계하는 것이 적합하다. 따라서, 몰딩 공정이나, 기타 랜드 그리드 어레이 패키지를 취급하는 공정에서 휘어짐(bending)이 발생할 경우, 상기 지지층(118A)이 반도체 칩에 손상이 발생하기 쉬운 영역을 밑면에서 받쳐주기 때문에 반도체 칩에 크랙 결함이 발생하는 것을 억제할 수 있다.
여기서 상기 지지층(118A)은 솔더 레지스트 대신에 에폭시 몰드 컴파운드(EMC)와 같은 수지 재질을 사용하여 형성할 수도 있으며, 그 모양은 여러 가지로 변형이 가능하다. 일 예로, 도 7의 (a)에 있는 118A와 같이 기판 밑면에 있는 솔더 레지스트(106)와 분리되어 별개로 존재하도록 설계할 수 있으며, 도 7의 (b)에 있는 118B와 같이 솔더 레지스트(106)와의 연결부(120)를 통해 존재하도록 설계할 수 있다.
한편, 랜드 그리드 어레이 패키지나, 기타 다른 종류의 반도체 패키지는, 패키징 공정이 끝난 후, 상기 랜드(104) 영역을 통해 반도체 패키지의 전기적 기능을 점검하는 최종 검사(electrical final test)가 이루어진다. 따라서 상기 지지층(118A)은 전기적 검사공정의 연결단자인 포고 핀(POGO pin)이 연결될 수 있는 공간을 개방시켜야 한다. 도 7의 경우, 지지층(118A, 118B)의 중간에 있는 영역(122A)을 통해 전기적 검사공정의 연결단자를 접촉시킬 수 있다.
도 8은 도 1의 A 부분을 확대한 다른 단면도이고, 도 9는 도 8에서 지지층의 형태를 보여주는 평면도이다.
도 8 및 도 9를 참조하면, 도 6의 경우는 지지층(118A)이 가운데가 비어 있는 형태였으나, 도 8 및 도 9는 지지층(118C)이 원형 형태이다. 따라서, 패키징 공정이 완료된 후, 상기 랜드(104) 영역을 통해 반도체 패키지의 전기적 기능 검사를 수행할 때, 지지층(118C)의 외곽에 개방된 부분(122B)을 통해 전기적 기능 검사의 연결단자인 포고핀을 접촉시킬 수 있다. 즉, 포고핀의 모양에 따라 상기 지지층(118C)을 다양한 형태로 변화시키는 것이 가능하다.
도 10은 도 1의 A 부분을 확대한 또 다른 단면도이고, 도 11은 도 10에서 지지층의 형태를 보여주는 평면도이다.
도 10 및 도 11을 참조하면, 본 실시예에 의한 랜드 그리드 어레이 패키지의 다른 형태의 지지층(118D)은, 솔더 레지스트로 이루어진 지지층을 연결구조로 형성하고 가급적 면적을 넓게 형성하여, 내부에 사각형의 개방 영역(122C)을 설치한 구조이다. 따라서 패키지 공정이 완료된 후, 상기 랜드(104) 영역을 통해 반도체 패키지의 전기적 기능 검사를 수행할 때, 상기 개방영역(122C)에 연결단자인 포고핀을 접촉시켜 전기적 기능 검사를 수행할 수 있다.
도 12는 도 1의 A 부분을 확대한 또 다른 단면도이고, 도 13은 도 12에서 지지층의 형태를 보여주는 평면도이다.
도 12 내지 도 13을 참조하면, 지금까지의 지지층의 구조는 랜드(104) 표면에서 하나로 연결된 구조였으나, 본 실시예에 랜드 그리드 어레이 패키지의 지지층(118E)은, 분리된 4개의 사각형으로 이루어진 지지층(118E)으로써, 지지층끼리 서로 연결되지 않고 독립적으로 랜드(104) 표면에 존재하도록 설치되어 있다. 따라서 전기적 기능 검사시 포고핀의 접촉을 위해 개방되는 영역은, 지지층(118E)의 중앙부(122A) 혹은 지지층(118E)의 외곽부(122B) 중에 임의로 선택이 가능하다.
도 14는 본 발명의 바람직한 실시예에 의한 랜드와 솔더 레지스트의 단차를 감소할 수 있는 랜드 그리드 어레이 패키지가 적용된 전자장치의 블록도이다.
도 14를 참조하면, 전자 장치(600)는, 제어기(610), 입/출력 장치(620), 메모리 장치(630) 및 인터페이스(640)를 포함할 수 있다. 상기 전자 장치(600)는 모바일 시스템 또는 정보를 전송하거나 전송받는 시스템일 수 있다. 상기 모바일 시스템은 PDA(personal digital assistant), 휴대용 컴퓨터(portable computer), 웹 타블렛(web tablet), 무선 전화(wireless phone), 휴대 전화(mobile phone), 디지털 뮤직 플레이어(digital music player)일 수 있다.
상기 제어기(610)는 프로그램을 실행하고, 상기 전자 장치(600)를 제어하는 역할을 할 수 있다. 상기 제어기(610)는, 예를 들면, 마이크로프로세서(microprocessor), 디지털 신호 처리기(digital signal processor), 마이크로컨트롤러(microcontroller) 또는 이와 유사한 장치일 수 있다. 상기 입/출력 장치(620)는 전자 장치(600)의 데이터를 입력 또는 출력하는데 이용될 수 있다. 전자 장치(600)는 상기 입/출력 장치(620)를 이용하여 외부 장치, 예컨대 개인용 컴퓨터 또는 네트워크에 연결되어, 외부 장치와 서로 데이터를 교환할 수 있다. 상기 입/출력 장치(620)는, 예를 들어 키패드(keypad), 키보드(keyboard) 또는 표시장치(display)일 수 있다. 상기 메모리 장치(630)는 제어기(610)의 동작을 위한 코드 및/또는 데이터를 저장하거나 혹은 제어기(610)에서 처리된 데이터를 저장할 수 있다. 상기 메모리 장치(630) 혹은 제어기(610)는 본 발명의 실시예들 중 어느 하나에 따른 전자 장치 구동용 인쇄회로기판에 탑재된 랜드 그리드 어레이 패키지(100) 혹은 반도체 패키지일 수 있다.
상기 인터페이스(640)는 상기 전자 장치(600)와 외부의 다른 장치 사이의 데이터 전송통로일 수 있다. 제어기(610), 입/출력 장치(620), 메모리 장치(630) 및 인터페이스(640)는 버스(650)를 통하여 서로 통신할 수 있다. 예를 들어, 이러한 전자 장치(600)는 모바일 폰(mobile phone), MP3 플레이어, 네비게이션(navigation), 휴대용 멀티미디어 재생기(portable multimedia player, PMP), 솔리드 스테이트 드라이브(SSD) 또는 가전 제품(household appliances)에 이용될 수 있다. 선택적으로, 상기 전자 장치(600)는 데스크탑 컴퓨터, 노트북 컴퓨터, MP3 플레이어, 휴대용 멀티미디어 플레이어(PMP: portable multimedia player), 길 안내 시스템(navigation system), 전자 사전, 외장 기억장치, 휴대전화, 의료 기기, 영상 재생 장치, 평판 표시 장치, 감시 카메라 시스템, 또는 데이터베이스 서버일 수 있다.
따라서, 상술한 본 발명에 따르면, 랜드 그리드 어레이 패키지와 같은 반도체 패키지를 제조하는 과정에서, 반도체 패키지 제조용 기판의 솔더 레지스트와 랜드 사이에 단차로 인하여 발생하는 문제점을 지지층을 통하여 보완함으로써, 몰딩 공정과 같은 단위 공정 혹은 반도체 패키지를 취급하는 과정에서 반도체 칩에서 발생할 수 있는 크랙 불량(crack defect)을 억제할 수 있다.
본 발명은 상기한 실시예에 한정되지 않으며, 본 발명이 속한 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 많은 변형이 가능함이 명백하다.
본 발명의 산업상 이용 가능 분야는, 반도체 소자, 반도체 패키지에 적용이 가능하며, 더욱 상세하게는 랜드 그리드 어레이 패키지에 적용이 가능하다.
100: 랜드 그리드 어레이 패키지 혹은 반도체 패키지,
102: 본드 핑거(bond finger), 104: 랜드(land),
106: 솔더 레지스트, 108: 반도체 칩,
110: 반도체 패키지 제조용 기판, 112: 다이접착필름(DAF),
114: 연결수단, 116: 봉지재.

Claims (10)

  1. 하부면에 복수개의 랜드를 포함하는 반도체 패키지 제조용 기판;
    상기 기판의 상부면에 탑재된 반도체 칩;
    상기 반도체 칩과 상기 기판을 연결하는 연결수단; 및
    상기 기판의 하부면의 랜드 표면에 부분적으로 설치된 지지층을 구비하고,
    상기 지지층은, 검사용 단자가 접촉할 수 있는 공간을 개방시키는 구조이며,
    상기 랜드는 솔더 레지스트에 의해 개방된 폭이 0.7㎜ 내지 1.4㎜인 것을 특징으로 하는 랜드와 솔더 레지스트의 단차를 감소할 수 있는 랜드 그리드 어레이 패키지.
  2. 제1항에 있어서,
    상기 지지층은, 재질이 솔더 레지스트인 것을 특징으로 하는 랜드와 솔더 레지스트의 단차를 감소할 수 있는 랜드 그리드 어레이 패키지.
  3. 제1항에 있어서,
    상기 지지층은, 높이가 상기 기판의 하부면에 있는 솔더 레지스트와 같거나 더 낮은 것을 특징으로 하는 랜드와 솔더 레지스트의 단차를 감소할 수 있는 랜드 그리드 어레이 패키지.
  4. 삭제
  5. 삭제
  6. 제1항에 있어서,
    상기 반도체 칩은, 밑면이 연마된 구조이고 두께가 50~150㎛ 범위인 것을 특징으로 하는 랜드와 솔더 레지스트의 단차를 감소할 수 있는 랜드 그리드 어레이 패키지.
  7. 제1항에 있어서,
    상기 연결수단은 와이어인 것을 특징으로 하는 특징으로 하는 랜드와 솔더 레지스트의 단차를 감소할 수 있는 랜드 그리드 어레이 패키지.
  8. 제1항에 있어서,
    상기 랜드 표면에 부분적으로 설치된 지지층은,
    상기 기판 하부면의 솔더 레지스트와 연결된 것을 특징으로 하는 랜드와 솔더 레지스트의 단차를 감소할 수 있는 랜드 그리드 어레이 패키지.
  9. 제1항에 있어서,
    상기 랜드 표면에 부분적으로 설치된 지지층은,
    상기 기판 하부면의 솔더 레지스트와 연결되지 않고 독립적으로 존재하는 것을 특징으로 하는 랜드와 솔더 레지스트의 단차를 감소할 수 있는 랜드 그리드 어레이 패키지.
  10. 하부면에 복수개의 랜드를 포함하는 반도체 패키지 제조용 기판;
    상기 기판의 상부면에 탑재된 반도체 칩;
    상기 기판의 상부면과 상기 반도체 칩을 밀봉하는 봉지재;
    상기 반도체 칩과 상기 기판을 연결하는 연결수단; 및
    상기 기판의 하부면의 랜드 표면에 부분적으로 설치된 지지층을 구비하고,
    상기 지지층은, 검사용 단자가 접촉할 수 있는 공간을 개방시키는 구조이며,
    상기 랜드는 솔더 레지스트에 의해 개방된 폭이 0.7㎜ 내지 1.4㎜인 것을 특징으로 하는 랜드와 솔더 레지스트의 단차를 감소할 수 있는 반도체 패키지.
KR1020100013855A 2010-02-16 2010-02-16 랜드와 솔더 레지스트의 단차를 감소할 수 있는 랜드 그리드 어레이 패키지. KR101633398B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020100013855A KR101633398B1 (ko) 2010-02-16 2010-02-16 랜드와 솔더 레지스트의 단차를 감소할 수 있는 랜드 그리드 어레이 패키지.
US13/024,785 US9041181B2 (en) 2010-02-16 2011-02-10 Land grid array package capable of decreasing a height difference between a land and a solder resist
CN201110038739.8A CN102163579B (zh) 2010-02-16 2011-02-16 能够减小焊盘与阻焊剂之间高度差的焊盘栅格阵列封装

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100013855A KR101633398B1 (ko) 2010-02-16 2010-02-16 랜드와 솔더 레지스트의 단차를 감소할 수 있는 랜드 그리드 어레이 패키지.

Publications (2)

Publication Number Publication Date
KR20110094465A KR20110094465A (ko) 2011-08-24
KR101633398B1 true KR101633398B1 (ko) 2016-06-24

Family

ID=44369073

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100013855A KR101633398B1 (ko) 2010-02-16 2010-02-16 랜드와 솔더 레지스트의 단차를 감소할 수 있는 랜드 그리드 어레이 패키지.

Country Status (3)

Country Link
US (1) US9041181B2 (ko)
KR (1) KR101633398B1 (ko)
CN (1) CN102163579B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011113523A1 (de) * 2011-09-15 2013-03-21 Giesecke & Devrient Gmbh Kontaktierung von Speicherkarten
JP2013149674A (ja) * 2012-01-17 2013-08-01 Denso Corp モールドパッケージおよびその製造方法
TW201913906A (zh) * 2017-08-22 2019-04-01 矽品精密工業股份有限公司 電子封裝結構及其封裝基板與製法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020033378A1 (en) 2000-07-31 2002-03-21 Ngk Spark Plug Co., Ltd. Printed wiring substrate and method for fabricating the same
JP2006344824A (ja) * 2005-06-09 2006-12-21 Nec Electronics Corp 半導体装置および半導体装置の製造方法
KR100664500B1 (ko) * 2005-08-09 2007-01-04 삼성전자주식회사 돌기부를 갖는 메탈 랜드를 구비하는 인쇄회로기판 및 그의제조방법

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08107264A (ja) * 1994-10-03 1996-04-23 Hitachi Ltd 高密度配線板及びその製造方法
JPH1022589A (ja) * 1996-04-29 1998-01-23 Ibiden Co Ltd 電子部品搭載用基板及びその製造方法
TW429492B (en) * 1999-10-21 2001-04-11 Siliconware Precision Industries Co Ltd Ball grid array package and its fabricating method
JP2001267463A (ja) * 2000-03-17 2001-09-28 Nec Yamaguchi Ltd 半導体装置基板及び半導体装置の製造方法
JP2001339011A (ja) * 2000-03-24 2001-12-07 Shinko Electric Ind Co Ltd 半導体装置およびその製造方法
JP2002290031A (ja) * 2001-03-23 2002-10-04 Ngk Spark Plug Co Ltd 配線基板およびその製造方法
JP3938742B2 (ja) * 2002-11-18 2007-06-27 Ｎｅｃエレクトロニクス株式会社 電子部品装置及びその製造方法
US20050230821A1 (en) * 2004-04-15 2005-10-20 Kheng Lee T Semiconductor packages, and methods of forming semiconductor packages
JP4447428B2 (ja) * 2004-10-19 2010-04-07 新光電気工業株式会社 光導波路の製造方法
JP2007027287A (ja) * 2005-07-14 2007-02-01 Renesas Technology Corp 半導体装置およびその製造方法
JP4907178B2 (ja) * 2006-01-26 2012-03-28 パナソニック株式会社 半導体装置およびそれを備えた電子機器
KR100823224B1 (ko) 2006-08-02 2008-04-18 주식회사 심텍 마이크로 범프를 형성하는 반도체 패키지 인쇄회로기판 및 그 제조 방법
TWI334643B (en) * 2007-04-11 2010-12-11 Nan Ya Printed Circuit Board Corp Solder pad and method of making the same
KR20090039269A (ko) 2007-10-18 2009-04-22 삼성전자주식회사 반도체 패키지용 회로기판, 반도체 패키지 및 이를 갖는반도체 모듈
CN102612265B (zh) * 2007-11-01 2016-05-11 大日本印刷株式会社 内置元件电路板、内置元件电路板的制造方法
JP5113114B2 (ja) * 2009-04-06 2013-01-09 新光電気工業株式会社 配線基板の製造方法及び配線基板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020033378A1 (en) 2000-07-31 2002-03-21 Ngk Spark Plug Co., Ltd. Printed wiring substrate and method for fabricating the same
JP2006344824A (ja) * 2005-06-09 2006-12-21 Nec Electronics Corp 半導体装置および半導体装置の製造方法
KR100664500B1 (ko) * 2005-08-09 2007-01-04 삼성전자주식회사 돌기부를 갖는 메탈 랜드를 구비하는 인쇄회로기판 및 그의제조방법

Also Published As

Publication number Publication date
US20110198744A1 (en) 2011-08-18
US9041181B2 (en) 2015-05-26
KR20110094465A (ko) 2011-08-24
CN102163579B (zh) 2015-07-08
CN102163579A (zh) 2011-08-24

Similar Documents

Publication Publication Date Title
US8253232B2 (en) Package on package having a conductive post with height lower than an upper surface of an encapsulation layer to prevent circuit pattern lift defect and method of fabricating the same
US7298033B2 (en) Stack type ball grid array package and method for manufacturing the same
KR101906269B1 (ko) 반도체 패키지 및 그 제조 방법
JP2016535463A (ja) 垂直コラムを有するオーバラップ形スタック化ダイパッケージ
US7372133B2 (en) Microelectronic package having a stiffening element and method of making same
KR20100046760A (ko) 반도체 패키지
KR20060133496A (ko) 적층 칩 스케일 패키지를 구비한 모듈 및 그 제작 방법
JP2007123454A (ja) 半導体装置及びその製造方法
KR20120077510A (ko) 인쇄회로기판 및 이를 포함하는 반도체 패키지
TW201705429A (zh) 堆疊封裝以及製造該堆疊封裝的方法
KR20140130922A (ko) 반도체 패키지 및 그 제조 방법
KR20130084866A (ko) 양면이 몰딩된 반도체 패키지
KR20130022821A (ko) 스택 패키지 및 그의 제조 방법
KR101633398B1 (ko) 랜드와 솔더 레지스트의 단차를 감소할 수 있는 랜드 그리드 어레이 패키지.
KR102561718B1 (ko) 인터포저 지지 구조 메커니즘을 갖는 집적 회로 패키징 시스템 및 그 제조 방법
US20080009104A1 (en) Semiconductor package having electromagnetic interference shielding and fabricating method thereof
US20070246814A1 (en) Ball Grid array package structure
US6700190B2 (en) Integrated circuit device with exposed upper and lower die surfaces
KR20140066518A (ko) 반도체 장치 및 그 제조 방법
KR101999114B1 (ko) 반도체 패키지
KR20140148273A (ko) 반도체 패키지 및 그 제조 방법
US9236337B2 (en) Semiconductor package including a substrate having a vent hole
US10037954B2 (en) Chip with I/O pads on peripheries and method making the same
KR102276477B1 (ko) 오버행부를 갖는 반도체 패키의 제조방법
CN112447690B (zh) 天线置顶的半导体封装结构

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant