KR100823224B1 - 마이크로 범프를 형성하는 반도체 패키지 인쇄회로기판 및 그 제조 방법 - Google Patents

마이크로 범프를 형성하는 반도체 패키지 인쇄회로기판 및 그 제조 방법 Download PDF

Info

Publication number
KR100823224B1
KR100823224B1 KR1020060073015A KR20060073015A KR100823224B1 KR 100823224 B1 KR100823224 B1 KR 100823224B1 KR 1020060073015 A KR1020060073015 A KR 1020060073015A KR 20060073015 A KR20060073015 A KR 20060073015A KR 100823224 B1 KR100823224 B1 KR 100823224B1
Authority
KR
South Korea
Prior art keywords
bump
micro
printed circuit
dry film
forming
Prior art date
Application number
KR1020060073015A
Other languages
English (en)
Other versions
KR20080012045A (ko
Inventor
차상석
오영진
Original Assignee
주식회사 심텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 심텍 filed Critical 주식회사 심텍
Priority to KR1020060073015A priority Critical patent/KR100823224B1/ko
Publication of KR20080012045A publication Critical patent/KR20080012045A/ko
Application granted granted Critical
Publication of KR100823224B1 publication Critical patent/KR100823224B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 NSMD(Non-Solder Mask Defined) 또는 SMD(Solder Mask Defined) 디자인의 반도체 패키지 인쇄회로기판에 있어서, 상기 기판의 솔더볼 랜드, 범프 패드 및 본드 핑거에 별도의 마이크로 범프를 형성하여 기존의 솔더볼과 SOP(Solder On Pad)의 접합에 있어 계면 응집력 향상을 도모하는 것이다.
따라서 본 발명은 마이크로 범프 형성을 위해서 인쇄회로원판에 마이크로 범프 이미지를 형성하기 위해 솔더볼 랜드, 범프 패드 및 본드 핑거 지역에 감광성의 드라이 필름을 형성하고 노광 및 현상을 통해 마이크로 범프 랜드를 형성한 후, 그 상태에서 전기적인 방법으로 동 도금하여 일정두께로 마이크로 범프를 형성한다. 그리고 동 도금 완료 후에 남아있는 드라이 필름을 박리하면 필요한 원통형의 마이크로 범프 형상이 만들어지는 것이다.
솔더볼, 마이크로 범프, 반도체, 패키지, 인쇄회로기판

Description

마이크로 범프를 형성하는 반도체 패키지 인쇄회로기판 및 그 제조 방법{Semiconductor package printed circuit substrate and fabrication mothod thereof forming micro bump}
삭제
삭제
삭제
삭제
도 1은 종래 기술에 의한 반도체 패키지 인쇄회로기판의 제조방법을 설명하기 위해 도시한 도면.
도 2는 본 발명에 따른 마이크로 범프를 형성하는 반도체 패키지 인쇄회로기판을 나타내는 도면.
도 3은 본 발명에 따른 마이크로 범프를 형성하는 반도체 패키지 인쇄회로기판의 제조 방법의 순서를 나타내는 흐름도.
도 4a 내지 4j는 본 발명에 따른 마이크로 범프를 형성하는 반도체 패키지 인쇄회로기판의 제조 방법으로 제조하는 반도체 패키지 인쇄회로기판의 형성과정을 나타내는 단면도.
**도면의 주요 부분에 대한 부호의 설명**
1 : 라미네이트 2 : 패드
3 : 금도금층 4 : 금속배선
5 : 솔더마스크 6 : 솔더볼
10 : 인쇄회로원판 20 : 드라이 필름
30 : 롤러 40 : 노광용 필름
50 : UV 60 : 마이크로 범프 랜드
70 : 마이크로 범프
본 발명은 반도체 패키지 및 그 제조방법에 관한 것으로, 더욱 상세하게는 인터커넥션 및 솔더볼 랜드에 마이크로 범프를 형성하는 반도체 패키지 인쇄회로기판 및 그 제조 방법에 관한 것이다.
CSP(Chip Scale Package)나 BGA(Ball Grid Array) 패키지는 패키지의 무게나 크기를 획기적으로 줄일 수 있다는 장점과 반도체 패키지가 낮은 인덕턴스(Low Inductance) 값을 얻을 수 있기 때문에 반도체 소자의 고속 동작(High Speed Operation)에 적합하다는 장점으로 인하여 그 개발 및 보급이 급진전되고 있다.
기존의 일반적인 반도체 패키지와 비교할 때에 CSP(Chip Scale Package)나 BGA(Ball Grid Array)의 차이점은, 반도체 패키지를 제조하는데 있어 골격체(Frame Material)로 사용되던 리드프레임(Leadframe)을 사용하지 않고 대신에 폴리이미드(Polyimide)에 금속패턴이 형성된 기판(Substrate)으로 대처한 것이다. 또한 기존의 리드(Lead) 대신에 솔더볼(Solder Ball)을 사용하는 것이 큰 차이점이 있다.
반도체 패키지에서 솔더볼이나 솔더 범프(Solder Bump)를 외부연결단자로 사용하는 반도체 패키지, 예컨대 WLCSP(Wafer Level Chip Scale Package), 플립칩(Filp Chip) 및 BGA(Ball Grid Array) 패키지는 솔더볼에 대한 접착 신뢰도(Solder Joint Reliability)를 높이기 위해 많은 연구가 진행되고 있다.
이것은 반도체 패키지가 인쇄회로기판에 탑재될 때에 탑재되는 통로에 존재하는 물질인 반도체 칩, 솔더볼 및 인쇄회로기판의 열팽창계수가 서로 달라 온도변화가 빈번한 환경에서 시간이 경과됨에 따라 솔더볼의 접착 신뢰도가 점차 떨어지기 때문이다.
도 1은 종래 기술에 의한 반도체 패키지 기판의 제조방법을 설명하기 위해 도시한 도면이다.
상기 도 1에서 보는 바와 같이 라미네이트(1) 위에 패드(2)와, 상기 패드(2)를 개구하는 금도금층(3)이 통상적인 방식으로 형성되어 있다. 이때, 상기 패드(2)는 금속배선(4)중, 솔더볼이 부착되는 솔더볼 패드를 노출시키는 솔더 마스크(5)가 형성되어 있다. 그리고 상기 솔더 마스크(5)에 의해 노출된 솔더볼 패드에는 솔더볼(6)이 통상의 방법에 의해 부착되어 있다.
이때, 상기 솔더볼(6)은 라미네이트(1)를 인쇄회로기판에 탑재하는 통로 역할을 하게 된다. 그러나 상술한 바와 같이 라미네이트(1)의 재질인 열경화성 레진 또는 에폭시 수지는 금속층과 열팽창계수 차이가 있기 때문에 온도의 급격한 변화가 발생하면, 열팽창계수의 차이로 인하여 솔더볼의 접착력이 떨어지는 문제점이 있었다.
상기와 같은 문제점을 해결하기 위하여 본 발명은 기존의 솔더볼(Solder Ball) 및 SOP(Solder On Pad) 접합에 있어서 반도체 패키지용 인쇄회로기판의 솔더볼 랜드(Solder Ball Land), 범프 패드(Bump Pad) 및 본드 핑거(Bond Finger)에 별도의 마이크로 범프(Micro Bump) 형상을 덧붙여 접합력 향상을 도모하여 솔더볼 접착 신뢰도를 높이는 반도체 패키지용 인쇄회로기판 및 그 제조방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위하여 본 발명은 NSMD(Non-Solder Mask Defined) 또는 SMD(Solder Mask Defined) 디자인의 반도체 패키지 인쇄회로기판에 있어서,
상기 기판의 솔더볼 랜드, 범프 패드 및 본드 핑거에 기존의 솔더볼과 SOP(Solder On Pad) 접합의 계면 응집력 향상을 위해 마이크로 범프(Micro Bump)가 형성되어 있는 것을 특징으로 하는 마이크로 범프를 형성한 반도체 패키지 인쇄회로기판이다.
또한, 마이크로 범프 형성을 위해서 동도금 단위 공정에서 무전해도금을 진행한 후 별도의 범프 이미지 공정을 추가하는 반도체 패키지용 인쇄회로기판의 제조방법에 있어서,
CCL(Copper Clad Laminate) 인쇄회로원판에 마이크로 범프를 형성하기 위해 제1 드라이 필름을 라미네이트하는 제1 라미네이션 단계와;
상기 라미네이트 된 제 1 드라이 필름 위에 마이크로 범프 이미지를 형성하기 위해 솔더볼 랜드, 범프 패드 및 본드 핑거 지역이 나타나 있는 노광용 필름을 이용하여 제 1 노광을 하는 마이크로 범프 이미지 형성 단계와;
상기 솔더볼 랜드, 범프 패드 및 본드 핑거 지역을 제 1 현상 공정을 진행하여 마이크로 범프 랜드를 형성하는 마이크로 범프 랜드 형성 단계와;
상기 형성된 마이크로 범프 랜드에 마이크로 범프를 형성하기 위해 전기적인 방법으로 일정두께로 동 도금을 하는 마이크로 범프 형성 단계와;
상기 동 도금을 완료 후에 남아있는 제 1 드라이 필름을 제거하는 제 1 박리 단계와;
상기 제 1 드라이 필름을 제거하여 원통형의 마이크로 범프 형상이 만들어진 기판에 회로를 형성하기 위하여 제 2 드라이 필름을 라미네이트하는 제 2 라미네이션 단계와;
상기 라미네이트 된 제 2 드라이 필름 위에 형성할 회로가 나타나 있는 노광용 필름을 이용하여 제 2 노광하는 회로 이미지 형성 단계와;
상기 제 2 노광을 한 후 제 2 현상 공정을 진행하여 회로 형성 부분의 제 2 드라이 필름을 제거하는 회로 형성 단계와;
상기 제 2 드라이 필름이 제거된 회로 형성 부분을 도체회로를 얻기 위하여 불필요한 동 도금 부분을 제거하는 에칭 단계와;
상기 불필요한 동 도금 부분을 제거하여 회로를 형성한 후 남아있는 제 2 드라이 필름을 제거하는 제 2 박리 단계;로 이루어진 마이크로 범프를 형성한 반도체 패키지 인쇄회로기판 제조 방법이다.
이하, 본 발명을 구체적으로 설명하기 위하여 첨부된 도면을 참조하여 상세히 설명한다.
도 2는 본 발명에 따른 마이크로 범프를 형성하는 반도체 패키지 인쇄회로기판을 나타내는 도면이다.
상기 도 2에서 보는 바와 같이 반도체 패키지 인쇄회로기판 위에 원통형의 마이크로 범프(Micro Bump)(70)가 형성되어 있어 솔더볼(Solder Ball) 또는 플립칩 범프(Filp Chip Bump)(6)를 접합할 때 상기 마이크로 범프(Micro Bump)(70)에 접합함으로써, 반도체 패키지 인쇄회로기판과 솔더볼 또는 접합하고자 하는 패드의 계면 응집력을 향상시켜 준다.
도 3은 본 발명에 따른 마이크로 범프를 형성하는 반도체 패키지 인쇄회로기판의 제조 방법의 순서를 나타내는 흐름도이다.
상기 도 3에서 보는 바와 같이 마이크로 범프를 형성하는 반도체 패키지 인쇄회로기판 제조 방법은 제 1 드라이 필름을 이용하여 라미네이트 하는 제 1 라미네이션 단계(S100)와, 제 1 노광을 통해 원통형 범프 이미지를 형성하는 마이크로 범프 이미지 형성 단계(S110)와, 제 1 현상을 통해 형성되는 마이크로 범프 랜드 형성 단계(S120)와, 무전해 도금을 통해 동을 충진하여 형성되는 마이크로 범프 형성 단계(S130)와, 마이크로 범프(Micro Bump)의 형상을 드러내기 위한 제 1 박리 단계(S140)와, 마이크로 범프 형성 부위의 하부에 인쇄회로 형성을 위해 제 2 드라이 필름을 이용하여 라미네이트하는 제 2 라미네이션 단계(S150)와, 제 2 노광을 통해 회로 이미지 형성 단계(S160) 후, 제 2 현상 공정을 진행하여 회로 형성 부분의 제 2 드라이 필름을 제거하는 회로 형성 단계(S170)와, 에칭 단계(S180) 및 제 2 박리 단계(S190)로 이루어져 있다.
이하, 본 발명에 따른 마이크로 범프를 형성하는 반도체 패키지 인쇄회로기판의 제조 방법의 각 단계를 보다 상세하게 설명하도록 한다.
도 4a 내지 4j는 본 발명에 따른 마이크로 범프를 형성하는 반도체 패키지 인쇄회로기판의 제조 방법으로 제조하는 반도체 패키지 인쇄회로기판의 형성과정을 나타내는 단면도이다.
인쇄회로기판의 공정상, 기존에는 CCL(Copper Clad Laminate) 라미네이트 원판에 드릴(Drill) 작업 후 동 도금을 진행하였지만, 본 발명은 마이크로 범프 형성을 위해서 동 도금 단위 공정에서 무전해도금을 진행한 후 별도의 범프 이미지 공정을 추가하는 반도체 패키지용 인쇄회로기판의 제조방법에 있다.
따라서, 상기 반도체 패키지용 인쇄회로기판의 마이크로 범프(Micro Bump)를 형성하기 위한 준비 단계로, 도 4a에서 보는 바와 같이 CCL(Copper Clad Laminate) 인쇄회로원판(10)에 상기 마이크로 범프(Micro Bump)를 형성하기 위해 감광성의 제 1 드라이 필름(Dry Film)(20)을 가열된 롤러(Roller)(30)로 압착하여 밀착시켜 라미네이트(Laminate)한다(S100).
상기 롤러(Roller)(30)로 라미네이트(Laminate)된 제 1 드라이 필름(Dry Film)(20) 위에 마이크로 범프 이미지(Micro Bump Image)를 형성하기 위해, 도 4b에서와 같이 노광용 필름(40)을 적층하고, 노광기내 UV 램프로부터 나오는 UV(50)빛이 솔더볼 랜드(Solder Ball Land), 범프 패드(Bump Pad) 및 본드 핑거(Bond Finger) 지역이 나타나 있는 상기 노광용 필름(40)을 통해 상기 인쇄회로원판(10)에 밀착된 드라이 필름(Dry Film)(20)에 조사되어 필요한 부분을 경화시켜 제 1노광(Exposure)을 하여 마이크로 범프 이미지(Micro Bump Image)를 형성한다(S110).
상기 솔더볼 랜드(Solder Ball Land), 범프 패드(Bump Pad) 및 본드 핑거(Bond Finger) 지역을 제 1 현상(Develop) 공정을 진행하여 상기 제 1 드라이 필름(Dry Film)(20)의 비경화부는 현상액으로 용해, 제거시키고 경화부는 남게하여, 도 4c에서와 같이 마이크로 범프 랜드(Micro Bump Land)(60)를 형성한다(S120).
상기 형성된 마이크로 범프 랜드(Micro Bump Land)(60)에 마이크로 범프(Micro Bump)(70)를 형성하기 위하여, 도 4d에서와 같이 전기적인 방법으로 일정두께로 동 도금을 하여 마이크로 범프(Micro Bump)(70)를 형성한다(S130).
상기 동 도금을 완료 후에 상기 마이크로 범프 이미지(Micro Bump Image)를 형성하기 위해 사용되어진 남아있는 제 1 드라이 필름(Dry Film)(20)을 도 4e에서와 같이 제거하여 필요한 원통형의 마이크로 범프(Micro Bump)(70) 형상을 만든다(S140).
상기 제 1 드라이 필름(Dry Film)(20)을 제거하여 원통형의 마이크로 범프(Micro Bump) 형상이 만들어진 기판에 회로 패턴을 형성하기 위하여 도 4f에서와 같이 감광성의 제 2 드라이 필름(Dry Film)(20)을 마이크로 범프(Micro Bump)(70)가 형성된 인쇄회로원판(10)에 다시 라미네이트(Laminate)한다(S150).
상기 라미네이트(Laminate)된 제 2 드라이 필름(Dry Film)(20) 위에 형성할 회로가 나타나 있는 노광용 필름(40)을 이용하여 도 4g에서와 같이 상기 드라이 필름(Dry Film)(20)을 UV(50) 빛으로 조사하여 필요한 부분을 경화시켜 제 2 노광(Exposure)을 통해 회로 이미지를 형성한다(S160).
상기 회로 이미지를 형성한 후 제 2 현상(Develop) 공정을 진행하여 회로 형성 부분의 제 2 드라이 필름(Dry Film)(20)을 현상액으로 용해, 제거시켜 도 4h에서와 같이 통해 회로를 형성한다(S170).
상기 제 2 드라이 필름(Dry Film)(20)이 제거된 회로 형성 부분을 도체회로를 얻기 위하여 도 4i에서와 같이 에칭(Etching)을 통하여 불필요한 동 도금 부분을 제거하여 회로를 형성한다(S180).
상기 불필요한 동 도금 부분을 제거하여 회로를 형성한 후 상기 회로 이미지를 형성하기 위해 사용되어진 남아있는 제 2 드라이 필름(Dry Film)을 도 4j에서와 같이 제거하여 마이크로 범프(Micro Bump)(70)를 형성한 반도체 패키지 인쇄회로기판이 제조된다(S190).
상기와 같은 방법으로 제조된 마이크로 범프를 형성한 반도체 패키지 인쇄회로기판의 마이크로 범프 형상의 원통형 표면크기는 NSMD(Non-Solder Mask Defined)의 경우 동 패드 설계 표면적에 비해 40~60%로 제작하는 것을 특징으로 한다.
또한 SMD(Solder Mask Defined)의 경우에도 마이크로 범프 형상의 표면 크기는 솔더볼 개구경의 표면적 대비 원통형 범프 표면적을 40~60%로 제작하는 것을 특징으로 한다.
여기서 상기 패드 및 랜드의 표면적에 원통형 범프를 형성함으로서, 기존 Subtractive 공법을 통해 제조된 반도체 패키지 인쇄회로 기판에 와이어 본딩, 솔더볼(Solder Ball) 및 SOP(Solder On Pad) 접합에 있어서의 단순 평면인 2차원 표면 접합력에 비해 마이크로 범프(Micro Bump)를 상기 패드 및 랜드의 표면적에 40~60%의 3차원 형상의 요철을 추가하여 표면 접합력 증가를 통해 접합 신뢰도를 개선하는 것이 특징이다.
그러므로 상기와 같은 단계로 제조된 반도체 패키지 인쇄회로기판은 와이어 본딩이나 칩 본딩, 또는 솔더볼을 상기 반도체 패키지 인쇄회로기판의 본드 핑거, 솔더볼 랜드 그리고 범프 패드에 적용함에 있어서, 기존의 플랫한 랜드면에 원통형의 마이크로 범프를 형성하여 상기 플랫한 랜드면보다 마이크로 범프에 의해서 가공된 표면적이 증가하여 접합력이 향상된 마이크로 범프를 형성하는 반도체 패키지 인쇄회로기판을 제공하여 준다.
상기 설명이 있어서, 본 발명은 특정예를 참조로 설명되었다. 그러나, 본 기술 분야의 당업자는 본 발명의 여러 가지 변형예와 수정예가 하기의 특허청구범위에서 나타나는 본 발명의 영역을 벗어나지 않으면서 수행될 수 있음을 알 수 있을 것이다. 따라서, 상기 설명 및 도면은 제한적이라기 보다는 예증적인 것이며, 이러한 모든 변형예가 본 발명의 영역내에서 포괄된다. 그러므로, 본 발명은 첨부된 특허청구범위의 영역 내에 있는 모든 수정예와 변형예를 포괄하는 것으로 이해되어져야 한다.
이상에서 상세히 살펴본 바와 같이, 본 발명에 따른 마이크로 범프를 형성하는 반도체 패키지 인쇄회로기판 및 그 제조 방법은 솔더볼과 도전성 랜드부 사이의 결합이 마이크로 범프에 의해 강화되므로 기존의 솔더볼과 SOP 접합에 있어서 계면 응집력 향상을 도모하여 반도체 패키지의 인쇄회로기판으로부터 솔더볼 또는 반도체 칩이 떨어지는 것을 방지하는 것이 가능하여 신뢰성을 향상시킬 수 있는 효과가 있다.
또한 본 발명에 따른 마이크로 범프를 형성하는 반도체 패키지 인쇄회로기판 및 그 제조 방법은 칩 본딩, 와이어 본딩 또는 솔더볼을 상기 반도체 패키지 인쇄회로기판에 올릴 때, 마이크로 범프로 인하여 접합되는 표면적이 증가하여 접합력이 향상되는 효과가 있다.

Claims (4)

  1. 삭제
  2. 마이크로 범프 형성을 위해서 동도금 단위 공정에서 무전해도금을 진행한 후 별도의 범프 이미지 공정을 추가하는 반도체 패키지용 인쇄회로기판의 제조방법에 있어서,
    CCL(Copper Clad Laminate) 인쇄회로원판에 마이크로 범프를 형성하기 위해 제1 드라이 필름을 라미네이트하는 제1 라미네이션 단계;
    상기 라미네이트 된 제 1 드라이 필름 위에 마이크로 범프 이미지를 형성하기 위해 솔더볼 랜드, 범프 패드 및 본드 핑거 지역이 나타나 있는 노광용 필름을 이용하여 제 1 노광을 하는 마이크로 범프 이미지 형성 단계;
    상기 솔더볼 랜드, 범프 패드 및 본드 핑거 지역을 제 1 현상 공정을 진행하여 마이크로 범프 랜드를 형성하는 마이크로 범프 랜드 형성 단계;
    상기 형성된 마이크로 범프 랜드에 마이크로 범프를 형성하기 위해 전기적인 방법으로 일정두께로 동 도금을 하는 마이크로 범프 형성 단계;
    상기 동 도금을 완료 후에 남아있는 제 1 드라이 필름을 제거하는 제 1 박리 단계;
    상기 제 1 드라이 필름을 제거하여 원통형의 마이크로 범프 형상이 만들어진 기판에 회로를 형성하기 위하여 제 2 드라이 필름을 라미네이트하는 제 2 라미네이션 단계;
    상기 라미네이트 된 제 2 드라이 필름 위에 형성할 회로가 나타나 있는 노광용 필름을 이용하여 제 2 노광하는 회로 이미지 형성 단계;
    상기 제 2 노광을 한 후 제 2 현상 공정을 진행하여 회로 형성 부분의 제 2 드라이 필름을 제거하는 회로 형성 단계;
    상기 제 2 드라이 필름이 제거된 회로 형성 부분을 도체회로를 얻기 위하여 불필요한 동 도금 부분을 제거하는 에칭 단계;
    상기 불필요한 동 도금 부분을 제거하여 회로를 형성한 후 남아있는 제 2 드라이 필름을 제거하는 제 2 박리 단계;로 이루어진 마이크로 범프를 형성한 반도체 패키지 인쇄회로기판 제조 방법.
  3. 제 2항에 있어서,
    상기 마이크로 범프 형상의 원통형 표면 크기는 NSMD(Non-Solder Mask Defined)의 경우 상기 패드 설계 표면적에 비해 40~60%로 제작하는 것을 특징으로 하는 마이크로 범프를 형성한 반도체 패키지 인쇄회로기판 제조 방법.
  4. 제 2항에 있어서,
    상기 마이크로 범프 형상의 표면 크기는 SMD(Solder Mask Defined)의 경우 솔더볼 개구경의 표면적 대비 원통형 범프 표면적을 40~60%로 제작하는 것을 특징으로 하는 마이크로 범프를 형성한 반도체 패키지 인쇄회로기판 제조 방법.
KR1020060073015A 2006-08-02 2006-08-02 마이크로 범프를 형성하는 반도체 패키지 인쇄회로기판 및 그 제조 방법 KR100823224B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060073015A KR100823224B1 (ko) 2006-08-02 2006-08-02 마이크로 범프를 형성하는 반도체 패키지 인쇄회로기판 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060073015A KR100823224B1 (ko) 2006-08-02 2006-08-02 마이크로 범프를 형성하는 반도체 패키지 인쇄회로기판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20080012045A KR20080012045A (ko) 2008-02-11
KR100823224B1 true KR100823224B1 (ko) 2008-04-18

Family

ID=39340421

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060073015A KR100823224B1 (ko) 2006-08-02 2006-08-02 마이크로 범프를 형성하는 반도체 패키지 인쇄회로기판 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR100823224B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101633398B1 (ko) 2010-02-16 2016-06-24 삼성전자주식회사 랜드와 솔더 레지스트의 단차를 감소할 수 있는 랜드 그리드 어레이 패키지.

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980018685A (ko) * 1996-08-16 1998-06-05 이데이 노부유끼 반도체 장치 및 리드 프레임 제작 방법
KR20010030395A (ko) * 1999-09-16 2001-04-16 니시가키 코지 수지로 밀봉된 반도체 장치
KR20060024117A (ko) * 2004-09-13 2006-03-16 삼성전자주식회사 솔더 볼 형성 방법과 이를 이용한 반도체 패키지의 제조방법 및 구조

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980018685A (ko) * 1996-08-16 1998-06-05 이데이 노부유끼 반도체 장치 및 리드 프레임 제작 방법
KR20010030395A (ko) * 1999-09-16 2001-04-16 니시가키 코지 수지로 밀봉된 반도체 장치
KR20060024117A (ko) * 2004-09-13 2006-03-16 삼성전자주식회사 솔더 볼 형성 방법과 이를 이용한 반도체 패키지의 제조방법 및 구조

Also Published As

Publication number Publication date
KR20080012045A (ko) 2008-02-11

Similar Documents

Publication Publication Date Title
CN109196646B (zh) 图像传感器半导体封装及相关方法
US10212818B2 (en) Methods and apparatus for a substrate core layer
JP4503039B2 (ja) 回路装置
US8955218B2 (en) Method for fabricating package substrate
JPH11233678A (ja) Icパッケージの製造方法
JP3277997B2 (ja) ボールグリッドアレイパッケージとその製造方法
JP2010245280A (ja) 配線基板の製造方法及び配線基板
TW201405745A (zh) 晶片封裝基板、晶片封裝結構及其製作方法
JP2005108962A (ja) 電子部品内蔵基板及びその製造方法
JP2010219477A (ja) 電子部品内蔵配線基板の製造方法
JP7301919B2 (ja) 制約されたはんだ相互接続パッドを備える回路基板
JP2013521669A (ja) 支えられたアンダーフィルを有する回路板
JP2010161419A (ja) 半導体装置の製造方法
TW201104767A (en) Semiconductor package with NSMD type solder mask and method for manufacturing the same
JPH11260954A (ja) 半導体装置およびその製造方法
KR102380834B1 (ko) 인쇄회로기판, 반도체 패키지 및 이들의 제조방법
JP2005243850A (ja) 多層プリント配線基板及びその製造方法
KR100823224B1 (ko) 마이크로 범프를 형성하는 반도체 패키지 인쇄회로기판 및 그 제조 방법
KR101340348B1 (ko) 마스크 패턴을 이용한 칩 내장형 패키지 기판 및 그 제조방법
JP2008204968A (ja) 半導体パッケージ基板とその製造方法
JP4172238B2 (ja) 電子部品の実装構造
JP4045708B2 (ja) 半導体装置、電子回路装置および製造方法
KR20110013902A (ko) 패키지 및 그 제조방법
JP2007103855A (ja) 半導体装置用基板および半導体装置
TWI420989B (zh) 印刷電路板及其製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130410

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140402

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160324

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170321

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180326

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190322

Year of fee payment: 12