KR100491179B1 - 박형 회로기판 및 박형 회로기판의 제조방법 - Google Patents

박형 회로기판 및 박형 회로기판의 제조방법 Download PDF

Info

Publication number
KR100491179B1
KR100491179B1 KR10-2002-0070963A KR20020070963A KR100491179B1 KR 100491179 B1 KR100491179 B1 KR 100491179B1 KR 20020070963 A KR20020070963 A KR 20020070963A KR 100491179 B1 KR100491179 B1 KR 100491179B1
Authority
KR
South Korea
Prior art keywords
circuit board
circuit
film
wiring
delete delete
Prior art date
Application number
KR10-2002-0070963A
Other languages
English (en)
Other versions
KR20030041777A (ko
Inventor
히가시다다카아키
오쿠마다카후미
스에츠구다이스케
나카시마세이지
야마모토겐이치
니시하라무네카즈
사토겐이치
Original Assignee
마츠시타 덴끼 산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2001355415A external-priority patent/JP4079626B2/ja
Priority claimed from JP2002019947A external-priority patent/JP4434546B2/ja
Priority claimed from JP2002086373A external-priority patent/JP4398626B2/ja
Application filed by 마츠시타 덴끼 산교 가부시키가이샤 filed Critical 마츠시타 덴끼 산교 가부시키가이샤
Publication of KR20030041777A publication Critical patent/KR20030041777A/ko
Application granted granted Critical
Publication of KR100491179B1 publication Critical patent/KR100491179B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R17/00—Piezoelectric transducers; Electrostrictive transducers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0302—Properties and characteristics in general
    • H05K2201/0317—Thin film conductor layer; Thin film passive component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/0999—Circuit printed on or in housing, e.g. housing as PCB; Circuit printed on the case of a component; PCB affixed to housing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10037—Printed or non-printed battery
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10083—Electromechanical or electro-acoustic component, e.g. microphone
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4691—Rigid-flexible multilayer circuits comprising rigid and flexible layers, e.g. having in the bending regions only flexible layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Acoustics & Sound (AREA)
  • Signal Processing (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

박형 회로기판은, 얇은 가요성(可撓性) 필름 기판과, 상기 필름 기판의 표면상에 배치된 배선과, 상기 필름 기판의 표면의 위로서 상기 배선의 사이에 상기 배선과 겹치지 않도록 설치되고, 상기 배선과 전기적으로 접속된 부품으로 구성된다.

Description

박형 회로기판 및 박형 회로기판의 제조방법{THINNED CIRCUIT SUBSTRATE AND ITS MANUFACTURING METHOD}
본 발명은, 박형(薄型) 회로기판에 관한 것이다.
본 발명은, 또한, 예로서 다층 회로기판과 기능 모듈을 이용한 전기기기 또는 광 기기 등의 필름형 소자의 박형 회로기판(집적회로 구조체)에 관한 것이다.
본 발명은, 또한, 가요성(可撓性)을 갖는 회로기판부와 회로기판 사이의 접속부가 일체로 형성된 회로 모듈을 적층하여 이루어지는 박형 회로기판(적층회로) 및 그 제조방법에 관한 것이다.
최근, 전자회로의 고기능화, 소형화가 현저하게 진전되고 있다. 예로서, 휴대전화기나 컴퓨터에서는, 한정된 공간에 수많은 기능을 가진 회로가 형성되어 있다. 이 때문에, 각각의 회로로부터 발생하는 열을 방열하는 연구나, 부품 그 자체를 소형화하는 연구가 강구되고 있다.
도 5는, 전자회로를 내장한 휴대전화기를 나타낸다. 휴대전화기에는, 케이스 (21)에 끼워 넣은 회로기판(22) 상에, 복수의 전자부품(23), 마이크로프로세서 (MPU)(24), 스피커(25), 마이크로폰(26)이 설치되어 있다. 이와 같이 구성된 휴대전화기에 의하면, 안테나(27)에서 수신된 신호는 MPU(24)에서 처리되어서, 복수의 전자부품(23)을 통과하는 동안에 음성 신호로 변환된 후, 스피커(25)로부터 음성이 출력된다. 또한, 마이크로폰(26)에 의해서 수집된 음성은 음성 신호로 변환되어서, 복수의 전자부품(23)을 통과하여 MPU(24)에서 처리된 후, 안테나(27)로부터 송신된다.
그러나, 전자기기가 더욱 소형화됨에 따라서, 종래의 회로기판으로서는 충분한 방열 성능을 얻을 수 없게 되었다. 특히, 휴대전화기의 경우, 회로기판(22)을 복수의 전자부품의 면적보다도 작게 하는 것은 불가능하다. 또한, 현재 사용되고 있는 회로기판(22)이나 전자부품(23)의 두께는 비교적 두껍다. 이 때문에, 휴대전화기의 소형화가 어렵고, 제조비용이 증가하게 되었다. 한편, 회로기판(22)을 다층화하는 것도 생각할 수 있지만, 그 경우는 부품 사이의 배선 길이가 길어지고, 지터(jitter) 제어가 어렵게 되는 또 다른 문제가 있다.
이어서, 전기기기나 광기기에 이용되는 회로기판은, 소형ㆍ고성능화를 실현하기 위해서, 기판의 한면에만 회로를 형성한 편면판(片面板)으로부터 기판의 양면에 회로를 형성한 양면판(兩面板)으로, 더욱이 다층으로 회로를 형성한 다층 회로기판으로 변화되어 왔고, 현재에는 고밀도로 다층화된 기판이 많은 전기기기에 채용되고 있다.
다층 회로기판의 제조 공정으로써는, 우선 유리 직물(織物)에 에폭시 수지를 함침시켜서 건조하여, 프리프레그(pepreg)라고 하는 기판 재료가 제조된다. 이어서, 이 기판 재료의 양면에 동박을 붙이고, 또한 동박 위에 건조 박막(dry film)을 적층하고, 그리고 건조 박막을 감광 및 현상해서 에칭 패턴을 형성한 후 동박을 에칭하고, 마지막으로 건조 박막을 제거해서 양면판이 형성된다. 이와 같이 하여 형성된 양면판은 프리프레그와 번갈아서 적층되고, 가열과 프레스에 의해서 일체화된다. 그 후, 필요한 위치에 구멍을 가공하고, 구멍의 내면에 도전성 박막을 형성하여, 각층간의 도통(導通)이 확보된다.
이와 같이 하여 제조된 다층 기판 위에는, 전기 회로로서의 기능을 갖게 하기 위해서, 각종의 기능부품이 설치된다. 통상, 다층 회로기판의 표면에, 신호를 가공하기 위한 LCR 등의 칩 기능부품을 비롯하여, 신호를 연산하기 위한, 패키지된 로직 소자 등이 표면 실장된다. 그리고, 전기기기나 광 기기로서의 상품 기능을 만족시키기 위해서는, 몇 개의 다층 회로기판을 모듈로 하여 접속할 필요가 있고, 추가로 전기신호나 광 신호 또는 음성 신호를 그 상품 기능에 필요한 정보로 변환시키기 위한 각종 기능 모듈이나 전원회로로서의 전지 등과도 접속된다.
이하에 도면을 참조하면서, 상기한 종래의 다층 회로기판을 이용한 전기ㆍ광기기의 일례에 대해서 설명한다.
도 9는 다층 회로기판과 기능 모듈을 이용한 종래의 전기기기ㆍ광 기기의 구성예의 단면도를 나타내는 것이다. 도면에 있어서, 231은 다층 인쇄기판, 232는 플렉시블 기판, 233a는 액정 모듈, 233b는 광학 카메라 모듈, 233c는 입력용 터치 패널 모듈, 234는 패키지된 로직 회로, 235는 칩형 기능부품, 236은 다층 회로기판내의 동박(銅箔) 배선, 237은 다층 회로의 층간을 접속하는 도전 페이스트로써 충전(充塡)된 관통 구멍 부분이다.
이상과 같이 구성된 다층 회로기판을 이용한 전기기기ㆍ광 기기에 대해서, 이하 그 동작에 대해서 설명한다. 우선, 외부의 광학적인 정보는, 광학 카메라 모듈(233b)에 의해서 받아들여져서, 전기신호로 변환되고, 이면(裏面)에 배치된 로직 회로(234)에서 연산 처리되어, 화상 데이터로 변환된다. 인간이 터치 패널(233c) 상에서 필요한 정보를 입력하면, 그 정보는 전기신호로 변환된다. 또한, 이 전기신호는, 이면에 있는 칩 회로부품 등에 의해서 가공된다. 이와 같이 하여 수신된 정보는 전기적인 신호 데이터로 변환되지만, 이 신호 데이터는 플렉시블 기판(232)을 통해서 다른 다층 회로기판에 전송되고, 거기에서는 패키지된 로직 회로(234)나 LCR 등의 칩형 기능부품(235)에 의해서 추가로 변환된다. 변환 가공된 데이터는 또한, 플렉시블 기판(232)을 통해서 표시용 액정 모듈(233a)에 전송되고, 광 신호로 변환되어서, 화상 데이터로서 출력된다.
이러한 기능을 구비한 다층 회로기판의 양면에 설치된 기능소자나 부품은, 층내 또는 층간에 배치된 각종 배선에 의해서 연결되어 있다. 층내의 배선(회로 패턴)은 동박 배선(236)을 이용해서 구성되어 있고, 또한, 층간의 접속은 다층 회로기판의 양면을 관통하는 관통 구멍 내에 충전된 도전 페이스트(237)를 통해서 각층의 동박 배선(236)과 전기적으로 접속되어 있어서, 이것에 의해서 입체적인 회로가 구성되어 있다.
그러나, 이러한 입체 구성에서는, 각각의 다층 회로기판의 표면에만 기능부품이 설치되어 있기 때문에, 각각의 부품간이나 모듈간의 배선 길이를 짧게 할 수 없고, 또한 각각의 다층 회로기판 사이를 연결하는 플렉시블 기판 등도 필요하게 되어서, 고주파 신호 전송시의 손실이나 잡음의 영향이 발생하기 쉽게 된다. 또한, 칩형 기능부품이나 패키지 기능소자를 땜납 등으로써 다층 회로상에 접속하는 구조이므로, 각각의 부품의 기능 정밀도나 설치 정밀도에 의한 회로 전체의 특성 정밀도의 향상이 곤란하였다. 그 결과, 동작 주파수의 추가적인 고주파화나 고속화, 디지털화에 대응할 수 없고, 기기로서의 고기능화나 소형 경량화가 계속해서 곤란하게 되는 문제점을 가지고 있었다.
이어서, 도 13은 종래부터 제안된 플렉스 리지드(flex rigid) 배선판의 단면을 나타낸다. 이 플렉스 리지드 배선판(301)에 있어서, 부호 302로서 나타내는 범위는 단단하고 접어서 구부릴 수 없는 리지드 부분이고, 부호 303으로서 나타내는 범위는 접어서 구부릴 수 있는 플렉시블 부분이다. 플렉시블 부분(303)에 있어서의 다층 배선판(304)의 도체 회로(305)는, 접착제가 부착된 커버 레이 필름(306)으로써 피복되어 보호되어 있다. 또한, 리지드 부분(302)에서는, 부호 307로서 나타내는 접착용 본딩 시트나 프리프레그를 이용해서 다층 배선판(304)과 리지드 배선판 (308)이 접착 또는 적층 성형되고, 다층 배선판(304)이 노출되는 플렉시블 부분 (303)에서는, 본딩 시트나 프리프레그(307)와 리지드 배선판(308)이 제거되어 있다. 또한, 리지드 부분(302)에서의 리지드 배선판(308)에는 복수의 전자부품(309)이 설치되어 있고, 이들 전자부품(309)은 다층 배선판(304)과 리지드 배선판(308)을 관통하는 관통 구멍(310)을 통해서 전기적으로 접속되어 있다.
이와 같이 종래의 플렉스 리지드 배선판(301)에서는, 다층 배선판(304)에 의해서 구성되는 회로기판 부분에 가요성이 없으므로, 형상 가공에 대하여 자유도가 제한되고, 예로서 곡면으로 이루어지는 케이스에 맞춰서 장착할 수 없다. 또한, 다층 배선판(304)의 두께가 제한되어, 적층 방향에 있어서의 배선 길이의 단축에 한계가 있어서, 이후의 고주파화에 대응할 수 없다. 또한, 적층된 회로를 전기적으로 접속하기 위해서, 적층 방향(두께 방향)으로 관통 구멍을 복잡하게 배치할 필요가 있으므로, 회로 설계의 자유도를 저하시키거나, 회로기판의 소형화를 제한하고 있어서, 복잡한 회로 형태에 의해서 제조비용의 저감이 곤란하다.
한편, 일반적인 적층 회로기판의 경우, 각각의 층이 서로 완전히 전면 접착되어 있고, 제조 공정에 있어서 회로기판을 적층해 나가는 동안의 검사는 거의 없고, 완성품 검사에만 의존하고 있다. 이와 같이 각각의 층이 서로 밀착되어 있는 구성의 회로기판에서는, 회로 내에서 발생한 열이 방열되기 어렵고, 기판 자체가 발열하는 문제가 있다. 또한, 통상적으로 적층 회로기판은, 그 완성품으로서 동작 검사 등의 검사가 실행된다. 이것은, 종래의 적층 회로기판은 모든 층이 적층되어서 처음으로 기능을 발휘하는 것이고, 한층 또는 몇 층으로서는 기능을 발휘하지 않기 때문이다. 적층 회로기판이 완성될 때까지 검사를 할 수 없는 현 상태에서는, 적층 공정 중에 발생한 불량품을 가릴 수 없기 때문에, 수율의 저하나 손실 비용을 만들어 내고 있다.
본 발명은, 전자기기의 소형 경량화를 실현할 수 있는 박형 회로기판을 제공하는 것을 목적으로 한다.
이 목적을 달성하기 위해서, 본 발명의 박형 회로기판은,
가요성의 얇은 필름 기판과,
상기 필름 기판의 표면상에 배치된 배선과,
상기 필름 기판의 표면 위로서, 상기 배선 사이에 상기 배선과 겹치지 않도록 장착되고, 상기 배선과 전기적으로 접속된 부품을 구비한 것을 특징으로 한다.
본 발명의 다른 형태의 박형 회로기판은,
표면에 배선과, 이 배선과 전기적으로 접속된 전기부품을 구비한 복수의 적층된 필름 기판을 구비하고 있고,
하나의 필름 기판 상에 설치된 배선과, 별개의 필름 기판 상에 배치된 배선이, 상기 하나 또는 별개의 필름 기판에 이 필름 기판을 그 두께 방향으로 관통하여 설치된 전기 접속부를 통해서 전기적으로 접속되어 있는 것을 특징으로 한다.
본 발명의 다른 형태의 박형 회로기판(집적회로 구조체)은, 적어도 1개의 기능 모듈을 배치한 회로를 갖는 유기(有機) 필름, 박막이 형성된 기능회로를 갖는 유기 필름, 베어 칩(bare chip)형의 기능소자를 배치한 회로를 갖는 유기 필름 중, 적어도 1종류의 유기 필름을 적층하고, 적층된 복수의 유기 필름에 배치된 회로를 전기적 또는 광학적으로 접속한 것을 특징으로 한다.
본 발명의 다른 형태의 박형 회로기판은, 신호 전달 또는 신호 처리를 담당하는 부품과 이들 부품을 접속하는 회로를 구비한 가요성을 갖는 회로기판부와, 상기 회로기판부를 서로 전기적 또는 광학적으로 접속하는 회로를 구비하고 또한 상기 회로기판부와 일체로 형성된 가요성의 회로기판간 접속부를 구비한 복수의 회로 모듈을 다층으로 적층한 것을 특징으로 한다.
본 발명의 다른 형태의 박형 회로기판은,
제1회로 모듈과 제2회로 모듈을 구비하고,
상기 제1 및 제2회로 모듈은 각각, 절연 재료로 구성된 가요성 기판에 제1 및 제2회로기판부와 이들 제1 및 제2회로기판부를 연결하는 회로기판간 접속부를 형성하는 동시에, 상기 제1 및 제2회로기판부에 신호 전달 또는 신호 처리를 실행하는 복수의 부품과 이 복수의 부품을 접속하는 회로를 형성하고, 상기 회로기판간 접속부에 제1회로기판부와 제2회로기판부의 회로를 서로 접속하는 회로를 형성해서 구성되어 있고,
상기 제1 및 제2회로 모듈은, 제1회로 모듈의 제1 및 제2회로기판부가 제1회로 모듈의 제1 및 제2회로기판부에 중첩되어서 배치되어 있는 것을 특징으로 한다.
본 발명의 박형 회로기판 제조방법은, 신호 전달 또는 신호 처리를 담당하는 부품과 이들 부품을 접속하는 회로를 구비한 가요성을 갖는 회로기판부와, 상기 회로기판부를 서로 전기적 또는 광학적으로 접속하는 회로를 구비하고 또한 상기 회로기판부와 일체로 형성된 가요성의 회로기판간 접속부를 구비한 복수의 회로 모듈을 다층으로 적층한 것을 특징으로 하는 적층회로의 제조 과정에 있어서, 필요로 하는 층수를 적층해서 완성할 때까지, 1층 혹은 몇 층마다 신호회로의 동작을 확인하기 위한 검사 공정을 배치하는 것을 특징으로 한다.
이하, 첨부 도면을 참조해서 본 발명의 복수의 실시형태를 설명한다. 또한, 도면을 간략화하기 위해서, 복수의 도면에 표시되어 있는 동일 또는 유사 부품에는 동일한 부호를 붙인다.
(실시형태 1)
도 1은, 휴대전화기 등의 전자기기에 내장되는 평판형의 박형 회로기판(101)의 일부를 확대한 단면도이다. 이 도면에 나타내는 바와 같이, 회로기판(101)은 용이하게 구부릴 수 있는 얇고 유연한 필름으로 구성된 베이스(base)(102)를 구비하고 있다. 필름(102)의 한쪽 또는 양쪽의 주 표면에는 복수의 얇은 배선(103)이 형성되고 있고, 복수의 배선(103)의 사이(즉 배선의 가로)에는, 배선(103)과 겹치지 않도록, 배선(103)보다도 더욱 얇은 박형 부품(104)이 실장되어 있다.
베이스(102)의 필름 재료에는, 폴리에틸렌테레프탈레이트(PET: polyethylene terephthalate), 폴리이미드(polyimide), 폴리페닐렌설파이드(PPS: polyphenylene sulfide)가 적절하게 이용된다. 필름의 두께는, 이 수지 필름을 충분히 구부리기 쉽게 하기 위해서, 약 5∼150㎛인 것이 바람직하다. 필름은 수지일 필요는 없고, 예로서, 알루미늄박으로 제조된 금속 필름이라도 좋다. 일반적으로, 알루미늄박을 사용하는 경우, 그 표면에 에폭시 수지 등의 절연 재료로 구성된 절연층을 배치하는 것이 바람직하다. 단, 금속 필름의 표면에 산화 피막이 형성되어 있는 경우, 절연층은 반드시 필요한 것은 아니다.
배선(103)은, 베이스(102)의 표면에 공지된 박막 성형 기술(예로서, 증착이나 스퍼터링 등의 물리적 또는 화학적 기상 성장법)을 이용해서 도전 금속의 막을 형성한 후, 이 금속막을 에칭해서 형성하고 있다. 이 배선막의 두께는, 약 3㎛ 이하인 것이 바람직하다. 배선(103)에 이용하는 금속재료로서는, 도전성이 우수한 동(銅)이 가장 바람직하게 이용되지만, 기타의 재료(예로서, 팔라듐, 금, 은)를 이용할 수 있다.
복수의 박형 부품(104)은, 콘덴서, 코일, 저항, 트랜스 등의 전자부품을 포함하고, 공지된 반도체 제조기술 및 여기서 이용되고 있는 박막 제조기술(예로서, 증착이나 스퍼터링 등의 물리적 또는 화학적 기상 성장법)을 이용해서 베이스(102)의 표면상에 제조된다. 또는, 별개의 필름 상에 형성한 박형 부품을 베이스(102) 상에 배치하고, 땜납으로써 배선(103)과 전기적으로 접속해도 좋다. 어떤 방법이라도, 박형 부품의 두께는, 약 1㎛ 이하인 것이 바람직하다.
이와 같이, 본 실시형태에 의한 회로기판(101)은, 얇은 베이스(102) 상에, 높은 도전율을 갖는 얇은 배선(103)과, 이 얇은 배선(103)보다도 더욱 얇은 부품 (104)을 설치하여 구성되어 있다. 따라서, 회로기판(101)은 대단히 구부리기 쉽기 때문에, 이 회로기판(101)을 수용하는 케이스의 형상에 용이하게 맞출 수 있다. 이 때문에, 회로기판(101)은, 용이하게 변형시킬 수 없는 종래의 회로기판에 비해서, 더욱 작은 공간에 수용할 수 있다. 따라서, 회로기판(101)을 내장하는 기기의 소형 경량화를 도모할 수 있다. 또한, 회로기판(101)에 두꺼운 부품(예로서, 도 5에 나타내는 스피커(25))을 장착한 경우, 이 부품이 장착되어 있는 영역의 주위의 기판부분을 변형시킴으로써, 더욱 작은 공간에 회로기판(101)을 수용할 수 있다.
(실시형태 2)
도 2는 실시형태 2에 의한 박형 회로기판의 일부를 확대한 단면도이다. 이 도면에 나타내는 바와 같이, 본 실시형태에 의한 적층형 회로기판(101A)은, 상기한 실시형태 1의 단층형(單層型) 회로기판(101)을 적층해서 구성되어 있다. 본 실시형태에서는 3개의 단층형 회로기판(101)이 적층되어 있지만, 적층하는 단층형 적층 기판(101)의 수는 한정적인 것이 아니다. 각각의 단층형 회로기판(101)과 이것에 접하는 별개의 단층형 회로기판(101)은 절연 재료로 된 접착제로써 전면 또는 부분적으로 접착해도 좋다. 복수의 단층형 접착 기판(101)을 접착하지 않는 경우, 적당한 결합 부재(예로서 클립)를 이용하여 분리되지 않도록 연결하는 것이 바람직하다.
1개의 단층형 회로기판(101)에 장착된 부품(104)과, 이 회로기판(101)에 인접하는 다른 단층형 회로기판(101)에 장착된 부품(104)은, 어느 하나의 부품(104)의 베이스(102)에 형성된 전기 접속부(105)로써 전기적으로 접속할 수 있다. 전기 접속부(105)는, 도시하는 바와 같이, 베이스(102)에 형성된 관통 구멍(106)과, 이 관통 구멍(106)의 내면에 형성된, 또는 내측 공간에 배치된 배선(107)으로써 구성하는 것이 바람직하다. 이러한 전기 접속부(105)는 공지된 반도체 제조기술로써 형성할 수 있다.
이와 같이 구성된 적층형 회로기판(101A)에서는, 예로서 제1층(최상층)의 베이스(102) 위에 장착된 부품(104)으로부터 출력된 전기신호는, 제1층의 배선(103) 및 전기 접속부(105)와 제2층(중간층)의 배선(103)을 통하여, 제2층의 부품(104)에 송신된다. 따라서, 베이스(102)의 주위 가장자리 부분 또는 외측에 배치된 다른 전기 접속부를 통해서 신호의 전달이 실행되는 회로기판에 비해서, 최단의 배선 경로로서 신호를 송신할 수 있다. 이 때문에, 송신되는 신호에 잡음 등의 외란이 가해지는 일이 없거나 또는 적다.
이와 같이, 본 실시형태에 의한 박형 회로기판(101A)은, 얇은 베이스(102)의 위에 얇은 부품(104)이 사전에 장착되어 있으므로, 베이스(102)에 장착해야 하는 기타 부품의 수를 최소한으로 억제할 수 있다. 이 때문에, 회로기판(101A)을 소형화할 수 있다. 그 결과, 회로기판(101A)을 더욱 작은 공간에 수용할 수 있다. 또한, 회로기판(101A)을 내장하는 기기의 형태 경량화를 도모할 수 있다.
(실시형태 3)
도 3은 적층형 회로기판(101B)을 케이스(110)에 수용한 상태를 나타내는 도면이다. 이 도면에 나타내는 바와 같이, 케이스(110)의 회로기판 수용면(상면) (111)에는, 오목한 형상의 홈(112) 또는 만곡부 등의 변형부가 형성되어 있다. 또한, 케이스(110)에는, 홈(112)이 형성되어 있는 부분에, 상면(111)과 하면(113)의 사이를 관통하는 하나 또는 복수의 구멍(114)이 형성되어 있다.
이러한 구성에 있어서, 도시하는 바와 같이 홈(112)에 회로기판(101B)을 수용하는 경우, 홈(112)을 피복하도록 해서 케이스(110)의 표면(111)에 평판형 회로기판(101B)을 배치한다. 이어서, 구멍(114)을 흡인장치(115)에 유체 접속해서 홈(112)의 내부 공간을 진공화한다. 그 결과, 용이하게 변형하기 쉬운 박형 회로기판(101B)은, 홈(112)내의 부압(負壓)에 의해 흡인되어서 변형되고, 도시하는 바와 같이 홈(112)의 내면 형상에 따른 입체 형상이 부여된다.
회로기판(101B)의 변형후의 형태가 그 자체의 탄성에 의해서 유지할 수 없는 경우, 예로서 회로기판(101B)의 주위 가장자리 부분을 적당한 접착기술(예로서, 가열 밀봉재(heat seal)(116), 접착제)을 이용하여 케이스(110)에 연속적으로 접착하는 동시에, 케이스(110)를 가열해서 변형하던가 또는 적당한 충전물을 충전함으로써 구멍(114)을 밀봉하여, 도시하는 회로기판(101B)의 입체 형상을 항구적으로 유지한다. 또한, 케이스(110)의 표면에 접하는 회로기판 표면이 부품을 지지하지 않고 미끄러운 경우, 가열 밀봉은 반드시 필요한 것은 아니다. 그러나 회로기판 (101B)이 소성(塑性) 변형된 경우, 변형 상태를 강제적으로 유지하는 수단은 불필요하다. 또한, 케이스에 장착하기 전에 회로기판(101B)을 소성 변형해서 홈에 대응하는 입체 형상을 부여하고, 그 입체 형상이 부여되어 회로기판(101B)을 케이스에 끼워 넣을 수도 있다.
이와 같이, 박형 회로기판을 이용하면, 오목 형상 부분 등의 변형 부분을 갖는 케이스에 회로기판을 무리없이 수용할 수 있다. 이 때문에, 케이스나, 이 케이스를 포함하는 기기의 설계의 자유도가 증가하는 동시에, 이것들의 제조시간 및 제조비용을 억제할 수 있고, 또한 기기의 성능이 향상된다.
또한, 이상의 설명에서는 진공법을 이용해서 회로기판을 변형시켰지만, 열 프레스법을 이용하여, 회로기판(101B)을 가열해서 변형시킬 수도 있다.
(실시형태 4)
도 4는 실시형태 4에 의한 박형 회로기판(101C)을 나타낸다. 이 회로기판 (101C)은, 이 회로기판의 휘어짐을 검출해서 그 휘어짐량에 대응하는 전기신호를 출력하는 압전소자(117)가 포함되어 있는 점에서 특징을 갖는다.
압전소자(117)는, 베이스(102)의 표면에 배선(103)을 배선하기 전, 또는 배선한 후, 공지된 반도체 제조기술 및 거기에서 이용되고 있는 박막제조기술(예로서, 증착이나 스퍼터링 등의 물리적 또는 화학적 기상 성장법)을 이용해서 형성된다. 또한, 필요한 배선(103), 부품(104), 전기 접속부(105)를 구비한 단층 회로기판을 적층하고, 필요하면 단층 회로기판끼리를 접착하여, 박형 회로기판(101C)을 얻을 수 있다.
이와 같이 형성된 회로기판(101C)에 의하면, 외부로부터의 에너지에 의해서 베이스가 휘면 압전소자(117)가 변형해서 그 변형량이 전압으로 변환되어, 배선을 통해서 출력된다. 또한, 외부로부터의 에너지가 없어지면, 베이스는 원래의 형상으로 복귀하고, 압전소자(117)의 출력 전압이 변형전의 값으로 회복된다.
따라서, 이 압전소자를 스피커나 마이크로폰의 음향 변환소자로서 이용할 수 있다. 그 결과, 스피커나 마이크로폰을 소형화할 수 있다. 또한, 압전소자는 진동 발생 부품(즉, 바이브레이터)으로서 이용할 수도 있다. 예로서, 축(軸)의 양측에 압전소자를 배치하고, 전압의 온/오프에 따라서 압전소자가 수축 신장해서 축 주위를 회전하도록 해 놓으면, 회로기판의 변형량을 크게 할 수 있다. 이러한 구성에 의하면, 압전소자로부터 인출되는 전압이 커지고, 변형량과 전압과의 관계에 있어서의 출력 오차를 작게 할 수 있다는 이점이 있다.
또한, 이상의 설명에서는, 회로기판의 변형량을 압전소자로써 검출했지만, 변형량을 검출하는 수단으로서, 예로서 스프링 접점을 이용해도 좋다.
(실시형태 5)
실시형태 5는, 적어도 하나의 기능 모듈을 배치한 회로를 갖는 유기 필름, 박막 형성된 기능회로를 갖는 유기 필름, 베어 칩형의 기능소자를 배치한 회로를 갖는 유기 필름 중, 적어도 1종류의 유기 필름을 적층하고, 적층된 복수의 유기 필름에 배치된 회로를 전기적 또는 광학적으로 접속한 것을 특징으로 하는 필름형 소자의 집적회로 구조체, 즉, 박형 회로기판에 관한 것이다.
구체적으로 도 6∼도 8을 이용해서 설명한다. 도 6은 이동 단말용의 필름형 소자의 집적회로 구조체의 사시 개념도를 나타내는 것이고, 도 7은 집적회로 구조체의 단면도, 도 8은 집적회로 구조의 구체적인 이용 형태를 나타내는 도면이다.
도 6 및 도 7에 있어서, 201은 기능 모듈 회로를 갖는 유기 필름, 202는 박막 형성된 기능부품과 베어 칩형 소자를 갖는 유기 필름, 203은 기능 모듈 회로와 박막 형성된 기능회로를 갖는 유기 필름, 204는 투명 보호 필름, 205는 접착 필름, 206은 보호 필름, 207a로부터 207i는 박형의 각종 기능 모듈, 208a로부터 208c는 각종 박막으로 형성된 기능회로부품, 209는 베어 칩형의 기능소자, 210은 각각의 필름의 층간을 금속 접합하고 있는 부분이다.
기능 모듈은, 액정 등의 디스플레이(207a), 압전재료를 이용한 리시버(스피커)(207b), 박형의 마이크로폰(207c), CCD 카메라(207d), 터치 패널 등의 버튼류 (207e), LED 등의 발광소자(207f), 전파를 수신하는 박형의 안테나(207g), 박형의 배터리(207h), 진동을 발생시키는 박막형의 바이브레이터(207i)를 포함한다.
도 6의 사시 개념도에 있어서, 각종 기능 모듈(207)은, 두께가 100㎛ 이하의 PET나 폴리이미드 등의 유기 필름(201, 203) 상에 배치되어 있다. 유기 필름(201)에는, 기기를 취급하는 인간의 시청각 인터페이스 기능을 갖는 모듈이 배치되어 있고, 그 표면에는 투명한 보호 필름(204)이 접착되어 있다. 유기 필름(201) 상에는 전기신호나 광 신호 및 음성 신호를 서로 변환하고, 각각의 기능 모듈간의 전기 배선에 의해서 필요한 정보를 처리하고 있다.
유기 필름(203)에는, 이동 단말에 있어서의 전원 공급이나 전파 신호의 수신, 진동 발생 등, 인간의 시청각 이외의 신호 등의 기능 모듈이 배치되어 있다. 또한 그 아래에는 보호용 필름(206)이 접착되어 있다.
이러한 기능 모듈(207)의 신호를 처리하여 가공이나 제어를 하기 위해서, 도 7에 나타내는 바와 같이, 각각의 유기 필름의 층간을 금속재료 범프(bump) 등에 의한 금속 접합(210)으로써 전기적으로 접속한다. 금속 접합부(210) 이외의 부분은 절연을 유지하는 동시에, 상하의 유기 필름을 접합하기 위해서, 접착 필름(205)에 의해서 유기재료가 충전되어 있다.
각각의 층의 유기 필름(201, 202 또는 203)은 필요에 따라서 복수 매를 적층해도 좋다. 이 경우, 각층의 사이에는, 접착 필름(205)이 복수 매 삽입된다.
층간 접속에 있어서, 전기신호가 아니라 광 신호로써 접속하는 경우, 접착 필름(205)으로서 투명한 필름이나 재료를 부분적으로 사용하고, LED 등의 발광소자와 포토다이오드 등 수광소자를 광학적으로 접속해도 좋다.
유기 필름(202)에는, 각종의 신호를 연산 처리하는 기능부품이나 소자 등의 기능회로가 배치되어 있다. 이 기능회로에는, 박막형 축전기(208a), 박막형 저항기 (208b), 박막형 인덕터(208c)가 포함된다. 이 박막형 기능회로(208)는, 유기 필름 (202) 상에 직접 스퍼터링 등의 박막 프로세스 공정으로써 형성할 수 있다. 또는, 별도의 유기 필름 상에 박막 형성한 것을 절단한 박형의 기능부품을 배치해도 좋다.
이들 박막형 기능회로를, 막 두께가 10㎛ 이하인 박막 프로세스를 이용해서 성막(成膜)하고, 패턴을 형성하여 형성하고 있다. 성막시에 고온 프로세스가 필요한 경우는, 유기 필름(202) 재료를 내열성이 있는 폴리이미드 등을 사용해도 좋다. 기능소자(209)는, Si나 화합물 반도체의 베어 칩이다. 예로서, 전기적인 연산 처리를 하는 IC나 LSI 또는, 광 회로로서 기능하는 GaAs 등의 화합물 반도체 소자 등이 포함된다. 이 베어 칩형 기능소자(209)는, 유기 필름(202)의 표면에 형성된 배선 단자 상에, 금속 접합인 범프 등을 이용해서 장착되어 있다. 이러한 베어 칩형 기능소자도 필요에 따라서, 칩의 두께를 100㎛ 이하로 가공한 것을 장착해도 좋다.
이상과 같은 구성을 이용하여, 도 7에 나타내는 바와 같은, 박형의 이동용 단말기기로서의 회로 구조체를 구성하고, 종래에 비해서, 구조체 전체의 두께가 얇은, 7mm 이하의 박형 구조를 실현하며, 또한 필름 베이스이기 때문에 더욱 경량화를 실현할 수 있다.
또한, 필름형 소자의 집적회로의 구조체로서 이동 단말을 예로서 나타냈지만, 구조체로서 7mm 이하의 두께가 가능하므로, 예로서 시트(sheet)형의 휴대전화 이외에, 도 8(a)~(f)에 나타내는 바와 같이, 시트형의 컴퓨터(241), 식별 카드 (242) 등의 ID, 전자 지갑(wallet)(243), 휴대형 정보 통신기기(PDA)(244), 원격조작장치(remote controller)(245), 세탁기(247)ㆍ텔레비전(248)ㆍ전자레인지(249) 등의 전기기기에 이용되는 메모리 카드(246)의 상품 기능을 갖는 회로를 구성할 수 있다. 또한, 구조체로서의 기능은 이동용 단말에 한정되는 것은 아니고, 예로서, 퍼스널 컴퓨터 기능을 갖는 시트 PC나, 패스포트나 면허증, 명함으로서의 기능을 갖는 시트 ID, 음성이나 영상 등의 데이터를 기록 보관할 수 있는 시트 메모리, 신용카드나 패스 타입 티켓 기능을 갖는 시트 월렛(sheet wallet), 또한 시트형의 리모콘 등 폭넓은 기능을 갖는 구조체로서의 전개도 가능하다.
이상과 같이, 100㎛ 이하의 두께의 유기 필름을 베이스로 하여, 각종의 신호를 변환하는 기능 모듈을 배치한 회로를 갖는 유기 필름과, 10㎛ 이하의 막 두께로써 형성된 박막형 기능회로를 갖는 유기 필름과, 베어 칩형의 기능소자를 배치한 회로를 갖는 유기 필름을 3차원적으로 적층하고, 그 필름상의 회로의 층간을 금속접속 또는 광학적으로 접속한 구조를 구비한 것을 특징으로 하는 필름형 소자의 집적회로 구조체를 구성함으로써, 각각의 기능부품이나 모듈간의 배선 길이가, 100㎛ 두께의 얇은 필름의 층간 배선과 필름상의 배선만의 입체적인 배선에 의해서 최단화가 가능하게 된다. 또한, 종래 필요했던 각각의 다층 회로기판 사이를 연결하는 플렉시블 기판도 없앨 수 있음과 동시에, 종래의 유리 에폭시 등의 다층 회로기판에 비해서, 필름 베이스이기 때문에, 경량화도 가능하게 된다. 또한, 층간의 접속이나 베어 칩형 소자 등의 회로에의 접속 재료가, 범프 등의 금속접합을 이용할 수 있으므로, 종래의 도전 페이스트(paste)에 비해서, 고주파 신호의 신호 열화를 저감할 수 있고, 신호 전송시의 손실을 없앨 수 있다. 또한, 광학적인 층간 접속에도 대응할 수 있으므로, 광 소자 등의 광 신호를 정보 데이터로 함으로써, 잡음의 영향을 저감하는 동시에 고속 대용량의 신호 처리도 가능하게 된다. 또한, 칩형 기능부품이나 패키지 기능소자를 사용하지 않고, 10㎛ 이하의 박막으로써 고정밀도로 형성된 기능회로나 베어 칩형의 기능소자를 구조체의 층간에 내장하는 것이 가능하게 되고, 칩형의 기능 정밀도나 장착에 의한 정밀도의 열화를 회피하고, 회로 전체의 정밀도 향상이 실현된다.
따라서, 동작 주파수의 추가적인 고주파화나 고속화, 디지털화에 대응하는 것이 가능하게 되고, 전기기기ㆍ광 기기로서의 고기능화나 소형 경량화를 실현하는 것이 가능하게 된다.
이상과 같이, 이 집적회로 구조체에 의하면, 각각의 기능 모듈간을 전송 손실이 없는 최단 배선으로 접속할 수 있고, 고정밀도의 기능부품을 3차원적으로 집적하는 것이 가능하게 된다. 그 결과, 고주파화나 고속화, 디지털화나 고기능, 소형 경량화에 대응할 수 있는, 각종의 우수한 전기기기ㆍ광 기기를 실현할 수 있다.
(실시형태 6)
도 10(a)는, 본 발명의 실시형태 6에 의한 박형 적층회로(다층 적층회로)의 구성을 나타내는 모식도이다. 이 도면에 나타내는 바와 같이, 박형 적층회로(311)는, 복수(적어도 2개)의 회로 모듈(312)을 적층해서 구성되어 있다. 각각의 회로 모듈(312)은, 도면상에서 사각형상으로 나타낸 제1과 제2회로기판부(313, 314)와, 이들 제1과 제2회로기판부(313, 314)를 접속하는 스트랩(strap)형의 회로기판간 접속부(315)로 구성되어 있다. 각각의 회로 모듈(312)을 구성하는 기판(316)은, 절연 재료로 이루어지는 얇은 1매의 가요성(可撓性) 수지 시트 또는 금속재료로 이루어지는 필름의 표면을 절연 재료로써 피복한 가요성 절연 금속 시트를 제1 및 제2회로기판부(313, 314)와 회로기판간 접속부(315)의 윤곽에 맞춰서 가공되어 있고, 이 기판(316) 상에 필요한 부품 등이 배치되어 있다. 예로서, 회로기판부(313, 314)를 구성하는 기판 부분에는, 저항ㆍ콘덴서ㆍ코일이나 LSI칩 등의 전자부품(317) 등의 신호 전달 또는 신호 처리를 담당하는 부품이 형성되거나 또는 배치되어 있고, 이들 전자부품(317)이 회로기판부(313, 314)의 표면에 형성된 금속박의 전기배선 (318)에 의해서 적절하게 접속되어 있다. 한편, 회로기판간 접속부(315)를 구성하는 기판 부분에는, 제1회로기판부(313)에 설치한 전자부품(317) 및/또는 전기배선 (318)과, 제2회로기판부(314)에 설치한 전자부품(317) 및/또는 전기배선(318)을 서로 전기적 또는 광학적으로 접속하는 전기배선(319)이 형성되어 있다. 또한, 회로기판부(313, 314)의 일부 및/또는 회로기판간 접속부(315)에는, 이후에 설명하는 바와 같이, 복수의 회로 모듈(312)을 적층했을 때, 각각의 회로 모듈(312)의 전기배선(318)과 기타의 회로 모듈(312)의 전기배선(318)을 전기적 또는 광학적으로 접속하기 위한 전기접속부 또는 광학접속부 혹은 관통 구멍(모두 도시되어 있지 않음)이 형성되어 있다.
본 실시형태에 있어서, 복수의 회로 모듈(312)의 기판(316)은 동일 형상으로 형성되어 있고, 이들 복수의 회로 모듈(312)을 겹쳤을 때, 각각의 회로 모듈(312)의 제1회로기판부(313)ㆍ제2회로기판부(314)ㆍ회로기판간 접속부(315)의 상 또는 하, 혹은 상하에 기타 회로 모듈의 제1회로기판부(313)ㆍ제2회로기판부(314)ㆍ회로기판간 접속부(315)가 정확하게 위치하도록 되어 있다. 단, 각각의 회로 모듈(312)의 기판(316)에 탑재된 전자부품(317)이나 전기배선(317, 318)은 기타의 회로 모듈(312)의 기판(316)에 탑재된 전자부품(317) 등과 동일할 필요는 없고, 통상 각각의 회로 모듈(312)에는 기타의 회로 모듈(312)과 상이한 전자부품이나 전기배선이 설치된다.
이와 같이 형성된 복수의 회로 모듈(312)은, 도 10(b)에 나타내는 바와 같이, 각각의 회로 모듈(312)의 제1회로기판부(313)ㆍ제2회로기판부(314)ㆍ회로기판간 접속부(315)의 상 또는 하, 혹은 상하에 기타의 회로 모듈의 제1회로기판부 (313)ㆍ제2회로기판부(314)ㆍ회로기판간 접속부(315)가 정확하게 위치하도록, 겹쳐지고, 겹쳐진 회로기판간 접속부(315)를 상하로부터 가압하여 압축해서 일체화되어서 박형 적층회로(311)가 형성된다. 필요하면, 적층 방향으로 인접하는 회로기판부 및/또는 회로기판간 접속부의 적어도 일부를 접착제로서 접착한다. 단, 회로기판부 (313, 314)에 있어서의 접착제의 도포 부분(접착부)의 면적은, 회로기판부의 전자부품에서 발생한 열을 효율적으로 방출할 목적으로, 그 회로기판부의 면적의 50％ 이하로 하는 것이 바람직하다. 또한, 접착제의 도포 부분의 면적을 회로기판부의 면적의 50％ 이하로 함으로써, 양호한 적층회로의 플렉시블 특성을 얻을 수 있다.
또한, 각각의 회로 모듈(312)의 전기배선(318, 319)은, 회로기판부(313, 314)의 일부 및/또는 회로기판간 접속부(315)에 형성되어 있는 전기접속부 또는 관통 구멍을 통해서 부분적으로 전기적으로 접속된다. 즉, 겹쳐서 합쳐진 회로기판부 (313, 314)는, 전기 접속부에서만 연결되고, 그 밖의 부분에서는 비연결 상태에 있다. 따라서, 상하의 회로 모듈(312)의 사이에 끼워진 회로 모듈(312)의 회로기판부 (313, 314)에서 발생하는 열은, 비연결 위치의 간극(間隙)을 통해서 외부에 방출된다.
이상과 같이, 일체화된 박형 적층회로(311)는, 얇은 시트를 겹쳐 합쳐서 구성되는 가요성 회로기판간 접속부(315)에 의해서 복수의 회로 모듈(312)이 연결되어 있고, 이 겹쳐 합쳐진 회로기판간 접속부(315)는 여전히 유연성을 보유하여, 용이하게 접어서 굽힐 수 있다. 따라서, 형상 가공에 대한 자유도가 있어서, 예로서 곡면으로 이루어지는 케이스에 맞춰서 탑재하는 것도 용이하게 할 수 있다.
(실시형태 7)
도 11(a)는, 실시형태 7에 의한 박형 적층회로(311A)의 모식도를 나타낸 것이다. 본 실시형태 7의 박형 적층회로(311A)는, 각각의 회로 모듈(312)에서의 회로기판간 접속부(315)의 위치(회로기판부(313, 314)에 대한 상대적 위치)가 기타의 회로 모듈(312)에서의 위치와 상이한 점에서, 실시형태 6의 박형 적층회로(311)와 상이하다. 따라서, 실시형태 7의 박형 적층회로(311)에서는, 도11(b)에 나타내는 바와 같이(특히 도 11(b)와 도 10(b)를 대비하면 명백한 바와 같이), 복수의 회로 모듈(312)을 적층해서 회로기판간 접속부(315)를 압축하면, 박형 적층회로(311)를 상하로부터 보았을 때의 회로기판간 접속부(315)의 전체의 폭은 실시형태 6에 비해서 커지지만, 그 두께는 1층분의 두께와 대략 동일하므로, 굴곡에 대한 자유도와 신뢰성을 향상시킬 수 있다. 또한, 더욱 자유도가 높은 기판 형상의 설계가 가능하게 된다. 또한, 본 실시형태의 경우, 복수의 회로 모듈간의 필요한 전기적 접속은, 회로기판부(313, 314)의 일부에 층간 접속부 또는 접속 단자(전기 접속부)를 설치하고, 복수의 회로 모듈을 겹쳤을 때에 대향하는 위치에 있는 전기 접속부를 서로 전기적으로 접속하거나 연결한다. 이 경우, 적층 방향으로 인접하는 회로기판부의 사이에 부분적으로 접착제를 배치하고, 그 접착부에 있어서 회로기판부를 접착해도 좋다.
(실시형태 8)
도 12는, 실시형태 8에 의한 박형 적층회로(311B)의 모식도를 나타낸 것이다. 본 실시형태 8의 박형 적층회로(311)는, 실시형태 7에서 이용한 복수의 회로 모듈(312)을 이용한 것으로서, 회로기판부(313, 314)의 적층 순서에 특징을 갖는다. 구체적으로, 도 12의 좌측에 나타내는 회로기판부(313)에 대해서 보면, 제1(최상층)의 회로 모듈(312)의 회로기판부(313a)를 최상층에 배치하고, 그 바로 아래에 제2(위에서 2번째 층)의 회로기판부(313b)가 배치되어 있다. 이것에 대하여, 도 12의 우측에 나타내는 회로기판부(314)에 대해서 보면, 제1회로 모듈(312)의 회로기판부(314a)는, 제2회로기판부(314b)의 바로 아래에 배치되어 있고, 좌우의 회로기판부의 적층 순서가 상이하게 되어 있다. 또한, 이해를 쉽게 하기 위해서, 제1층과 제2층의 회로 모듈에 대해서 회로기판부(313, 314)의 적층 순서를 역으로 한 예를 나타내었지만, 적층 순서는 좌우의 회로기판부에 대해서 자유롭게 선택할 수 있다.
이상과 같이, 회로기판부와 회로기판간 접속부를 일체로 형성함으로써, 회로기판간 접속부에 굴곡성을 갖게 할 수 있고, 또한 회로기판부에도 가요성을 갖게 할 수 있다. 동시에, 회로기판간의 접속부를 일체로 형성함으로써, 기판위에 접속을 위한 커넥터 등을 설치할 필요가 없어지고, 물론 부착 등의 공정도 삭감할 수 있으며, 설계의 자유도 향상, 제조시간 단축, 제조비용 절감, 또한 소형화 등이 가능하게 된다. 회로기판 내에 있어서도, 지금까지의 기판간 접속을 위한 회로의 우회 배치, 관통 구멍 형성 등을 대폭 삭감할 수 있고, 이것도 설계 자유도의 향상이나 비용 절감, 소형화를 가능하게 하는 것이다.
또한, 기판 형상, 크기의 자유도가 향상됨으로써, 이 회로 모듈을 포함하여 기능을 발휘하는 제품 그 자체의 형상에도 자유도가 확장된다고 하는 효과도 기대할 수 있다. 또한, 회로기판의 박형화에 의해서, 배선 길이의 단축 등의 효과도 있고, 고주파 회로에의 대응도 가능하게 되는 효과를 얻을 수 있다.
또한, 적층한 기판에 열 프레스 등을 가하는 경우, 각각의 회로기판부마다 처리하는 것이 가능하게 되므로, 프레스기의 능력은 하나의 회로기판부의 면적이 있으면 되고, 제조 장치의 소형화가 가능하게 된다. 또한, 이 회로기판은 층간의 관통 구멍의 수를 저감할 수 있으므로, 회로기판부의 모든 면이 밀착되어 있을 필요도 없게 된다. 따라서, 층간에서 전기적 등의 접속이 필요한 부분 이외는 접착할 필요가 없게 된다. 이에 따라서, 접착 공정이 간략화되는 동시에, 회로기판에 대해서도 간극이 형성되는 만큼, 방열 효과도 얻을 수 있다는 효과가 있다.
또한, 이 회로기판에서는, 각각의 층에 전자부품이나 회로로써 구성되고, 단독으로도 기능하는 회로기판층으로 이루어져 있으므로, 적층하기 전의 공정에서 동작 검사를 실행할 수 있다. 따라서, 각각의 층 또는 몇 층 적층한 시점에서 동작 검사를 실행함으로써, 제조 공정 중에서 발생한 불량품을 선별할 수 있는 효과가 있다. 이에 따라서, 지금까지 완성품 검사에 의존하고 있던 제조 공정에 비해서, 수율을 향상시키고, 손실 비용을 삭감할 수 있다.
이상의 설명으로부터 명백한 바와 같이, 본 발명의 적층회로에 의하면, 설계의 자유도 향상, 제조시간 단축, 제조비용 절감, 소형화, 고주파 대응 등이 가능하게 된다. 또한, 본 발명에 의한 적층회로의 제조방법에 의하면, 적층전에 각각의 회로 모듈의 전기적 특성 등을 확인할 수 있으므로, 적층회로의 수율이 향상되고, 제품의 저가격화가 가능하게 된다.
도 1은 실시형태 1에 의한 단층형(單層型) 박형(薄型) 회로기판의 일부를 확대한 단면도.
도 2는 실시형태 2에 의한 적층형 박형 회로기판의 일부를 확대한 단면도.
도 3은 도 2에 나타내는 적층형 박형 회로기판을 변형시킨 실시형태 3의 회로기판을 나타내는 부분 확대 단면도.
도 4는 압전소자를 구비한 실시형태 4의 적층형 박형 회로기판의 일부를 확대한 단면도.
도 5는 회로기판을 내장한 휴대전화기의 내부 구조를 나타내는 사시도.
도 6은 실시형태 5에 의한 박형 회로기판인 집적회로 구조체의 사시 개념도.
도 7은 도 6에 나타내는 필름형 소자의 집적회로 구조체의 단면도.
도 8은 도 6에 나타내는 필름형 소자의 이용 형태를 나타내는 도면.
도 9는 종래의 다층 회로기판과 기능 모듈을 구비한 전기기기ㆍ광 기기의 구성예의 단면도.
도 10은 실시형태 6에 의한 박형 적층회로의 모식도.
도 11은 실시형태 7에 의한 박형 적층회로의 모식도.
도 12는 실시형태 8에 의한 박형 적층회로의 모식도.
도 13은 종래의 플렉스 리지드(flex rigid) 기판의 단면도.
* 도면의 주요부분에 대한 부호의 설명
101 : 박형 회로기판 102 : 베이스(base)
103 : 배선 104 : 박형 부품
105 : 전기 접속부 106 : 관통 구멍
110 : 케이스 112 : 홈
114 : 구멍 116 : 가열 밀봉재
117 : 압전소자 201, 202, 203 : 유기 필름
204, 206 : 보호 필름 205 : 접착 필름
207 : 기능 모듈 208 : 기능회로부품
209 : 베어 칩(bare chip)형 기능소자 210 : 금속 접합
311 : 박형 적층회로 312 : 회로 모듈
313, 314 : 회로기판부 315 : 회로기판간 접속부
316 : 기판 317 : 전자부품
318, 319 : 전기배선

Claims (27)

  1. 회로기판에 있어서, 상기 회로기판은
    가요성 박형 필름,
    상기 가요성 박형 필름 위에 배치된 전기 배선, 및
    필름 형성 기술에 의해 만들어지고, 상기 전기 배선 사이에 위치하도록 상기 가요성 박형 필름 위에 배치되어, 상기 전기 배선과 접속하는 전기 부품을 포함하며,
    상기 전기 부품의 두께는 상기 전기 배선의 두께보다도 얇은 것을 특징으로 하는 회로기판.
  2. 제1항에 있어서,
    상기 전기 배선의 두께와 상기 전기 부품의 두께는 상기 가요성 박형 필름의 두께 이하인 것을 특징으로 하는 회로기판.
  3. 제1항에 있어서, 상기 가요성 박형 필름은 수지 또는 금속으로 이루어지는 것을 특징으로 하는 회로기판.
  4. 제1항에 있어서,
    상기 가요성 박형 필름은, 폴리에틸렌테레프탈레이트(polyethylene terephthalate), 폴리이미드(polyimide), 폴리페닐렌설파이드(polyphenylene sulfide) 또는 알루미늄(aluminum) 중 어느 하나로 이루어지는 것을 특징으로 하는 회로기판.
  5. 회로기판에 있어서,
    상기 회로 기판은, 서로 겹쳐져서 적층된 필름을 포함하고, 상기 필름 각각에는, 전기 배선과, 상기 전기 배선 사이에 전기적으로 접속되고 필름 형성 기술에 의해 만들어진 전기 부품이 배치되어 있으며,
    상기 필름 중 하나 위에 있는 상기 전기 배선과, 상기 필름 중 다른 하나 위에 있는 전기 배선은, 상기 필름의 상기 하나 및 다른 하나 사이에 연장되어 있는 접속부를 통해 서로 전기적으로 접속되어 있는 것을 특징으로 하는 회로기판.
  6. 제1항에 있어서,
    상기 가요성 박형 필름은 상기 회로 기판이 3차원 구성을 갖도록 변형될 수 있는 것을 특징으로 하는 회로 기판.
  7. 제6항에 있어서, 상기 회로기판은
    상기 가요성 박형 필름의 변형량에 대응하는 신호를 송신할 수 있는 소자를 더 포함하는 것을 특징으로 하는 회로기판.
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 제1항에 있어서, 상기 회로기판은
    별개의 가요성 박형 필름,
    상기 별개의 가요성 박형 필름 위에 배치된 추가 전기 배선, 및
    상기 추가 전기 배선 사이에 위치하도록 상기 별개의 가요성 박형 필름 위에 배치되어, 상기 추가 전기 배선과 접속하는 별개의 전기 부품을 더 포함하며,
    상기 별개의 전기 부품의 두께는 상기 추가 전기 배선의 두께보다도 얇고,
    상기 가요성 박형 필름, 상기 전기 부품 및 상기 전기 배선의 조합에 의해, 상기 회로 기판의 제1층이 형성되고,
    상기 별개의 가요성 박형 필름, 상기 별개의 전기 부품 및 상기 추가 전기 배선의 조합에 의해, 상기 회로 기판의 제2층이 형성되는 것을 특징으로 하는 회로기판.
  26. 제1항에 있어서, 상기 전기 배선은 필름 형성 기술에 의해 만들어지는 것을 특징으로 하는 회로기판.
  27. 제5항에 있어서, 상기 전기 배선은 필름 형성 기술에 의해 만들어지는 것을 특징으로 하는 회로기판.
KR10-2002-0070963A 2001-11-21 2002-11-15 박형 회로기판 및 박형 회로기판의 제조방법 KR100491179B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JPJP-P-2001-00355415 2001-11-21
JP2001355415A JP4079626B2 (ja) 2001-11-21 2001-11-21 薄型回路基板
JP2002019947A JP4434546B2 (ja) 2002-01-29 2002-01-29 フィルム状デバイスの集積回路構造体
JPJP-P-2002-00019947 2002-01-29
JPJP-P-2002-00086373 2002-03-26
JP2002086373A JP4398626B2 (ja) 2002-03-26 2002-03-26 積層回路

Publications (2)

Publication Number Publication Date
KR20030041777A KR20030041777A (ko) 2003-05-27
KR100491179B1 true KR100491179B1 (ko) 2005-05-24

Family

ID=27347849

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0070963A KR100491179B1 (ko) 2001-11-21 2002-11-15 박형 회로기판 및 박형 회로기판의 제조방법

Country Status (3)

Country Link
US (2) US7084512B2 (ko)
KR (1) KR100491179B1 (ko)
CN (1) CN1259809C (ko)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6791159B2 (en) * 2002-06-03 2004-09-14 Sumitomo Electric Industries, Ltd. Optical module
US6707150B1 (en) * 2002-10-24 2004-03-16 Galaxy Pcb Co., Ltd. Package support member with high heat-removing ability
KR100541655B1 (ko) * 2004-01-07 2006-01-11 삼성전자주식회사 패키지 회로기판 및 이를 이용한 패키지
DE102004009907A1 (de) * 2004-02-26 2005-09-29 Mann + Hummel Gmbh Flüssigkeitsfilter, insbesondere Ölfilter für eine Brennkraftmaschine
TWI406690B (zh) 2004-02-26 2013-09-01 Semiconductor Energy Lab 運動器具，娛樂工具，和訓練工具
US7321496B2 (en) * 2004-03-19 2008-01-22 Matsushita Electric Industrial Co., Ltd. Flexible substrate, multilayer flexible substrate and process for producing the same
CN101156162B (zh) 2005-03-31 2012-05-16 株式会社半导体能源研究所 无线芯片以及具有无线芯片的电子设备
JP4584006B2 (ja) * 2005-04-12 2010-11-17 日本メクトロン株式会社 可撓性回路基板
TWI277381B (en) 2005-04-12 2007-03-21 Au Optronics Corp Double-sided flexible printed circuit board
JP2007018226A (ja) * 2005-07-07 2007-01-25 Three M Innovative Properties Co タッチパネルセンサー
KR100741821B1 (ko) * 2006-02-23 2007-07-23 삼성전기주식회사 발광 다이오드 모듈
KR100770690B1 (ko) * 2006-03-15 2007-10-29 삼성전기주식회사 카메라모듈 패키지
KR20070096303A (ko) * 2006-03-23 2007-10-02 엘지이노텍 주식회사 카메라 모듈용 인쇄회로기판 및 그 제조 방법
US7265719B1 (en) * 2006-05-11 2007-09-04 Ball Aerospace & Technologies Corp. Packaging technique for antenna systems
US9944051B2 (en) * 2006-10-02 2018-04-17 Mead Johnson Nutrition Co. Laminate
AU2008232405A1 (en) * 2007-03-23 2008-10-02 Innovatier, Inc. A step card and method for making a step card
JP4978269B2 (ja) * 2007-03-27 2012-07-18 日本電気株式会社 多層配線基板
DE102007061824A1 (de) * 2007-12-20 2009-06-25 Printed Systems Gmbh Datenübertragungssytem
KR100947608B1 (ko) * 2007-12-28 2010-03-15 엘지전자 주식회사 연성 필름
JP2010056099A (ja) * 2008-08-26 2010-03-11 Hitachi Ltd 半導体装置
KR101018646B1 (ko) * 2008-12-09 2011-03-03 삼화콘덴서공업주식회사 Ｍｌｃｃ 모듈
KR200454169Y1 (ko) * 2009-08-17 2011-06-20 강성일 마스카라 용기
KR200448772Y1 (ko) * 2009-11-02 2010-05-17 백성곤 휠 수 있는 엘이디 바
KR101038923B1 (ko) * 2010-02-02 2011-06-03 전북대학교산학협력단 개선된 발광 효율을 갖는 발광 다이오드 및 이의 제조방법
JP5284308B2 (ja) 2010-04-19 2013-09-11 日本メクトロン株式会社 フレキシブル回路基板及びその製造方法
US8780537B2 (en) * 2010-05-07 2014-07-15 Tyco Electronics Corporation Integrated connection system for an electronic device
CN103515815B (zh) * 2012-06-28 2016-03-02 联想(北京)有限公司 基于柔性电路板的mhl连接装置、连接器、转换器和系统
JP5716972B2 (ja) * 2013-02-05 2015-05-13 株式会社デンソー 電子部品の放熱構造およびその製造方法
ITPI20130044A1 (it) * 2013-05-24 2014-11-25 Marco Ariani Struttura perfezionata di supporto per articoli di vario genere
JP6259813B2 (ja) * 2013-07-11 2018-01-10 株式会社村田製作所 樹脂多層基板、および樹脂多層基板の製造方法
US20150369457A1 (en) * 2014-06-23 2015-12-24 Epistar Corporation Light-Emitting Device
EP3258752A4 (en) 2015-02-13 2018-10-17 Pi-Crystal Incorporation Method for forming laminated circuit board, and laminated circuit board formed using same
DE102015116707A1 (de) * 2015-10-01 2017-04-06 USound GmbH Flexible MEMS-Leiterplatteneinheit sowie Schallwandleranordnung
JP6489290B2 (ja) * 2016-08-03 2019-03-27 株式会社村田製作所 変形検知センサ、電子機器、および変形検知センサの製造方法
US10727566B2 (en) * 2017-02-10 2020-07-28 Dell Products L.P. Electrically functional structure integration in ultrathin foldable device
CN107195755A (zh) * 2017-06-30 2017-09-22 深圳市联建光电股份有限公司 一种柔性透明led显示屏及其加工方法
KR102419272B1 (ko) * 2017-12-19 2022-07-11 엘지디스플레이 주식회사 발광 사운드 소자, 사운드 출력 장치 및 디스플레이 장치
CN109904148B (zh) * 2018-12-26 2023-07-04 天津大学 具有集成电路模块和声波滤波器模块的柔性系统
US10665581B1 (en) 2019-01-23 2020-05-26 Sandisk Technologies Llc Three-dimensional semiconductor chip containing memory die bonded to both sides of a support die and methods of making the same
US10879260B2 (en) 2019-02-28 2020-12-29 Sandisk Technologies Llc Bonded assembly of a support die and plural memory dies containing laterally shifted vertical interconnections and methods for making the same

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01205495A (ja) * 1988-02-10 1989-08-17 Furukawa Electric Co Ltd:The フレキシブルプリント回路基板の製造方法
JPH0779089A (ja) * 1993-09-08 1995-03-20 Sumitomo Electric Ind Ltd シールドフレクスリジッド多層配線板
JPH08130351A (ja) * 1994-10-31 1996-05-21 Nikon Corp 多層フレキシブル配線基板
JPH08235966A (ja) * 1995-10-30 1996-09-13 Fujitsu Ltd キーボード
JPH0992938A (ja) * 1995-09-25 1997-04-04 Kyocera Corp 薄膜配線基板
JP2001313444A (ja) * 2000-03-22 2001-11-09 Hewlett Packard Co <Hp> フレキシブルプリント回路基板およびそのシールド方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4535350A (en) * 1981-10-29 1985-08-13 National Semiconductor Corporation Low-cost semiconductor device package and process
US4604303A (en) * 1983-05-11 1986-08-05 Nissan Chemical Industries, Ltd. Polymer composition containing an organic metal complex and method for producing a metallized polymer from the polymer composition
US5004649A (en) 1988-04-13 1991-04-02 Idemitsu Kosan Co., Ltd. Resin laminates and a process for production thereof
US5354695A (en) * 1992-04-08 1994-10-11 Leedy Glenn J Membrane dielectric isolation IC fabrication
JP2747096B2 (ja) 1990-07-24 1998-05-06 北川工業株式会社 ３次元回路基板の製造方法
JP2995993B2 (ja) 1992-03-16 1999-12-27 日立化成工業株式会社 回路の接続方法
US5731633A (en) * 1992-09-16 1998-03-24 Gary W. Hamilton Thin multichip module
US5463229A (en) * 1993-04-07 1995-10-31 Mitsui Toatsu Chemicals, Incorporated Circuit board for optical devices
US5731663A (en) * 1996-04-01 1998-03-24 Davis; Ralph K. Variable power control lamp adapter
JP3686219B2 (ja) 1997-06-16 2005-08-24 松下電器産業株式会社 薄膜回路基板の製造方法
JPH1174630A (ja) 1997-08-27 1999-03-16 Matsushita Electric Ind Co Ltd コンデンサ付き基板の構造と製造方法
US6246010B1 (en) * 1998-11-25 2001-06-12 3M Innovative Properties Company High density electronic package
JP3843708B2 (ja) * 2000-07-14 2006-11-08 日本電気株式会社 半導体装置およびその製造方法ならびに薄膜コンデンサ

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01205495A (ja) * 1988-02-10 1989-08-17 Furukawa Electric Co Ltd:The フレキシブルプリント回路基板の製造方法
JPH0779089A (ja) * 1993-09-08 1995-03-20 Sumitomo Electric Ind Ltd シールドフレクスリジッド多層配線板
JPH08130351A (ja) * 1994-10-31 1996-05-21 Nikon Corp 多層フレキシブル配線基板
JPH0992938A (ja) * 1995-09-25 1997-04-04 Kyocera Corp 薄膜配線基板
JPH08235966A (ja) * 1995-10-30 1996-09-13 Fujitsu Ltd キーボード
JP2001313444A (ja) * 2000-03-22 2001-11-09 Hewlett Packard Co <Hp> フレキシブルプリント回路基板およびそのシールド方法

Also Published As

Publication number Publication date
CN1259809C (zh) 2006-06-14
US20030094697A1 (en) 2003-05-22
US7084512B2 (en) 2006-08-01
KR20030041777A (ko) 2003-05-27
CN1420714A (zh) 2003-05-28
US20060202349A1 (en) 2006-09-14

Similar Documents

Publication Publication Date Title
KR100491179B1 (ko) 박형 회로기판 및 박형 회로기판의 제조방법
US9854685B2 (en) Electronic component, method for manufacturing the electronic component, and circuit board
JP4631910B2 (ja) アンテナ内蔵型記憶媒体
TWI236759B (en) Semiconductor device, and laminated semiconductor device
WO2006085466A1 (ja) アンテナ内蔵半導体メモリモジュール
WO2000014802A1 (fr) Dispositif a semi-conducteur et son procede de fabrication, carte de circuit imprime, dispositif electronique
CN109427731B (zh) 电路基板
WO2007037275A1 (ja) 電子回路接続構造体およびその製造方法
KR101324595B1 (ko) 조립성 및 유동성이 우수한 휴대 단말기용 메인 보드
JP2004128418A (ja) 半導体装置およびその製造方法
US8076772B2 (en) Printed circuit board, memory module having the same and fabrication method thereof
JP7474251B2 (ja) チップカード用電子モジュール
KR20080094231A (ko) 이미지 센서 모듈과 이를 구비한 카메라 모듈 및 그 제조방법
US7581960B2 (en) Camera module and assembling process thereof
KR100748244B1 (ko) 이미지 센서 모듈과 그 제조 방법 및 이를 이용한 카메라모듈
CN1849036B (zh) 薄型电路板及薄型电路板的制造方法
JP2009290553A (ja) 高周波モジュール及びその製造方法
US20070132595A1 (en) Transponder device with mega pads
US20070173084A1 (en) Board-to-board connecting structure
JP7467168B2 (ja) 撮像素子ユニット及び撮像装置
CN210298194U (zh) 层叠线路板、摄像模组以及移动终端
JP4692254B2 (ja) 半導体モジュール及び半導体モジュールの製造方法
JP4434546B2 (ja) フィルム状デバイスの集積回路構造体
JP4413305B2 (ja) Ｉｃカード
KR101641527B1 (ko) 센서용 칩 패키지, 이를 구비한 카메라 모듈 및 센서용 칩 패키지 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130419

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140421

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150417

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160418

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180329

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee