JP7467168B2 - 撮像素子ユニット及び撮像装置 - Google Patents

撮像素子ユニット及び撮像装置 Download PDF

Info

Publication number
JP7467168B2
JP7467168B2 JP2020041717A JP2020041717A JP7467168B2 JP 7467168 B2 JP7467168 B2 JP 7467168B2 JP 2020041717 A JP2020041717 A JP 2020041717A JP 2020041717 A JP2020041717 A JP 2020041717A JP 7467168 B2 JP7467168 B2 JP 7467168B2
Authority
JP
Japan
Prior art keywords
wiring
image sensor
multilayer substrate
imaging element
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020041717A
Other languages
English (en)
Other versions
JP2021145011A (ja
JP2021145011A5 (ja
Inventor
浩輔 松原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2020041717A priority Critical patent/JP7467168B2/ja
Priority to US17/193,224 priority patent/US11749697B2/en
Publication of JP2021145011A publication Critical patent/JP2021145011A/ja
Publication of JP2021145011A5 publication Critical patent/JP2021145011A5/ja
Application granted granted Critical
Publication of JP7467168B2 publication Critical patent/JP7467168B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14618Containers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14636Interconnect structures
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/50Constructional details
    • H04N23/52Elements optimising image sensor operation, e.g. for electromagnetic interference [EMI] protection or temperature control by heat transfer or cooling elements
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/50Constructional details
    • H04N23/54Mounting of pick-up tubes, electronic image sensors, deviation or focusing coils

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Structure Of Printed Boards (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、撮像素子ユニット及び撮像装置に関し、特に、撮像素子ユニットにおいて撮像素子が実装される多層基板での配線構造に関する。
従来の撮像素子ユニットは、セラミックス又はプラスチックで形成された凹型構造のパッケージ内に撮像素子が実装されてカバーガラスで封止したものを周辺回路部品が実装されたプリント基板に実装した構造を有するものが一般的であった。これに対して、近年では撮像素子ユニットに対する小型化や軽量化が強く要求されており、この要求に応じる技術として特許文献1は、ガラスエポキシ等で形成されたプリント基板上に撮像素子を直接実装した、所謂、パッケージレス構造を提案している。
特開2015-12211号公報
しかしながら、パッケージレス構造のプリント基板では、信号配線間を絶縁するための導体を配置しない領域を光が透過することで撮像素子の背面側から侵入した光を撮像してしまうという問題がある。撮像素子の背面側からの光の侵入を防止する必要性は、撮像素子の高感度化に伴って益々高まっている。
このような事情に鑑み、本発明は撮像素子の背面からの光の侵入を防止することが可能なパッケージレス構造の撮像素子ユニットを提供することを目的とする。
本発明に係る撮像素子ユニットは、多層基板と、前記多層基板の一方の面に実装された撮像素子と、前記多層基板の他方の面に実装された複数の部品と、を備える撮像素子ユニットであって、前記多層基板は、前記撮像素子と前記多層基板とを電気的に接続するために前記多層基板の一方の面に設けられた複数の電極と、前記複数の電極と前記複数の部品とを電気的に接続する複数のビアと、前記複数のビアと電気的に接続される複数の第1の配線と、前記複数のビア及び前記第1の配線を各層の第2の配線に対して絶縁する未配線領域と、を有し、前記多層基板を積層方向から見た投影面上で前記未配線領域が全層で重なる領域を覆うように、前記部品、又は、該部品を前記多層基板に実装するはんだが配置されていることを特徴とする
を特徴とする。
本発明によれば、撮像素子の背面からの光の侵入を防止することが可能なパッケージレス構造の撮像素子ユニットを提供することが可能になる。
本発明の実施形態に係る撮像素子ユニットの概略構成を示す断面図である。 図1の撮像素子ユニットを構成する多層基板のレイアウトを示す図である。 参考例に係る多層基板を備える撮像素子ユニットの部分的な断面図である。 図3に示す多層基板の各層の配線を示す図である。 第1実施形態での第1の多層基板の各層の配線を示す図である。 第1実施形態での第2の多層基板の各層の配線を示す図である。 第2実施形態に係る撮像素子ユニットの部分的な断面図である。 図7に示す多層基板の各層の配線を示す図である。
以下、本発明の実施形態について、添付図面を参照して詳細に説明する。
<共通構成>
図1は、本発明の実施形態に係る撮像素子ユニット100の概略構成を示す断面図である。撮像素子ユニット100は、デジタルカメラやデジタルビデオカメラ等の撮像装置、撮像機能を備えるスマートフォン等の各種の電子機器に搭載される。
撮像素子ユニット100は、撮像素子101、多層基板102、部品103、接続導体104、ワイヤボンディングパッド106、枠部材107及びカバーガラス108を有する。
撮像素子101は、入射した光に応じて画像信号を出力する。多層基板102は、各種の部品103を実装して接続するパターンが銅等の金属で形成されている。なお、撮像素子101は、多層基板102の一方の面(表面)に接着剤を用いて接着される。多層基板102は、撮像素子101を搭載(実装)するためにリジッド基板であることが望ましく、例えば、ガラスエポキシ等で形成されるが、これに限定されず、プラスチック材料を用いたフレキシブル基板であってもよい。また、多層基板102は、セラミックスと銅配線を用いたLTCC(低温同時焼成セラミックス)基板等であってもよい。つまり、多層基板102は、特定の材料に銅等の金属配線パターンが形成され、部品103が実装可能な基板であればよい。
部品103は、多層基板102の他方の面(撮像素子101が実装されている面の反対側の面(裏面))に実装されている。部品103は、具体的には、撮像素子101を動作させために必要とされるコンデンサ、抵抗、コイル等の受動部品、撮像素子101の駆動電圧を生成するリニアレギュレータ、クロックを与える発振器等である。また、部品103は、撮像素子101を動作させる用途以外の用途の部品、例えば、撮像素子101の状態等を監視する温度計や撮像素子101の固体情報を記憶するROM等を含んでいてもよい。更に、部品103には、多層基板102と外部の基板(不図示)との間で、電力供給を受けるための給電端子や信号のやりとりを行うための信号端子をまとめたコネクタも含まれる。
ワイヤボンディングパッド106は、多層基板102上の撮像素子101と同じ面に配置され、撮像素子101と多層基板102を電気的に接続するため金属部であり、具体的には、多層基板102の表面層に金メッキ等の処理で形成された電極である。接続導体104は、撮像素子101と多層基板102(ワイヤボンディングパッド106)とを電気的に接続する金属線であり、主に金線、アルミ線或いは銅線等が使用される。接続導体104は、一般的に、公知のワイヤーボンダーを使用した超音波熱圧着により、撮像素子101とワイヤボンディングパッド106に接続される。枠部材107は、ワイヤボンディングパッド106の外周において多層基板102に接着剤により立設されており、枠部材107の上面にカバーガラス108が接着されることで、枠部材107とカバーガラス108は撮像素子101を封止する。なお、カバーガラス108には、反射防止膜等が形成されている。
次に、多層基板102のレイアウトについて説明する。図2(a)は、多層基板102において撮像素子101が搭載される面(以下「多層基板102の上面」と定義する)のレイアウトを示す図である。図2(b)は、多層基板102において部品103が実装される面(以下「多層基板102の下面」と定義する)のレイアウトを示す図である。
図2(a)に示す領域201は、多層基板102を積層方向(厚み方向)から見た場合の投影面上での撮像素子101の配置領域である。複数のワイヤボンディングパッド106は、撮像素子101の周辺に配置される。多層基板102の下面には、受動部品やリニアレギュレータ、クロック、発振器、コネクタ等の部品103が実装される。
<第1実施形態>
第1実施形態に係る撮像素子ユニット100の構成について詳細に説明する前に、参考例(比較例)となる多層基板の構成について図3及び図4を参照して説明する。図3は、参考例に係る多層基板202を備える撮像素子ユニットの部分的な断面図である。なお、図3の参考例に係る撮像素子ユニットは、撮像素子ユニット100と比較すると、多層基板の構成が異なるだけであるため、参考例に係る撮像素子ユニットの構成要素には、撮像素子ユニット100の構成要素と同じ名称及び符号を用いる。
多層基板202は、多層ビルドアップ基板である。多層ビルドアップ基板は、コアとなるプリプレグからなる絶縁層310の両面に、導体層321を設けられた両面基板である。なお、図3では、各部の構成を明示することを目的として、絶縁層310を含む各絶縁層を示すハッチング表示を省略している。
絶縁層310の両面(上下面)の導体層321は、リソグラフィーによって所望のパターンにパターニングされた後にドリルビアであるビア300によって接続される。ビア300と導体層321との間で絶縁が必要な領域には、導体層321を設けない未配線領域302が設けられる。両面基板の上面と下面にはそれぞれ、絶縁層311と導体層322がこの順に設けられている。導体層322も、導体層321と同様にリソグラフィーによって所望のパターンにパターニングされる。その際、導体層322は、レーザービアであるビア301によって接続必要箇所で導体層321と接続され、一方、ビア301に対する絶縁必要領域には未配線領域302が設けられる。
これと同様にして、絶縁層312及び導体層323と、絶縁層313及び導体層324が形成されて、複数の絶縁層の各層間に導体層が設けられた構造が形成される。絶縁層311、絶縁層312及び絶縁層313も、絶縁層310と同様にプリプレグからなる。絶縁層310の厚みは約0.05mm~1.5mm、絶縁層311、絶縁層312及び絶縁層313の厚みは約0.05mm~0.3mmである。
なお、プリプレグは繊維をクロス上に織り或いは編んだものに樹脂を含侵させたものであり、樹脂としてはエポキシやフェノールを主成分とするものが広く使用されており、更に樹脂は多くの場合に紙やガラス等の絶縁フィラーを含有している。プリプレグに用いられている繊維はガラス繊維が一般的であるが、これに限定されず、絶縁性であればよい。導体層321、導体層322、導体層323及び導体層324は一般的には銅が好適に用いられるが、これに限定されず、必要に応じて他の金属を使用してもよい。更に、多層基板202はビルドアップ基板に限定されるものではなく、例えば、絶縁層310に他の絶縁層311、絶縁層312及び絶縁層313と同等の厚みのものを用い、ドリルビアを使用しない基板(エニーレイヤー基板)を用いてもよい。
多層基板202の上面側(撮像素子101側)の導体層324と接続されるように、ワイヤボンディングパッド106が形成されている。また、導体層324の両表面上にはソルダーレジスト膜330が形成されている。但し、部品103が実装される端子位置やワイヤボンディングパッド106の設置位置では、ソルダーレジスト膜330は開口している。部品103側の導体層324には、部品103がはんだ331により接続される。
図4は、多層基板202の各層とビア300及びビア301との関係を示す図である。図4(a)は、撮像素子101側の導体層324の配置を示す平面図である。図4(a)に示す配線401は、導体層324の一部の信号配線であり、撮像素子101と接続されるワイヤボンディングパッド106(不図示)とビア301とを接続する。配線402は、配線401とは異なる導体層324の一部の信号配線であり、例えばGND配線である。配線401とビア301は、導体層324が形成されていない未配線領域302によって、他の配線402とは絶縁されている。
図4(b)は、撮像素子101側の導体層323,322の配置を示す平面図である。また、図4(c)は、撮像素子101側の導体層321の配置を示す平面図である。なお、導体層323,322の構成は同じである。導体層324と電気的に接続されているビア301は、絶縁層313,312,311それぞれに形成されたビア301と導通している。換言すれば、導体層324と電気的に接続されているビア301は、絶縁層310の撮像素子101側の表面まで延びている。
図4(b)に示されるように、導体層323,322では、ビア301は、未配線領域302によって導体層321の他の配線402と絶縁されている。一方、図4(c)に示されるように、絶縁層310の撮像素子101側の表面において、ビア301は導体層321の一部である配線401を介してビア300と接続されている。配線401、ビア301及びビア300は、未配線領域302によって、導体層321の他の配線402と絶縁されている。
図4(d)は、部品103側の導体層321の配置を示す平面図である。部品103側の導体層321の配置は、撮像素子101側の導体層321の配置と同等である。つまり、ビア300は絶縁層310を積層方向に貫通して部品103側の面に露出している。部品103側において、ビア300は、導体層321の一部である配線401を介してビア301に接続されている。配線401、ビア300及びビア301は、未配線領域302によって、導体層321の他の配線402と絶縁されている。
図4(e)は、部品103側の導体層323,322の配置を示す平面図である。図4(f)は、部品103側の導体層324の配置を示す平面図である。部品103側において、ビア300と電気的に接続されているビア301は、絶縁層311,312,313それぞれに形成されたビア301と導通している。換言すれば、ビア300と電気的に接続されているビア301は、絶縁層313の部品103側の表面まで延びている。
部品103側の導体層323,322の配置は、撮像素子101側の導体層323,322の配置と同等である。つまり、図4(e)では、ビア301は、未配線領域302によって、導体層322,323の他の配線402と絶縁されている。一方、図4(f)では、導体層324の一部の信号配線である配線401がビア301に接続されている。そして、配線401とビア301は、導体層324が形成されていない未配線領域302によって、配線401とは異なる導体層324の他の配線402と絶縁されている。配線401は、はんだ331を介して部品103と接続される。なお、図4(a)~(f)で説明した導体層の配線402は、必ずしも同じノードではない。
図4(g)は、図4(a)~(f)の導体層321~324のパターンを積層方向に重ねた状態を示す図である。参考例に係る撮像素子ユニットでは、多層基板202を積層方向から見た投影面上で、2箇所のビア301が同じ位置にあるために領域201内に導体の無い未配線領域302が生じている。この未配線領域302は絶縁層のプリプレグ及びソルダーレジスト膜330でのみ構成され、前述したように、プリプレグは繊維に樹脂を含侵させたものであるために遮光性を有しておらず、ソルダーレジスト膜330も遮光性を備えていない。従って、多層基板202では、撮像素子101は背面側から、未配線領域302を通じて光が侵入してしまう。
この問題を解決するための第1実施形態に係る多層基板102の構成について、図5及び図6を参照して説明する。なお、多層基板102は、前述した多層基板202と比較すると、導体層のパターン及びビアの位置が異なるのみであるため、図3に相当する断面図の図示を省略し、また、多層基板102の概略構成や各層に用いられる素材、製造方法等についての説明は省略する。また、多層基板102を構成する各部については、多層基板202を構成する各部と同じ名称と符号を用いて説明を行うこととする。
図5は、多層基板102の第1の実施例の構成を図4と同様に表した図である。図5(a)~(c)は、図4(a)~(c)と同じであるため、説明を省略する。図5(d)は、部品103側の導体層321の配置を示す平面図である。部品103側のビア301は、多層基板202を積層方向から見た投影面上で、撮像素子101側のビア301とは異なる位置に設けられている。この場合に、図5(a)~(c)の撮像素子101側のビア301周辺の未配線領域302と、図5(d)の部品103側のビア301周辺の未配線領域302とが重ならないように、それぞれのビア301どうしは一定の距離を離して配置される。
図5(e),(f)は、図4(e),(f)とは、部品103側のビア301の位置が異なるために配線401,402のパターンに違いはあるが、各部の導通と絶縁の形態は同じであるため、詳細な説明を省略する。図5(g)は、図5(a)~(f)の導体層321~324のパターンを積層方向に重ねた状態を示す図である。図5(g)に示すように、撮像素子ユニット100では、多層基板202を積層方向から見た投影面上で、領域201内に全層で重なる未配線領域302が存在しなくなっていることがわかる。つまり、撮像素子101への背面側からの光の侵入を防止する遮光構造が実現されていることがわかる。
図5の多層基板102の第1の実施例では、ビア301の配置を工夫することで撮像素子101の背面側での遮光構造を実現したが、多層基板102の第2の実施例では、配線401のパターンを工夫することで撮像素子101の背面側での遮光構造を実現する。
図6は、多層基板102の第2の実施例の構成を図4と同様に表した図である。図6(a),(b),(d)~(f)は、図4の(a),(b),(d)~(f)と同じであるため、説明を省略する。図6(c)は、撮像素子101側の導体層321の配置を示す平面図である。図6(c)は、図4(c)と比較すると、配線401及び未配線領域302の配置が異なる。図6(c)では、ビア300,301の周囲を囲むように、且つ、ビア300,301と電気的に接続されるように配線401が設けられている。そして、配線401の周囲を囲むように未配線領域302が設けられることで、ビア300,301及び配線401は、配線402から絶縁されている。
多層基板102の第2の実施例では、上記の通りに構成されることにより、多層基板202を積層方向から見た投影面上で、領域201内に導体の無い未配線領域302がなくなり、撮像素子101への背面側からの光の侵入を防止する遮光構造が実現される。なお、図4(c)のパターンを図6(c)に適用し、図6(c)のパターンを図6(d)に適用した構成としても、同じ効果が得られる。
上記説明の通りに、第1実施形態に係るパッケージレス構造の撮像素子ユニット100では、多層基板102が撮像素子101への背面側からの光の侵入を防止することが可能な遮光構造を備える。例えば、図3及び図4に示した多層基板202を備える撮像素子ユニットを用いた撮像装置では、撮像装置に遮光部材を設けて撮像素子101に対する遮光構造を実現する必要がある。これに対して、第1実施形態に係る撮像素子ユニット100を搭載した撮像装置では別途の遮光部材は不要であり、よって、コスト増大や重量増加を回避することが可能になる。
<第2実施形態>
上記の第1実施形態では、多層基板102のビア301及び配線401,402を工夫することにより撮像素子101への背面側からの光の侵入を防止する遮光構造を実現している。これに対して第2実施形態では、多層基板102に実装する部品103を用いて遮光構造を実現する。
図7は、第2実施形態に係る撮像素子ユニットの部分的な断面図である。第2実施形態に係る撮像素子ユニットは、図3及び図4に示した参考例に係る撮像素子ユニットを、部品103の実装位置と部品103側の導体層324のパターンを調整することで、撮像素子101への背面側からの光の侵入を防止する遮光構造を実現している。そのため、第2実施形態に係る撮像素子ユニットの構成要素について、図3及び図4を参照して説明した参考例に係る撮像素子ユニットの構成要素と同じ名称及び符号を用いて説明を行うこととする。また、ここでは、参考例に係る撮像素子ユニットとの相違点のみについて説明することとし、同じ構成についての説明を省略する。
第2実施形態に係る撮像素子ユニットでは、多層基板102を積層方向から見た投影面上での部品103の位置を、部品103側の導体層323の未配線領域302上に配置する。これにより、部品103側の導体層324の配線パターン、ビア301及び部品103によって、他の導体層での未配線領域302を遮光することができ、その詳細について図8を参照して説明する。
図8は、第2実施形態に係る撮像素子ユニットに用いられる多層基板102の構成を図4と同様に表した図である。図8(a)~(e)は、図4(a)~(e)と同じであるため、説明を省略する。図8(f)では配線401が図8(e)でのビア301の外周の未配線領域302を包含するように、つまり、図8(f)ではビア301の外周が、導体層324の一部の配線401で囲まれて、配線401がビア301と接続されるように配置される。そして、配線401及びビア301が導体層324の他の配線402と絶縁されるように未配線領域302が配置されている。
ここで、図8(f)の未配線領域302は、図8(e)の未配線領域302と重なることのないように設けられる。また、図8(f)の配線401には、はんだ331が盛られ、その上に部品103が実装される。これにより、図8(a)~(f)の導体層321~324のパターンを積層方向に重ねた状態を示す図8(g)に示すように、多層基板202を積層方向から見た投影面上で、領域201内に導体の無い未配線領域302をなくすことができる。なお、図8(f)の導体層324の配線401によって図8(e)の未配線領域302を遮光せずに、はんだ331又は部品103のみで図8(e)の未配線領域302を遮光するようにしてもよい。
以上、本発明をその好適な実施形態に基づいて詳述してきたが、本発明はこれら特定の実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の様々な形態も本発明に含まれる。更に、上述した各実施形態は本発明の一実施形態を示すものにすぎず、各実施形態を適宜組み合わせることも可能である。
100 撮像素子ユニット
101 撮像素子
102 多層基板
103 部品
106 ワイヤボンディングパッド
201 領域
300,301 ビア
302 未配線領域
310~313 絶縁層
321~324 導体層
401,402 配線

Claims (3)

  1. 多層基板と、
    前記多層基板の一方の面に実装された撮像素子と、
    前記多層基板の他方の面に実装された複数の部品と、を備える撮像素子ユニットであって、
    前記多層基板は、
    前記撮像素子と前記多層基板とを電気的に接続するために前記多層基板の一方の面に設けられた複数の電極と、
    前記複数の電極と前記複数の部品とを電気的に接続する複数のビアと、
    前記複数のビアと電気的に接続される複数の第1の配線と、
    前記複数のビア及び前記第1の配線を各層の第2の配線に対して絶縁する未配線領域と、を有し、
    前記多層基板を積層方向から見た投影面上で前記未配線領域が全層で重なる領域を覆うように、前記部品、又は、該部品を前記多層基板に実装するはんだが配置されていることを特徴とする撮像素子ユニット。
  2. 前記多層基板は、複数の絶縁層の各層間に第1の配線及び/又は前記第2の配線を含む導体層を備えており、前記絶縁層が遮光性を有しないことを特徴とする請求項1に記載の撮像素子ユニット。
  3. 請求項1又は2に記載の撮像素子ユニットを備えることを特徴とする撮像装置。
JP2020041717A 2020-03-11 2020-03-11 撮像素子ユニット及び撮像装置 Active JP7467168B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2020041717A JP7467168B2 (ja) 2020-03-11 2020-03-11 撮像素子ユニット及び撮像装置
US17/193,224 US11749697B2 (en) 2020-03-11 2021-03-05 Image capturing device unit including multilayer substrate, multilayer substrate, and image capturing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020041717A JP7467168B2 (ja) 2020-03-11 2020-03-11 撮像素子ユニット及び撮像装置

Publications (3)

Publication Number Publication Date
JP2021145011A JP2021145011A (ja) 2021-09-24
JP2021145011A5 JP2021145011A5 (ja) 2023-03-14
JP7467168B2 true JP7467168B2 (ja) 2024-04-15

Family

ID=77664974

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020041717A Active JP7467168B2 (ja) 2020-03-11 2020-03-11 撮像素子ユニット及び撮像装置

Country Status (2)

Country Link
US (1) US11749697B2 (ja)
JP (1) JP7467168B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023038095A (ja) 2021-09-06 2023-03-16 オムロン株式会社 装置管理システム、装置の障害原因推定方法、及びプログラム

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004111809A (ja) 2002-09-20 2004-04-08 Seiko Epson Corp ハンダ印刷用マスク、配線基板及びその製造方法、電気光学装置及びその製造方法、並びに電子機器及びその製造方法
WO2013118501A1 (ja) 2012-02-07 2013-08-15 株式会社ニコン 撮像ユニットおよび撮像装置
JP2018017849A (ja) 2016-07-27 2018-02-01 東芝アルパイン・オートモティブテクノロジー株式会社 発光部内蔵カメラモジュール

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015012211A (ja) 2013-07-01 2015-01-19 株式会社ニコン 撮像ユニット及び撮像装置
EP3089444B1 (en) * 2013-12-27 2020-04-29 Nikon Corporation Imaging unit and imaging device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004111809A (ja) 2002-09-20 2004-04-08 Seiko Epson Corp ハンダ印刷用マスク、配線基板及びその製造方法、電気光学装置及びその製造方法、並びに電子機器及びその製造方法
WO2013118501A1 (ja) 2012-02-07 2013-08-15 株式会社ニコン 撮像ユニットおよび撮像装置
JP2018017849A (ja) 2016-07-27 2018-02-01 東芝アルパイン・オートモティブテクノロジー株式会社 発光部内蔵カメラモジュール

Also Published As

Publication number Publication date
JP2021145011A (ja) 2021-09-24
US20210288089A1 (en) 2021-09-16
US11749697B2 (en) 2023-09-05

Similar Documents

Publication Publication Date Title
JP6711370B2 (ja) 基板、撮像ユニットおよび撮像装置
JP5660263B1 (ja) 電子部品、電子部品の製造方法、および、回路基板
JP6732932B2 (ja) 撮像素子実装用基体、撮像装置および撮像モジュール
JP6745770B2 (ja) 回路基板
WO2007074601A1 (ja) 多層配線基板と、それを備えた電子モジュールおよび電子機器
JP2019067872A (ja) 回路基板及び回路モジュール
JPH06216532A (ja) 素子内蔵多層基板
JP2019040902A (ja) 回路基板
JP2005033201A (ja) 半導体パッケージ
JP6742682B2 (ja) 多層配線基板
JP7467168B2 (ja) 撮像素子ユニット及び撮像装置
JP2005217348A (ja) 立体的電子回路装置およびその中継基板と中継枠
JP5515357B2 (ja) 撮像装置及びこれを用いた撮像モジュール
JP4197228B2 (ja) 固体撮像装置およびその製造方法
JP6644743B2 (ja) 回路基板及び半導体モジュール
US20050206011A1 (en) Circuit module
JP5045952B2 (ja) 光デバイス、光モジュール及び電子機器
JP4770576B2 (ja) カメラモジュール
JP2008166521A (ja) 固体撮像装置
WO2022044856A1 (ja) 多層基板および撮像素子ユニット
WO2023243271A1 (ja) 半導体装置
JP2006339293A (ja) 回路モジュール
JP2007318249A (ja) カメラモジュール
JP2006019837A (ja) 回路モジュール
US20230223713A1 (en) Electronic module, intermediate connection member, and electronic device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230306

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230306

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231226

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240305

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240403

R150 Certificate of patent or registration of utility model

Ref document number: 7467168

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150