JP4839713B2 - 回路基板および回路基板製造方法 - Google Patents

回路基板および回路基板製造方法 Download PDF

Info

Publication number
JP4839713B2
JP4839713B2 JP2005213756A JP2005213756A JP4839713B2 JP 4839713 B2 JP4839713 B2 JP 4839713B2 JP 2005213756 A JP2005213756 A JP 2005213756A JP 2005213756 A JP2005213756 A JP 2005213756A JP 4839713 B2 JP4839713 B2 JP 4839713B2
Authority
JP
Japan
Prior art keywords
circuit
circuit board
inspection electrode
laminated
circuit wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005213756A
Other languages
English (en)
Other versions
JP2007035739A (ja
Inventor
和之 湯田
勉 家木
誠 河岸
宏樹 河端
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2005213756A priority Critical patent/JP4839713B2/ja
Publication of JP2007035739A publication Critical patent/JP2007035739A/ja
Application granted granted Critical
Publication of JP4839713B2 publication Critical patent/JP4839713B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

この発明は、回路基板の構造および製造方法に関するものである。
従来、MCM(マルチチップモジュール)の小型化や高密度化の要求に対応するために、絶縁層の内部に電子部品を埋設し、さらにその絶縁層を積層した回路基板が提供されている(特許文献1参照。)。
ここで特許文献1を参考にした回路基板の構成を図1に示す。回路基板11は、複数の絶縁層12を積層してなる。絶縁層12の一部には複数の電子部品13が埋設され、複数の絶縁層12の層間には電子部品13同士を接続する回路配線が設けられる。また、異なる層間の回路配線同士を接続する絶縁層ビアホール14を各絶縁層12に設ける。
このような回路基板11では、回路基板11自体を小型化、高密度化でき、電子部品13間を接続する回路配線長を短縮化できる。この短縮化により、例えばマイクロ波帯やミリ波帯の高周波信号を扱った場合に回路配線に起因する寄生成分(寄生インダクタンス、寄生キャパシタンス)を抑制できる。
しかしながら、このような回路基板11では、電子部品13のような回路素子を絶縁層12に埋設した後では内部の回路配線に検査用のプローブを当接してプロービングすることができず、部分的な電気特性の検査や、結線状態または電子部品実装状態の確認が困難であった。
また、回路基板の製造途中で検査を行うことができないため、製造途中で不具合が発生したとしても最終工程でしか確認ができず、無駄な工程費用が発生するとともに、歩留を低下させる可能性があった。
また、内装した電子部品13から回路基板11の表面にまで検査用の電極を引き出してプロービングすることも可能であるが、このような検査用電極を設けると回路基板11の小型化や高密度化の要求に反して回路面積が増大するため、望ましいものではなかった。
一方、可撓性基板であるフレキシブル基板に突出する突出部を設け、その突出部に検査用電極を設けて(以下、このように突出部に設けた検査用電極をコンタクト電極という。)プロービングすることで、結線状態または回路動作の確認を可能とする技術が公知である(特許文献2参照。)。
ここで特許文献2を参考にしたフレキシブル基板の構成を図2に示す。リジッド部(積層部)1および2は複数のフレキシブル基板を多層化して構成することにより屈曲しにくくした部分であり、フレックス部(突出部)3は単層のフレキシブル基板で構成することにより、屈曲しやすくした部分である。このリジッド部(積層部)1および2は、突出部3により結合している。リジッド部(積層部)1および2の表面には、電子部品5,6,7,8を搭載している。また、リジッド部(積層部)1および2の内部の回路から突出部3まで引出線を設け、引出線の先端に電気特性検査用のコンタクト電極4を設けている。これによりコンタクト電極4にプローブを当接してプロービングすることで、結線状態または回路動作の確認や電気特性の検査が可能になるとともに、リジッド部(積層部)1および2の回路面積の抑制が可能になる。なお、この方式において、リジッド部(積層部)を部品内蔵基板として構成することも可能である。
特開2002−280744号公報 特開2000−59032号公報
しかしながら、特許文献2においては、コンタクト電極には本来の回路配線から突出部までにある程度の長さの引出線が必要となる。この長い引出線は、仮に計測点が高周波回路である場合には、引出線自体の寄生成分(寄生インダクタンスや寄生キャパシタンス)が生じ、検査結果や回路特性に影響を及ぼすものであった。また、複数のリジッド部(積層部)を結合するようにフレックス部(突出部)を設けてしまうと、フレックス部(突出部)自体のサイズの分だけ基板サイズが増大することになっていた。
また、コンタクト電極を設ける場合には、突出部とコンタクト電極とを設けた後でしかプロービングできないため、製造工程(工程設計)に制約があった。したがってフレックス部(突出部)を設ける前に不具合が生じた場合には、フレックス部(突出部)とコンタクト電極の形成を待ってプロービングを行い、初めて不具合を察知するしか無く、電子部品の利用効率や製造工程の良品率が低下する可能性があった。
そこで、本発明の目的は、回路基板の小型化や高密度化を実現しながら、基板製造工程途中で高周波信号の電気特性の正確な検査や結線状態、または電子部品実装状態の確認などができ、また、回路基板に埋設する電子部品の利用効率が高く、さらに製造工程に制約がなく、基板製造歩留を向上できる回路基板および回路基板製造方法を提供することにある。
上記課題を解決するために本発明の回路基板は、複数の絶縁層を積層した積層部を備え、前記積層部の絶縁層間に回路配線および回路素子を設けた回路基板であって、前記複数の絶縁層のうち少なくとも1つの絶縁層に、その面方向に前記積層部から突出する突出部を設け、前記積層部の表面に前記回路配線に接続された第1の検査用電極を設け、前記突出部の表面に前記回路配線に接続された第2の検査用電極を設け、前記第1の検査用電極と前記第2の検査用電極とを前記回路配線および回路素子で接続したことを特徴とする。
また、上記課題を解決するために本発明の回路基板は、前記第1の検査用電極と前記第2の検査用電極とを前記回路配線で接続したことを特徴とする。
このように、積層部と突出部とを設け、突出部に検査用電極(コンタクト電極)を設けるとともに、積層部にも検査用電極(以下、モニタ電極)を設けることで、回路基板の積層部の小型化と高密度化を最大限に図りながら、これらの検査用電極を用いてプロービングできる。したがって、電子部品に対する電気特性の検査や、結線状態または電子部品実装状態の確認が容易にできる。例えば、積層部にモニタ電極を設けるために回路基板の面積を大きくする必要がある場合には、その計測点については突出部にコンタクト電極を設ければよい。また、積層部にモニタ電極を設けても回路基板の面積を大きくする必要がない場合には、そのまま積層部にモニタ電極を設ければよい。このように状況に応じてモニタ電極とコンタクト電極とを使い分けることで、積層部の小型化と高密度化を最大限に図ることができる。
なお、突出部の機能が検査機能だけで、コンタクト電極と引出線のみが形成されている場合には、突出部を切断することで基板サイズを抑制できる。また、必ずしも突出部を切断しなくともよく、その場合には突出部に他の回路を設けて利用したり、コンタクト電極を外部接続端子として利用したりすると好適である。
なお、モニタ電極を本来の回路配線から近接して引き出したところに設け、その大きさを、確実にプロービングできる大きさ、例えばプローブ先端と略同面積にする。このようにすることで引出線の寄生成分(寄生インダクタンス、寄生キャパシタンス)を抑制し、回路特性、特に高周波特性を正確に測定できる。また、モニタ電極にプロービングによるプローブ痕が発生しても、本来の回路配線や回路特性に影響を与えることがない。さらに、このようにモニタ電極の大きさを抑制することで基板(製品)サイズを抑制できる。
また、上記課題を解決するために本発明の回路基板では、高周波信号が伝搬する前記回路配線および回路素子からなる高周波回路部と、低周波信号が伝搬する記回路配線および回路素子からなる低周波回路部とを備え、高周波回路部用の検査用電極を前記積層部の表面にのみ設けることを特徴とし、低周波回路部用の検査用電極は場合に応じて前記突出部の表面、または前記積層部と前記突出部の両方の表面に設ける。
このようにして、回路基板の小型化と高密度化を最大限に図りながら、特に高周波回路部では引出線による寄生成分が生じることを抑制できる。これにより、本来の回路構成の高周波特性の検査や、結線状態または電子部品実装状態の確認ができる。また、低周波回路部のプロービングには場合により、コンタクト電極とモニタ電極とを適宜使い分けて設けることで、回路基板の積層部の小型化と高密度化を実現できる。
また、上記課題を解決するために本発明の回路基板は、前記回路配線に接続された電子部品を備え、該電子部品を前記積層部に埋設した。
ここで本発明の電子部品とは、半導体やチップ部品だけではなく、印刷抵抗などの素子を含むものである。
これにより、回路基板のさらなる小型化や高密度化が可能となり、電子部品間を接続する回路配線長を短縮化することができる。この短縮化を行うことと高周波回路部にモニタ電極のみを設けることにより、回路配線に起因する寄生成分の発生をさらに抑制でき、マイクロ波帯やミリ波帯の高周波信号の場合でも本来の回路特性を正確に測定できる。
また、電子部品を回路基板に埋設した後であっても、その電子部品から突出部まで引き出したコンタクト電極や積層部表面に設けたモニタ電極を用いてプロービングできる。
また、単一の電子部品にコンタクト電極とモニタ電極を共に設けておくと、電子部品を回路基板に埋設する前の工程ではモニタ電極を用い、埋設後には電子部品と共に埋設されるモニタ電極ではなくコンタクト電極を用いることで、プロービングできる。これにより、プロービングを行う工程がコンタクト電極を形成する工程よりも前工程でも後工程でもよくなり、製造工程から制約をなくすことができる。
また、上記課題を解決するために本発明の回路基板においては、前記突出部を設けた絶縁層は可撓性基板からなる。
このように、可撓性基板(例えばフレキシブル基板など)で突出部を構成するために、この突出部を屈曲させることができる。また、一般的な可撓性基板は加工が容易であるため、突出部を除去することも容易となる。
また、上記課題を解決するために本発明の回路基板は、前記突出部を設けた絶縁層の両主面に前記回路配線を配し、前記突出部に前記両主面の回路配線間を接続するビアホールを設ける。
このように、前記突出部を設けた絶縁層の両主面のそれぞれに回路配線を設けることで、この突出部を設けた絶縁層を、他の絶縁層の中間に配置することができ、回路基板の一部として構成できる。また、前記突出部の両主面に回路配線を設け、さらにその回路配線間を接続するビアホールを設けることで、より多くのコンタクト電極を設けることができる。
また、上記課題を解決するために本発明の回路基板は、前記突出部を複数の絶縁層に設け、その絶縁層ごとに突出部のサイズをそれぞれ異ならせてなる。
このように複数の突出部を設け、それぞれの突出部の大きさを異ならせることにより、プローブを当接させる際にそれぞれの突出部同士が干渉せず、多くのプローブを同時に当接させることができる。
また、上記課題を解決するために本発明の回路基板は、前記突出部を前記積層部との境界付近で切断し、その切断した面を絶縁材でコーティングしてなる。
このように突出部を切断することで基板(製品)サイズを抑制できる。また、その切断した面を絶縁材でコーティングすることで、モニタ電極の引出線の切断部分を絶縁でき、実際の製品として好適なものとなる。
また、上記課題を解決するために本発明の回路基板製造方法は、回路基板を製造する工程と、第1の検査用電極に検査用のプローブを当接して電気特性、結線状態、または前記回路素子の実装状態を検査する工程と、第2の検査用電極に検査用のプローブを当接して電気特性、結線状態、または前記回路素子の実装状態を検査する工程と、を実行する。
または、第1の検査用電極と前記第2の検査用電極とに、検査用のプローブを当接して電気特性、結線状態、または前記回路素子の実装状態を検査する工程を実行する。
または、第1の検査用電極に、検査用のプローブを当接して電気特性、結線状態、または前記回路素子の実装状態を検査し、その後、第1の検査用電極を設けた絶縁層に他の絶縁層を積層し、その後、第2の検査用電極に、再び前記検査用のプローブを当接して電気特性、結線状態、または前記回路素子の実装状態を検査する。
このように、突出部を備えた回路基板を製造し、さらにその突出部のコンタクト電極にプローブを当接させて基板仕上がり状態を検査することで、小型化と高密度化を実現した回路基板であっても、電気特性の検査や、結線状態または電子部品実装状態を確認した製品を製造できる。
また、上記課題を解決するために本発明の回路基板製造方法は、回路基板を製造する工程で、前記複数の絶縁層のうち所定の絶縁層に設けた検査用電極に検査用のプローブを当接して電気特性、結線状態、または電子部品実装状態を検査し、その後、前記検査用電極を設けた絶縁層に他の絶縁層を積層する。
このように、回路基板を製造する工程中で、プロービングを行い、基板仕上がり状態を検査することで、小型化と高密度化を実現した回路基板を、電気特性、結線状態、または電子部品実装状態を確実に確認しながら製造するので基板製造歩留を向上できる。
また製造工程中に基板仕上がり状態の検査を行うため、不具合の発生を速やかに察知することができ、不具合箇所や不具合工程を容易に把握できるため対策が早い段階で行える。さらに、その後工程において、電子部品が無駄に消費されることを防いで、電子部品の利用効率を高めることができる。
また、上記課題を解決するために本発明の回路基板製造方法は、上述の工程の後で、前記突出部を切断し、その切断した面を絶縁材でコーティングする。
このため、小型化と高密度化を実現した回路基板であっても、製造歩留が高く、かつ、製品形態として好適な回路基板を製造できる。
本発明によれば、回路基板の小型化や高密度化を実現し、高周波信号の伝搬する回路配線であっても検査用の引出線や電極の影響のない状態で高周波特性や結線状態、または電子部品実装状態を正確に検査することができる。また、基板製造工程中に仕上がり状態を検査するので、不具合箇所や不具合工程を容易に把握でき、早い段階で対策が行えるとともに、回路基板に搭載する電子部品の利用効率を高くすることができ、さらに製造工程から制約を除くことができる。
本発明の第1の実施形態を図3〜6に基づいて説明する。
図3は、本実施形態の回路基板である。本実施形態の回路基板は、突出部を備えたフレキシブル基板を、2つの絶縁層により狭持した構成である。図3(A)は、この回路基板の積層方向の断面図(図3(B)のAA′断面図)であり、図3(B)は、その回路基板を積層方向(図3(A)上方向)から見た上面図であり、図3(C)は、その回路基板に用いられているフレキシブル基板のみを積層方向(図3(A)上方向)から見た上面図である。
なお、これらの図では絶縁層22Aについて主に記号を付して説明し、絶縁層22Bについては説明を省く。なお、絶縁層22Bは記号を付していないが、絶縁層22Aと類似の構成である。
図3(A)に示すフレキシブル基板25は、エポキシ材やポリイミドなどの材料からなる薄板状の基材からなり、その両主面には、フレキシブル基板回路配線26(26A〜26C)を形成している。さらにその両主面のフレキシブル基板回路配線26(26A〜26C)を覆うように略全面に絶縁性の被膜を設け、この絶縁性の被膜の一部からフレキシブル基板回路配線26(26A〜26C)を露出させて、露出した部分をコンタクト電極27(27A,27B)および接続用電極29(29A〜29C)としている。また、フレキシブル基板25内部にはフレキシブル基板ビアホール35(35A,35B)を設けており、このフレキシブル基板ビアホール35(35A,35B)により上主面側と下主面側のフレキシブル基板回路配線26(26A〜26C)同士を導通する。
また、図3(B),図3(C)に示すように、このフレキシブル基板25では、複数のフレキシブル基板回路配線26(26A〜26C)をそれぞれ略一方向(突出部31Aと突出部31Bとを結ぶ方向)に延長し、略平行するように所定間隔で配置している。また、フレキシブル基板回路配線26(26A〜26C)やコンタクト電極27(27A,27B)、接続用電極29(29A,29B,29C)はフレキシブル基板25の両主面側にそれぞれ形成可能であり、一方の主面側にのみ設けたものや、対向するように両主面側にそれぞれ設けたものや、フレキシブル基板ビアホール35(35A,35B)により両主面間を接続するように設けたものなど、様々に配置している。このように両主面のそれぞれにフレキシブル基板回路配線26(26A〜26C),コンタクト電極27(27A,27B),接続用電極29(29A,29B,29C)を設けることで、このフレキシブル基板25を、回路基板21の中間層(絶縁層22A,22Bの中間)に設けることができ、回路基板の構成部として使用できる。また、これによりフレキシブル基板25の両主面に、ともにコンタクト電極27(27A,27B)を設けることができ、回路基板21全体として、より多くのコンタクト電極27(27A,27B)を設けることができる。
また、図3(A)に示す絶縁層22A,22Bは、薄板状の熱硬化材からなり、その内部に電子部品23(23A〜23C)を埋設し、さらにその表層面にあたる主面に表層面回路配線28(28A〜28F)を設ける。また、表層面に対向する接続面(フレキシブル基板25が接合する一面)に接続面回路配線34(34A〜34G)を設け、その表層面と接続面の回路配線同士を絶縁層ビアホール24(24A〜24D)により接続する。
ここでは、フレキシブル基板25の両主面を絶縁層22Aの接続面(下主面)と絶縁層22Bの接続面(上主面)とにより狭持し、フレキシブル基板25の接続用電極29(29A〜29C)を絶縁層22A,22Bの接続面回路配線34(34A〜34G)に接続して回路基板21を構成する。
ここで回路基板21の、フレキシブル基板25と絶縁層22A,22Bとが積層している部分を積層部32、フレキシブル基板25が積層部32よりも突出する部分を突出部31A,31Bとする。
突出部31A,31Bには、コンタクト電極27(27A,27B)を設けており、フレキシブル基板25に設けたフレキシブル基板回路配線26(26A〜26C)(本発明の、引出線の一部である。)と接続する。このフレキシブル基板回路配線26(26A〜26C)は、フレキシブル基板25の積層部32に設けた接続用電極29(29A〜29C)や、絶縁層22(22A,22B)に設けた接続面回路配線34(34A〜34G)などを介して電子部品23(23A〜23C)と接続する。
また、表層面回路配線28(28A〜28F)には、一部にモニタ電極30(30A,30B)を設ける。モニタ電極30(30A,30B)は本来の回路配線に近接して引き出したところに設け、その大きさは所定面積とするが、この面積は当接させるプローブの先端を確実に当接できる大きさであれば良く、プローブ先端サイズやプロービング位置精度を考慮して定める。
ここで、図3(A),図3(B)におけるAA′断面に位置する素子や回路を基にその接続構造について説明する。
AA′断面では、フレキシブル基板25の突出部31Aにコンタクト電極27Aを設けている。コンタクト電極27Aは、フレキシブル基板25の内層に設けたフレキシブル基板回路配線26Aの一端と接続している。フレキシブル基板回路配線26Aの他端は、接続用電極29Aと絶縁層22Aの接続面回路配線34Bとを介して、絶縁層22Aに埋設された電子部品23Aに接続している。また、フレキシブル基板25内のフレキシブル基板ビアホール35Aを介して絶縁層22B側の接続面回路配線や電子部品にも接続している。
また、フレキシブル基板25の突出部31Bにはコンタクト電極27Bを設けている。コンタクト電極27Bは、フレキシブル基板25の内層に設けたフレキシブル基板回路配線26Cの一端に接続している。フレキシブル基板回路配線26Cの他端は、接続用電極29Cを介して、絶縁層22Aの接続面回路配線34Fに接続している。この接続面回路配線34Fはこの絶縁層22Aの接続面を通って他の回路配線や電子部品に接続している。
また、図3(B)に示すように表層面回路配線28Cには、プローブを当接させて検査するために用いるモニタ電極30Aを本来の回路配線に近接して引き出したところに設けている。図3(A)に示すように表層面回路配線28Cは、AA′断面に位置する一端で絶縁層ビアホール24Bを介して接続面回路配線34Dに接続している。この接続面回路配線34Dには電子部品23Bと電子部品23Cとの端子を接続し、電子部品23Bの他の端子は接続面回路配線34Cを介してフレキシブル基板25の接続用電極29Bと接続し、さらに接続用電極29Bはフレキシブル基板ビアホール35Bを介して絶縁層22B側の接続面回路配線や電子部品に接続している。また、電子部品23Cの他の端子は、接続面回路配線34Eと絶縁層ビアホール24Cとを介して表層面回路配線28Eに接続している。図3(B)に示すように、この表層面回路配線28Eには、プロービングに用いるモニタ電極30Bを設けている。
また、絶縁層22Aの表層面回路配線28AはAA′断面において絶縁層ビアホール24Aを介して絶縁層22Aの接続面回路配線34Aに接続している。また、表層面回路配線28Bと表層面回路配線28Dとは、AA′断面では単に絶縁層22Aの表層面を通過する。また、表層面回路配線28Fは絶縁層ビアホール24Dを介して接続面回路配線34Gに接続している。
以上のような、回路配線と電子部品とにより回路基板21を構成している。
ここでは後述する電圧制御発振器の回路構成を例として、上述のような接続構造で回路基板21を構成している。なお、電圧制御発振器以外のどのような回路構成であっても本発明は実施できる。
次に、この回路基板21に対してプロービングを行う例を図4を基に説明する。
図4(A)は、前記図3(A)と同様な回路基板21の積層方向の断面図(AA′断面図)であるが、ここでは仮想的に別の断面に位置するコンタクト電極27Cとモニタ電極30Aとを同断面上に位置するように表す。
図4(B)は、この回路基板21に内装した電圧制御発振器の回路図であり、ここでは全てのモニタ電極とコンタクト電極のうち、この例でプローブを当接するモニタ電極30Aとコンタクト電極27A,27B,27Cのみを端子として表示する。
ここで電子部品の結線状態および電子部品実装状態の検査方法の一例を説明する。
この電圧制御発振器では、図4(B)に示すように増幅回路側では、増幅段として作用するトランジスタTR1のコレクタとバッファ段として作用するトランジスタTR2のエミッタとの間に引出線を介してコンタクト電極27Cを接続している。また、トランジスタTR2のベースに引出線を介してコンタクト電極27Aを接続している。
図4(A)に示すように、この例では二つのコンタクト電極27A,27Cのそれぞれにプローブを当接してトランジスタTR2のベース−エミッタ間のpn接合ダイオード特性を測定する。なお、ここでは電子部品23Dは、トランジスタTR1とトランジスタTR2を一体の部品としたものであり、この電子部品23Dの複数の端子の内トランジスタTR2のベースに相当する端子を、コンタクト電極27Aにフレキシブル基板回路配線26Aやフレキシブル基板ビアホール35Aなどを介して接続し、トランジスタTR2のエミッタに相当する端子をコンタクト電極27Cにフレキシブル基板回路配線(図示せず。)や接続用電極(図示せず。)を介して接続しているものとする。
このとき図4(C)に示すようなダイオード特性(電圧−電流特性)が確認できれば、このトランジスタTR2が正確に実装・結線されていることがわかる。
なお、ここで例示していないが半導体の入力端子−グランド間、および電源ライン間に設けられているサージ保護ダイオードを利用して半導体素子の実装,結線状態を確認することもできる。
なお、このような検査方法はトランジスタTR2のみではなく、トランジスタTR1のベース−エミッタ間のpn接合ダイオード特性の測定に用いることもできる。この場合にはトランジスタTR1のベースにつながる回路配線とトランジスタTR1のエミッタにつながる回路配線は、高周波信号が伝搬する回路部分(図4(B)注の破線で囲んだ回路部分)であるためコンタクト電極ではなくモニタ電極を積層部に設けプロービングする。
このトランジスタTR1のベースおよびエミッタにつながる回路部分に、仮に引出線を介して接続するようにコンタクト電極を設けた場合には、それらに起因する寄生成分が生じ、高周波特性に影響を与えてしまい、高周波特性を正確に測定できない。そこで、これらの部分にはコンタクト電極ではなく、引出線長を短くできるモニタ電極を設けてプロービングすることで、高周波特性を正確に測定する。
また、電子部品実装状態の検査方法の他の例として、ここで図4(B)に示すコンタクト電極27Bとモニタ電極30Aのそれぞれにプローブを当接してインダクタL1の導通インピーダンスを測定する検査方法を示す。コンタクト電極27Bは、インダクタL1と制御電圧入力端子Vcとの間に引出線を介して接続している。一方、モニタ電極30Aは、バラクタダイオードVD1のカソードとインダクタL1との間の表層面回路配線28Cに設けており、表層面回路配線28Cからの短い引出線と所定面積の電極により形成している。このコンタクト電極27B、モニタ電極30Aのそれぞれにプローブを当接してインダクタL1の導通インピーダンスを測定する。これによりインダクタL1の実装状態と結線状態とを確認する。
ここで、バラクタダイオードVD1のカソードに接続される回路配線とアノードに接続する回路部分(図4(B)中の破線で囲んだLC回路部分)の高周波特性をモニタする際に、仮に引出線とコンタクト電極によってモニタする場合には、引出線とコンタクト電極に起因する寄生成分が生じ、高周波特性に影響を与えてしまう。そこで、これらの部分にはコンタクト電極ではなく、モニタ電極を設けてプロービングすることで、高周波特性を正確に測定する。
なお、この電圧制御発振器の回路構成を次に説明する。
増幅回路側には、増幅段トランジスタTR1とバッファ段トランジスタTR2にベースバイアス電圧を印加する抵抗R1,R2,R3からなるベースバイアス回路を設け、トランジスタTR1のコレクタとトランジスタTR2のエミッタとの間に、高周波バイパス用コンデンサC9を設けて、トランジスタTR1のエミッタに接地用のコンデンサC4と、出力電圧を得るための抵抗R4と、この出力電圧をトランジスタTR2のベースに印加するコンデンサC6と、トランジスタTR1のエミッタからベースへと信号を帰還させる帰還用のコンデンサC5とを設けている。
また、トランジスタTR2のコレクタには、インダクタL3を介して電源端子Vbと高周波バイパス用コンデンサC10とを設け、また、高周波バイパス用コンデンサC7と、直流遮断用コンデンサC8を介して出力端子Voutを設けている。
また、共振回路側では、バラクタダイオードVD1のアノードにインダクタL2を設け、バラクタダイオードVD1のカソードにコンデンサC2を設けている。また、コンデンサC2とインダクタL1との接続点に結合用のコンデンサC3を介して増幅回路に接続している。
ここで、増幅回路側ではトランジスタTR2のコレクタにはインダクタL3を介して電源電圧Vbを印加するように構成し、コレクタに接続されたコンデンサC8を介して発振信号を出力電圧Voutとして出力するように構成している。また、共振回路側ではインダクタL1を介してバラクタダイオードVD1のカソードに制御電圧Vcを印加するように構成し、トランジスタTR1のベースに、コンデンサC3を介して共振信号を入力するように構成している。
以上のような回路構成の電圧制御発振器を回路基板21に内装している。そして、高周波特性に影響を与える回路配線にはコンタクト電極ではなく、積層部32上にモニタ電極を設けてプロービングすることで、本来の回路配線に影響を与えること無く高周波特性を正確に検査する。また、図中の破線で囲んでいない部分は低周波信号もしくは直流信号が伝搬する回路配線であり、回路配線の引き回しレイアウトにより、モニタ電極とコンタクト電極を使い分けることで、回路基板の面積を抑制できる。
また、積層部32に設けるモニタ電極30は、本来の回路配線から引き出したところに設け、特性評価するコンタクト電極の面積は、プロービングが確実に行える(プローブ先端サイズ、プロービング位置精度によって定まる。)大きさにする。このようにすることで、プローブによるプローブ痕がモニタ電極に発生しても、本来の回路配線、回路特性に影響を与えることがない。また、基板(製品)サイズを抑制できる。
また、突出部はフレキシブル基板であるために、突出部の部分を屈曲させることができる。また、計測点にモニタ電極を設けるか、引出線を介してコンタクト電極を接続するかは自由に設定できるが、高周波回路部だけは、引出線長を短くできるモニタ電極とし、低周波回路部ではコンタクト電極とモニタ電極とを、回路配線の引き回しレイアウトにより使い分けると好適である。
次に、本実施形態の部品内蔵絶縁層22Aの製造工程の例を図5に示す。
(A) 本実施形態の部品内蔵絶縁層22Aの製造工程においては、まず支持板33上に接続面回路配線34(34A〜34G)となる導体層パターンを形成する。接続面回路配線34(34A〜34G)の形成は、支持板33に銅箔(Cu箔)を貼付け、あるいは銅めっき(Cuめっき)を形成し、これを所望のパターンにエッチングすることで行う。
(B) 次に接続面回路配線34(34A〜34G)上の所定位置に、電子部品23(23A〜23C)を載置、接続する。
(C) 次に、前述の接続面回路配線34(34A〜34G)および電子部品23(23A〜23C)を封止するように導体層つきの絶縁シートをラミネートし、絶縁層22Aを略構成する。
(D) 次に、ラミネートにより設けられた絶縁層22Aに絶縁層ビアホール24(24A〜24D)となる孔を形成するとともに、その孔に導体を充填して絶縁層ビアホール24(24A〜24D)を形成し、さらに導体層をエッチングして表層面回路配線28(28A〜28F)となるパターンを形成する。この工程では導体層には表層面回路電極28(28A〜28F)のみではなく、後の検査時にプローブを当接させる検査用電極となるモニタ電極30(30A,30B)(図示せず。)も形成する。
(E) 次に、前述の支持板33を除去する。これにより絶縁層22Aを形成する。
以上のような各工程により、本実施形態の絶縁層22Aを製造する。なお、この絶縁層22Aのみではなく、絶縁層22Bも類似の工程により製造する。
結線状態や部品実装状態や高周波特性などの基板仕上がり状態の検査は、各基板構造が完成する工程段階(例えば図3や図6(B)や図7(B))で行う。そのことにより、不具合の発生を速やかに察知することができ、不具合箇所や不具合工程を容易に把握できる。そして、不具合発生箇所には、この後工程で電子部品を搭載しないようにプログラムすることで、電子部品が無駄に消費されることを防いで、電子部品の利用効率を高めることができる。
次に、図6に上記の工程により製造された絶縁層をフレキシブル基板25に積層する工程と、さらにビルドアップ配線板を形成した構成と、さらに突出部を切断して、その切断面に絶縁材をコーティングした構造図を示す。
(A) 前述の工程により製造された絶縁層22Aと、同様な工程により製造された絶縁層22Bと、フレキシブル基板25を用意する。フレキシブル基板回路配線26(26A〜26C)の露出した接続用電極となる位置の部分に、接合および導通用の導電性接着剤を塗布して、絶縁層22B、フレキシブル基板25、絶縁層22Aを接合する。
(B) 前述の絶縁層22Bの下に、さらにビルドアップ配線板(絶縁層22C、電極パターン)を形成して回路基板21とする。この回路基板21は突出部31A,31Bにコンタクト電極27(27A,27B)を備えるとともに、積層部32にモニタ電極30(図示せず。)を備えるために、電子部品23(23A〜23C)を回路基板21に搭載、埋設した後であってもコンタクト電極27(27A,27B)とモニタ電極30(30A,30B)に検査用のプローブを当接して検査を行うことができ、部分的な電気特性や結線状態、または電子部品実装状態の確認ができる。
(C) プロービング実施後に、前述の絶縁層22Aの上に、さらにビルドアップ配線板(絶縁層22D)を形成するとともに、突出部のフレキシブル基板25を切断して回路基板21をブロック状に形成する。さらに、その切断を行った側面および上面を絶縁材でコーティングしてコーティング層36を形成する。このようにすることで外部環境の影響を受けにくくできる。なお、一般的にフレキシブル基板25は加工が容易であるため、突出部を容易に除去できる。そして、突出部を切断することで回路基板21全体の回路基板面積を小さくすることができる。
以上で示したように、突出部を備えた回路基板21を製造し、さらにその突出部のコンタクト電極にプローブを当接させて電気特性や結線状態、または電子部品実装状態を検査し、最後に突出部を削除することで、小型化と高密度化を実現した回路基板21であっても、電気特性の検査や、結線状態または電子部品実装状態を確認した製品を製造できる。
また、回路基板21を製造する工程中で、プロービングを行い電気特性や結線状態、または電子部品実装状態を検査することで、小型化と高密度化を実現し、高周波特性に影響を与えないモニタ電極30(30A,30B)を積層部32に設けることで、高周波特性や結線状態、または電子部品実装状態を確実に確認しながら回路基板21を製造できる。
なお、単一の電子部品23(23A〜23C)にコンタクト電極27(27A,27B)とモニタ電極30(30A,30B)とをともに設ける場合には、突出部31A,31Bのコンタクト電極27(27A,27B)を形成する前の製造工程中であっても、電子部品23(23A〜23C)に近接して引き出したところに設けたモニタ電極30(30A,30B)を用いて電気特性を検査できる。その後で、さらに他の絶縁層を積層してモニタ電極30(30A,30B)が埋設されてしまったとしても、その際にはコンタクト電極27(27A,27B)を用いてプロービングを行うと、回路基板21の新たな表層面にモニタ電極30(30A,30B)が必要でなくなるために、面積を抑制したままプロービングを行うことができる。このように、プロービングを行う工程がコンタクト電極27(27A,27B)を形成する工程よりも前工程でもよく、工程表から制約を減らすことができる。
次に、本発明の第2の実施形態を説明する。
本実施形態の回路基板は、複数のフレキシブル基板と複数の回路基板を積層した構成である。また、その複数のフレキシブル基板はその突出部の突出方向の長さがそれぞれ異なる構成である。
この本実施形態の回路基板の製造工程について図7に基づいて説明する。
(A) まず、前述の第1の実施形態で示した製造工程と類時の工程により、絶縁層42Aと絶縁層42Bとによってフレキシブル基板45Aが狭持された第1の回路基板41Aを製造するとともに、絶縁層42Cとフレキシブル基板45Bが接合した第2の回路基板41Bを製造する。ここで、フレキシブル基板45Aと、フレキシブル基板45Bはそれぞれ突出部部分のサイズが異なり、フレキシブル基板45Bがより幅広な形状である。
(B) 次に、第2の回路基板41Bのフレキシブル基板45Bの接続用電極となる位置の回路配線の露出部分に、接合および導通用の導電性接着剤を塗布して、第1の回路基板41Aの絶縁層42B側の当該箇所に接合する。
この第1の回路基板41Aと第2の回路基板41Bを接合してなる回路基板41はフレキシブル基板45Aとフレキシブル基板45Bのそれぞれに突出部を備えているために、それぞれの突出部のコンタクト電極と、積層部のモニタ電極とにより、前述のプロービングを実施することができる。
(C) このプロービングにおいて、フレキシブル基板45Aとフレキシブル基板45Bとはそれぞれ突出部部分のサイズが異なり、フレキシブル基板45Bがより幅広な形状であるために、プローブを当接させる際にそれぞれの突出部同士が干渉せず、多くのプローブを同時に当接させることができる。
なお、プロービング後に、フレキシブル基板45Aおよびフレキシブル基板45Bの突出部を切断して回路基板41をブロック状に形成するとともに、その切断した面を絶縁材でコーティングしてもよい。
以上の各実施形態で示したように、本発明は回路基板に積層する回路基板やフレキシブル基板の数によらずに実施できる。
従来の回路基板の構成例を示す図である。 従来のフレキシブル基板の構成例を示す図である。 第1の実施形態の回路基板の構成例を示す図である。 プロービングを行う例を説明する図である。 絶縁層の製造工程例を示す図である。 第1の実施形態の回路基板の他の構成例を説明する図である。 第2の実施形態の回路基板の製造工程例を示す図である。
符号の説明
1,2,32−積層部(リジッド部)
3,31−突出部(フレックス部)
4,27−コンタクト電極
5,6,7,8,13,23−電子部品
11,21,41−回路基板
12,22,42−絶縁層
14,24−絶縁層ビアホール
25,45−フレキシブル基板
26−フレキシブル基板回路配線
28−積層部表層面回路配線
29−接続用電極
30−モニタ電極
33−支持板
34−積層部接続面回路配線
35−フレキシブル基板ビアホール
36−(絶縁材)コーティング層

Claims (13)

  1. 複数の絶縁層を積層した積層部を備え、前記積層部の絶縁層間に回路配線および回路素子を設けた回路基板であって、
    前記複数の絶縁層のうち少なくとも1つの絶縁層に、その面方向に前記積層部から突出する突出部を設け、
    前記積層部の表面に前記回路配線に接続された第1の検査用電極を設け、
    前記突出部の表面に前記回路配線に接続された第2の検査用電極を設け、
    前記第1の検査用電極と前記第2の検査用電極とを前記回路配線および回路素子で接続したことを特徴とする回路基板。
  2. 複数の絶縁層を積層した積層部を備え、前記積層部の絶縁層間に回路配線および回路素子を設けた回路基板であって、
    前記複数の絶縁層のうち少なくとも1つの絶縁層に、その面方向に前記積層部から突出する突出部を設け、
    前記積層部の表面に前記回路配線に接続された第1の検査用電極を設け、
    前記突出部の表面に前記回路配線に接続された第2の検査用電極を設け、
    前記第1の検査用電極と前記第2の検査用電極とを前記回路配線で接続したことを特徴とする回路基板。
  3. 高周波信号が伝搬する前記回路配線および回路素子からなる高周波回路部と、低周波信号が伝搬する前記回路配線および回路素子からなる低周波回路部とを備え、
    前記高周波回路部用の検査用電極を前記積層部の表面にのみ設け、前記低周波回路部用の検査用電極を前記突出部の表面、または前記積層部と前記突出部の両方の表面に設けたことを特徴とする請求項1または2に記載の回路基板。
  4. 前記突出部を設けた絶縁層は、可撓性基板からなる請求項1〜3のいずれか1項に記載の回路基板。
  5. 前記突出部を設けた絶縁層の両主面に前記回路配線を配し、前記突出部に前記両主面の回路配線間を接続するビアホールを設けた請求項1〜4のいずれか1項に記載の回路基板。
  6. 前記突出部を複数の絶縁層に設け、その絶縁層ごとに突出部のサイズを異ならせてなる請求項1〜5のいずれか1項に記載の回路基板。
  7. 前記突出部を前記積層部との境界付近で切断した、請求項1〜6のいずれか1項に記載の回路基板。
  8. 前記切断した面を絶縁材でコーティングした請求項7に記載の回路基板。
  9. 複数の絶縁層を積層した積層部を備え、前記積層部の絶縁層間に回路配線および回路素子を設け、前記複数の絶縁層のうち少なくとも1つの絶縁層に、その面方向に前記積層部から突出する突出部を設け、前記積層部の表面に前記回路配線に接続された第1の検査用電極を設け、前記突出部の表面に前記回路配線に接続された第2の検査用電極を設けた構成の回路基板を製造する工程と、
    前記第1の検査用電極に検査用のプローブを当接して電気特性、結線状態、または前記回路素子の実装状態を検査する工程と、
    前記第2の検査用電極に検査用のプローブを当接して電気特性、結線状態、または前記回路素子の実装状態を検査する工程と、
    を実行することを特徴とする回路基板製造方法。
  10. 複数の絶縁層を積層した積層部を備え、前記積層部の絶縁層間に回路配線および回路素子を設け、前記複数の絶縁層のうち少なくとも1つの絶縁層に、その面方向に前記積層部から突出する突出部を設け、前記積層部の表面に前記回路配線に接続された第1の検査用電極を設け、前記突出部の表面に前記回路配線に接続された第2の検査用電極を設け、前記第1の検査用電極と前記第2の検査用電極とを前記回路配線および前記回路素子で接続した構成の回路基板を製造する工程と、
    前記第1の検査用電極と前記第2の検査用電極とに、検査用のプローブを当接して電気特性、結線状態、または前記回路素子の実装状態を検査する工程と、
    を実行することを特徴とする回路基板製造方法。
  11. 複数の絶縁層を積層した積層部を備え、前記積層部の絶縁層間に回路配線および回路素子を設け、前記複数の絶縁層のうち少なくとも1つの絶縁層に、その面方向に前記積層部から突出する突出部を設け、前記積層部の表面に前記回路配線に接続された第1の検査用電極を設け、前記突出部の表面に前記回路配線に接続された第2の検査用電極を設け、前記第1の検査用電極と前記第2の検査用電極とを前記回路配線で接続した構成の回路基板を製造する工程で、
    前記第1の検査用電極に、検査用のプローブを当接して電気特性、結線状態、または前記回路素子の実装状態を検査し、
    その後、前記第1の検査用電極を設けた絶縁層に他の絶縁層を積層し、
    その後、前記第2の検査用電極に、再び前記検査用のプローブを当接して電気特性、結線状態、または前記回路素子の実装状態を検査することを特徴とする回路基板製造方法。
  12. 請求項9〜11のいずれかに記載の工程の後で、前記突出部を切断することを特徴とする回路基板製造方法。
  13. 請求項12に記載の工程の後で、切断した面を絶縁材でコーティングすることを特徴とする回路基板製造方法。
JP2005213756A 2005-07-25 2005-07-25 回路基板および回路基板製造方法 Expired - Fee Related JP4839713B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005213756A JP4839713B2 (ja) 2005-07-25 2005-07-25 回路基板および回路基板製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005213756A JP4839713B2 (ja) 2005-07-25 2005-07-25 回路基板および回路基板製造方法

Publications (2)

Publication Number Publication Date
JP2007035739A JP2007035739A (ja) 2007-02-08
JP4839713B2 true JP4839713B2 (ja) 2011-12-21

Family

ID=37794661

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005213756A Expired - Fee Related JP4839713B2 (ja) 2005-07-25 2005-07-25 回路基板および回路基板製造方法

Country Status (1)

Country Link
JP (1) JP4839713B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4697037B2 (ja) * 2006-05-09 2011-06-08 株式会社デンソー 部品内蔵基板及びその配線不良検査方法
JP5064062B2 (ja) * 2007-02-28 2012-10-31 株式会社日本マイクロニクス 多層配線基板の検査方法
JP2013077842A (ja) * 2013-01-17 2013-04-25 Dainippon Printing Co Ltd 配線板、配線板の検査方法
US9930793B2 (en) * 2014-03-27 2018-03-27 Intel Corporation Electric circuit on flexible substrate
US10553557B2 (en) * 2014-11-05 2020-02-04 Infineon Technologies Austria Ag Electronic component, system and method
US10064287B2 (en) 2014-11-05 2018-08-28 Infineon Technologies Austria Ag System and method of providing a semiconductor carrier and redistribution structure
US10192846B2 (en) 2014-11-05 2019-01-29 Infineon Technologies Austria Ag Method of inserting an electronic component into a slot in a circuit board
CN105518513B (zh) * 2014-11-12 2018-07-17 英特尔公司 可穿戴电子设备及其部件
WO2018159839A1 (ja) * 2017-03-02 2018-09-07 株式会社村田製作所 樹脂多層基板および電子機器

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03283599A (ja) * 1990-03-30 1991-12-13 Ngk Insulators Ltd セラミック多層基板の導通検査方法
JPH0412679A (ja) * 1990-05-01 1992-01-17 Nippondenso Co Ltd 超音波モータ
JPH0423158A (ja) * 1990-05-18 1992-01-27 Nec Corp オンライン・ネットワーク・システム
JPH05275852A (ja) * 1992-03-24 1993-10-22 Toppan Printing Co Ltd 金属芯入りプリント配線板及びその製造方法
JP2000059032A (ja) * 1998-08-04 2000-02-25 Canon Inc フレキシブル多層配線板
JP3682830B2 (ja) * 1998-08-27 2005-08-17 シャープ株式会社 部分的に可撓性を有するプリント配線板の製造方法
JP2000091722A (ja) * 1998-09-16 2000-03-31 Ibiden Co Ltd プリント配線板及びその製造方法
JP4533504B2 (ja) * 2000-04-28 2010-09-01 パナソニック株式会社 電子部品の製造方法
JP4398626B2 (ja) * 2002-03-26 2010-01-13 パナソニック株式会社 積層回路
JP3514453B1 (ja) * 2003-01-16 2004-03-31 日本特殊陶業株式会社 高周波部品
JP2004363425A (ja) * 2003-06-06 2004-12-24 Hitachi Ltd 受動素子内蔵基板

Also Published As

Publication number Publication date
JP2007035739A (ja) 2007-02-08

Similar Documents

Publication Publication Date Title
JP4839713B2 (ja) 回路基板および回路基板製造方法
TWI389269B (zh) 配線基板及探針卡
US7102367B2 (en) Probe card and testing method of semiconductor chip, capacitor and manufacturing method thereof
US8053878B2 (en) Substrate, semiconductor device using the same, method for inspecting semiconductor device, and method for manufacturing semiconductor device
JP5071084B2 (ja) 配線用基板とそれを用いた積層用半導体装置および積層型半導体モジュール
US8289728B2 (en) Interconnect board, printed circuit board unit, and method
TW201415037A (zh) 微節距探針卡介面裝置以及微節距探針卡
JP5448675B2 (ja) プローブカード及びそれを用いた半導体ウェーハの検査方法
TW439162B (en) An integrated circuit package
KR20090064314A (ko) 반도체 장치
US20070222465A1 (en) Probe head with vertical probes, method for manufacturing the probe head and probe card using the probe head
US20120108108A1 (en) Connecting terminal structure, manufacturing method of the same and socket
US5806178A (en) Circuit board with enhanced rework configuration
US9502378B1 (en) Printed circuit boards having blind vias, method of testing electric current flowing through blind via thereof and method of manufacturing semiconductor packages including the same
CN110531125B (zh) 空间转换器、探针卡及其制造方法
JP5107431B2 (ja) プローブカード
CN101241901A (zh) 内埋式芯片封装结构及其制作方法
TW200529346A (en) Fabrication method of semiconductor integrated circuit device
US20110080717A1 (en) Interconnect board, printed circuit board unit, and method
TWI810885B (zh) 用於半導體測試之電路板
KR101243304B1 (ko) 인터포저 및 그의 제조 방법
JP2008060208A (ja) 多層配線基板およびそれを用いたプローブカード
JP2007134427A (ja) モジュールパッケージ及びモジュールパッケージの製造方法
JP4386070B2 (ja) 高周波モジュール
JP4860761B2 (ja) アダプタ基板及びこれを用いた半導体デバイス及びプリント基板の間の入出力信号の計測方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080417

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110104

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20110104

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110621

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110818

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110906

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110919

R150 Certificate of patent or registration of utility model

Ref document number: 4839713

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141014

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees