JP7111157B2 - 樹脂多層基板および電子機器 - Google Patents

樹脂多層基板および電子機器 Download PDF

Info

Publication number
JP7111157B2
JP7111157B2 JP2020522122A JP2020522122A JP7111157B2 JP 7111157 B2 JP7111157 B2 JP 7111157B2 JP 2020522122 A JP2020522122 A JP 2020522122A JP 2020522122 A JP2020522122 A JP 2020522122A JP 7111157 B2 JP7111157 B2 JP 7111157B2
Authority
JP
Japan
Prior art keywords
laminate
resin multilayer
cavity
conductor pattern
multilayer substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020522122A
Other languages
English (en)
Other versions
JPWO2019230524A1 (ja
Inventor
篤志 糟谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JPWO2019230524A1 publication Critical patent/JPWO2019230524A1/ja
Application granted granted Critical
Publication of JP7111157B2 publication Critical patent/JP7111157B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183Components mounted in and supported by recessed areas of the printed circuit board
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/05Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0277Bendability or stretchability details
    • H05K1/0278Rigid circuit boards or rigid supports of circuit boards locally made bendable, e.g. by removal or replacement of material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/119Details of rigid insulating substrates therefor, e.g. three-dimensional details
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4697Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0277Bendability or stretchability details
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/0141Liquid crystal polymer [LCP]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/30Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
    • H05K2203/302Bending a rigid substrate; Breaking rigid substrates by bending
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0014Shaping of the substrate, e.g. by moulding
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0044Mechanical working of the substrate, e.g. drilling or punching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4632Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating thermoplastic or uncured resin sheets comprising printed circuits without added adhesive materials between the sheets

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Description

本発明は、特に積層体と、積層体の表面に形成されるキャビティを有する樹脂多層基板、およびその樹脂多層基板を備える電子機器に関する。
従来、複数の絶縁基材を積層してなる積層体と、積層体の主面側に形成されるキャビティ(凹部)と、を備えた多層基板が知られている。例えば、特許文献1には、積層体の主面側に形成されたキャビティ内に、部品が配置された構造の多層基板が開示されている。
特開2005-197354号公報
樹脂を主材料とする複数の絶縁基材層を積層して積層体を形成する場合がある。しかし、その場合、多層基板が外力等によって撓んだり曲がったりすると曲げ応力が生じ、この曲げ応力がキャビティの側面と底面との境界に集中して、上記境界に亀裂が生じる虞がある。特に、上記境界に導体パターンが配置されている場合(上記境界が、底面に形成された導体パターンと絶縁基材層との界面である場合)、絶縁基材層と導体パターンとの界面は絶縁基材層同士よりも接合強度が弱いため、上記境界に亀裂が生じやすい。
本発明の目的は、底面に導体パターンが形成されるキャビティが、積層体に設けられた構造において、キャビティの側面と底面との境界における曲げ応力による亀裂の発生や、曲げ応力によるキャビティの変形を抑制できる樹脂多層基板、およびその樹脂多層基板を備える電子機器を提供することにある。
(1)本発明の樹脂多層基板は、
第1主面を有し、樹脂を主材料とする複数の絶縁基材層が積層されて形成される積層体と、
前記第1主面に形成され、側面および底面を有するキャビティと、
前記積層体に形成される導体パターンと、
を備え、
前記側面と前記底面との境界の少なくとも一部は、前記側面および前記底面に連続する前記導体パターンで構成されることを特徴とする。
この構成によれば、キャビティの側面と底面の境界の少なくとも一部が、導体パターンと絶縁基材層との異種材料間の界面ではなく、一連の導体パターンで構成されるため、積層体に曲げ応力が生じた場合でも、曲げ応力によるキャビティの亀裂の発生が抑制される。また、この構成によれば、導体パターンのヤング率が、樹脂である絶縁基材層のヤング率よりも高いため、積層体に生じた曲げ応力によるキャビティの変形を抑制できる。
(2)上記(1)において、前記積層体は、前記第1主面に対向する第2主面を有し、前記積層体のうち、前記複数の絶縁基材層の積層方向における前記底面から前記第2主面までの厚みは、前記積層体のうち前記積層体における前記第1主面から前記底面までの厚みよりも薄くてもよい。この場合、外力が加わることによって積層体は変形しやすく、キャビティの側面と底面との境界に亀裂が生じやすくなる。そのため、上記構成の場合には、曲げ応力によるキャビティの亀裂の発生を抑制するという点で、上記(1)の構成が特に有効である。
(3)上記(1)または(2)において、前記積層体に形成される層間接続導体を備え、前記層間接続導体は、前記複数の絶縁基材層の積層方向から視て、前記キャビティに重ならないことが好ましい。この構成によれば、切削加工機でキャビティを形成する際に、応力が集中することに起因した層間接続導体の破損を抑制できる。
(4)上記(1)から(3)のいずれかにおいて、前記導体パターンは、前記積層体に埋設される第1領域と、少なくとも一部が前記底面に露出する第2領域とを有し、前記第2領域の厚みは、前記第1領域の厚みの1/2よりも厚いことが好ましい。導体パターンの第2領域の厚みが薄いと、第2領域の機械的強度が弱くなり、積層体に曲げ応力が生じた場合に側面と底面との境界に亀裂が生じやすい。一方、この構成によれば、積層体に曲げ応力が生じた場合でもキャビティの側面と底面との境界に亀裂を生じ難くできる。
(5)上記(1)から(4)のいずれかにおいて、前記積層体は曲げ部を有し、前記境界のうち、前記曲げ部に最も近接する部分は、前記側面および前記底面に連続する前記導体パターンで構成されることが好ましい。積層体を曲げた場合、曲げ部に近いほど曲げ応力は大きい。そのため、この構成によれば、曲げ応力によるキャビティの亀裂の発生をより効果的に抑制できる。
(6)上記(1)から(5)のいずれかにおいて、前記底面は、前記複数の絶縁基材層の積層方向から視て、多角形であり、前記導体パターンは、前記積層方向から視て、少なくとも前記底面の角部に配置されることが好ましい。この構成によれば、積層体が捻れた場合等に、曲げ応力が集中しやすいキャビティの底面の角部での裂けが抑制される。
(7)上記(1)から(6)のいずれかにおいて、前記境界全体は、前記側面および前記底面に連続する前記導体パターンで構成されることが好ましい。この構成によれば、キャビティの側面と底面との境界の一部が導体パターンで構成される場合と比べて、曲げ応力によるキャビティの亀裂の発生をさらに抑制できる。
(8)上記(1)から(7)のいずれかにおいて、前記導体パターンは、前記複数の絶縁基材層の積層方向から視て、前記底面全体に形成されていてもよい。
(9)上記(1)から(7)のいずれかにおいて、少なくとも一部が前記キャビティ内に配置される部品を備え、前記部品は前記導体パターンに導通していてもよい。
(10)上記(9)において、前記導体パターンは、前記積層体に埋設される第1領域と、少なくとも一部が前記底面に露出する第2領域とを有し、前記第2領域のうち前記底面に露出する面の表面粗さは、前記第1領域の表面の表面粗さより小さいことが好ましい。この構成によれば、導体パターンの一部の面が平滑化されているため、導電性接合材に対する上記導体パターンの一部の面の密着度は高くなる。そのため、導電性接合材と導体パターンとを高い接合強度で接合でき、積層体からの部品の剥離を抑制できる。
(11)本発明の電子機器は、
筐体と、前記筐体に収納される樹脂多層基板と、を備え、
前記樹脂多層基板は、
樹脂を主材料とする複数の絶縁基材層が積層されて形成される積層体と、
前記積層体の表面に形成され、側面および底面を有するキャビティと、
前記積層体に形成される導体パターンと、
を有し、
前記側面と前記底面との境界の少なくとも一部は、前記側面および前記底面に連続する前記導体パターンで構成されることを特徴とする。
この構成によれば、キャビティの側面と底面との境界の少なくとも一部が、導体パターンと絶縁基材層との異種材料間の界面ではなく、一連の導体パターンで構成されるため、積層体に曲げ応力が生じた場合でも、曲げ応力によるキャビティの亀裂の発生が抑制される。また、この構成によれば、導体パターンのヤング率が、樹脂である絶縁基材層のヤング率よりも高いため、積層体に生じた曲げ応力によるキャビティの変形を抑制できる。
(12)上記(11)において、少なくとも一部が前記キャビティ内に配置される部品を備え、前記導体パターンは前記部品に導通していなくてもよい。この構成により、部品から生じるノイズが上記導体パターンで遮蔽されるため、樹脂多層基板に対する部品からのノイズの影響を抑制できる。または、この構成により、樹脂多層基板から生じるノイズが上記導体パターンで遮蔽されるため、部品に対する樹脂多層基板からのノイズの影響を抑制できる。
(13)上記(12)において、前記導体パターンは、前記底面全体に形成されることが好ましい。この構成によれば、導体パターンが底面の一部に形成されている場合と比べて、ノイズの遮蔽効果をさらに高めることができる。
本発明によれば、底面に導体パターンが形成されたキャビティが、積層体に設けられた構造において、キャビティの側面と底面との境界における曲げ応力による亀裂の発生や、曲げ応力によるキャビティの変形を抑制できる樹脂多層基板、およびその樹脂多層基板を備える電子機器を実現できる。
図1(A)は第1の実施形態に係る樹脂多層基板101の断面図である。 図2(A)は樹脂多層基板101の第1端部の拡大断面図であり、図2(B)は樹脂多層基板101の第1端部の拡大平面図である。 図3は、部品をキャビティCVに配置する前の状態の、樹脂多層基板101の第1端部の拡大断面図である。 図4は、樹脂多層基板101の製造工程を順に示す断面図である。 図5は、樹脂多層基板101の製造工程を順に示す断面図である。 図6は、第2の実施形態に係る樹脂多層基板102の断面図である。 図7(A)は樹脂多層基板102の第1端部を示す拡大断面図であり、図7(B)は樹脂多層基板102の第1端部を示す拡大平面図である。 図8は、樹脂多層基板102の製造工程を順に示す断面図である。 図9は、樹脂多層基板102の製造工程を順に示す断面図である。 図10(A)は第3の実施形態に係る樹脂多層基板103の第1端部を示す拡大断面図であり、図10(B)は部品をキャビティCVに配置する前の状態の、樹脂多層基板103の第1端部を示す拡大断面図である。 図11は、第4の実施形態に係る樹脂多層基板104の外観斜視図である。 図12は、樹脂多層基板104の第1端部を示す拡大平面図である。 図13は、変形例である樹脂多層基板104Aの第1端部を示す拡大平面図である。 図14(A)は第5の実施形態に係る樹脂多層基板105の第1端部を示す拡大断面図であり、図14(B)は樹脂多層基板105の第1端部を示す拡大平面図である。 図15は、第5の実施形態に係る電子機器301の主要部を示す断面図である。 図16(A)は第6の実施形態に係る電子機器302の主要部を示す平面図であり、図16(B)は図16(A)におけるA-A断面図である。
以降、図を参照して幾つかの具体的な例を挙げて、本発明を実施するための複数の形態を示す。各図中には同一箇所に同一符号を付している。要点の説明または理解の容易性を考慮して、便宜上実施形態を分けて示すが、異なる実施形態で示した構成の部分的な置換または組み合わせが可能である。第2の実施形態以降では第1の実施形態と共通の事柄についての記述を省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については実施形態毎には逐次言及しない。
《第1の実施形態》
図1(A)は第1の実施形態に係る樹脂多層基板101の断面図である。図2(A)は樹脂多層基板101の第1端部の拡大断面図であり、図2(B)は樹脂多層基板101の第1端部の拡大平面図である。図3は、部品をキャビティCVに配置する前の状態の、樹脂多層基板101の第1端部の拡大断面図である。
樹脂多層基板101は、積層体10、キャビティCV、複数の導体パターン21,22,31,32、外部電極P1,P2、および部品1等を備える。
積層体10は、互いに対向する第1主面VS1および第2主面VS2を有し、折り曲げられた樹脂平板である。積層体10は曲げ部CRを有する。積層体10は、例えば液晶ポリマー(LCP)等の熱可塑性樹脂を主材料とする矩形の平板を、長手方向の中央付近でクランク形に折り曲げたものである。なお、曲げられた積層体の形状は、図1に示すようなクランク形に限らず、L形やU形でもよい。
積層体10は、樹脂を主材料とする複数の絶縁基材層11,12,13,14,15をこの順に積層して形成される。絶縁基材層11,12,13,14,15は、それぞれ長手方向がX軸方向に一致する矩形の平板である。絶縁基材層11,12,13,14,15は、例えば液晶ポリマー(LCP)等の熱可塑性樹脂を主材料とする樹脂シートである。
キャビティCVは、積層体10の第1主面VS1から第2主面VS2に向かって形成される略直方体状の凹部であり、側面SSおよび底面BSを有する。キャビティCVは、積層体10の第1端部(図1に示す積層体10の左端部)付近に設けられている。後に詳述するように、キャビティCVは、第1主面VS1側から積層体10を(導体パターン31,32の一部とともに)切削加工機で研削・研磨することにより形成される。
導体パターン21,22,31,32および外部電極P1,P2は、積層体10に形成されている。具体的には、導体パターン21,22は、積層体10の内部に形成される導体パターンである。導体パターン31,32は、一部がキャビティCVの側面SSおよび底面BSに露出する導体パターンである。外部電極P1,P2は、積層体10の第2主面VS2に形成される導体パターンである。外部電極P1は、積層体10の第1端部付近に設けられている。外部電極P2は、積層体10の第2端部(図1に示す積層体の右端部)付近に設けられている。なお、導体パターン21,22,31,32のヤング率E1は、樹脂である絶縁基材層11,12,13,14,15のヤング率E2よりも高い(E1>E2)。導体パターン21,22,31,32および外部電極P1,P2は、例えばCu箔等の導体パターンである。
図3に示すように、導体パターン31,32は第1領域F1と第2領域F2とを有する。第1領域F1は、導体パターン31,32のうち積層体10に埋設される部分である。第2領域F2は、導体パターン31,32のうち、少なくとも一部がキャビティCVの底面BSに露出する部分である。
部品1は、全体がキャビティ内に配置され、キャビティCVの底面BSに実装される。部品1は、底面BSに形成された導体パターン31,32に導通している。具体的には、部品1の入出力端子が、導電性接合材5を介して導体パターン31,32にそれぞれ接続されている。部品1は、例えば半導体素子、またはチップ型インダクタやチップ型キャパシタ等のチップ部品、RFIC素子またはインピーダンス整合回路等である。導電性接合材5は例えばはんだである。
外部電極P1,P2は、部品1の入出力端子にそれぞれ接続されている。具体的には、外部電極P1は、層間接続導体V1,V2を介して導体パターン21の第1端に接続される。導体パターン21の第2端は、層間接続導体V3を介して導体パターン31に接続される。導体パターン31は、導電性接合材5を介して、部品1の一方の入出力端子に接続される。また、外部電極P2は、層間接続導体V5,V6を介して導体パターン22の第1端に接続される。導体パターン22の第2端は、層間接続導体V4を介して導体パターン32に接続される。導体パターン32は、導電性接合材5を介して、部品1の他方の入出力端子に接続される。
図2(A)および図3等に示すように、キャビティCVの側面SSと底面BSの境界の一部(部分CP1,CP2)は、側面SSおよび底面BSに連続する導体パターン31,32で構成されている。また、本実施形態では、側面SSと底面BSとの境界のうち、曲げ部CRに最も近接する部分(図2(B)に示すキャビティCVの右辺部分における上記境界)の一部(部分CP2)が、側面SSおよび底面BSに連続する導体パターン31,32で構成されている。
本発明において導体パターン31,32の第1領域F1の厚みD1と、導体パターン31,32の第2領域F2の厚みD2との差は5μm以上である。なお、本実施形態では、第2領域F2の厚みD2が、第1領域F1の厚みD1の1/2よりも厚い(D2>D1/2)。第1領域F1の厚みD1は例えば15μmであり、第2領域F2の厚みD2は例えば10μmである。
また、図示省略するが、第2領域F2のうち底面BSに露出する面CSは平滑化されている。上記面CSの表面粗さR2は、第1領域F1の表面の表面粗さR1より小さい(R2<R1)。表面粗さの算定は、[JIS B 0601-2001]で定められた規格(算術平均粗さ)を採用する。
さらに、積層体10のうち、複数の絶縁基材層11,12,13,14,15の積層方向(Z軸方向)における底面BSから第2主面VS2までの厚みT2は、積層体10のうちZ軸方向における第1主面VS1から底面BSまでの厚みT1よりも薄い(T2<T1)。
本実施形態に係る樹脂多層基板101によれば、次のような作用効果を奏する。
(a)本実施形態では、キャビティCVの側面SSと底面BSの境界の一部(部分CP1,CP2)が、側面SSおよび底面BSに一連の導体パターン31,32で構成されている。この構成によれば、キャビティCVの側面SSと底面BSの境界の少なくとも一部が導体パターン31,32と絶縁基材層との境界ではない、つまり異種材料間の界面ではないため、積層体に曲げ応力が生じた場合でも、曲げ応力によるキャビティの亀裂の発生が抑制される。また、この構成によれば、導体パターン31,32のヤング率が、樹脂(絶縁基材層)のヤング率よりも高いため、積層体10に生じた曲げ応力によるキャビティCVの変形を抑制できる。
(b)また、本実施形態では、側面SSと底面BSとの境界のうち、曲げ部CRに最も近接する部分(図2(B)に示すキャビティCVの右辺部分における上記境界)の一部(部分CP2)が、側面SSおよび底面BSに一連の導体パターン31,32で構成されている。積層体10を折り曲げる場合、曲げ部CRに近いほど曲げ応力が大きい。そのため、上記構成により、曲げ応力によるキャビティCVの亀裂の発生をより効果的に抑制できる。なお、スパッタ法や電解めっきなどにより、キャビティCVの底面だけでなく側面全体を覆う導体パターンを形成することもできる。その場合には、曲げ応力に対する強度がさらに高まる。
(c)本実施形態では、導体パターン31,32の第2領域F2の厚みD2が、第1領域F1の厚みD1の1/2よりも厚い(D2>D1/2)。導体パターン31,32の第2領域F2の厚みD2が薄いと、第2領域F2の機械的強度が弱くなり、積層体10に曲げ応力が生じた場合に側面SSと底面BSとの境界に亀裂が生じやすい。一方、この構成によれば、積層体10に曲げ応力が生じた場合でもキャビティCVの側面SSと底面BSとの境界に亀裂を生じ難くできる。
(d)本実施形態では、積層体10のうちZ軸方向における底面BSから第2主面VS2までの厚みT2が、積層体10のうちZ軸方向における第1主面VS1から底面BSまでの厚みT1よりも薄い(T2<T1)。この場合、外力が加わることによって積層体10は変形しやすくなり、キャビティCVの側面SSと底面BSとの境界に亀裂が生じやすくなる。したがって、積層体10のうちZ軸方向における底面BSから第2主面VS2までの厚みT2が、積層体10のうちZ軸方向における第1主面VS1から底面BSまでの厚みT1よりも薄い場合には、曲げ応力によるキャビティCVの亀裂の発生を抑制するという点で、本実施形態に係る構成が特に有効である。
(e)また、本実施形態では、第2領域F2のうち底面BSに露出する面CSの表面粗さR2が、第1領域F1の表面の表面粗さR1より小さい(R2<R1)。この構成によれば、導体パターン31,32の面CSが平滑化されているため、導電性接合材5に対する面CSの接触面積は大きくなる。そのため、導電性接合材5と導体パターン31,32とを高い接合強度で接合でき、積層体10からの部品1の剥離を抑制できる。
なお、本実施形態では、導体パターン31,32の第2領域F2のうち底面BSに露出する面CSのみが平滑化されている例を示したが、この構成に限定されるものではない。導体パターン31,32のうち絶縁基材層に接する面(例えば、図3における導体パターン31,32の下面)が粗面化されていてもよい。その場合には、積層体10から導体パターン31,32を剥離し難くできる。なお、導体パターン31,32の表面を切削加工機によって切削する際(後に詳述する)には、導体パターン31,32が積層体10から剥離しやすくなるため、上記構成は特に有効である。
本実施形態に係る樹脂多層基板101は、例えば次のような工程で製造される。図4および図5は、樹脂多層基板101の製造工程を順に示す断面図である。なお、図4では、説明の都合上ワンチップ(個片)での製造工程で説明するが、実際の樹脂多層基板の製造工程は集合基板状態で行われる。
まず、図4中の(1)に示すように、複数の絶縁基材層11,12,13,14,15を準備する。絶縁基材層11,12,13,14,15は、例えば液晶ポリマー(LCP)等の熱可塑性樹脂を主材料とする樹脂シートである。
その後、複数の絶縁基材層11,12,13に、導体パターン21,22,31,32および外部電極P1,P2等を形成する。具体的には、絶縁基材層11,12,13の片面に、金属箔(例えばCu箔)をラミネートし、その金属箔をフォトリソグラフィでパターニングする。これにより、絶縁基材層11の裏面に外部電極P1,P2を形成し、絶縁基材層12の表面に導体パターン21,22を形成し、絶縁基材層13の表面に導体パターン31,32を形成する。
また、絶縁基材層11には層間接続導体V1,V6が形成され、絶縁基材層12には層間接続導体V2,V5が形成され、絶縁基材層13には層間接続導体V3,V4が形成される。層間接続導体は、絶縁基材層にそれぞれレーザー等で貫通孔を設けた後、Cu,Snもしくはそれらの合金等の金属粉を含む導電性ペーストを配設(充填)し、後の加熱プレス処理により固化させることによって設けられる。
次に、絶縁基材層11,12,13,14,15の順に積層し、積層した複数の絶縁基材層11,12,13,14,15を加熱プレス(一括プレス)することにより図4中の(2)に示すような積層体10を形成する。
その後、図4中の(3)に示すように、集合基板状態の積層体10の第1主面VS1にキャビティCVを形成する。具体的には、キャビティCVは、切削加工機2で、第1主面VS1側から積層体10を研削・研磨することにより形成される。切削加工機2は、例えばルーターまたはダイサーである。
キャビティCVを形成する際、導体パターン31,32の表面の一部は、切削加工機2により厚み方向(Z軸方向)に研削・研磨される。これにより、導体パターン31,32は、積層体10に埋設される第1領域と、少なくとも一部がキャビティCVの底面BSに露出する第2領域とを有する。また、キャビティCVの側面SSと底面BSとの境界の少なくとも一部(部分CP1,CP2)が、側面SSおよび底面BSに連続する導体パターン31,32で構成される。
本発明では、導体パターン31,32の表面の一部は5μm以上研削・研磨される。
また、切削加工機2により導体パターン31,32の表面の少なくとも一部が研削・研磨されることにより、第2領域のうち底面BSに露出する面CS(切削加工機2により研削された導体パターン31,32の面)は、平滑化される。面CSの表面粗さR2は、第1領域の表面の表面粗さR1よりも小さい(R2<R1)。なお、面CSや、導体パターン31,32のうち側面SSを構成する面にめっき膜を形成してもよい。導体パターン31,32の表面を切削した場合、導体パターン31,32の表面に形成されている酸化防止材等も同様に切削・研磨される。そのため、めっき処理することにより、導体パターン31,32の表面を酸化やはんだ食われから保護できる。
次に、図5中の(4)に示すように、部品1をキャビティCVの底面BSに実装する。具体的には、導体パターン31,32にペースト状の導電性接合材5を印刷した後、部品1をマウンター等でマウントする。その後、リフロープロセスにより、部品1の入出力端子が導電性接合材5を介して導体パターン31,32にそれぞれ接合される。
その後、集合基板から個々の個片に分離して樹脂多層基板101Aを得る。
次に、図5中の(5)に示すように、上部金型3および下部金型4を用いて、Z軸方向に向かって、積層体10の第1主面VS1および第2主面VS2を加熱・加圧する(図5中の(5)に示す矢印参照)。なお、加熱・加圧する位置は、積層体10の長手方向(X軸方向)の中央付近である。上部金型3および下部金型4は、断面形状がL字形の構造である。
積層体10が冷えて固化した後、上部金型3および下部金型4から積層体10を取り外して、図5中の(6)に示すような曲げ加工された形状を保持した樹脂多層基板101を得る。このように、熱可塑性樹脂を主材料とする積層体10を備えることにより、実装状態(実装先の凹凸等)に合わせて形状を容易に塑性加工できる。
また、上記製造方法によれば、積層した複数の絶縁基材層11~15を一括プレスすることにより、積層体10を容易に形成できるため、製造工程の工数が削減され、コストを低く抑えることができる。
上記製造方法によれば、切削加工機2で第1主面VS1側から積層体10を、導体パターン31,32の一部とともに研削・研磨することによって、キャビティCVを形成しつつ、導体パターン31,32の第2領域F2の面CSを容易に平滑化できる。
上記製造方法によれば、切削加工機2でキャビティCVを形成する際に、導体パターン31,32の表面の一部が削られるため、導体パターン31,32の第2領域F2近傍の温度が300℃近くまで上昇する。そして、この熱により、液晶ポリマー(LCP)を主材料とする積層体10の底面BSのうち、第2領域F2近傍部分の結晶化が進んで耐熱性が向上する。そのため、後の加熱時(リフロープロセス時)におけるキャビティCVの底面BSの変形(軟化または溶融に依る変形)が抑制され、積層体10に対する部品1の接合不良を抑制できる。
《第2の実施形態》
第2の実施形態では、第1の実施形態で説明した方法とは異なる製造方法で製造した樹脂多層基板の例を示す。
図6は、第2の実施形態に係る樹脂多層基板102の断面図である。図7(A)は樹脂多層基板102の第1端部を示す拡大断面図であり、図7(B)は樹脂多層基板102の第1端部を示す拡大平面図である。図7(A)および図7(B)では、構造を分かりやすくするため、部品の図示を省略している。
樹脂多層基板102は、積層体10Aを備える点で、第1の実施形態に係る樹脂多層基板101と異なる。積層体10Aは、絶縁基材層の積層数が第1の実施形態で説明した積層体10と異なる。樹脂多層基板102の他の構成については、実質的に樹脂多層基板101と同じである。
以下、第1の実施形態に係る樹脂多層基板101と異なる部分について説明する。
積層体10Aは、4つの絶縁基材層11a,12a,13a,14aをこの順に積層して形成される。絶縁基材層11a,12a,13a,14aの構成は、第1の実施形態で説明した絶縁基材層11,12,13,14と実質的に同じである。
外部電極P1,P2は、部品1の入出力端子にそれぞれ接続されている。具体的には、外部電極P1は、層間接続導体V1を介して導体パターン21の第1端に接続される。導体パターン21の第2端は、層間接続導体V2を介して導体パターン31の第1端に接続される。導体パターン31の第2端は、導電性接合材5を介して、部品1の一方の入出力端子に接続される。また、外部電極P2は層間接続導体V4を介して導体パターン22の第1端に接続される。導体パターン22の第2端は、層間接続導体V3を介して導体パターン32の第1端に接続される。導体パターン32の第2端は、導電性接合材5を介して、部品1の他方の入出力端子に接続される。
図7(A)等に示すように、層間接続導体V1,V2,V3,V4は、Z軸方向から視て、キャビティCVに重ならない位置に配置される。
本実施形態に係る樹脂多層基板102によれば、第1の実施形態で述べた効果以外に、次のような効果を奏する。
本実施形態では、層間接続導体V1,V2,V3,V4が、Z軸方向から視て、キャビティCVに重ならない位置に配置される。この構成によれば、切削加工機でキャビティCVを形成する際に、応力が集中することに起因する層間接続導体の破損を抑制できる。
また、本実施形態によれば、後に詳述するように、切削加工機でキャビティCVを形成した後に、キャビティCVの底面BSに絶縁基材層の薄膜(図3における底面BSに位置する絶縁基材層14の薄膜を参照)が残り難い。そのため、キャビティCVの底面BSに絶縁基材層の薄膜が残っている場合に比べて、切削加工機でキャビティCVを形成する際や、外力等によって積層体に曲げ応力が生じた際に、キャビティCVの底面BSにおいて絶縁基材層同士の界面剥離が生じ難い。
本実施形態に係る樹脂多層基板102は、例えば次のような工程で製造される。図8および図9は、樹脂多層基板102の製造工程を順に示す断面図である。なお、図8では、説明の都合上ワンチップ(個片)での製造工程で説明するが、実際の樹脂多層基板の製造工程は集合基板状態で行われる。
まず、図8中の(1)に示すように、複数の絶縁基材層11a,12a,13a,14aを準備する。
その後、複数の絶縁基材層11a,12a,13aに、導体パターン21,22,31,32および外部電極P1,P2等を形成する。具体的には、絶縁基材層11a,12a,13aの片面に、金属箔(例えばCu箔)をラミネートし、その金属箔をフォトリソグラフィでパターニングする。これにより、絶縁基材層11aの裏面に外部電極P1,P2を形成し、絶縁基材層12aの裏面に導体パターン21,22を形成し、絶縁基材層13aの裏面に導体パターン31,32を形成する。
また、絶縁基材層11aには層間接続導体V1,V4が形成され、絶縁基材層12aには層間接続導体V2,V3が形成される。
次に、絶縁基材層11a,12a,13a,14aの順に積層し、積層した複数の絶縁基材層11a,12a,13a,14aを加熱プレス(一括プレス)することにより図8中の(2)に示すような積層体10Aを形成する。
その後、図8中の(3)に示すように、切削加工機2で、第1主面VS1側から積層体10Aを研削・研磨することによりキャビティCVを形成する。なお、図8中の(3)に示すキャビティCVの底面BSには、絶縁基材層の薄膜は存在しない。このように、裏面に導体パターン31,32を形成した絶縁基材層を積層して形成された積層体を、研削・研磨してキャビティCVを形成することで、キャビティCVを形成した後に、絶縁基材層の薄膜を残り難くできる。そのため、キャビティCVの底面BSに絶縁基材層の薄膜が残っている場合に比べて、切削加工機2でキャビティCVを形成する際に、キャビティCVの底面BSにおいて絶縁基材層同士の界面剥離が生じ難い。
次に、図9中の(4)に示すように、部品1をキャビティCVの底面BSに実装し、集合基板から個々の個片に分離して樹脂多層基板102Aを得る。
その後、図9中の(5)に示すように、上部金型3および下部金型4を用いて、Z軸方向に向かって、積層体10Aの第1主面VS1および第2主面VS2を加熱・加圧する(図9中の(5)に示す矢印参照)。
積層体10Aが冷えて固化した後、上部金型3および下部金型4から積層体10Aを取り外して、図9中の(6)に示すような曲げ加工された形状を保持した樹脂多層基板102を得る。
《第3の実施形態》
第3の実施形態では、保護層を備える樹脂多層基板の例を示す。
図10(A)は第3の実施形態に係る樹脂多層基板103の第1端部を示す拡大断面図であり、図10(B)は部品をキャビティCVに配置する前の状態の、樹脂多層基板103の第1端部を示す拡大断面図である。
樹脂多層基板103は、保護層6をさらに備える点で、第2の実施形態に係る樹脂多層基板102と異なる。樹脂多層基板103の他の構成については、樹脂多層基板102と同じである。
以下、第2の実施形態に係る樹脂多層基板102と異なる部分について説明する。
保護層6はキャビティCVの底面BSに形成される絶縁膜である。保護層6のヤング率E6は、積層体10Aのヤング率E10よりも高い(E6>E10)。保護層6は、例えばカバーレイフィルム、またはソルダーレジスト膜である。
このように、導電性接合材5等による導体パターン31,32間の短絡防止ため、キャビティCVの底面BSに保護層6を形成してもよい。また、本実施形態では、積層体10Aよりもヤング率の高い保護層6をキャビティCVの底面BSに形成するため、積層体10Aに曲げ応力が生じた場合でも、キャビティCVの変形を生じ難くできる。
《第4の実施形態》
第4の実施形態では、以上に示した各実施形態とは導体パターンの形状が異なる例を示す。
図11は、第4の実施形態に係る樹脂多層基板104の外観斜視図である。図12は、樹脂多層基板104の第1端部を示す拡大平面図である。図12では、構造を分かりやすくするため、部品1を破線で示している。
樹脂多層基板104は、導体パターン31a,32aを備える点で、第1の実施形態に係る樹脂多層基板101と異なる。樹脂多層基板104の他の構成については、樹脂多層基板101と同じである。
以下、第1の実施形態に係る樹脂多層基板101と異なる部分について説明する。
導体パターン31a,32aは、平面形状が正方形の導体パターンであり、第1の実施形態で説明した導体パターン31,32よりも面積が大きい。図12に示すように、導体パターン31a,32aは、Z軸方向から視て、少なくともキャビティCVの底面の4つの角部に配置されている。
本実施形態に係る樹脂多層基板104によれば、第1の実施形態で述べた効果以外に、次のような効果を奏する。
積層体に曲げや外力が加わった場合には、キャビティの角部に曲げ応力が集中しやすい。一方、本実施形態では、導体パターン31a,32aが、少なくともキャビティCVの底面の角部に配置されているため、樹脂多層基板104(積層体10A)が捻れた場合等に(図11に示す白抜き矢印を参照)、曲げ応力が集中しやすいキャビティCVの底面の角部での裂けが抑制される。
なお、本発明の導体パターンは次に示すような構成でもよい。図13は、変形例である樹脂多層基板104Aの第1端部を示す拡大平面図である。図13では、構造を分かりやすくするため、部品1を破線で示している。
樹脂多層基板104Aは、導体パターン31b,32bを備える点で、樹脂多層基板104と異なる。樹脂多層基板104Aの他の構成については、樹脂多層基板104と同じである。
導体パターン31b,32bは、平面形状がC字形の導体パターンである。図13に示すように、導体パターン31b,32bは、Z軸方向から視て、キャビティCVの底面の4つの角部に配置されている。
このような構成でも、樹脂多層基板104と同様の作用・効果を奏する。但し、キャビティの側面と底面との境界における亀裂の発生を抑制する点では、樹脂多層基板104の方が好ましい。
なお、本実施形態では、キャビティCVの底面が矩形であり、導体パターンが4つの角部に配置される例を示したがこの構成に限定されるものではない。キャビティCVの底面は矩形以外の多角形でもよく、導体パターンが複数の角部のいくつかに配置される構成でもよい。
《第5の実施形態》
第5の実施形態では、部品がキャビティの底面に実装されていない樹脂多層基板の例を示す。
図14(A)は第5の実施形態に係る樹脂多層基板105の第1端部を示す拡大断面図であり、図1(B)は樹脂多層基板105の第1端部を示す拡大平面図である。
樹脂多層基板105は、導体パターン30を備える点で、第2の実施形態に係る樹脂多層基板102と異なる。樹脂多層基板105の他の構成については、樹脂多層基板102と同じである。
以下、第2の実施形態に係る樹脂多層基板102と異なる部分について説明する。
導体パターン30は、平面形状が矩形の導体パターンである。導体パターン30は、Z軸方向から視て、キャビティCV全体に重なる。言い換えると、導体パターン30は、キャビティCVの底面BS全体に亘って形成されている。本実施形態では、キャビティCVの側面SSと底面BSとの境界全体(部分CP)が、側面SSおよび底面BSに連続する導体パターン30で構成されている。
本実施形態に係る樹脂多層基板105は、例えば次のように用いられる。図15は、第5の実施形態に係る電子機器301の主要部を示す断面図である。
電子機器301は、樹脂多層基板105、回路基板201および部品1A等を備える。部品1Aは、回路基板201の第1面PS1に実装されている。なお、電子機器301は上記以外の構成も備えるが、図15では図示省略している。回路基板201は例えばガラス/エポキシ基板である。
樹脂多層基板105と回路基板201とは、キャビティCV内に部品1Aの一部が配置された状態で、互いに近接して配置されている。図15に示すように、樹脂多層基板105が備える積層体10Aの第1主面VS1は、回路基板201の第1面PS1と平行である。また、導体パターン30は、部品1Aに導通していない。なお、図示省略するが、導体パターン30はグランドに接続されている。
本実施形態で示したように、近接して配置される回路基板に実装された部品1A等を避けるために、上記部品1A等をキャビティCV内に配置してもよい。この構成により、回路基板201に実装された部品1Aから生じるノイズが導体パターン30で遮蔽されるため、樹脂多層基板105に対する部品1Aからのノイズの影響を抑制できる。また、この構成により、樹脂多層基板105から生じるノイズが導体パターン30で遮蔽されるため、回路基板201や部品1Aに対する、樹脂多層基板105からのノイズの影響を抑制できる。
また、本実施形態では、グランドに接続された導体パターン30が、キャビティCVの底面BS全体に亘って形成されることが好ましい。言い換えると、導体パターン30が、Z軸方向から視て、キャビティCV全体に重なることが好ましい。この構成によれば、導体パターン30が底面BSの一部に形成されている場合と比べて、ノイズの遮蔽効果をさらに高めることができる。
本実施形態では、キャビティCVの側面SSと底面BSとの境界全体(部分CP)が、側面SSおよび底面BSに連続する導体パターン30で構成されている。この構成によれば、キャビティCVの側面SSと底面BSとの境界の一部が導体パターンで構成される場合と比べて、曲げ応力によるキャビティCVの亀裂の発生をさらに抑制できる。
《第6の実施形態》
第6の実施形態では、第5の実施形態に係る電子機器301とは異なる電子機器の例を示す。
図16(A)は第6の実施形態に係る電子機器302の主要部を示す平面図であり、図16(B)は図16(A)におけるA-A断面図である。
電子機器302は、筐体8、回路基板202,203、樹脂多層基板102A、電子部品71,72,73,74,75,76等を備える。樹脂多層基板102Aは、プラグ51,52を有する点以外は、第2の実施形態で説明した樹脂多層基板102と実質的に同じである。なお、電子機器302は、上記以外の構成も備えるが、図16(A)および図16(B)では図示省略している。回路基板202,203は例えばプリント配線板である。
回路基板202,203、樹脂多層基板102A、電子部品71~76は、筐体8に収納されている。回路基板202の主面と回路基板203の主面とは、いずれもXY平面に平行であり、Z軸方向における高さが互いに異なる面である。回路基板202の表面には電子部品71,72,73,74等が実装されている。回路基板203の表面には電子部品75,76等が実装されている。電子部品71~76は、例えば半導体素子、またはチップ型インダクタやチップ型キャパシタ等のチップ部品、RFIC素子またはインピーダンス整合回路等である。
回路基板202と回路基板203とは、樹脂多層基板102を介して接続されている。具体的には、樹脂多層基板102Aのプラグ51が、回路基板202の表面に配置されたレセプタクル61に接続される。また、樹脂多層基板102Aのプラグ52が、回路基板203の表面に配置されたレセプタクル62に接続される。
このように、樹脂多層基板102A(積層体10A)は曲げ部CRを有することにより、主面のZ軸方向における高さが異なる回路基板202,203間を容易に接続できる。
なお、本実施形態では、コネクタ(プラグおよびレセプタクル)を用いて樹脂多層基板と回路基板とが接続される例を示したが、この構成に限定されるものではなく、はんだ等の導電性接合材を用いて樹脂多層基板と回路基板とが接続されてもよい。
《その他の実施形態》
以上に示した各実施形態では、積層体が矩形の平板である例を示したが、この構成に限定されるものではない。積層体の平面形状は、本発明の作用効果を奏する範囲において適宜変更可能であり、例えば多角形、円形、楕円形、クランク形、T字形、Y字形等であってもよい。
以上に示した各実施形態では、4または5の絶縁基材層を積層して形成される積層体の例を示したが、この構成に限定されるものではない。積層体を形成する絶縁基材層の積層数は、本発明の作用効果を奏する範囲において適宜変更可能である。また、積層体の第1主面VS1または第2主面VS2に、カバーレイフィルムやソルダーレジスト膜等の保護層が形成されていてもよい。
また、以上に示した各実施形態では、熱可塑性樹脂からなる複数の絶縁基材層を積層して形成される積層体の例を示したが、この構成に限定されるものではない。積層体が、例えば熱硬化性樹脂からなる複数の絶縁基材層を積層して形成されていてもよい。
以上に示した各実施形態では、キャビティCVが直方体状の凹部である例を示したが、この構成に限定されるものではない。キャビティCVは、例えば多角柱や円柱等でもよい。また、キャビティCVの底面の平面形状も、矩形に限定されるものではなく、例えば、例えば多角形、円形、楕円形等であってもよい。さらに、キャビティCVは、一部が積層体10の端面に達する溝であってもよい。
また、以上に示した各実施形態では、部品1が、キャビティCVの底面BSに形成される導体パターン31,32に、導電性接合材5を介して接続される例を示したが、この構成に限定されるものではない。部品1が、膜状に形成した絶縁異方性導電膜(Anisotropic Conductive Film:ACF)を介して、導体パターン31,32に接続されていてもよい。絶縁異方性導電膜は、加熱加圧時に所定圧力以上の圧力が掛かった箇所が導電性を示す部材であり、半硬化状態のプリプレグ樹脂シートに微細な導電性粒子を分散させたものを、膜状に成型して形成される。
また、以上に示した各実施形態では、導体パターンの平面形状が矩形またはC字形である例を示したが、この構成に限定されるものではない。導体パターンの平面形状は、本発明の作用効果を奏する範囲において適宜変更可能であり、例えば多角形、円形、楕円形、L字形、T字形、クランク形等でもよい。
また、樹脂多層基板に形成される回路構成は、以上に示した各実施形態の構成に限定されるものではない。樹脂多層基板に形成される回路は、本発明の作用効果を奏する範囲において適宜変更可能であり、例えば導体パターンで構成されるコイルや、導体パターンで形成されるキャパシタ等を備えていてもよい。また、樹脂多層基板には、例えば各種伝送線路(ストリップライン、マイクロストリップライン、ミアンダ、コプレーナ等)等が、形成されていてもよい。さらに、樹脂多層基板には、部品1,1A以外の他の電子部品が実装されていてもよい。
最後に、上述の実施形態の説明は、すべての点で例示であって、制限的なものではない。当業者にとって変形および変更が適宜可能である。本発明の範囲は、上述の実施形態ではなく、特許請求の範囲によって示される。さらに、本発明の範囲には、特許請求の範囲内と均等の範囲内での実施形態からの変更が含まれる。
CP1,CP2…部分
CS…(導体パターンの第2領域のうち底面に露出する)面
CV…キャビティ
D1…(導体パターンの)第1領域の厚み
D2…(導体パターンの)第2領域の厚み
F1…第1領域
F2…第2領域
P1,P2…外部電極
PS1…回路基板の第1面
R1…第1領域の表面の表面粗さ
R2…第2領域のうち底面に露出する面の表面粗さ
BS…キャビティの底面
SS…キャビティの側面
T1…積層体のうち、積層方向における第1主面から底面までの厚み
T2…積層体のうち、積層方向における底面から第2主面までの厚み
V1,V2,V3,V4,V5,V6…層間接続導体
VS1…積層体の第1主面
VS2…積層体の第2主面
1,1A…部品
2…切削加工機
3…上部金型
4…下部金型
5…導電性接合材
6…保護層
8…筐体
10,10A…積層体
11,11a,12,12a,13,13a,14,14a,15…絶縁基材層
21,22…導体パターン
30,31,31a,31b,32,32a,32b…導体パターン
51,52…プラグ
61,62…レセプタクル
71,72,73,74,75,76…電子部品
101,101A,102,102A,103,104,104A,105…樹脂多層基板
201,202,203…回路基板
301,302…電子機器

Claims (22)

  1. 第1主面を有し、熱可塑性樹脂を主材料とする複数の絶縁基材層が積層されて形成される積層体と、
    前記第1主面に形成され、側面および底面を有するキャビティと、
    前記積層体に形成される導体パターンと、
    を備え、
    前記積層体は曲げ部を有し、
    前記側面と前記底面との境界の少なくとも一部は、前記側面および前記底面に連続する前記導体パターンで構成される、樹脂多層基板。
  2. 前記積層体は、前記第1主面に対向する第2主面を有し、
    前記積層体のうち、前記複数の絶縁基材層の積層方向における前記底面から前記第2主面までの厚みは、前記積層体のうち前記積層方向における前記第1主面から前記底面までの厚みよりも薄い、請求項1に記載の樹脂多層基板。
  3. 前記積層体に形成される層間接続導体を備え、
    前記層間接続導体は、前記複数の絶縁基材層の積層方向から視て、前記キャビティに重ならない、請求項1または2に記載の樹脂多層基板。
  4. 前記導体パターンは、前記積層体に埋設される第1領域と、少なくとも一部が前記底面に露出する第2領域とを有し、
    前記第2領域の厚みは、前記第1領域の厚みの1/2よりも厚い、請求項1から3のいずれかに記載の樹脂多層基板。
  5. 記境界のうち、前記曲げ部に最も近接する部分は、前記側面および前記底面に連続する前記導体パターンで構成される、請求項1から4のいずれかに記載の樹脂多層基板。
  6. 前記底面は、前記複数の絶縁基材層の積層方向から視て、多角形であり、
    前記導体パターンは、前記積層方向から視て、少なくとも前記底面の角部に配置される、請求項1から5のいずれかに記載の樹脂多層基板。
  7. 前記境界全体は、前記側面および前記底面に連続する前記導体パターンで構成される、請求項1から6のいずれかに記載の樹脂多層基板。
  8. 前記導体パターンは、前記複数の絶縁基材層の積層方向から視て、前記底面全体に形成される、請求項1から7のいずれかに記載の樹脂多層基板。
  9. 少なくとも一部が前記キャビティ内に配置される部品を備え、
    前記部品は前記導体パターンと導通する、請求項1から7のいずれかに記載の樹脂多層基板。
  10. 前記導体パターンは、前記積層体に埋設される第1領域と、少なくとも一部が前記底面に露出する第2領域とを有し、
    前記第2領域のうち前記底面に露出する面の表面粗さは、前記第1領域の表面の表面粗さより小さい、請求項9に記載の樹脂多層基板。
  11. 前記積層体は、前記第1主面と対向する第2主面に設けられている外部電極と、
    前記導体パターンと前記外部電極を接続する1つまたは複数の層間接続導体とを備え、
    前記キャビティは、前記1つまたは複数の層間接続導体と重ならない、
    請求項1から10のいずれかに記載の樹脂多層基板。
  12. 前記曲げ部は、前記キャビティと異なる位置に存在している、
    請求項1から11のいずれかに記載の樹脂多層基板。
  13. 前記曲げ部では、前記導体パターンに接している前記絶縁基材層が曲がっている、
    請求項1ないし請求項12のいずれかに記載の樹脂多層基板。
  14. 前記曲げ部では、キャビティに面する前記絶縁基材層が曲がっている、
    請求項1ないし請求項13のいずれかに記載の樹脂多層基板。
  15. 筐体と、前記筐体に収納される樹脂多層基板と、を備え、
    前記樹脂多層基板は、
    熱可塑性樹脂を主材料とする複数の絶縁基材層が積層されて形成される積層体と、
    前記積層体の表面に形成され、側面および底面を有するキャビティと、
    前記積層体に形成される導体パターンと、
    を有し、
    前記積層体は曲げ部を有し、
    前記側面と前記底面との境界の少なくとも一部は、前記側面および前記底面に連続する前記導体パターンで構成される、電子機器。
  16. 少なくとも一部が前記キャビティ内に配置される部品を備え、
    前記導体パターンは、前記部品に導通していない、請求項1に記載の電子機器。
  17. 前記導体パターンは、前記底面全体に形成される、請求項1に記載の電子機器。
  18. 前記積層体は、第1主面と対向する第2主面に設けられている外部電極と、
    前記導体パターンと前記外部電極を接続する1つまたは複数の層間接続導体とを備え、
    前記キャビティは前記1つまたは複数の層間接続導体と重ならない、
    請求項1ないし請求項1のいずれかに記載の電子機器。
  19. 前記曲げ部は、前記キャビティと異なる位置に存在している、
    請求項15から18のいずれかに記載の電子機器。
  20. 前記曲げ部では、前記導体パターンに接している前記絶縁基材層が曲がっている、
    請求項15ないし請求項19のいずれかに記載の電子機器。
  21. 前記曲げ部では、キャビティに面する前記絶縁基材層が曲がっている、
    請求項15ないし請求項18のいずれかに記載の電子機器。
  22. 脂多層基板と、回路基板と、部品と、を備え、
    前記樹脂多層基板は、
    樹脂を主材料とする複数の絶縁基材層が積層されて形成される積層体と、
    前記積層体の表面に形成され、側面および底面を有するキャビティと、
    前記積層体に形成される導体パターンと、
    を有し、
    前記部品は、前記回路基板に実装され、
    前記樹脂多層基板と前記回路基板とは、前記キャビティ内に前記部品の一部が配置されるように配置され、
    前記側面と前記底面との境界の少なくとも一部は、前記側面および前記底面に連続する前記導体パターンで構成される、電子機器。
JP2020522122A 2018-05-28 2019-05-22 樹脂多層基板および電子機器 Active JP7111157B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018101425 2018-05-28
JP2018101425 2018-05-28
PCT/JP2019/020288 WO2019230524A1 (ja) 2018-05-28 2019-05-22 樹脂多層基板および電子機器

Publications (2)

Publication Number Publication Date
JPWO2019230524A1 JPWO2019230524A1 (ja) 2021-04-22
JP7111157B2 true JP7111157B2 (ja) 2022-08-02

Family

ID=68698345

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020522122A Active JP7111157B2 (ja) 2018-05-28 2019-05-22 樹脂多層基板および電子機器

Country Status (4)

Country Link
US (1) US11406013B2 (ja)
JP (1) JP7111157B2 (ja)
CN (1) CN214101885U (ja)
WO (1) WO2019230524A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020162473A1 (ja) * 2019-02-05 2020-08-13 株式会社村田製作所 樹脂多層基板および樹脂多層基板の製造方法
CN219959377U (zh) * 2020-10-01 2023-11-03 株式会社村田制作所 传输线路以及电子设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002171030A (ja) 2000-11-30 2002-06-14 Kyocera Corp 配線基板およびその製造方法
JP2014036188A (ja) 2012-08-10 2014-02-24 Dainippon Printing Co Ltd キャビティを有する多層配線基板及びその製造方法
JP2016035987A (ja) 2014-08-04 2016-03-17 イビデン株式会社 電子部品内蔵配線板及びその製造方法
JP2016122728A (ja) 2014-12-25 2016-07-07 イビデン株式会社 キャビティ付き配線板及びその製造方法
JP2017022227A (ja) 2015-07-09 2017-01-26 株式会社イースタン 配線基板および配線基板の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5903440A (en) * 1998-01-30 1999-05-11 Delco Electronics Corporaiton Method of forming assemblies of circuit boards in different planes
JP2005116943A (ja) * 2003-10-10 2005-04-28 Seiko Epson Corp プリント配線基板、実装基板モジュール、プリント配線基板の製造方法、およびそれを用いた電気光学装置、電子機器
JP2005197354A (ja) 2004-01-05 2005-07-21 Renesas Technology Corp 半導体モジュール及びその製造方法
KR101073423B1 (ko) * 2005-04-19 2011-10-17 덴끼 가가꾸 고교 가부시키가이샤 금속 베이스 회로 기판, led, 및 led 광원 유닛
KR100765478B1 (ko) * 2005-08-12 2007-10-09 삼성전자주식회사 구멍이 형성된 테이프 배선기판과, 그를 이용한 테이프패키지 및 평판 표시 장치
JP2007324208A (ja) * 2006-05-30 2007-12-13 Toshiba Corp プリント配線板、プリント配線板の製造方法および電子機器
US7928550B2 (en) * 2007-11-08 2011-04-19 Texas Instruments Incorporated Flexible interposer for stacking semiconductor chips and connecting same to substrate
DE102009006757B3 (de) * 2009-01-30 2010-08-19 Continental Automotive Gmbh Lötstopplack-Beschichtung für starrbiegsame Leiterplatten
CN105762131B (zh) * 2014-12-19 2018-06-29 碁鼎科技秦皇岛有限公司 封装结构及其制法
JP2016162977A (ja) * 2015-03-04 2016-09-05 株式会社イースタン 配線基板およびその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002171030A (ja) 2000-11-30 2002-06-14 Kyocera Corp 配線基板およびその製造方法
JP2014036188A (ja) 2012-08-10 2014-02-24 Dainippon Printing Co Ltd キャビティを有する多層配線基板及びその製造方法
JP2016035987A (ja) 2014-08-04 2016-03-17 イビデン株式会社 電子部品内蔵配線板及びその製造方法
JP2016122728A (ja) 2014-12-25 2016-07-07 イビデン株式会社 キャビティ付き配線板及びその製造方法
JP2017022227A (ja) 2015-07-09 2017-01-26 株式会社イースタン 配線基板および配線基板の製造方法

Also Published As

Publication number Publication date
US20210045241A1 (en) 2021-02-11
JPWO2019230524A1 (ja) 2021-04-22
WO2019230524A1 (ja) 2019-12-05
US11406013B2 (en) 2022-08-02
CN214101885U (zh) 2021-08-31

Similar Documents

Publication Publication Date Title
JP4760930B2 (ja) Ic搭載基板、多層プリント配線板、及び製造方法
CN103460822B (zh) 芯片元器件内置树脂多层基板及其制造方法
US9313911B2 (en) Package substrate
CN112992504A (zh) 电子部件
US10813209B2 (en) Multilayer substrate, electronic device, and a method for manufacturing a multilayer substrate
JP7151784B2 (ja) 樹脂多層基板および電子機器
JP2018186241A (ja) 電子部品およびその製造方法
US10477704B2 (en) Multilayer board and electronic device
US11406013B2 (en) Resin multilayer substrate and electronic device
JP6673304B2 (ja) 多層基板
US11469027B2 (en) Built-in-coil substrate and method for manufacturing the same
WO2017119249A1 (ja) 多層基板及び多層基板の製造方法
CN210899888U (zh) 多层基板以及电子设备
JP7147885B2 (ja) 樹脂多層基板および樹脂多層基板の製造方法
JP4398626B2 (ja) 積層回路
JP2017028024A (ja) 部品搭載基板、部品内蔵基板、部品搭載基板の製造方法および部品内蔵基板の製造方法
JP5201271B2 (ja) 回路基板及びその製造方法
CN211828497U (zh) 树脂多层基板以及电子设备
US9854681B2 (en) Component-embedded substrate
CN212034479U (zh) 内插器以及电子设备
US9913379B2 (en) Component-embedded substrate
WO2017103998A1 (ja) 部品内蔵基板、及び部品内蔵基板の製造方法
JPH06326475A (ja) 突起状接点部付き多層回路基板とその接続方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201019

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220203

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220621

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220704

R150 Certificate of patent or registration of utility model

Ref document number: 7111157

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150